DE69525822T2 - Verfahren zur Herstellung eines integrierten Schaltkreises aus einem Verbindungshalbleiter - Google Patents

Verfahren zur Herstellung eines integrierten Schaltkreises aus einem Verbindungshalbleiter

Info

Publication number
DE69525822T2
DE69525822T2 DE69525822T DE69525822T DE69525822T2 DE 69525822 T2 DE69525822 T2 DE 69525822T2 DE 69525822 T DE69525822 T DE 69525822T DE 69525822 T DE69525822 T DE 69525822T DE 69525822 T2 DE69525822 T2 DE 69525822T2
Authority
DE
Germany
Prior art keywords
electromagnetic wave
layer
substrate
region
providing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69525822T
Other languages
English (en)
Other versions
DE69525822D1 (de
Inventor
Kiichi Hamamoto
Takashi Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Application granted granted Critical
Publication of DE69525822D1 publication Critical patent/DE69525822D1/de
Publication of DE69525822T2 publication Critical patent/DE69525822T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Optical Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

    HINTERGRUND DER ERFINDUNG 1. GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen einer integrierten Verbindungshalbleiterschaltung und insbesondere auf ein Verfahren zum Herstellen einer integrierten Verbindungshalbleiterschaltung, die durch kontinuierliches Bilden von Halbleiterschichten mit unterschiedlichen Zusammensetzungen (d. h. unterschiedliche Bandabstände) in seitlicher Richtung erhalten werden.
    • 2. BESCHREIBUNG DES STANDES DER TECHNIK
  • Optische integrierte Halbleiterschaltungen, auf denen Funktionselemente wie Halbleiterlaser, Halbleiterlichtempfangselemente und Halbleitermodulatoren auf einem einzigen Substrat integriert sind, sind intensiv untersucht und entwickelt worden. Dies beruht darauf, daß aufgrund der Integration passive Wellenleiter wie z. B. optische Fasern nicht miteinander verbunden werden müssen, um einen kompakten Aufbau zu erhalten, und da der Schritt des Verbindens von passiven Wellenleitern und ähnlichem vereinfacht werden kann, um die Kosten wirksam zu verringern.
  • Als ein konventionelles Beispiel solcher optischen integrierten Schaltungen gibt es einen optischen Schalter mit einem integrierten optischen Verstärker (Kirihara et al., OQD-90- 61, gedruckt durch The Institute of Electrical Engineers of Japan). In diesem Bericht wird die Wellenlängenzusammensetzung (Wellenlänge, die der verbotenen Breite eines Halbleitermaterials mit einer gewissen Zusammensetzung entspricht) des Materials eines optischen Wellenleiters, der als passives Element dient, kürzer eingestellt als diejenige eines optischen Verstärkers, der als aktives Element dient, wodurch der Absorptionsverlust verringert wird. In diesem konventionellen Beispiel werden jedoch, um unterschiedliche Wellenlängenzusammensetzungen des passiven Wellenleiters und des optischen Verstärkers zu erhalten, Halbleiter mit Zusammensetzungen, die den entsprechenden Wellenlängen entsprechen, in individuellen Kristallwachstumsschritten gebildet, und Kristalle mit unterschiedlichen Wellenlängenzusammensetzungen werden auf einem einzigen Substrat integriert.
  • Der Kristallwachstumsschritt muß daher wenigstens dieselbe Anzahl von Malen wie die Anzahl von Funktionselementen, die unterschiedliche Wellenlängenzusammensetzungen haben, wiederholt werden. Die Herstellungsausbeute der Vorrichtung wird verschlechtert, um unerwünschterweise die Herstellungskosten im Vergleich mit einem Fall zu erhöhen, in dem Funktionselemente unabhängig gebildet werden.
  • Als konventionelles Beispiel, um das obige Problem zu verbessern, gibt es ein unten beschriebenes Beispiel (Kato et al., Electronics Letters, Bd. 28 (1992), S. 153). In diesem Bericht wird eine SiO&sub2;-Streifenmaske auf einem InP-Substrat vorher gebildet. InGaAsP wird selektiv epitaxial in einem nicht maskierten Bereich durch metallorganische Dampfphasen- Epitaxie (MOVPE) aufwachsen gelassen, um einen verteilten Rückkopplungslaser (DFB-LD) und einen optischen Elektroabsorptionsmodulator (EA-MOD) zu integrieren.
  • Dieses konventionelle Beispiel verwendet das Prinzip, daß der In-Gehalt im nicht maskierten Bereich anwächst, wenn die Streifenbreite der selektiven MOVPE-Kristallwachstumsmaske anwächst. Die Wellenlängenzusammensetzung von InGaAsP wird geändert, indem das Verhältnis der Gruppe-III-Elemente (In und Ga bei diesem Beispiel) in selektiv gewachsenen Kristallen verändert wird.
  • Das obige konventionelle Beispiel, in dem Halbleiterschichten, die unterschiedliche Wellenlängenzusammensetzungen haben, in Abhängigkeit von der Maskenstreifenbreite epitaxial aufgewachsen werden, hat das folgende Problem, da der Zusammensetzungsunterschied dadurch erhalten wird, daß das Verhältnis der Gruppe-III-Elemente verändert wird.
  • Die gestrichelte Linie in der graphischen Darstellung von Fig. 1 zeigt die Beziehung zwischen einer Wellenlängenzusammensetzungsänderung Δλ (nm) und einer Gitterverzerrung Δa/a (%), wenn das Verhältnis der Gruppe-III-Elemente bei einem konstanten Verhältnis von Gruppe-V-Elementen in einer Halbleiterschicht geändert wird, die durch die obige Technik gebildet ist. Allgemein muß, wenn ein lichtemittierendes Element und ein passiver Wellenleiter integriert werden sollen, die Wellenlängenzusammensetzung des passiven Wellenleiters kürzer sein als diejenige des lichtemittierenden Elements, um Absorptionsverlust von Licht im passiven Wellenleiter zu vermeiden. Wie dies durch die gestrichelte Linie in Fig. 1 gezeigt ist, wird jedoch, wenn die Wellenlängenzusammensetzung um 100 nm oder mehr durch das konventionelle Verfahren geändert wird, die Gitterverzerrung 0,5% oder mehr werden. Aufgrund einer übermäßigen Gitterverzerrung kann ein Kristall mit hoher Qualität nicht erhalten werden.
  • Gemäß einem Artikel im Applied Physics Letters, Bd. 64, Nr. 8 (21. Februar 1994), Woodbury, New York, USA, S. 983-985 (R. Iga et al.: "Lateral band-gap control of InGaAsP multiple quantum wells by laser-assisted metalorganic molecular beam epitaxy for a multiwavelength laser array" (seitliche Bandabstandsteuerung von InGaAsP-Vielfachquantenmulden durch laserunterstützte metallorganische Molekularstrahlepitaxie für eine Vielwellenlängen-Laser-Anordnung)), kann die Zusammensetzung eines Halbleitermaterials, das durch Molekularstrahlepitaxie auf einem Substrat ausgebildet ist, selektiv verändert werden, indem nur ein Teil des Substrats mit Hilfe eines Lasers bestrahlt wird.
  • US 4,071,383 offenbart ein Verfahren, solches selektives epitaxiales Wachstum auf einem Substrat durchzuführen, indem ein Teil des Substrats mit Hilfe eines Lasers oder eines Elektronenstrahls bestrahlt wird.
  • JP-A-5 259 582 offenbart ein Verfahren, selektiv Kristalle auf einem Substrat aufwachsen zu lassen, indem ein Teil des Substrats mit Hilfe eines Lasers bestrahlt wird. Der Laserstrahl wird durch eine bemusterte Maske hindurchgeführt.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Ausführungsformen wurden unter Berücksichtigung der obigen Probleme beim Stand der Technik hergestellt und haben als erste Aufgabe, Halbleiterschichten mit unterschiedlichen Wellenlängenzusammensetzungen mit epitaxialem Wachstum mit einem einzigen Schritt aufwachsen zu lassen, um die Herstellungsausbeute zu verbessern und die Herstellungskosten zu verringern. Es ist die zweite Aufgabe, Halbleiterschichten mit unterschiedlichen Wellenlängenzusammensetzungen mit einer kleineren Gitterverzerrung zu bilden.
  • Die vorliegende Erfindung schafft ein Verfahren zum Herstellen einer integrierten Halbleiterschaltung, das aufweist:
  • eine Schicht von Verbindungshalbleitermaterial auf einem Substrat zu bilden; und
  • gleichzeitig die Konzentration eines Bestandteils des Halbleitermaterials in ausgewählten Bereichen der Schicht dadurch zu fördern, daß die Temperatur von ausgewählten Bereichen des Substrats erhöht wird,
  • gekennzeichnet durch den Schritt, eine Maskenschicht auf dem Substrat vorzusehen, wobei die Erhöhung der Temperatur in den ausgewählten Bereichen durch die Maskenschicht bewirkt wird.
  • Die Substratoberfläche kann wie folgt auf teilweise unterschiedliche Temperaturen eingestellt werden. Metallische Schichten, Absorber für elektromagnetische Wellen oder elektromagnetische Wellenreflektoren werden benachbart zu wenigstens einem Teil der Substratoberfläche gebildet, die selektivem epitaxialen Wachstum ausgesetzt war. Deutlicher gesagt, wird die Substratoberfläche auf partiell unterschiedliche Temperaturen wie folgt eingestellt. Streifenförmige Masken, auf denen die Metallschichten teilweise ausgebildet sind, streifenförmige Masken, die aus den elektromagnetischen Wellenabsorbern mit teilweise hohem Vermögen bestehen, elektromagnetische Wellen zu absorbieren, oder streifenförmige Masken, die aus den elektromagnetischen Wellenreflektoren mit teilweise hohem Vermögen bestehen, elektromagnetische Wellen zu reflektieren, werden auf beiden Seiten eines Bereiches ausgebildet, der selektivem epitaxialen Wachstum ausgesetzt ist, um so den Bereich sandwichartig einzuschließen.
  • Bei den Ausführungsformen werden Bereiche mit unterschiedlichen Substrattemperaturen auf der Oberfläche des Halbleitersubstrats ausgebildet, das selektivem epitaxialen Wachstum ausgesetzt worden ist. In diesem Zustand wird epitaxiales Wachstum durch Dampfphasenwachsen durchgeführt. Fig. 2 ist eine grafische Darstellung, die die Beziehung zwischen der Wellenlängenzusammensetzung von InGaAsP und der Wachstumstemperatur zeigt. Wie dies aus Fig. 2 ersichtlich ist, wird, wenn die Wachstumstemperatur anwächst, während der Partialdruck von PH&sub3; in der Dampfphase unverändert gehalten wird, der Zerfall von PH&sub3; gefördert, um die P-Konzentration im Kristall zu erhöhen. Als Ergebnis wird die Wellenlängenzusammensetzung einer Halbleiterschicht, die in einem Hochtemperaturbereich wächst, kürzer als im übrigen Bereich.
  • Die ausgezogene Linie in der grafischen Darstellung von Fig. 1 zeigt die Beziehung zwischen der Änderung Δλ (nm) der Wellenlängenzusammensetzung und der Gitterverzerrung Δa/a (%), wenn das Verhältnis der Gruppe-V-Elemente (As und P in diesem Beispiel) im InGaAsP-Kristall bei konstantem Verhältnis von Gruppe-III-Elementen in dem InGaAsP-Kristall geändert wird.
  • Wie dies aus Fig. 1 ersichtlich ist, kann, sogar wenn das Verhältnis der Gruppe-V-Elemente geändert wird, dieselbe Änderung der Wellenlängenzusammensetzung erhalten werden wie in dem Fall, der durch die unterbrochene Linie in Fig. 1 gezeigt, wo das Verhältnis der Gruppe-III-Elemente geändert wird. Zusätzlich ist, wenn das Verhältnis der Gruppe-V- Elemente geändert wird, die Gitterverzerrung klein bis herab zu 0,3%, sogar bei einer Änderung der Wellenlängenzusammensetzung von 150 nm.
  • Gemäß diesen Ausführungsformen wird Kristallwachstum in dem Zustand durchgeführt, bei dem der Halbleiterbereich, der selektivem epitaxialen Wachstum ausgesetzt wird, einen Temperaturunterschied aufweist. Halbleiterschichten mit unterschiedlichen Wellenlängenzusammensetzungen können mit einer kleineren Gitterverzerrung realisiert werden. Gemäß der vorliegenden Erfindung kann daher eine integrierte Halbleiterschaltung wie z. B. eine optisch integrierte Schaltung aus Schichten mit epitaxialem Wachstum hoher Qualität gebildet werden, und es kann eine Vorrichtung hoher Qualität mit hoher Ausbeute geschaffen werden.
  • Die obigen und andere Vorteile, Merkmale und zusätzliche Ziele der vorliegenden Erfindung werden dem Fachmann unter Bezugnahme auf die folgende detaillierte Beschreibung und beigefügten Zeichnungen deutlich werden, in denen bevorzugte Ausführungsformen, die das Prinzip der vorliegenden Erfindung verwenden, als illustrative Beispiele gezeigt sind.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Es zeigen:
  • Fig. 1 eine graphische Darstellung, die ein Problem beim Stand der Technik und die Funktion der vorliegenden Erfindung zeigt;
  • Fig. 2 eine graphische Darstellung, um die Funktion der vorliegenden Erfindung zu zeigen;
  • Fig. 3A-3F perspektivische Ansichten, die aufeinanderfolgend Schritte zeigen, um die erste Ausführungsform der vorliegenden Erfindung zu erläutern;
  • Fig. 4A-3F perspektivische Ansichten, die aufeinanderfolgend Schritte zeigen, um die zweite Ausführungsform der vorliegenden Erfindung zu erläutern;
  • Fig. 5A-5D perspektivische Ansichten, die aufeinanderfolgend Schritte zum Erläutern der dritten Ausführungsform der vorliegenden Erfindung zeigen;
  • Fig. 6A-6B perspektivische Ansichten, die aufeinanderfolgend Schritte zeigen, um die vierte Ausführungsform der vorliegenden Erfindung zu erläutern; und
  • Fig. 7 eine Draufsicht, die eine optische integrierte Schaltung zeigt, die in der vierten Ausführungsform der vorliegenden Erfindung hergestellt ist.
    • DETAILLIERTE BESCHREIBUNG VON BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung sollen nun detailliert unten unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden.
    • Erste Ausführungsform
  • Fig. 3A-3F sind perspektivische Ansichten, die aufeinanderfolgend die Herstellungsschritte der ersten Ausführungsform der vorliegenden Erfindung zeigen. Es sollte bemerkt werden, daß diese Ausführungsform sich auf ein Verfahren zum Herstellen einer integrierten optischen Führungsschicht bezieht.
  • Zunächst einmal wird, wie dies in Fig. 3A gezeigt ist, eine SiO&sub2;-Schicht 122 mit einer Schichtdicke von ungefähr 100 nm auf ein n-InP-Substrat 101 durch thermische CVD aufgebracht.
  • Wie dies in Fig. 3B gezeigt ist, werden eine erste Ti-Schicht 123, eine Au-Schicht 124 und eine zweite Ti-Schicht 125 nacheinander durch Sputtern übereinander gestapelt. Die Dicke der ersten Ti-Schicht 123 beträgt ungefähr 50 nm, diejenige der Au-Schicht 124 ungefähr 400 nm, und diejenige der zweiten Ti- Schicht 125 beträgt ungefähr 50 nm.
  • Die zweite Ti-Schicht 125, die Au-Schicht 124 und die erste Ti-Schicht 123 in einem aktiven Führungsbereich 107, wo die aktive Führungsschicht gebildet werden soll, werden durch konventionelle Photolithographie und Naßätzen entfernt. Diese Metallschichten bleiben nur in jedem passiven Führungsbereich 108, wo eine passive Führungsschicht gebildet werden soll (Fig. 3C).
  • Eine zweite SiO&sub2;-Schicht 126 wird mit einer Schichtdicke von ungefähr 100 nm auf die gesamte Oberfläche wiederum durch thermische CVD aufgebracht (Fig. 3D). Danach werden die zweite SiO&sub2;-Schicht 126, die zweite Ti-Schicht 125, die Au- Schicht 124, die erste Ti-Schicht 123 und die erste SiO&sub2;- Schicht 122 selektiv durch konventionelle Photolithographie und Naßätzen entfernt, um ein Paar von streifenförmigen Masken für selektives MOVPE-Wachstum zu bilden, wie dies in Fig. 3E gezeigt ist. Die Streifenbreite 127 beträgt 20 um und die Breite des Zwischenraumbereichs 128 für selektives Wachstum beträgt 1,5 um.
  • Dann werden eine n-InP-Pufferschicht 131, eine i-InGaAsP- Führungsschicht 132 und eine p-InP-Mantelschicht 123 nacheinander durch selektives MOVPE-Kristallwachstum gestapelt, und das Paar von gestreiften Masken 129 wird entfernt.
  • Beim MOVPE-Kristallwachstum werden Triethylgallium und Trimethylindium als organometallische Materialien verwendet, und AsH&sub3; und PH&sub3; werden als Gruppe-V-Gase verwendet. H&sub2; wird als Trägergas verwendet, und der Wachstumsdruck wird auf ungefähr 1/10 Atmosphärendruck eingestellt.
  • Das Substrat wird auf eine Kohlenstoffaufnahmeeinrichtung aufgebracht und hochfrequenzerhitzt, um eine Wachstumssubstrattemperatur von ungefähr 600ºC zu haben. Zu diesem Zeitpunkt wird die Substrattemperatur teilweise durch Strahlungshitze beim Substraterhitzen erhöht, da die Struktur des Zwischenraumbereiches 128 in dem passiven Führungsbereich 108 sandwichartig zwischen den Masken eingeschlossen ist, die jeweils die erste Ti-Schicht 123, die Au-Schicht 124 und die zweite Ti-Schicht 125 enthalten. Aus diesem Grunde wird der Zerfall von PH&sub3; teilweise im passiven Führungsbereich 108 gefördert, um die P-Konzentration im InGaAsP-Kristall zu erhöhen.
  • Die i-InGaAsP-Führungsschicht 132 wird daher in eine passive i-InGaAsP-Führungsschicht 102 mit 1,15 um Zusammensetzung im passiven Führungsbereich 108 umgewandelt, und in eine aktive i-InGaAsP-Führungsschicht 103 mit 1,3 um Zusammensetzung im i aktiven Führungsbereich 107 (Fig. 3F).
  • Insbesondere kann gemäß der ersten Ausführungsform eine optische Führungsschicht erhalten werden, die durch kontinuierliches Integrieren der passiven i-InGaAsP-Führungsschicht 102 mit 1,15 um Zusammensetzung und der aktiven i-InGaAsP- Führungsschicht 103 mit 1,3 um Zusammensetzung in der optischen Wellenleiterrichtung gebildet ist.
  • Bei der ersten Ausführungsform ist die Wellenlängenzusammensetzung des aktiven Führungsbereich 107 von derjenigen des passiven Führungsbereiches 108 um 150 nm verschieden. Die Wellenlängenzusammensetzung wird geändert, indem das As-P- Verhältnis im Kristall geändert wird. Bezugnehmend auf Fig. 1 ist, wie dies durch die ausgezogene Linie gezeigt wird, die im epitaxial gewachsenen Kristall erzeugte Gitterverzerrung, um diesen Unterschied zwischen Wellenlängenzusammensetzungen zu erhalten, so klein wie ungefähr 0,3%. Daher kann eine epitaxiale Schicht, die fast frei von Defekten ist, erhalten und mit hoher Ausbeute hergestellt werden.
    • Zweite Ausführungsform
  • Als nächstes soll die zweite Ausführungsform der vorliegenden Erfindung beschrieben werden. Diese Ausführungsform bezieht sich ebenfalls auf ein Verfahren zum Herstellen einer integrierten optischen Führungsschicht. Fig. 4A-4D sind perspektivische Ansichten, die aufeinanderfolgend die Herstellungsschritte der zweiten Ausführungsform zeigen.
  • Zuerst wird, wie dies in Fig. 4A gezeigt ist, eine halbreflektierende Schicht, die aus einer ersten λ/4 SiO&sub2;-Schicht 210, einen zweiten λ/4 Al&sub2;O&sub3;-Schicht 211, einer dritten λ/4 SiO&sub2;-Schicht 212, einer vierten λ/4 Al&sub2;O&sub3;-Schicht 213 und einer λ/2 SiO&sub2;-Schicht 214 besteht, auf einem n-InP-Substrat 201 durch Sputtern aufgebracht.
  • Die Dicke der ersten λ/4 SiO&sub2;-Schicht 210 beträgt ungefähr 84 nm, diejenige der zweiten λ/4 Al&sub2;O&sub3;-Schicht 211 ist ungefähr 37 nm, diejenige der dritten λ/4 SiO&sub2;-Schicht 212 beträgt ungefähr 84 nm, diejenige der vierten λ/4 Al&sub2;O&sub3;-Schicht 213 beträgt ungefähr 37 nm, und die Dicke der λ/2 SiO&sub2;- Schicht 214 beträgt ungefähr 167 nm. Danach werden, wie dies in Fig. 4B gezeigt ist, die λ/2 SiO&sub2;-Schicht 214, die vierte λ/4 Al&sub2;O&sub3;-Schicht 213, die dritte λ/4 SiO&sub2;-Schicht 212 und die zweite λ/4 Al&sub2;O&sub3;-Schicht 211 in jedem passiven Führungsbereich 208 durch konventionelle Photolithographie und Naßätzen entfernt.
  • Anschließend werden die λ/2 SiO&sub2;-Schicht 214, die vierte λ/4 Al&sub2;O&sub3;-Schicht 213, die dritte λ/4 SiO&sub2;-Schicht 212, die zweite λ/4 Al&sub2;O&sub3;-Schicht 211 und erste λ/4 SiO&sub2;-Schicht 210 selektiv entfernt, indem wiederum konventionelle Photolithographie und Naßätzen verwendet werden, um ein Paar von streifenförmigen Masken 229 für selektives MOVPE-Kristallwachstum zu bilden, wie dies in Fig. 4C gezeigt ist. Die Streifenbreite 227 beträgt 20 um, und die Breite des Zwischenraumbereichs 228 für selektives epitaxiales Wachstum beträgt 1,5 um.
  • Dann werden eine n-InP-Pufferschicht 231, eine i-InGaAsP- Führungsschicht 232 und eine p-InP-Mantelschicht 233 nacheinander durch selektives MOVPE-Kristallwachstum übereinandergestapelt, und das Paar von streifenförmigen Masken 229 wird entfernt.
  • Beim MOVPE-Kristallwachstum werden Triethylgallium und Trimethylindium als organometallische Materialien verwendet, und AsH&sub3; und PH&sub3; werden als die Gruppe-V-Gase verwendet. H&sub2; wird als Trägergas verwendet, und der Wachstumsdruck wird auf ungefähr 1/10 Atmosphärendruck eingestellt. Das Substrat wird auf eine Kohlenstoffaufnahmeeinrichtung gesetzt und hochfrequenzerhitzt, um eine Wachstumssubstrattemperatur von ungefähr 600ºC zu haben.
  • Während dieses Wachstums wird ein Ar-Laserstrahl (Wellenlänge: 488 nm) auf die gesamte Oberfläche der Wafer gestrahlt. Zu diesem Zeitpunkt dienen das Paar von streifenförmigen Masken 229 für selektives MOVPE-Kristallwachstum als reflektionsverhindernde Schichten, die jeweils eine Reflektivität von 5% oder weniger für den passiven Führungsbereich 208 haben, und als halbreflektierende Schichten, die jeweils eine Reflektivität von 95% oder mehr für einen aktiven Führungsbereich 207 haben. Im passiven Führungsbereich 208 absorbiert das n-InP-Substrat den Ar-Laserstrahl, um teilweise die Substrattemperatur bei dieser Absorption zu erhöhen.
  • Aus diesem Grunde wird der Zerfall von PH&sub3; im passiven Führungsbereich 208 teilweise gefördert, um die P-Konzentration im InGaAsP-Kristall zu erhöhen. Die i-InGaAsP-Führungsschicht 232 wird daher in eine passive i-InGaAsP-Führungsschicht 202 mit 1,15 um Zusammensetzung im passiven Führungsbereich 208 und in eine aktive i-InGaAsP-Führungsschicht 203 mit 1,3 um Zusammensetzung im aktiven Führungsbereich 207 umgewandelt (Fig. 4D).
    • Dritte Ausführungsform
  • Als nächstes soll die dritte Ausführungsform der vorliegenden Erfindung beschrieben werden. Diese Ausführungsform bezieht sich auch auf ein Verfahren zum Herstellen einer integrierten optischen Führungsschicht. Fig. 5A-5D sind perspektivische Ansichten, die aufeinanderfolgend die Herstellungsschritte der dritten Ausführungsform der vorliegenden Erfindung zeigen. Zuerst wird, wie dies in Fig. 5A gezeigt ist, eine λ/4 SiO&sub2;-Schicht 310 mit einer Schichtdicke von ungefähr 84 nm auf einem n-InP-Substrat 301 durch thermische CVD aufgebracht. Wie dies in Fig. 5B gezeigt ist, wird die λ/4 SiO&sub2;- Schicht 310 in einer aktiven Führungsschicht 307 um ungefähr 40 nm durch konventionelle Photolithographie und Naßätzen entfernt.
  • Danach wird die λ/4 SiO&sub2;-Schicht 310 selektiv wiederum durch Verwenden von konventioneller Photolithographie und Naßätzen entfernt, um ein Paar von streifenförmigen Masken 329 für selektives MOVPE-Kristallwachstum zu bilden, wie dies in Fig. 5C gezeigt ist. Die Maskenstreifenbreite 327 beträgt 30 um, und die Breite des Zwischenraumbereiches 328 beträgt 1,5 um.
  • Dann werden eine n-InP-Pufferschicht 331, ein i-InGaAsP- Führungsschicht 332 und eine p-InP-Mantelschicht 333 nacheinander durch selektives MOVPE-Kristallwachstum aufeinander gestapelt, und das Paar von streifenförmigen Masken 329 wird entfernt.
  • Die Wachstumsbedingungen dieses selektiven MOVPE-Kristallwachstums sind dieselben wie bei der zweiten Ausführungsform.
  • Während dieses Wachstums bestrahlt ein Ar-Laserstrahl (Wellenlänge: 488 nm) die gesamte Oberfläche der Wafer. Die selektive MOVPE-Maske in jedem passiven Führungsbereich 308 besteht aus einer reflexionsverhindernden Schicht mit einer Reflektivität von 5% oder weniger, so daß die Ar-Laserstrahlen in dem n-InP-Substrat im passiven Führungsbereich 308 absorbiert werden. Die selektive MOVPE-Maske im aktiven Führungsbereich 307 besteht aus einer halbreflektierenden Schicht mit einer Reflektivität von ungefähr 30%, so daß der Ar-Laserstrahl nicht stark im n-InP-Substrat im aktiven Führungsbereich 307 absorbiert wird.
  • Die Temperatur im Zwischenraumbereich 328 im passiven Führungsbereich 308 wird teilweise erhöht. Aus diesem Grunde wird der Zerfall von PH&sub3; teilweise im passiven Führungsbereich 308 gefördert, um die P-Konzentration im i-InGaAsP- Kristall zu erhöhen. Die i-InGaAsP-Führungsschicht 332 wird daher in eine passive InGaAsP-Führungsschicht 302 mit 1,5 um Zusammensetzung für den passiven Führungsbereich 308 und in eine aktive InGaAsP-Führungsschicht 303 mit 1,3 um Zusammensetzung für den aktiven Führungsbereich 307 umgewandelt (Fig. 5D).
    • Vierte Ausführungsform
  • Als nächstes soll die vierte Ausführungsform der vorliegenden Erfindung beschrieben werden. Fig. 6A-6C sind perspektivische Ansichten, die aufeinanderfolgend die Herstellungsschritte der vierten Ausführungsform zeigen. Fig. 7 ist eine schematische Draufsicht, die eine optische integrierte Schaltung zeigt, die in der vierten Ausführungsform hergestellt ist.
  • Wie dies in Fig. 7 gezeigt ist, bildet die optische integrierte Schaltung, die bei dieser Ausführungsform hergestellt ist, einen 2 · 2 Zweig/LD-Verstärker gatteroptischen Schalter. Die perspektivischen Ansichten der aufeinanderfolgenden Schritte zeigen Zustände eines integrierten Teiles eines Gatterteils dieser optischen integrierten Schaltung und Verzweigungs- und Multiplex-Wellenleiter nahe dem Gatterbereich.
  • Um diese optische integrierte Schaltung herzustellen, wird ein Paar von streifenförmigen Masken 429 auf einem n-InP- Substrat 401 gebildet, wie dies in Fig. 6A gezeigt ist. Die Masken sind identisch zu denjenigen, die in Fig. 3E bei der ersten Ausführungsform gezeigt wurden, und das Herstellungsverfahren derselben soll weggelassen werden (Bezugsziffern, die dieselben zwei Endziffern haben wie diejenigen Teile der ersten Ausführungsform bezeichnen dieselben Teile in Fig. 6A-6C und Fig. 7). Ein Gatterbereich 407 und Multiplex- und Verzweigungswellenleiterbereiche 408 sind anstelle des aktiven Führungsbereiches 107 und der passiven Führungsbereiche in Fig. 3E angeordnet, um die Struktur in Fig. 6A zu erhalten.
  • Beim Bilden von Masken werden eine n-InP-Pufferschicht 431, eine i-InGaAsP-Führungsschicht 432, und eine p-InP- Mantelschicht 433 nacheinander durch selektives MOVPE- Kristallwachstum übereinander gestapelt. Die epitaxialen Wachsbedingungen sind dieselben wie bei der ersten Ausführungsform. Die i-InGaAsP-Führungsschicht 432 wird daher in eine passive i-InGaAsP-Führungsschicht 402 mit 1,15 um Zusammensetzung für jeden Multiplex-/Verzweigungswellenleiterbereich 408 und in eine aktive i-InGaAsP-Führungsschicht 403 mit 1,3 um Zusammensetzung für den Gatterbereich 407 umgewandelt.
  • Das Paar von streifenförmigen Masken 429 wird entfernt (Fig. 6B), und eine selektive MOVPE-Kristallwachstumsmaske (nicht gezeigt), die aus einer SiO&sub2;-Schicht besteht, wird wiederum gebildet. Wie in Fig. 6C gezeigt ist, werden eine p-InP- Vergrabungsschicht 404 und eine p-InGaAs-Haubenschicht 405 wieder durch selektives MOVPE-Kristallwachstum aufgewachsen. Danach wird die p-InGaAs-Haubenschicht 405 mit Ausnahme derjenigen auf der aktiven i-InGaAsP-Führungsschicht 403 mit 1,3 um Zusammensetzung durch Naßätzen entfernt. Die Dicke der p-InP-Vergrabungsschicht beträgt 1,5 um, und diejenige der p-InGaAs-Haubenschicht beträgt 0,2 um.
  • Der Gatterbereich 407 hat eine Struktur, in der die n-InP- Pufferschicht 431, die aktive i-InGaAsP-Führungsschicht 403 mit 1,3 um Zusammensetzung, die p-InP-Mantelschicht 433, die p-InP-Vergrabungsschicht 404 und die p-InGaAs-Haubenschicht 405 nacheinander auf dem n-InP-Substrat 401 aufgestapelt sind. Der Multiplex-/Verzweigungswellenleiterbereich 408 hat eine Struktur, in der die n-InP-Pufferschicht 431, die passive i-InGaAsP-Führungsschicht 402 mit 1,15 um, die p-InP- Mantelschicht 433, und die p-InP-Vergrabungsschicht 404 aufeinanderfolgend auf dem n-InP-Substrat 401 aufgestapelt sind.
  • Auf diese Weise werden der Gatterbereich 407, der als Gatter einen optischen Verstärker aufweist, der aus der aktiven i-InGaAsP-Führungsschicht 403 mit 1,3 um Wellenlänge besteht, und der Multiplex-/Verzweigungswellenleiterbereich 408, der aus der passiven i-InGaAsP-Führungsschicht 402 mit 1,15 um Wellenlängenzusammensetzung besteht, auf dem einzigen Substrat integriert. In diesem Aufbau werden die aktive i-InGaAsP-Führungsschicht 403 mit 1,3 um Zusammensetzung und die passive i-InGaAsP-Führungsschicht 402 mit 1,15 um Zusammensetzung kontinuierlich in Wellenleiterrichtung gebildet.
    • Abwandlungen
  • Die bevorzugten Ausführungsformen der vorliegenden Erfindung sind beschrieben worden. Die vorliegende Erfindung ist nicht auf diese Ausführungsformen begrenzt und geeignete Änderungen sollen im Bereich der Patentansprüche liegen. Zum Beispiel kann, obwohl die Maskenbearbeitung durch Naßätzen bei den obigen Ausführungsformen durchgeführt wird, sie auch durch Trockenätzen durchgeführt werden. i-InGaAsP wird als Material einer Halbleiterführungsschicht verwendet. Das Material ist jedoch nicht darauf begrenzt. Ein anderes Material wie z. B. InGaAlAsP kann verwendet werden. Außerdem kann die Führungsschicht nicht in eine einzige Halbleiterschicht ausgebildet werden, sondern in eine MQW-Struktur (Multi-Quantenbrunnen).
  • Weiter wird ein Ar-Laserstrahl als Bestrahlungslicht während des selektiven MOVPE-Kristallwachstums in der zweiten und dritten Ausführungsform verwendet. Alternativ kann Licht von einer anderen Lichtquelle verwendet werden, wenn das Licht eine Wellenlänge hat, die das Substrat absorbieren kann. Bei der zweiten und dritten Ausführungsform wird die reflektionsverhindernde Schicht als selektive MOVPE-Kristallwachstummaske verwendet. Diese Maske besteht jedoch nicht immer aus der reflektionsverhindernden Schicht, und die selektive MOVPE-Kristallwachstumsmaske in dem passiven Führungsbereich 208 oder 308 und diejenige in dem aktiven Führungsbereich 207 oder 307 kann einfach unterschiedliche Reflektivitäten haben. Bei der zweiten Ausführungsform werden fünf Schichten, die aus SiO&sub2; und Al&sub2;O&sub3; bestehen, als halbreflektierende Schicht verwendet, die Materialien und die Anzahl von Schichten ist jedoch nicht darauf begrenzt. Zum Beispiel können SiO&sub2; und a-Si-Schichten benutzt werden. Ähnlich wird in der dritten Ausführungsform SiO&sub2; als das Maskenbildungsmaterial verwendet, aber auch ein anderes Material wie zum Beispiel SiN oder SiON kann anstelle von SiO&sub2; verwendet werden.
  • Wie dies oben beschrieben wurde, werden gemäß der vorliegenden Erfindung beim Verfahren zum Herstellen einer integrierten Verbindungshalbleiterschaltung Bereiche, die unterschiedliche Substrattemperaturen haben, auf der Oberfläche eines Halbleitersubstrats gebildet, das selektivem epitaxialem Wachstum ausgesetzt wird. In diesem Zustand wird epitaxiales Wachstum durch Dampfphasenwachstum durchgeführt. Mit diesem Vorgehen können gleichzeitig Halbleiterschichten, in denen der Unterschied zwischen den Gitterkonstanten klein ist und der Unterschied zwischen Wellenlängenzusammensetzung groß ist, gewachsen werden. Gemäß der vorliegenden Erfindung können daher Halbleiterschichten hoher Qualität, die unterschiedliche Wellenlängenzusammensetzungen haben, durch eine kleinere Anzahl von Schritten hergestellt werden, und eine integrierte Verbindungshalbleiterschaltung, wie zum Beispiel eine optische integrierte Schaltung kann mit hoher Zuverlässigkeit und hoher Ausbeute hergestellt werden.

Claims (8)

1. Verfahren zum Herstellen einer integrierten Halbleiterschaltung, das aufweist
eine Schicht von Verbindungshalbleitermaterial auf einem Substrat auszubilden; und
gleichzeitig die Konzentration eines Bestandteils des Halbleitermaterials in ausgewählten Bereichen der Schicht zu fördern, indem die Temperatur ausgewählter Bereiche des Substrats erhöht wird,
gekennzeichnet durch den Schritt, eine Maskenschicht auf dem Substrat vorzusehen, wobei die Erhöhung der Temperatur der ausgewählten Bereiche durch die Maskenschicht bewirkt wird.
2. Verfahren nach Anspruch 1, bei dem eine Mehrzahl von Verbindungshalbleiterschichten mit voneinander unterschiedlichen Zusammensetzungen kontinuierlich auf dem Halbleitersubstrat in Seitenrichtung gebildet werden, wobei die Schichten gebildet werden, indem das Substrat erhitzt wird und unterschiedliche Teile der Substratoberfläche, die dem epitaxialen Wachstum ausgesetzt sind, auf unterschiedlichen Temperaturen gehalten werden; und selektives epitaxiales Wachstum durch Dampfphasenwachstum durchgeführt wird, um die Verbindungshalbleiterschichten zu bilden.
3. Verfahren nach Anspruch 1 oder 2, bei dem der Schritt, eine Maskenschicht vorzusehen, den Schritt aufweist, Metallschichten neben wenigstens einem Teil der Substratoberfläche zu bilden, um Teile der Substratoberfläche auf unterschiedliche Temperaturen in Abhängigkeit von unterschiedlichen Schichtdicken der Metallschichten oder der Anwesenheit der Metallschichten einzustellen.
4. Verfahren nach Anspruch 3 in Abhängigkeit von Anspruch 2, bei dem der Schritt, eine Maskenschicht vorzusehen, den Schritt aufweist, streifenförmige Masken zu bilden, die die Metallschichten teilweise auf beiden Seiten eines Bereiches ausgebildet haben, der selektivem epitaxialen Wachstum ausgesetzt wird, um so diesen Bereich sandwichartig einzuschließen.
5. Verfahren nach Anspruch 1 oder 2, bei dem der Schritt, eine Maskenschicht vorzusehen, den Schritt aufweist, Absorber für elektromagnetische Wellen neben wenigstens einem Teil der Substratoberfläche zu bilden, wobei das Verfahren es aufweist, elektromagnetische Wellen auf die Substratoberfläche zu strahlen, um Teile der Substratoberfläche auf unterschiedliche Temperaturen in Abhängigkeit von unterschiedlichen Absorptionsvermögen für elektromagnetische Wellen der elektromagnetischen Wellenabsorber oder der Anwesenheit der Absorber für elektromagnetische Wellen einzustellen.
6. Verfahren nach Anspruch 5 in Abhängigkeit von Anspruch 2, bei dem der Schritt, eine Maskenschicht vorzusehen, den Schritt aufweist, streifenförmige Masken zu bilden, die aus den Absorbern für elektromagnetische Wellen mit teilweise hohen Absorptionsvermögen für elektromagnetische Wellen auf beiden Seiten eines Bereiches bestehen, der selektivem epitaxialem Wachstum ausgesetzt wird, um so diesen Bereich sandwichartig zu umschließen.
7. Verfahren nach Anspruch 1 oder 2, bei dem der Schritt, eine Maskenschicht vorzusehen, den Schritt aufweist, Reflektoren für elektromagnetische Wellen neben wenigstens einem Teil der Substratoberfläche vorzusehen, wobei das Verfahren es aufweist, elektromagnetische Wellen auf die Substratoberfläche zu strahlen, um Teile des Substrats auf unterschiedliche Temperaturen in Abhängigkeit von unterschiedlichen Reflexionsvermögen für elektromagnetische Wellen der Reflektoren für elektromagnetische Wellen oder der Anwesenheit der Reflektoren für elektromagnetische Wellen einzustellen.
8. Verfahren nach Anspruch 7 in Abhängigkeit von Anspruch 2, bei dem der Schritt, eine Maskenschicht vorzusehen, den Schritt aufweist, streifenförmige Masken, die aus den Reflektoren für elektromagnetische Wellen mit teilweise hohen Reflexionsvermögen für elektromagnetische Wellen bestehen, auf beiden Seiten eines Bereiches auszubilden, der selektivem epitaxialem Wachstum ausgesetzt wird, um so diesen Bereich sandwichartig einzuschließen.
DE69525822T 1994-12-15 1995-12-15 Verfahren zur Herstellung eines integrierten Schaltkreises aus einem Verbindungshalbleiter Expired - Fee Related DE69525822T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6332813A JP2682482B2 (ja) 1994-12-15 1994-12-15 化合物半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
DE69525822D1 DE69525822D1 (de) 2002-04-18
DE69525822T2 true DE69525822T2 (de) 2002-11-28

Family

ID=18259094

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69525822T Expired - Fee Related DE69525822T2 (de) 1994-12-15 1995-12-15 Verfahren zur Herstellung eines integrierten Schaltkreises aus einem Verbindungshalbleiter

Country Status (4)

Country Link
US (1) US6117753A (de)
EP (1) EP0717434B1 (de)
JP (1) JP2682482B2 (de)
DE (1) DE69525822T2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005508014A (ja) * 2001-04-27 2005-03-24 サーノフ・コーポレーション フォトニック集積回路（ｐｉｃ）およびその製造方法
US7058246B2 (en) * 2001-10-09 2006-06-06 Infinera Corporation Transmitter photonic integrated circuit (TxPIC) chip with enhanced power and yield without on-chip amplification
JP2012252139A (ja) * 2011-06-02 2012-12-20 Sumitomo Electric Ind Ltd 半導体光変調器の製造方法及び半導体光変調器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814644B2 (ja) * 1975-05-14 1983-03-22 松下電器産業株式会社 ヒカリデンソウロノセイゾウホウホウ
JPH05259582A (ja) * 1992-03-10 1993-10-08 Nec Corp 半導体成長方法および半導体レーザの製造方法

Also Published As

Publication number Publication date
JP2682482B2 (ja) 1997-11-26
JPH08167578A (ja) 1996-06-25
EP0717434A3 (de) 1997-04-02
EP0717434A2 (de) 1996-06-19
US6117753A (en) 2000-09-12
DE69525822D1 (de) 2002-04-18
EP0717434B1 (de) 2002-03-13

Similar Documents

Publication Publication Date Title
DE69115596T2 (de) Verfahren zur Herstellung einer optischen Halbleitervorrichtung
DE69209016T2 (de) Gegenstand der einen DFB-Halbleiterlaser enthält
DE69503193T2 (de) Dioden-Halbleiterlaser auf Basis von Nitridverbindungen der Gruppe III
DE4429772C2 (de) Verfahren zum Herstellen einer integrierten Modulator-Halbleiterlaservorrichtung
DE69411364T2 (de) Halbleiterlaser
DE3936694C2 (de) Halbleiterbauteil, insbesondere DFB-Halbleiterlaser
DE69027368T2 (de) Halbleiterlaser und Verfahren zur Herstellung desselben
DE69300772T2 (de) Mittels MOCVD auf einem strukturiertem Substrat aufgewachsene Laser mit vergrabener Heterostruktur.
DE60212755T2 (de) Optische Halbleitervorrichtung und Herstellungsverfahren
DE10022879A1 (de) Nitrid-Halbleiterlaser und Verfahren zu dessen Herstellung
DE69218802T2 (de) Halbleiterlaser
DE3850009T2 (de) Halbleiterlaser mit verteiltem Bragg-Reflektor und Verfahren zu seiner Herstellung.
DE69029453T2 (de) Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und Verfahren zur Herstellung dieser Anordnung
DE69220303T2 (de) Verfahren zur Herstellung eines Halbleiterlasers mit verteilter Rückkoppelung
DE69117488T2 (de) Halbleiterlaser mit verteilter rückkoppelung
DE69020717T2 (de) Verfahren zur Herstellung von selbststabilisierten Halbleitergittern.
DE69521556T2 (de) Herstellungsverfahren für eine optische Halbleitervorrichtung
DE3873283T2 (de) Verfahren, um eine halbleitervorrichtung mit einem ungeordneten uebergitter herzustellen.
EP0807835A2 (de) Monolithisch integriertes optisches Halbleiterbauelement
DE69224617T2 (de) Herstellungsverfahren für einen Halbleiterlaser
DE69120865T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE69801283T2 (de) Optisches Halbleiterbauelement
DE69400656T2 (de) Integrierte Lichtquelle mit Multiquantumwell-Diodenlaser/Modulator
DE69525822T2 (de) Verfahren zur Herstellung eines integrierten Schaltkreises aus einem Verbindungshalbleiter
DE3888575T2 (de) Lichtemittierende Vorrichtung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee