DE69520562T2

DE69520562T2 - Quadratischer Digital-Analogumsetzer

Info

Publication number: DE69520562T2
Application number: DE69520562T
Authority: DE
Inventors: Melchiorre Bruccoleri; Marco Demicheli; Giuseppe Patti; Valerio Pisati
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1995-05-15
Filing date: 1995-05-15
Publication date: 2001-07-12
Anticipated expiration: 2015-05-16
Also published as: US5748128A; EP0743758A1; JPH08335880A; DE69520562D1; EP0743758B1

Description

Diese Erfindung bezieht sich auf Schaltungen zur Umsetzung digitaler Daten in analoge Signale. Insbesondere betrifft sie einen quadratischen Digital/Analog-Umsetzer, der aus zwei linearen Digital/Analog-Umsetzern des stromskalierenden Typs gebildet ist, die funktional in Kaskade geschaltet sind, so daß ein analoges Ausgangssignal geliefert wird, das durch eine quadratische Funktion eines am Umsetzer anliegenden digitalen Datums definiert ist.
Veränderliche Größen, wie etwa der elektrische Strom, die Spannung, der Druck, der Abstand, die Zeit usw., sind analoger Natur. Zu Übertragungs- und Verarbeitungszwecken werden diese Größen jedoch oft digital bearbeitet. Deshalb können Analog/Digital-Umsetzer (A/D-Umsetzer) als Codierungseinrichtungen bzw. Digital/Analog-Umsetzer (D/A-Umsetzer) als Decodierungseinrichtungen betrachtet werden. Die Eingangsgröße eines D/A-Umsetzers stellt sich als digitaler Wert dar, der aus mehreren Bits besteht, während das Ausgangssignal ein analoger Spannungswert sein kann, der einem digitalen Eingangswert entspricht.
Umsetzer setzen sich aus mehreren Stufen zusammen, die so ausgewählt und bemessen sein können, daß eine bestimmte Stromskalierung erzielt wird, indem die Größen der Komponenten der verschiedenen Stufen variiert werden. Deshalb sind ihre Funktionskennwerte stark von einer korrekten Skalierung der physikalischen und/oder elektrischen Parameter der Komponenten und der Einheitlichkeit der Temperaturabhängigkeit solcher Parameter abhängig. Dies macht diesen Schaltungstyp besonders prädestiniert für eine monolithische Integration.
Grundsätzlich basieren integrierte Digital/Analog-Umsetzer (DACs) auf dem Prinzip der Stromskalierung, der Spannungsskalierung oder der Skalierung der elektrischen Ladung. Unter diesen drei Klassen von Umsetzern sind die auf einer Stromskalierung basierenden Schaltungen aufgrund ihrer hervorragenden Genauigkeits- und Geschwindigkeitskennwerte am weitesten verbreitet.
Ein stromskalierender D/A-Umsetzer (DAC) besteht aus einer Reihe skalierter Stromgeneratoren, beispielsweise mit binärer Skalierung, die selektiv summiert werden können, um ein analoges Stromausgangssignal zu erzeugen. Gewöhnlich werden nach einem Binärsystem skalierte Ströme durch Verbinden eines Widerstands(-Skalierungs)-Netzwerkes mit der Referenzkonstanspannungsquelle erzeugt, wobei die Abgriffstellen dieses Netzwerkes mittels Schalttransistoren, deren Zustand die Koeffizienten (Bits) der digitalen Größe beeinflußen, wählbar sind.
In einem virtuellen Masseknoten, der mit einem invertierenden Eingangsknoten eines Operationsverstärkers zusammenfallen könnte, der mit einem Rückkopplungswiderstand versehen ist, dessen Wert dem Setzen eines bestimmten Skalenfaktors zum Erzeugen der Umsetzer-Ausgangsspannung entspricht, kann der Ausgangsstrom summiert werden.
Eine Alternative zu der häufigsten herkömmlichen Schaltungsmöglichkeit, die als "Spannungsschaltung" (voltage switching) bekannt ist und wobei es sich um den Anschlußpunkt zur Versorgungsbahn des Widerstandsnetzwerkes handelt, der geschaltet wird, stellt die Möglichkeit der sogenannten "Stromschaltung" (current switching) dar. Diese besteht darin, den Anschlußpunkt zum Masseknoten des Widerstandsnetzwerk zwischen dem tatsächlichen Massepotential der Schaltung und einem virtuellen Massepotential, das sich als der Eingangsknoten des Operationsverstärkers darstellt umzuschalten.
Eine andere Anordnung des Widerstandsnetzwerks, die die nichtvernachlässigbare Verarbeitungsstreuung der Widerstandswerte eines herkömmlichen binären Skalierungsnetzwerkes (d. h. die Verwendung von Widerständen verschiedener Werte) eliminiert, ist das sogenannte R-2R-Widerstandsnetzwerk. In diesem Netzwerktyp wird die binäre Aufgliederung von Strömen durch eine sukzessive Unterteilung des Stroms zwischen einem Nebenschlußzweig (2R) und einem Längszweig (R) des Netzwerkes erzielt. Auf diese Weise erfüllen die Ströme in den verschiedenen Stufen oder Zweigen des Netzwerks den binären Ausdruck:
I1 = 2I2 = 4I3 = ...2N-1IN,
wobei die Werte der Widerstände in einem einfach zu behandelnden Verhältnis von 2 : 1 gehalten werden. Hingegen erfordert das R-2R-Widerstandsnetzwerk im Vergleich zu einem herkömmlichen binären Widerstandsnetzwerk doppelt so viele Widerstände und es muß mit einem den Skalenfaktor bestimmenden Widerstand abgeschlossen werden.
Diese aus einer Analyse der verschiedenen Klassen von Umsetzerschaltungen folgenden Aspekte von Digital/Analog-Umsetzerschaltungen sind in dem Band mit dem Titel "Bipolar and MOS Analog Integrate Circuit Design" von Alan P. Grebene, John Wiley & Sons, Kapitel 14, Seiten 353-823 sowie in den dort zitierten Quellen offenbart.
Grundlegende Eigenschaften eines D/A-Umsetzers, wie etwa seine Auflösung und seine Genauigkeit, sind durch den tatsächlichen Wert von Fehlerfaktoren sowie durch die der Schaltung inhärenten Eigenschaften bestimmt.
Wenn ein Digital/Analog-Umsetzer als eine Schaltung betrachtet wird, die gemäß der folgenden mathematischen Funktion arbeitet:
Y = Ψ(X),
wobei X ein digitales Eingangsdatum (Wort) und Y der analoge Ausgangsstrom (oder die Ausgangsspannung) ist, während Ψ(.) die Konversionsfunktion ist, die von dem D/A-Umsetzer realisiert wird und die in enger Beziehung zu seiner Schaltungsstruktur steht, ist in dem Fall, in dem das digitale Wort X in einem binären System codiert ist:
wobei n die Länge des Worts (in Bit) ist und die Koeffizienten x&sub1; (die jeweils einen logischen Wert 0 oder 1 haben) das binäre Wort darstellen. Der Koeffizient x1 entspricht dem höchstwertigen Bit (MSB), während der Koeffizient xn hingegen dem niedrigstwertigen Bit (LSB) entspricht.
Zur Berücksichtigung der Nichtlinearitätsfaktoren eines D/A-Umsetzers sollte die Gleichung (3) wie folgt modifiziert werden:
In dieser Gleichung ist &epsi;gain der Verstärkungsfaktor, &epsi;i stellt den Fehler der Bit-Wertigkeiten dar, und Offset ist der Offsetfehler. Gewöhnlich können Verstärkungs- und Offsetfehler mit herkömmlichen Abgleichverfahren auf Null reduziert werden. Die verbleibenden Nichtlinearitätsfaktoren werden gewöhnlich als "integrale Nichtlinearität" und/oder "differentielle Nichtlinearität" und "Monotonie" bezeichnet.
Die letztgenannten Merkmale definieren den linearen oder nichtlinearen Arbeitsbereich des Umsetzers. Die Breite dieses Bereichs wird besonders wichtig im speziellen Fall eines D/A-Umsetzers mit quadratischer Kennlinie (DACQ), der dazu bestimmt ist, ein analoges Ausgangssignal zu erzeugen, das einer quadratischen Funktion eines digitalen Eingangsdatums entspricht. In Anwendungen, die eine Umsetzung mit hoher Geschwindigkeit erfordern, so wie im Fall von D/A-Umsetzern, die in Regelkreisen verwendet werden, wird die Geschwindigkeit des Umsetzers oder die sogenannte Ausregelzeit von höchster Wichtigkeit.
Die Ausregelzeit ist die Zeit, die der D/A-Umsetzer benötigt, um auf eine Änderung des digitalen Eingangscodes (Eingangsgröße) hin innerhalb eines gegebenen Fehlerintervalls (gewöhnlich ± 1/2 LSB) des Endwertes zu stabilisieren. Diese Verzögerung ist durch die Schaltzeiten der internen Logikschaltung und vor allem durch die Ausregelzeit der Schaltungseinschwingvorgänge bestimmt, die stark von der parasitären Kapazität der Schaltungsknotenpunkte abhängt.
Unter den genannten Klassen von D/A-Umsetzerschaltungen sind diejenigen, die in einem "Stromschaltmodus" mit einem Stromausgang arbeiten, der keinen Operationsverstärker zur Summierung der Ströme verwendet, als die schnellsten identifiziert worden. Diese Schaltungen können in weniger als 300 ns einen stabilen Zustand innerhalb eines Fehlerbereiches von ± 1/2 LSB erreichen. Hingegen beträgt die Ausregelzeit in einem D/A-Umsetzer, der in einem "Spannungsschaltmodus" arbeitet und der einen stromsummierenden Operationsverstärker verwendet, um ein Spannungsausgangssignal zu erzeugen, gewöhnlich aufgrund der Anstiegsgeschwindigkeit und des Regelverhaltens der Verstärker mehrere Mikrosekunden. Offensichtlich wird die Ausregelzeit vor allem durch den Einschwingvorgang bezüglich des höchstwertigen Bits (MSB) beeinflußt, da die Einschwingzeiten, die mit Bits geringerer Wertigkeit verbunden sind, gewöhnlich vernachlässigbar sind.
In den meisten Anwendungen bietet ein quadratischer Digital/Analog-Umsetzer im Vergleich zu einem linearen Digital/Analog-Umsetzer erhebliche Vorteile. Ein sehr wichtiger und offensichtlicher Vorteil ist eine höhere Präzision aufgrund dessen, daß in einem linearen Umsetzer die Stufengröße gleichbleibend ist, während sich hingegen in einem quadratischen Umsetzer die Stufengröße nach einer quadratischen Funktion verändert. Dies ermöglicht eine höhere Umsetzungsgenauigkeit über dem Dynamikbereich der Änderungen des Analogsignals. Jedoch nimmt in quadratischen Umsetzern (DACQ) aufgrund der erhöhten Komplexität der Schaltung das Problem der Ausregelzeit an Bedeutung zu.
Gemäß einer, ersten Lösungsmöglichkeit kann ein quadratischer Digital/Analog-Umsetzer (DACQ) geschaffen werden, indem eine Multipliziererschaltung in Kaskade zu einem linearen Digital/Analog-Umsetzer (DAC) verwendet wird. Beispielsweise kann mit zufriedenstellendem Ergebnis ein hochpräziser Multiplizierer, wie er in der am 27. Dezember 1994 durch den jetzigen Anmelder eingereichten europäischen Patentanmeldung Nr. 94 830 590.9 beschrieben ist, eingesetzt werden.
Diese Lösungsmöglichkeit erfordert eine analoge Multipliziererschaltung hoher Präzision, die relativ komplex ist. Außerdem führt die Notwendigkeit, Stromspiegel zu benutzen, um Fehler aufgrund der Basisströme von Transistoren zu kompensieren und die Stromaufnahme gering zu halten, zum Einsatz von Schaltungen mit hochohmigen Knotenpunkten sowie zu langen Ausregelzeiten, die den quadratischen D/A-Umsetzer übermäßig langsam machen.
Eine andere Lösungsmöglichkeit basiert auf der Verwendung eines Paares linearer Analog/Digital-Umsetzer in Kaskade, wodurch eine quadratische Übertragungsfunktion des folgenden Typs definiert wird:
Ψ(X) = A X2 + B X + C,
wobei A, B, C Koeffizienten sind, die in enger Beziehung zur speziellen Schaltungsarchitektur stehen. Die bekannten, auf diesem Lösungsweg basierenden schaltungstechnischen Lösungen führen praktisch zu einem Blockschaltplan, wie er in Fig. 1 gezeigt ist.
Die hohe Impedanz des Eingangsknotens linearer D/A-Umsetzer, und in dem speziellen Fall diejenige eines zweiten linearen D/A-Umsetzers (DAC2), zwingt zur Verwendung einer Stromspiegelschaltung, die notwendigerweise mit einer Basisstromrückspeisung versehen und deshalb mit einer lokalen Rückkopplung ausgestattet ist, um einen Strom, die Summe des Ausgangsstroms des ersten D/A-Umsetzers (DAC1) und eines Stroms, der gleich dem Vielfachen eines Referenzstroms ist, auf den Eingangsknoten des DAC2 zu leiten. Dies impliziert aufgrund der hohen Kapazität der Knoten lange Ausregelzeiten mit negativen Rückwirkungen auf die Geschwindigkeit der Schaltung.
Nun ist festgestellt worden, daß die Einschränkungen und Probleme der bekannten Schaltungen, die einen quadratischen Digital/Analog-Umsetzer realisieren, überwunden werden können, ohne die Stromaufnahme zu erhöhen; diese wird vielmehr verringert, indem ein Paar linearer Digital/Analog-Umsetzer in Kaskade eingesetzt wird.
Dies wird durch eine besondere Schaltungsarchitektur erreicht, die zum Inhalt hat, den Ausgangsknoten des ersten linearen D/A-Umsetzers direkt mit dem Knoten eines R-2R-Widerstandsnetzwerks, der dem niedrigstwertigen Bit (LSB) des zweiten linearen Digital/Analog-Umsetzers entspricht zu verbinden, und in eben diesen Knoten einen Strom zu leiten, der ein Vielfaches eines Referenzstroms beträgt, der auf den Eingang des ersten linearen Digital/Analog- Umsetzets geschickt wird.
All dies enthebt von der Notwendigkeit, eine Stromspiegelschaltung mit Stromrückspeisung einzusetzen, die sonst für die Kopplung mit dem Eingangsknoten des zweiten linearen Digital/Analog-Umsetzers notwendig ist.
Dies enthebt außerdem von der Notwendigkeit einer lokalen Rückkopplungskapazität, die eine nicht zu vernachlässigende Ursache für eine weitere Zunahme der Ausregelzeiten darstellt. Außerdem ist die gesamte Schaltung des quadratischen Digital/Analog-Umsetzers entscheidend vereinfacht, was für eine Verringerung der Stromaufnahme sorgt.
Pragmatisch ausgedrückt trifft der Ausgangsstrom des ersten linearen Digital/Analog-Umsetzers auf seinem Pfad auf eine relativ geringe Impedanz, wodurch vermieden wird, daß dieser Strom auf den hochohmigen Eingangsknoten des zweiten linearen digital/Analog-Umsetzers geleitet wird. Dies verbessert deutlich das Ausregelverhalten.
Außerdem werden bei gleicher Stromdissipation die Ausregelzeiten durch die Anwesenheit einer Ausgangsstromspiegelschaltung weiter verbessert.
Die verschiedenen Aspekte sowie die diesbezüglichen Vorteile dieser Erfindung werden offensichtlicher durch die folgende Beschreibung einer wichtigen Ausführungsform mit Bezug auf die beigefügte Zeichnung, worin
Fig. 1 einen Blockschaltplan eines quadratischen Digital/Analog-Umsetzers (DACQ) gemäß des bekannten Standes der Technik wie oben beschrieben darstellt;
Fig. 2 ein Schaltplan eines quadratischen D/A-Umsetzers ist, der das Funktionsschema von Fig. 1 erfüllt;
Fig. 3 ein Schaltplan eines quadratischen D/A-Umsetzers ist, der funktional demjenigen von Fig. 2 entspricht, jedoch gemäß der Erfindung entworfen worden ist;
Fig. 4 ein Blockschaltplan eines adaptiven Regelkreises ist, der quadratische D/A-Umsetzer gemäß der Erfindung verwendet;
Fig. 5 ein Diagramm ist, das die Funktion des Regelkreises von Fig. 4 zeigt;
Fig. 6 ein weiteres Funktionsdiagramm des Regelkreises von Fig. 4 ist.
Ein quadratischer Digital/Analog-Umsetzer, der den Blockschaltplan von Fig. 1 umsetzt, könnte gemäß des bekannten Standes der Technik, wie in Fig. 2 zum Zweck des Vergleichs mit den kennzeichnenden Merkmalen der Schaltungsanordnung der Erfindung gezeigt ist, realisiert werden.
In dem Fall des gezeigten Beispiels eines Vier-Bit-Umsetzers mit einem zusätzlichen Steuerbit umfaßt die Schaltungsanordnung fünf Eingangsinverter für das digitale Datum, die mit X0, X1, X2, X3 und X4 bezeichnet sind, um ebenso viele Auswahlgatter X0', X1', X2', X3' und X4' bzw. X0", X1", X2", X3" und X4" eines ersten und eines zweiten auf einem R-2R-Widerstandsnetzwerk basierenden linearen Digital/Analog-Umsetzers parallel anzusteuern. Die beiden Umsetzer werden in ihrer Gesamtheit als DAC1 bzw. DAC2 bezeichnet.
Das Schaltungsprinzip der beiden linearen D/A-Umsetzer (DAC1 und DAC2) ist vom "spannungsschaltenden" Typ unter Verwendung eines Widerstandsnetzwerkes, das sich aus den seriellen Widerständen R und den parallelen Widerständen 2R zusammensetzt. Das R-2R-Netzwerk und die Generatoren für den skalierten Strom, die von NPN-Transistoren mit skalierten Emitterbereichen, die mit der gleichen Spannung vorgespannt sind, gebildet werden, erzeugen binär skalierte Ströme (wie in dem Plan von Fig. 2 deutlich herausgestellt ist).
Gemäß dem Blockschaltplan von Fig. 1 wird der von dem ersten linearen D/A-Umsetzer (DAC1) erzeugte Ausgangsstrom X*Iref in dem Knoten Σ1 zu einem Strom α*Iref addiert, und durch einen Stromspiegel Mir1 wird die Summe dieser Ströme in den Eingangsknoten (Knoten B) des zweiten linearen D/A-Umsetzers (DAC2) geschickt. Der Ausgangsstrom des zweiten linearen D/A-Umsetzers (DAC2) Iref*X² + α*Iref*X wird in dem zweiten Knoten Σ2 zu einem konstanten Strom Ic addiert, und das resultierende Summenstrom- Ausgangssignal wird durch eine zweite Stromspiegelschaltung Mir2 bereitgestellt.
Das Ansteuern des hochohmigen Eingangsknotens (B) dieses zweiten linearen D/A-Umsetzers erfordert die Implementierung einer lokalen Rückkopplung über die Kompensationskapazität C2. Dies betont das Fortbestehen von Einschwingvorgängen mit negativen Auswirkungen auf die maximale Arbeitsgeschwindigkeit, auf die Zuverlässigkeit des Umsetzers sowie auf den Energieverbrauch.
Wie zuvor erwähnt worden ist, wird dieser Nachteil wirkungsvoll in einfacher Weise überwunden, indem eine Schaltung, wie sie in Fig. 3 gezeigt ist, verwendet wird. Aus dieser Figur kann festgestellt werden, daß beide lineare D/A-Umsetzer genau dann, wenn sie im Schaltplan eine invertierte Position einnehmen, hinsichtlich der Funktions- und Schaltungsmerkmale den linearen D/A-Umsetzern von Fig. 2 gleichkommen.
Anders als in Fig. 2 ist jedoch der Ausgangsknoten des ersten Umsetzers DAC1 direkt mit dem Knoten (A) des R-2R-Widerstandsnetzwerkes des zweiten Umsetzers DAC2, der der Stufe des niedrigstwertigen Bits des Widerstandsnetzwerkes für die binäre Aufgliederung des Stroms entspricht, verbunden. In dem gleichen Knoten (A) wird dann ein Strom addiert, der ein Vielfaches des Referenzstroms Iref beträgt, der in den Eingangsknoten des ersten Umsetzers DAC1 geleitet wird, nämlich α*Iref.
Der Ausgangsstrom des zweiten Umsetzers DAC2 wird in dem Knoten Σ zu einem Konstantstrom Ic und einem von den Spiegelausgängen Mir zurückfließenden Strom, dessen Stärke eine quadratische Funktion eines digitalen Datums X ist, das über die Inverter X0, X1, X2, X3 und X4 an die linearen Umsetzer DAC1 und DAC2 angelegt worden ist, addiert.
Offensichtlich ist die Schaltung in ihrer Gesamtheit vereinfacht worden und der Ausgangsstrom des ersten Umsetzers DAC1, (X*Iref), trifft auf diesem Pfad auf niederohmige Knoten, welche keine wesentlichen Einschwingvorgänge infolge des Schaltens implizieren. In der Praxis ist es nicht erforderlich, den von dem ersten Umsetzer DAC1 abgegebenen Strom nach dessen Addition zu einem Strom, der ein Vielfaches des Referenzstroms beträgt, durch den hochohmigen Eingangsknoten des zweiten Umsetzers DAC2 zu schicken, da das R-2R-Widerstandsnetzwerk des zweiten Umsetzers anstatt mit Masse mit dem Potential des Ausgangsknotens des ersten Umsetzers DAC1 verbunden ist.
Praktisch sind die linearen Umsetzer DAC1 und DAC2 elektrisch in Serie. Mit anderen Worten: Der zweite Umsetzer DAC2 ist bezüglich des ersten Umsetzers DAC1, der wiederum mit dem Masseknoten verbunden ist, in Serie elektrisch vorgespannt. Es ist offensichtlich, wie diese Anordnung eine beträchtliche Verringerung der Strompfade bewirkt, die mit einer Verringerung des Energieverbrauchs einhergeht.
Strukturell sind die mit dem Massepotential der Schaltung verbundenen Auswahlgatter des DAC 1 vorzugsweise mit n-Kanal-Einrichtungen versehen, um auf diese Art die Geschwindigkeitscharakteristik zu betonen. Die Auswahlgatter des zweiten Umsetzers DAC2, die hingegen auf einem Potential näher an der Versorgungsspannung arbeiten, sind vorzugsweise mit p-Kanal-Einrichtungen versehen (wie in Fig. 3 schematisch dargestellt ist). Auch wenn es sich nicht um eine notwendige Bedingung handelt, ist es dennoch vorteilhaft, wenn die Schaltung den Standard-CMOS-Herstellungsprozessen gemäß integriert ist.
Das verbesserte Verhalten hinsichtlich der Arbeitsgeschwindigkeit der quadratischen Umsetzer dieser Erfindung ist besonders zweckmäßig für Steuer- und Regelschleifen (wenn auch nicht ausschließlich in diesen Anwendungen). Ein Anwendungsbeispiel könnte in der Realisierung eines Regelkreises für die Grenzfrequenz (Fc) und die Verstärkungserhöhung eines Filters für einen Daten-Lese/Schreib-Kanal zu und von einer Massenspeichereinrichtung, wie beispielsweise einer Festplatteneinheit für einen PC, bestehen.
Der typische Regelkreis für diese spezielle Anwendung ist in Fig. 4 veranschaulicht. Der DSP-Block ist eine Schaltung, die einen Algorithmus ausführen kann, um den Kanal anpassungsfähig zu machen. Die in dem DSP-Block durchgeführte Verarbeitung, wofür ein digitales Signal, das von einem Analog/Digital-Umsetzer erzeugt wird, eine Eingangsgröße bildet, bringt die digitalen Steuergrößen XFc und XBoost hervor, welche an zwei quadratische Digital/Analog-Umsetzer (DACQ1 und DACQ2) angelegt werden. Die Ausgangssignale dieser beiden quadratischen Umsetzer steuern entsprechend die Grenzfrequenz (Fc) bzw. die Verstärkung des Filters, so daß das in Fig. 5 und Fig. 6 in Diagrammen dargestellte Betriebsverhalten erzielt wird.
Selbstverständlich sind quadratische Umsetzer, die gemäß der vorliegenden Erfindung ausgeführt sind, vorteilhaft in jeder Anwendung, die eine Hochgeschwindigkeitsverarbeitung sowie eine verringerte Leistungsaufnahme erfordert.

Claims

1. Quadratischer Digital/Analog-Umsetzer (DACQ), mit einem Paar stromskalierender Digital/Analog-Umsetzer (DAC1, DAC2), die die gleiche Anzahl von Stufen (Bits) besitzen und funktional in Kaskade geschaltet sind und wovon jeder die gleiche Anzahl binär skalierter Stromquellen, die durch ein bestimmtes digitales Datum oder Wort (X) der Anzahl von Bits gewählt werden können, sowie ein R-2R-Widerstandsnetzwerk verwendet, wobei ein Referenzstrom (Iref) zu einem Hochimpedanz-Eingangsknoten des ersten Umsetzers (DAC1) geschickt wird, ersten Mitteln zum Summieren eines Ausgangsstroms des ersten Umsetzers (Iref · X) und eines Vielfachen des Referenzstroms (α · Iref) sowie zweiten Mitteln zum Summieren eines Ausgangsstroms ((X · ref + α · Iref) · X) des zweiten Umsetzers (DAC2) und eines konstanten Stroms (Ic), um einen Ausgangsstrom zu erzeugen, der durch eine quadratische Funktion (Iref · X² + α · Iref · X ÷ Ic) des digitalen Datums (X) definiert ist,

dadurch gekennzeichnet, daß

das erste Mittel aus einer direkten Kopplung des Ausgangsknotens des ersten Umsetzers (DAC1) und eines Knotens des R-2R-Widerstandsnetzwerks des zweiten Umsetzers, der der Stufe des niedrigstwertigen Bits des R-2R- Netzwerks des zweiten Umsetzers (DAC2) entspricht und an dem der Strom des Mehrfachwertes (X · Iref) summiert wird, besteht.

2. Umsetzer (DACQ) nach Anspruch 1, dadurch gekennzeichnet, daß das R-2R-Widerstandsnetzwerk aus einer Folge von Widerständen R, die in Reihe geschaltet sind, und aus mehreren Nebenschlußwiderständen 2R, deren Anzahl gleich der Anzahl von Bits ist, hergestellt ist.

3. Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß mit jedem der Nebenschlußwiderstände ein Generator für einen binär skalierten Strom jedes Nebenschlußzweiges des R-2R-Netzwerks, der der gleichen Anzahl von Bits entspricht, in Reihe geschaltet ist.

4. Umsetzer nach Anspruch 3, wobei jeder Stromgenerator aus einem Bipolartransistor gebildet ist, der einen im Vergleich zum Emitterbereich der Transistoren der anderen Nebenschlußzweige binär skalierten Emitterbereich sowie eine Basis besitzt, die mit einer Referenzspannung vorgespannt ist, die allen erwähnten Erzeugungstransistoren gemeinsam ist.

5. Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß die Auswahl der binär skalierten Stromquellen in beiden erwähnten linearen Umsetzern in Kaskade durch mehrere Schalt-Gates, deren Anzahl gleich der Anzahl der Stromquellen ist, erfolgt, wobei das Schalt-Gate eines bestimmten Rangs eines der linearen Umsetzer gemeinsam mit dem Schalt-Gate desselben Rangs des anderen linearen Umsetzers durch einen einzigen Ansteuerungs-Inverter angesteuert wird, wovon an einen Eingangsknoten der relative logische Wert eines Bits des digitalen Datums (X) angelegt wird.

6. Analoge Steuerschleifenschaltung, die die Funktion einer quadratischen Funktion eines variablen digitalen Steuerwertes ausführt, dadurch gekennzeichnet, daß sie wenigstens einen quadratischen Digital/Analog-Umsetzer nach einem der vorhergehenden Ansprüche umfaßt.

7. Steuerschleife zum Regulieren der Verstärkung und der Grenzfrequenz eines analogen Filters, mit einem Analog/Digital-Umsetzer zum Umsetzen eines analogen Ausgangssignals des Filters in ein digitales Datum, einer digitalen Verarbeitungsschaltung des umgesetzten Signals und wenigstens einem Paar quadratischer Digital/Analog-Umsetzer, die durch die Ausgangsdaten gesteuert werden, die durch die digitale Verarbeitungsschaltung erzeugt werden, und analoge Signale zum Regulieren der Grenzfrequenz und der Verstärkung des Filters erzeugen können, dadurch gekennzeichnet, daß die quadratischen Digital/Analog-Umsetzer wie in einem der Ansprüche 1 bis 5 definiert sind.