DE69513185T2 - Hochsymmetrische bidirektionale Stromquelle - Google Patents
Hochsymmetrische bidirektionale StromquelleInfo
- Publication number
- DE69513185T2 DE69513185T2 DE69513185T DE69513185T DE69513185T2 DE 69513185 T2 DE69513185 T2 DE 69513185T2 DE 69513185 T DE69513185 T DE 69513185T DE 69513185 T DE69513185 T DE 69513185T DE 69513185 T2 DE69513185 T2 DE 69513185T2
- Authority
- DE
- Germany
- Prior art keywords
- current
- branch
- output
- pfet
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002457 bidirectional effect Effects 0.000 title claims description 24
- 230000000295 complement effect Effects 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 claims description 2
- 238000004088 simulation Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
- Die vorliegende Erfindung betrifft allgemein Stromquellen und im Besonderen hochsymmetrische, bidirektionale Stromquellen. Dank Schaltungsverbesserungen, die im Stromerzeugungsabschnitt einer dem Stand der Technik entsprechenden bidirektionalen Stromquelle durchgeführt wurden, erhält man über einen weiten Ausgangsspannungsbereich die gleichen Werte für Quellströme und Senkenströme (im Wesentlichen gleich einem festgelegten Referenzstrom).
- Fig. 1 zeigt die typische Ausführung einer konventionellen bidirektionalen Stromquelle, die zwischen einer ersten und einer zweiten Versorgungsspannung vorgespannt ist, welche hierin nachfolgend als Vdd beziehungsweise Masse Gnd bezeichnet werden. Wenden wir uns jetzt Fig. 1 zu, wobei die mit 10 gekennzeichnete bidirektionale Stromquelle im Wesentlichen aus zwei elementaren Schaltungen besteht: einem bidirektionalen Stromgenerator 11 und einem Umschaltnetzwerk 12. Das letztgenannte wird in dem Artikel "A PLL Clock Generator with 5 to 110 MHz of Lock Range for Microprocesors", IEEE ISCC, Band 27, Nr. 11, November 1992 (vergleiche Fig. 6) beschrieben. Der bidirektionale Stromgenerator 11 besteht aus einer Stromquellenschaltung 13, welche einen mit Iref gekennzeichneten Referenzstrom erzeugt, sowie aus fünf FET-Bauelementen T1 bis T5. Der Referenzstrom Iref wird durch ein beliebiges bekanntes Schaltungsmittel, z. B. eine Bandabstand-Referenz, eine MOS- Schwellspannung oder einen externen Widerstand, erzeugt. Eine erste Stromspiegelschaltung, die aus den PFET-Elementen T1 und T2 besteht, spiegelt den Referenzstrom Iref, um an der Drain- Elektrode des PFET-Elementes T2 den Quellstrom I+ festzulegen, beispielsweise als I+ = Iref. Eine zweite Stromspiegelschaltung, die aus den FET-Elementen T1, T3, T4 und T5 besteht, spiegelt den Referenzstrom Iref, um an der Drain-Elektrode des NFET-Elementes T5 den Senkenstrom I- festzulegen, so dass I- = Iref gilt. Es ist zu beachten, dass das als Diode geschaltete PFET-Element T1 den Referenzstrom in eine Referenzspannung Vrefp wandelt, die die Gate-Elektrode des PFET-Elementes T2 vorspannt. Das NFET-Element T3 und der als Diode geschaltete NFET T4 erzeugen ihrerseits eine Referenzspannung Vrefn, die die Gate-Elektrode des NFET-Elementes T5 vorspannt. Das PFET- Element T2 und das NFET-Element T5 werden hiernach als erstes und zweites Ausgabeelement bezeichnet. Das PFET-Element T1, das zu beiden Stromspiegelschaltungen gehört, wird als primäres Element bezeichnet. Die FET-Bauelemente T3 und T4 werden als erstes beziehungsweise zweites Stromspiegelelement bezeichnet.
- Das Umschaltnetzwerk 12 besteht aus einer Reihenschaltung zweier komplementärer FET-Elemente T6 und T7 in einem ersten Unterzweig mit einem dazwischen liegenden ersten Knoten 14 und aus einer Reihenschaltung zweier komplementärer FET-Elemente T8 und T9 in einem zweiten Unterzweig mit einem dazwischen liegenden zweiten Knoten 15. Diese beiden Paare komplementärer FET-Elemente sind parallelgeschaltet und an einem dritten Kno ten 16 beziehungsweise einem vierten Knoten 17 mit den Drain- Elektroden des PFET-Elementes T2 und des NFET-Elementes T5 verbunden. Zwischen den ersten Knoten 14, der von den Drain- Elektroden der FET-Elemente T6 und T7 gebildet wird, und den zweiten Knoten 15, der von den Drain-Elektroden der FET- Elemente T6 und T7 gebildet wird, ist ein Operationsverstärker OP1 geschaltet. Die Aufgabe des Operationsverstärkers OP1 (seine Verstärkung ist gleich eins) besteht darin, am Knoten 14 (hiernach als Ausgangsknoten bezeichnet) das gleiche Potential aufrechtzuerhalten wie am Knoten 15. Um als Ausgangsstrom Iout entweder den Quellstrom I+ oder den Senkenstrom I- auf den Ausgangsknoten 14 zu schalten, werden zwei Steuersignale Vup und Vdn verwendet. Diese Signale Vup und Vdn werden an die entsprechenden Gate-Elektroden der beiden Paare komplementärer FET-Elemente angelegt, die, wie in Fig. 1 dargestellt, das Umschaltnetzwerk 12 bilden. Wenn zum Beispiel das Signal Vup+ LOW und das Signal Vdn+ HIGH ist, gilt Iout = I-. Es ist zu beachten, dass die Signale Vup und Vdn nicht gleichzeitig HIGH sein können. Die Ausgangsspannung Vout ist gleich der Potentialdifferenz zwischen dem Ausgangsknoten 14 und Masse Gnd. Die Stromquelle 13 und das PFET-Element T1 auf der einen Seite und die FET-Elemente T3 und T4 auf der anderen Seite bilden den ersten beziehungsweise zweiten Zweig der Stromquelle 10. Die Ausgangs-FET-Elemente T2 und T5 des Stromgenerators 11 und die parallelgeschalteten FET-Elemente T6/T7 und T8/T9 des Umschaltnetzwerkes 12 bilden einen dritten Zweig der Stromquelle 10, der als Ausgangszweig bezeichnet wird.
- Die in Fig. 1 dargestellte bidirektionale Stromquelle besitzt einige Nachteile. Im Wesentlichen sind der Quellstrom und der Senkenstrom, die von der Stromquelle 10 am Ausgangsknoten 14 erzeugt werden, nicht gleich dem Referenzstrom Iref, und au ßerdem weisen sie über den gesamten Arbeitsbereich der Ausgangsspannung unterschiedliche Werte auf. Die Ungleichheit der FET-Elemente T1 und T5 auf Grund des Herstellungsprozesses aus Vereinfachungsgründen außer acht lassend, werden die Hauptursachen für diese Unterschiede nachfolgend beschrieben. Der Quellstrom I+ unterscheidet sich von Iref, weil das als Diode verschaltete PFET-Element T1 und das PFET-Element T2 nicht das gleiche Drainpotential aufweisen. Das PFET-Element T1 hat ein Drainpotential nahe Vdd, während das PFET-Element T2 ein Drainpotential nahe Gnd aufweist. Außerdem ist dieser Effekt stark von der ersten Versorgungsspannung Vdd abhängig. Ähnlich ist die Abhängigkeit dieses Stromes von der Ausgangsspannung Vout. Andererseits unterscheidet sich der Quellstrom I-, der in das NFET-Element T7 fließt, von dem Strom durch das NFET- Element T4 (welcher sich bereits von Iref unterscheidet), weil zwischen diesen eine Drainpotentialdifferenz vorhanden ist. Genauso hängt auch dieser Strom von der Ausgangsspannung ab. Diese Potentialdifferenzen erklären in der Hauptsache, warum sich Quellstrom und Senkenstrom voneinander unterscheiden und vom Referenzstrom Iref verschieden sind, und warum dieser Effekt stark von der Höhe der Ausgangsspannung abhängig ist.
- Fig. 2 zeigt eine Darstellung des Quellstromes I+ und des Senkenstromes I- (in pik) am Ausgangsknoten 14 der bidirektionalen Stromquelle 10 in Abhängigkeit von der Ausgangsspannung Vout (in Volt) mit Vdd = 3,3 V und Iref = 50 uA. Wie aus Fig. 2 ersichtlich wird, sind diese Ströme nur für eine Ausgangsspannung Vout von ungefähr 1,2 V gleich, und nur bei diesem Wert gilt I+ = I- = Iref. Zusätzlich wird klar, dass Quellstrom und Senkenstrom sehr stark unsymmetrisch sind. Zum Beispiel fällt im Abschnitt III der Strom I+ sehr schnell bis auf null ab, während der Senkenstrom I- ziemlich konstant ist. Das ergibt sich aus der Tatsache, dass im Abschnitt III die PFET-Elemente T2 und T6 in ihren linearen Kennlinienbereich eintreten, während die NFET-Elemente T5 und T7 im Sättigungsbereich arbeiten.
- Deshalb ist es eine Hauptaufgabe der vorliegenden Erfindung, äußerst symmetrische, bidirektionale Stromquellen bereitzustellen, die Quellströme und Senkenströme erzeugen, die im Wesentlichen im gesamten Ausgangsspannungsbereich gleich und genau gleich einem festgelegten Referenzstrom sind.
- Es ist eine andere Aufgabe der vorliegenden Erfindung, eine äußerst symmetrische, bidirektionale Stromquelle bereitzustellen, bei der die Potentialdifferenzen zwischen den FET- Elementen und die starke Abhängigkeit von der Ausgangsspannung, die in konventionellen bidirektionalen Stromquellen vorhanden sind, beseitigt sind.
- Es ist noch eine andere Aufgabe der vorliegenden Erfindung, eine äußerst symmetrische bidirektionale Stromquelle bereitzustellen, bei der zum Zweck einer besonders guten Impedanzanpassung alle Impedanzen aller Pfade zwischen der ersten und der zweiten Versorgungsspannung unabhängig vom aktiven Zweig gleich sind.
- Deshalb wird gemäß der vorliegenden Erfindung eine äußerst symmetrische, bidirektionale Stromquelle beschrieben, die über den gesamten Ausgangsspannungsbereich eine vollständige Gleichheit zwischen dem Quellstrom und dem Senkenstrom erreicht. Außerdem werden Quellstrom und Senkenstrom mit hoher Genauigkeit gleich einem Referenzstrom gemacht. Im Wesentlichen werden für den Stromerzeugungsabschnitt einer dem Stand der Technik entsprechenden bidirektionalen Stromquelle, die aus drei Zweigen besteht, welche zwischen einer ersten und einer zweiten Versorgungsspannung vorgespannt werden, verbesserte Schaltungsmittel bereitgestellt. Der erste Zweig besteht aus einer standardmäßigen Reihenschaltung eines als Diode verschalteten, primären PFET-Elementes und einer einen Referenzstromerzeugenden Stromquelle. Gemäß einem ersten Merkmal der vorliegenden Erfindung wird der zweite Zweig aus einer Reihenschaltung eines ersten Stromspiegel-PFET-Elementes, dessen Gate-Elektrode mit der Gate-Elektrode des primären PFET- Elementes verbunden ist, ersten und zweiten widerstandsgekoppelten Komplementär-FET-Elementen mit einem Zwischenknoten und einem zweiten Stromspiegel-NFET-Elementes gebildet. Der dritte oder Ausgangszweig wird von einem ersten und einem zweiten Ausgangselement gebildet, zwischen die standardmäßig ein Umschaltnetzwerk geschaltet ist. Die Source-Elektrode des ersten Ausgangselementes ist mit der ersten Versorgungsspannung verbunden, und dessen Gate-Elektrode ist mit der Gate-Elektrode des primären Elementes verbunden, um den Referenzstrom auf seine Drain-Elektrode zu kopieren, an der der Quellstrom erzeugt wird. Die Source-Elektrode des zweiten Ausgangselementes ist mit der zweiten Versorgungsspannung verbunden und dessen Gate-Elektrode ist mit der Gate-Elektrode des zweiten Stromspiegelelementes verbunden, um den Referenzstrom auf seine Drain-Elektrode zu kopieren, an der der Senkenstrom erzeugt wird. Typischerweise besteht das Umschaltnetzwerk aus zwei Paaren komplementärer FET-Elemente, die parallelgeschaltet sind, wobei ein Operationsverstärker mit einer Verstärkung von eins zwischen deren Verbindungsknoten geschaltet wird, um die Potentiale zwischen deren Verbindungsknoten auszugleichen. Dieses Umschaltnetzwerk wird zwischen die Drain-Elektroden des ersten Ausgangselementes und des zweiten Ausgangselementes geschaltet, um zur Ausgabe als Ausgangsstrom am Stromquellen- Ausgangsknoten entweder den Quellstrom oder den Senkenstrom auszuwählen. Durch geeignete Auslegung der Größe der FET- Elemente, die den zweiten und den Ausgangszweig bilden und jetzt dieselbe Anzahl FET-Elemente enthalten, kann eine hervorragende Impedanzanpassung erreicht werden. Zusätzlich wird gemäß einem zweiten Merkmal der Erfindung eine Operationsverstärkerschaltung so eingesetzt, dass deren erster Eingang mit einem der gemeinsamen Knoten (nicht dem Ausgangsknoten) verbunden ist, die von den Paaren parallelgeschalteter FET- Elemente gebildet werden, dass ihr zweiter Eingang mit dem Zwischenknoten verbunden ist und dass ihr Ausgang mit dem gemeinsamen Knoten verbunden ist, der von den Gate-Elektroden des zweiten Ausgangselementes und des zweiten Stromspiegelelementes gebildet wird, so dass zwischen deren Eingängen keine Potentjaldifferenz auftritt.
- Die neuen Merkmale, die für die vorliegende Erfindung charakteristisch sein sollen, werden in den anhängenden Ansprüchen dargelegt. Die Erfindung selbst sowie weitere ihrer Aufgaben und Vorteile können jedoch am besten durch Bezugnahme auf die folgende detaillierte Beschreibung einer veranschaulichenden bevorzugten Ausführungsform verstanden werden, wenn diese in Verbindung mit den begleitenden Zeichnungen gelesen wird.
- Fig. 1 zeigt eine konventionelle bidirektionale Stromquelle, welche Quell- und Senkenströme liefert, die untereinander nicht gleich und nicht gleich einem Referenzstrom sind.
- Fig. 2 zeigt Simulationskurven, die die Asymmetrie zwischen dem Quellstrom und dem Senkenstrom und deren starke Abhängigkeit von der Ausgangsspannung bei Verwendung der Stromquelle von Fig. 1 verdeutlichen.
- Fig. 3 zeigt eine erste Schaltungsverbesserung im Stromerzeugungsabschnitt der konventionellen bidirektionalen Stromquelle von Fig. 1 gemäß den Lehren der vorliegenden Erfindung.
- Fig. 4 zeigt Simulationskurven, die verdeutlichen, dass bei Verwendung der neuen Stromquelle von Fig. 3 eine bessere Symmetrie zwischen dem Quellstrom und dem Senkenstrom erhalten wird.
- Fig. 5 zeigt eine zweite Schaltungsverbesserung, die ebenfalls im Stromerzeugungsabschnitt der neuen bidirektionalen Stromquelle von Fig. 3 realisiert werden kann, um die Abhängigkeit des Quellstromes und des Senkenstromes von der Ausgangsspannung weiter zu verringern.
- Fig. 6 zeigt Simulationskurven, die verdeutlichen, dass bei Verwendung der äußerst symmetrischen bidirektionalen Stromquelle von Fig. 5 Quellstrom und Senkenstrom jetzt über den gesamten Ausgangsspannungsbereich gleich und gleich dem Referenzstrom sind.
- Fig. 3 zeigt eine erste Schaltungsverbesserung, die eine sehr viel bessere Symmetrie zwischen den Werten des Quellstromes und des Senkenstromes in der neuen bidirektionalen Stromquelle der vorliegenden Erfindung, die mit der Referenznummer 18 gekennzeichnet ist, erreicht. Bezüglich der Stromquelle 10 von Fig. 1 besteht der Hauptunterschied in der Ausführung der Schaltung 19 im Stromerzeugungsabschnitt, der jetzt mit 11' gekennzeichnet ist. In der Hauptsache ist die Bedeutung der Schaltung 19 zweifach. Erstens ist sie so gestaltet, dass eine perfekte Impedanzanpassung zwischen dem zweiten Zweig und dem Ausgangszweig (unabhängig vom Unterzweig) sichergestellt wird, d. h. unabhängig vom aktiven Zweig ist die Impedanz zwischen der ersten und der zweiten Versorgungsspannung die gleiche. Zweitens enthält sie eine Operationsverstärkerschaltung zum Potentialausgleich. In Fig. 3 tragen die Elemente, die bereits in Fig. 1 gekennzeichnet sind, dieselben Referenznummern.
- Wir wenden uns jetzt Fig. 3 zu, wobei im zweiten Zweig das NFET-Element T4 entfernt worden ist, und die FET-Elemente T10, T11, und T12 sind in Reihenschaltung zwischen der Drain- Elektrode des ersten Stromspiegel-PFET-Elementes T3 und Masse Gnd eingefügt worden. Die FET-Elemente T10 und T11 sind widerstandsgekoppelte komplementäre Bauelemente. Das NFET-Element T12 übernimmt teilweise die Aufgabe des NFET-Elementes T4, indem es Teil der Stromspiegelschaltung zum Vorspannen des zweiten Ausgangselementes T5 ist (jedoch ist zu beachten, dass es kein als Diode verschaltetes Element ist, wie dies beim NFET- Element T4 der Fall ist). Aus diesem Grund wird das NFET- Element T12 hierin als das zweite Stromspiegelelement bezeichnet. Um die oben erwähnten Anforderungen an die Impedanzanpas sung vollständig zu erfüllen, müssen die FET-Elemente T3, T10/T11 und T12 dieselben Größen haben wie die entsprechenden FET-Elemente T2, T6/T8 oder T7/T9 beziehungsweise T5. Dieser Aufbau gestattet es ebenfalls, dieselben Vorspannungen zu erhalten, wenn diese FET-Elemente leitend sind, weil sie widerstandsgekoppelt sind, d. h., an der Gate-Elektrode des PFET- Elementes T10 liegt ständig Masse Gnd an, und an der Gate- Elektrode des NFET-Elementes T11 liegt ständig Versorgungsspannung Vdd an. Folglich ist die Impedanz zwischen Vdd und Masse immer dieselbe, entweder entlang des zweiten Zweiges, der aus den FET-Elementen T3, T10 T11 und T12 besteht, oder entlang des Ausgangszweiges, der die FET-Elemente T2, T6/T8 oder 977/T9 und T5 enthält.
- Die andere Verbesserung besteht in der Optimierung einiger Knotenpotentiale. Zu diesem Zweck enthält die in Fig. 3 gezeigte Schaltung 19 einen zweiten Operationsverstärker OP2 und einen Widerstand R, der zwischen seinen positiven und negativen Eingang geschaltet ist. Eine Verbindung, die zwischen dem gemeinsamen Knoten, der von einem Ende des Widerstandes R und dem positiven Eingang des Operationsverstärkers OP2 gebildet wird, wird mit dem gemeinsamen Knoten 20 verbunden, der von den Drain-Elektroden der FET-Elemente T10 und T11 gebildet wird. Dieser gemeinsame Knoten 20 im zweiten Zweig, der als Zwischenknoten bezeichnet wird, ist ausgewählt worden, um eine maximale Symmetrie zum Ausgangsknoten 14 (und genauso zum Knoten 15) des Ausgangszweiges zu erreichen. Zusätzlich ist der Ausgangsanschluss des Operationsverstärkers OP2 mit dem gemeinsamen Knoten 21 verbunden, der von den Gate-Elektroden der NFET-Elemente T5 und T12 gebildet wird. Schließlich gibt es eine kurze Verbindung von dem gemeinsamen Knoten, der am anderen Ende des Widerstandes R gebildet wird, das mit dem negati ven Eingang des Operationsverstärkers OP2 verbunden ist, zum zweiten Knoten 15. Die Funktion des Operationsverstärkers OP2 und des Widerstandes R besteht darin, an der gemeinsamen Drain-Elektrode der FET-Elemente T10 und T11, an der gemeinsamen Drain-Elektrode der FET-Elemente T8 und T9 und folglich an der gemeinsamen Drain-Elektrode der FET-Elemente T6 und T7 ein gleiches Potential zu erzeugen, das gleich der Ausgangsspannung Vout ist. Zu diesem Zweck ist sein Ausgang mit dem gemeinsamen Knoten verbunden, der von den Gate-Elektroden der NFET-Elemente T12 und T5 gebildet wird, so dass die Differenz der Ströme, die durch die FET-Elemente T10 und T11 fließen (erfasst durch den Widerstand R) zu null gemacht wird. Die Potentiale an den Knoten 14, 15 und 20 sind gleich, wenn der Strom durch den Widerstand R null ist, das heißt, wenn der Strom, der durch das PFET-Element T10 fließt, gleich dem Strom ist, der durch das NFET-Element T11 fließt. Zusätzlich wird die Vorspannung Vrefn für die NFET-Elemente T12 und T5 nicht länger durch ein als Diode verschaltetes NFET-Element T4 von Fig. 1 erzeugt, das sehr empfindlich auf Änderungen seines Drainpotentials reagiert, sondern durch die Kombination des NFET-Elementes T12 und des Operationsverstärkers OP2, dessen Rückkopplungszweig einen größeren Steuerbereich gestattet, was den Dynamikbereich des Senkenstromes erweitert. Als letztendliches Ergebnis liegen alle Knoten 14, 15 und 20 in der Mitte eines Schaltungszweiges, der aus vier FET-Elementen besteht, sowie auf gleichem Potential.
- Der Messwiderstand R kann am besten als Paar komplementärer FET-Elemente ausgeführt werden und erfordert keine hohe Genauigkeit, die in einem standardmäßigen CMOS-Prozess nicht realisierbar wäre. An den Operationsverstärker OP2 werden mit der Ausnahme, dass sein Gleichtakt-Eingangsspannungsbereich gleich dem Ausgangsspannungsbereich Vout sein soll und dass er einen hohen Eingangswiderstand besitzen soll, keine strengen Forderungen gestellt. Dies kann in jeder beliebigen analogen oder digitalen CMOS-Technologie einfach erreicht werden. Es sollte beachtet werden, dass der von dem Operationsverstärker OP2 erzeugte Offsetstrom sehr niedrig sein sollte: Eine Offsetspannung von 10 mv würde an einem 10-kΩ-Widerstand, der aus einem Paar komplementärer FET-Elemente aufgebaut ist, einen Offsetstrom von 0,1 uA zwischen den Drainströmen der FET-Elemente T10 und T11 hervorrufen.
- Wenn auch die Stromquelle 18 symmetrischer ist als die Stromquelle 10, so sind doch der Quellstrom und der Senkenstrom nicht im gesamten Arbeitsbereich der Ausgangsspannung Vout genau gleich Iref, weil, wie jetzt unter Bezugnahme auf Fig. 4 deutlich gemacht wird, die Drainpotentiale der PFET-Elemente T1 und T2 nicht gleich sind. Bezugnehmend auf Fig. 4 wird das Ergebnis der Simulation des von der Stromquelle 18 von Fig. 3 erzeugten Ausgangsstromes Iout unter denselben Bedingungen dargestellt, wie sie für die Kurven von Fig. 2 verwendet worden sind. Quellstrom und Senkenstrom sind jetzt für nahezu den gesamten Ausgangsspannungsbereich gleich groß. Es ist zu beachten, dass der Dynamikbereich des Senkenstromes in Richtung niedrigerer Spannungen (bis ungefähr 0,1 V) vergrößert worden ist, weil der Operationsverstärker OP2 die Referenzspannung Vrefn des NFET-Elementes auf eine höhere Spannung anheben kann, als dies bei der Stromquelle 10 von Fig. 1 möglich war. Wie aus den in Fig. 4 gezeigten Kurven ersichtlich wird, sind der Quellstrom und der Senkenstrom jetzt gleich und oberhalb einer Spannung von ungefähr 0,1 V des Weiteren auch gleich Iref, was zeigt, dass bezüglich der Symmetrie eine deutliche Verbesserung erreicht worden ist.
- Dank einer zweiten Schaltungsverbesserung, die im Stromerzeugungsabschnitt 11' der Stromquelle 18 von Fig. 3 noch vorgenommen werden kann, kann der Quellstrom im Wesentlichen über den gesamten Ausgangsspannungsbereich Vout, praktisch von 0 V bis Vdd, gleich dem Referenzstrom Iref gemacht werden. Die weiter verbesserte Stromquelle und ihr Stromerzeugungsabschnitt werden in Fig. 5 mit den Referenznummern 22 beziehungsweise 11 " bezeichnet. Wie aus Fig. 5 ersichtlich wird, umfasst die neue Schaltung, auf die Bezug genommen wird, einen dritten Operationsverstärker OP3 sowie die FET-Elemente T13, T14 und T15, die alle dieselbe Größe haben. Ein PFET-Element T13 ist in Reihe zwischen die Drain-Elektroden des als Diode verschalteten primären PFET-Elementes T1 am Knoten 24 und die Stromquelle 13 geschaltet. Der gemeinsame Knoten zwischen der Drain-Elektrode des PFET-Elementes T13 und der Stromquelle 13 wird mit 25 gekennzeichnet. Der positive Eingang des Operationsverstärkers OP3 ist mit dem von den Gate-Elektroden der FET-Elemente T1, T2 und T3 gemeinsam gebildeten Knoten 26 verbunden. Der Ausgang des Operationsverstärkers OP3 ist mit den Gate-Elektroden der PFET-Elemente T13, T14 und T15 am gemeinsamen Knoten 27 verbunden. Das FET-Element 14 liegt in Reihenschaltung zwischen den PFET-Elementen T3 und T10. Der negative Eingang des Operationsverstärkers OP3 ist am Knoten 28 mit der Drain-Elektrode des PFET-Elementes T3 und der Source-Elektrode des PFET-Elementes T14 verbunden. Der gemeinsame Knoten, der von den Drain-Elektroden des PFET-Elementes T14 und der Source-Elektrode des FET-Elementes T10 gebildet wird, ist mit der Referenznummer 29 gekennzeichnet. Schließlich ist das PFET- Element T15 in Reihe zwischen die Drain-Elektroden des PFET- Elementes T2 am Knoten 30 und den dritten Knoten 16 geschaltet. Die Gate-Elektroden der PFET-Elemente T13, T14 und T15 werden durch die Spannung Vrefp' vorgespannt, die vom Operationsverstärker OP3 erzeugt wird. Hauptsächlich besteht die Aufgabe der Schaltung 23 darin, die Drainpotentiale der PFET- Elemente T2 und T3 auf genau demselben Wert zu halten wie das Drainpotential des PFET-Elementes T1. Zu diesem Zweck regelt die Rückkopplungsschleife des Operationsverstärkers OP3 die Gatepotentiale der PFET-Elemente T13, T14 und T15, wie dies in Fig. 5 dargestellt ist. Letztendlich liegen zum einen die Knoten 24, 28 und 30 und zum anderen die Knoten 25, 29 und 16 jeweils auf demselben Potential. Zusätzlich gibt es eine perfekte Impedanzanpassung zwischen den unterschiedlichen Schaltungspfaden von Vdd nach Masse, unabhängig davon, welcher Zweig aktiv ist, weil jeder Schaltungszweig fünf FET-Elemente desselben Typs und derselben Größe enthält.
- Fig. 6 zeigt die grafische Darstellung des Quellstromes und des Senkenstromes in Abhängigkeit von der Ausgangsspannung Vout, wenn die verbesserte Stromquelle von Fig. 5 verwendet wird (immer noch mit Vdd = 3,3 V). Der Ausgangsstrom Iout ist im Bereich von 0 bis 3 V nahezu konstant und gleich dem Referenzstrom Iref = 50 uA. Zum anderen sollte die perfekte Symmetrie von Quellstrom und Senkenstrom beachtet werden.
- Die folgende Tabelle zeigt die Veränderungen des Ausgangsstromes Iout (in Prozent), die sich aus einem simulierten Vergleich zwischen der Stromquelle 10 von Fig. 1 und der Stromquelle 22 von Fig. 5 ergeben. Die Werte sind für einen konventionellen Submikrometer-CMOS-Herstellungsprozess angegeben, weiterhin mit Vdd = 3,3 V. Die Versorgungsspannung Vdd wird im Bereich von 3 V bis 3,6 V und die Temperatur im Temperaturbereich von 20 bis 100 Grad Celsius verändert (die Ausgangsspannung ist gleich 1,65 V).
- Die bidirektionale Stromquelle der vorliegenden Erfindung besitzt einige deutliche Vorteile. Der Ausgangsstrom ist eine genau Kopie des Referenzstromes mit einer hohen Symmetrie über den gesamten Ausgangsspannungsbereich. Die neuen, äußerst symmetrischen, bidirektionalen Stromquellen, die unter Bezugnahme auf die Fig. 3 und 5 beschrieben worden sind, betreffen einen speziellen Typ Stromquellen, wie er in ladungsgepumpten Phasenregelkreisen (PLL) verwendet wird, sie können jedoch auch mit beliebigen anderen Schaltungen zusammen arbeiten, in denen symmetrische Quell- und Senkenströme erforderlich sind, wie beispielsweise in Digital-Analog-Wandlern, Operationsverstärkern, ... und dergleichen mehr.
Claims (2)
1. Äußerst symmetrische, bidirektionale Stromquelle in
Komplementär-MOSFET-Technologie, vorgespannt zwischen einer
ersten (Vdd) und einer zweiten Versorgungsspannung (Gnd),
umfassend:
einen bidirektionale Stromgenerator (11'), der zwischen
die erste und die zweite Versorgungsspannung geschaltet
ist, bestehend aus:
einem ersten Zweig aus einer Reihenschaltung eines
als Diode verschalteten, primären PFET-Elementes
(T1) und einer einen Referenzstrom (Iref)
erzeugenden Stromquelle (13);
einem zweiten Zweig aus einer Reihenschaltung eines
ersten Stromspiegel-PFET-Elementes (T3), dessen
Gate-Elektrode mit der Gate-Elektrode des primären
PFET-Elementes verbunden ist, und eines zweiten
Stromspiegel-NFET-Elementes (T12);
einem dritten oder Ausgangszweig aus einem ersten
Ausgangselement (T2), dessen Source-Elektrode mit
der ersten Versorgungsspannung verbunden ist und
dessen Gate-Elektrode mit der Gate-Elektrode des
primären Elementes (T1) verbunden ist, um den
Referenzstrom auf seine Drain-Elektrode zu kopieren, an
der ein Quellstrom (I+) an einem ersten gemeinsamen
Knoten 16 erzeugt wird, und einem zweiten Ausgangs-
NFET-Element (T5), dessen Source-Elektrode mit der
zweiten Versorgungsspannung 13 verbunden ist und
dessen Gate-Elektrode mit der Gate-Elektrode des
zweiten Stromspiegelelementes (T12) verbunden ist,
um den Referenzstrom auf seine Drain-Elektrode zu
kopieren, an der ein Senkenstrom (I-) an einem
gemeinsamen Knoten (17) erzeugt wird;
ein Umschaltnetzwerk (12), bestehend aus:
einem ersten Paar (T6, T7) komplementärer
FET-Elemente mit einem dazwischen liegenden dritten Knoten
(14), die einen ersten Unterzweig bilden, und einem
zweiten Paar (T8, T9) komplementärer FET-Elemente
mit einem dazwischen liegenden vierten Knoten (15),
die einen zweiten Unterzweig bilden, wobei die
Unterzweige parallelgeschaltet und mit dem ersten und
dem zweiten Knoten (16, 17) verbunden sind; wobei
die Paare komplementärer FET-Elemente durch
Steuersignale (Vup, Vdn) angesteuert werden, um an dem
Ausgangsknoten (14) durch die Stromquelle entweder
den Quellstrom oder den Senkenstrom auszugeben;
einem ersten Operationsverstärker mit Verstärkung
eins (OP1), der zwischen den dritten und den vierten
Knoten geschaltet ist, um diese Knoten auf dasselbe
Potential zu legen; und
dadurch gekennzeichnet, dass
der zweite Zweig erste und zweite widerstandsgekoppelte
Komplementär-FET-Elemente (T10, T11) mit einem
Zwischenknoten (20) enthält; und
ein Widerstand zwischen die Eingänge eines
Operationsverstärkers (OP2) geschaltet ist, wobei dessen positiver
Eingang mit dem Zwischenknoten (20) und sein negativer
Eingang mit dem vierten Knoten (15) verbunden ist und
wobei sein Ausgang mit dem gemeinsamen Knoten verbunden
ist, der von den Gate-Elektroden des zweiten
Stromspiegelelementes und des zweiten Ausgangselementes gebildet
wird;
wobei Anzahl, Typ und Größe der entsprechenden Elemente
im zweiten Zweig (T3, T10, T11, T12) und im dritten Zweig
(T2, T6/T7 oder T8/T9, T5) im Wesentlichen gleich
ausgelegt sind, so dass unabhängig davon, welcher Zweig aktiv
ist, eine hervorragende Impedanzanpassung zwischen der
ersten und der zweiten Versorgungsspannung vorhanden ist.
2. Stromquelle nach Anspruch 1, desweiteren umfassend:
ein erstes PFET-Element (T13), im ersten Zweig
zwischen die Drain-Elektrode des als Diode
verschalteten primären PFET-Elementes (T1) und die Stromquelle
(13) geschaltet;
ein zweites PFET-Element (T14), im zweiten Zweig
zwischen die Drain-Elektrode des ersten
Stromspiegel-PFET-Elementes (T3) und die Source-Elektrode des
widerstandsgekoppelten ersten FET-Elementes (T10)
geschaltet;
ein drittes PFET-Element (T15), im Ausgangszweig
zwischen die Drain-Elektrode des ersten Ausgangs-
PFET-Elementes (T2) und den ersten Knoten (16)
geschaltet;
wobei das erste, zweite und dritte PFET-Element dieselbe
Größe haben; und
einen Operationsverstärker (OP3), dessen Ausgang mit
dem gemeinsamen Knoten (27) verbunden ist, der von
den Gate-Elektroden des ersten, zweiten und dritten
PFET-Elementes gebildet wird, dessen negativer
Eingang mit dem gemeinsamen Knoten (28) verbunden ist,
der zwischen der Drain-Elektrode des ersten
Stromspiegel-PFET-Elementes (T3) und der Source-Elektrode
des zweiten FET-Elementes (T14) gebildet wird, und
dessen positiver Eingang mit dem gemeinsamen Knoten
(26) verbunden ist, der von den Gate-Elektroden des
primären FET-Elementes, des ersten Stromspiegel-FET-
Elementes und des Ausgangs-FET-Elementes gebildet
wird, so dass, da zwischen der Source-Elektrode des
ersten, zweiten und dritten PFET-Elementes keine
Potentialdifferenz auftritt, die Impedanz in entweder
dem zweiten oder dem Ausgangszweig immer dieselbe
bleibt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP95480171A EP0778510B1 (de) | 1995-12-06 | 1995-12-06 | Hochsymmetrische bidirektionale Stromquelle |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69513185D1 DE69513185D1 (de) | 1999-12-09 |
DE69513185T2 true DE69513185T2 (de) | 2000-06-21 |
Family
ID=8221622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69513185T Expired - Fee Related DE69513185T2 (de) | 1995-12-06 | 1995-12-06 | Hochsymmetrische bidirektionale Stromquelle |
Country Status (4)
Country | Link |
---|---|
US (1) | US5760640A (de) |
EP (1) | EP0778510B1 (de) |
JP (1) | JPH09181540A (de) |
DE (1) | DE69513185T2 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10163536A1 (de) * | 2001-12-21 | 2003-07-10 | Infineon Technologies Ag | Ladungspumpenschaltung |
US7816975B2 (en) | 2005-09-20 | 2010-10-19 | Hewlett-Packard Development Company, L.P. | Circuit and method for bias voltage generation |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6087885A (en) * | 1997-09-11 | 2000-07-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device allowing fast and stable transmission of signals |
US6124755A (en) * | 1997-09-29 | 2000-09-26 | Intel Corporation | Method and apparatus for biasing a charge pump |
US6107889A (en) * | 1997-11-07 | 2000-08-22 | Analog Devices, Inc. | Phase locked loop charge pump circuit |
GB2395384B (en) | 1999-11-23 | 2004-07-14 | Sony Uk Ltd | Charge pump |
US6529081B1 (en) | 2000-06-08 | 2003-03-04 | Zeta, Division Of Sierra Tech Inc. | Method of operating a solid state power amplifying device |
FR2819123B1 (fr) * | 2000-12-29 | 2003-04-11 | St Microelectronics Sa | Pompe de charge a faible bruit pour boucle a verrouillage de phase |
EP1315063A1 (de) * | 2001-11-14 | 2003-05-28 | Dialog Semiconductor GmbH | Schwellenspannungunabhängige Stromreferenz eines MOS Transistors |
US7009432B2 (en) | 2001-12-20 | 2006-03-07 | Analog Devices, Inc. | Self-calibrating phase locked loop charge pump system and method |
FR2834396B1 (fr) * | 2002-01-03 | 2004-02-27 | Cit Alcatel | Pompe a charge a tres large plage de tension de sortie |
US7012473B1 (en) * | 2002-07-17 | 2006-03-14 | Athena Semiconductors, Inc. | Current steering charge pump having three parallel current paths preventing the current sources and sinks to turn off and on |
FR2851859B1 (fr) * | 2003-02-27 | 2006-03-03 | St Microelectronics Sa | Circuit d'interface |
JP4212036B2 (ja) * | 2003-06-19 | 2009-01-21 | ローム株式会社 | 定電圧発生器 |
US20040257162A1 (en) * | 2003-06-23 | 2004-12-23 | Mokeddem Hadj L. | Charge pump for eliminating dc mismatches at common drian nodes |
US7141936B2 (en) * | 2004-11-10 | 2006-11-28 | Xerox Corporation | Driving circuit for light emitting diode |
US7385429B1 (en) * | 2005-05-31 | 2008-06-10 | Altera Corporation | Charge pump with reduced current mismatch |
US7649781B2 (en) * | 2006-05-17 | 2010-01-19 | Freescale Semiconductor, Inc. | Bit cell reference device and methods thereof |
US8022739B2 (en) * | 2006-09-07 | 2011-09-20 | Agency For Science, Technology And Research | Charge pump circuit |
US20080150596A1 (en) * | 2006-12-22 | 2008-06-26 | Eyal Fayneh | Charge pump circuit |
US7701271B1 (en) | 2007-09-24 | 2010-04-20 | Ozmo, Inc. | High linearity charge pump method and apparatus |
US8149031B1 (en) * | 2010-09-08 | 2012-04-03 | Applied Micro Circuits Corporation | Duty-cycle feedback charge pump |
CN102255498A (zh) * | 2011-06-28 | 2011-11-23 | 上海宏力半导体制造有限公司 | 电荷泵电路 |
KR20160040798A (ko) * | 2014-10-06 | 2016-04-15 | 에스케이하이닉스 주식회사 | 저항성 소자 생성 장치 및 그를 이용한 slvs 출력 드라이버 |
CN105468079B (zh) | 2015-12-30 | 2017-05-31 | 沈阳东软医疗***有限公司 | 一种双路对称输出可调电源 |
US10429878B2 (en) | 2018-01-10 | 2019-10-01 | Ememory Technology Inc. | Test device |
EP3514961B1 (de) | 2018-01-19 | 2021-05-12 | Socionext Inc. | Ladungspumpenkreislauf |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5266887A (en) * | 1988-05-24 | 1993-11-30 | Dallas Semiconductor Corp. | Bidirectional voltage to current converter |
US5212458A (en) * | 1991-09-23 | 1993-05-18 | Triquint Semiconductor, Inc. | Current mirror compensation circuit |
EP0647032A3 (de) * | 1993-10-05 | 1995-07-26 | Ibm | Ladungspumpenschaltung mit symmetrischem Stromausgang für ein Phasenregelkreissystem. |
-
1995
- 1995-12-06 EP EP95480171A patent/EP0778510B1/de not_active Expired - Lifetime
- 1995-12-06 DE DE69513185T patent/DE69513185T2/de not_active Expired - Fee Related
-
1996
- 1996-11-11 JP JP8298533A patent/JPH09181540A/ja active Pending
- 1996-12-03 US US08/758,334 patent/US5760640A/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10163536A1 (de) * | 2001-12-21 | 2003-07-10 | Infineon Technologies Ag | Ladungspumpenschaltung |
DE10163536B4 (de) * | 2001-12-21 | 2005-05-04 | Infineon Technologies Ag | Ladungspumpenschaltung |
US7816975B2 (en) | 2005-09-20 | 2010-10-19 | Hewlett-Packard Development Company, L.P. | Circuit and method for bias voltage generation |
Also Published As
Publication number | Publication date |
---|---|
EP0778510A1 (de) | 1997-06-11 |
DE69513185D1 (de) | 1999-12-09 |
EP0778510B1 (de) | 1999-11-03 |
US5760640A (en) | 1998-06-02 |
JPH09181540A (ja) | 1997-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69513185T2 (de) | Hochsymmetrische bidirektionale Stromquelle | |
DE3872275T2 (de) | Cmos-referenzspannungsgeneratoreinrichtung. | |
DE69420649T2 (de) | Voll differentieller Operationsverstärker mit niedriger Versorgungsspannung | |
DE69325293T2 (de) | Differenzverstärker mit verbesserter Gleichtaktstabilität | |
DE2736915C2 (de) | Bezugsspannungsgenerator | |
DE3713107C2 (de) | Schaltung zur Erzeugung von konstanten Spannungen in CMOS-Technologie | |
DE69411217T2 (de) | Verzögerungsschaltung zum Verzögern von differentiellen Signalen | |
DE69000803T2 (de) | Stromquelle mit niedrigem temperaturkoeffizient. | |
DE2855303C2 (de) | ||
DE3120979A1 (de) | Spannungsvergleicher | |
DE2641860A1 (de) | Integrierte stromversorgungsschaltung | |
DE1948850A1 (de) | Differenzverstaerker | |
DE2501288A1 (de) | Anordnung zum verstaerken elektrischer signale | |
DE3420068C2 (de) | ||
DE1901804B2 (de) | Stabilisierter differentialverstaerker | |
DE3788971T2 (de) | Spannungsvergleichsschaltung. | |
DE3881934T2 (de) | Differenzverstärker mit symmetrischen Ausgang. | |
DE2648577C2 (de) | ||
DE3933986A1 (de) | Komplementaerer stromspiegel zur korrektur einer eingangsoffsetspannung eines "diamond-followers" bzw. einer eingangsstufe fuer einen breitbandverstaerker | |
DE3008892A1 (de) | Spannungsvergleicher | |
DE69523275T2 (de) | Digital-Analogwandlungsgerät mit Einheitsstromdifferentialschaltung und Spannungerzeugungsschaltungen | |
DE2842113A1 (de) | Leckstromarme schutzschaltung fuer die gate-struktur von feldeffektbauelementen | |
DE69209498T2 (de) | Referenzspannungsgenerator für dynamischen Specher mit wahlfreien Zugriff | |
DE68923334T2 (de) | Stromschalterlogikschaltung mit gesteuerten Ausgangssignalpegeln. | |
DE69412008T2 (de) | Operationsverstärker und Verfahren dazu |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |