DE69425397T2

DE69425397T2 - Seriengeschaltetes Strombegrenzerbauelement

Info

Publication number: DE69425397T2
Application number: DE69425397T
Authority: DE
Inventors: Christophe Ayela; Jean Jalade; Philippe Leturco; Jean-Louis Sanchez
Original assignee: STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1993-05-10
Filing date: 1994-05-09
Publication date: 2001-03-01
Anticipated expiration: 2014-05-10
Also published as: EP0624943B1; DE69425397D1; JPH0774357A; US5956582A; EP0624943A1; FR2705173A1; FR2705173B1

Description

Die Erfindung betrifft einen Strombegrenzungsschaltkreis.
Im allgemeinen werden zwei Schaltkreistypen zum Schützen einer Last gegen Überströme verwendet. Die gängigste Schutzmethode besteht darin, einen Begrenzungs- oder Durchbruchsspannungs-Begrenzungs-Schaltkreis parallel zur Last anzuordnen. Jedoch sind in manchen Fällen Serienschaltkreise gewünscht. Solche Schaltkreise werden selten verwendet, weil sie, wenn sie in Form von Halbleiterbauelementen hergestellt werden, im allgemeinen einen Strom- oder eine Spannungsdetektion und ein Steuerbauelement erfordern. Daher sind solche Schutzschaltkreise Bauelemente, die mit einem Steueranschluß versehen sind, der mit ziemlich komplexen Steuerschaltkreisen verbunden sein muß. Serienbauelemente mit zwei Anschlüssen umfassen hauptsächlich Sicherungen oder Varistoren. Der Nachteil von Sicherungen ist, daß sie nach jeder Überlast ersetzt werden müssen. Varistoren sind momentan teure Bauelemente mit einem Schwellwert, der nicht immer genau bestimmt ist und der umgebungsabhängig (insbesondere temperaturabhängig) ist. Zusätzlich weist ein Varistor unvermeidlich eine thermische Trägheit auf und gewährleistet zum Beispiel keinen Schutz gegen Überströme, die sehr kurz nacheinander auftreten.
Es wurde auch vorgeschlagen, MOS-Verarmungstransistoren als strombegrenzende Bauelemente zu verwenden, wobei der erste Anschluß des strombegrenzenden Bauelements durch die Verbindung des Gate- und des Source- Anschlusses des Transistors gebildet wird und der zweite Anschluß des strombegrenzenden Bauelements durch den Drain-Anschluß des Transistors gebildet ist. Dieser Ansatz ist zum Beispiel in US-A-3,603,811 beschrieben, die am. 09. Dezember 1969 eingereicht wurde. Jedoch erwähnt das obige Patent diesen Ansatz nur, um seine Nachteile hervorzuheben.
Die Erfindung betrifft einen Serienschutzschaltkreis, der nicht zum Schutz gegen einen Kurzschluß in einer Last bestimmt ist, sondern gegen zeitweilige Überströme, zum Beispiel Überströme, die beim Anschalten einer Leuchtstofflampe auftreten. Die Erfindung findet auch Anwendung, wenn der Schutzschwellwert in einem sehr großen Bereich liegt, zum Beispiel in einem Bereich von wenigen zehn Milliamperes bis mehreren Amperes.
Die übliche Zeichnung eines Schaltkreises zum Begrenzen eines Laststromes ist in Fig. 1 dargestellt; sie umfaßt nur die Serienanordnung eines strombegrenzenden Bauelements 1 mit einer Last L. Selbstverständlich ist es auch gewünscht, daß dann, wenn der Strom in der Last L einen normalen Wert aufweist, die Impedanz des strombegrenzenden Bauelements so niedrig wie möglich ist.
Ein Ziel dieser Erfindung ist es, ein einfaches und kostengünstiges Strombegrenzungsbauelement vorzusehen.
Ein weiteres Ziel der Erfindung ist es, ein Strombegrenzungsbauelement vorzusehen, dessen Begrenzungsstrom wenig temperaturabhängig ist.
Ein weiteres Ziel der Erfindung ist es, ein bidirektionelles Strombegrenzungsbauelement vorzusehen.
Um diese Ziele zu erreichen, sieht die Erfindung den Gebrauch eines vertikalen MOS- Verarmungs-Transistors oder eines IGBT-Transistors vor, in dem die Gate- und die Source- Elektrode durch eine einzige Metallisierung als ein strombegrenzendes Serienbauelement ausgebildet sind.
Insbesondere sieht die Erfindung ein Strombegrenzungsbauelement mit zwei Anschlüssen vor, wie es im Anspruch 1 definiert ist.
Ausführungen dieses Bauelements werden in den Unteransprüchen genannt.
Diese Erfindung ist auch darauf gerichtet, ein Verfahren zum Herstellen des oben beschriebenen Bauelements mit zwei Anschlüssen vorzusehen.
Allgemeiner kann die Erfindung in einem elektronischen Schaltkreis ausgeführt sein, der einen vertikalen MOS-VerarmungsTransistor oder einen IGBT-Transistor mit verbundenen Source und Gate-Anschlüssen in Serie mit einer möglichen Überstromquelle aufweist.
Die vorangehenden und anderen Aufgaben, Merkmale und Vorteile der Erfindung werden aus der nachfolgenden ausführlichen Beschreibung dieser Erfindung in Verbindung mit den beigefügten Zeichnungen offensichtlich. In den Figuren zeigen:
Fig. 1, wie oben beschrieben, den üblichen Schaltkreis eines strombegrenzenden Serienbauelements;
Fig. 2 einen Schaltkreis, der einen MOS-Verarmungs-Transistor als strombegrenzendes Bauelement aufweist;
Fig. 3 die Strom-Spannungs-Kurve eines Bauelements vom Typs des MOS- Verarmungs-Transistors;
Fig. 4A-4I geschnittene Teilansichten eines erfindungsgemäßen Bauelements während der verschiedenen Herstellungsschritte;
Fig. 5 eine Teil-Draufsicht eines erfindungsgemäßen Bauelements;
Fig. 6 eine schematische Querschnittsansicht eines erfindungsgemäßen bidirektionellen Strombegrenzungsbauelements;
Fig. 7 eine beispielhafte Anwendung eines erfindungsgemäßen Bauelements; und
Fig. 8 Diagramme des Verlaufs des Stromes über der Zeit, die für die Erklärung der Arbeitsweise des Schaltkreises nach der Fig. 7 nützlich sind.
Wie bei Darstellungen von integrierten Schaltkreisen üblich, wird angemerkt, daß die verschiedenen Zeichnungen nicht maßstäblich gezeichnet sind und insbesondere bei den Querschnittsansichten die Dicke der verschiedenen Schichten willkürlich gezeichnet ist, um die Lesbarkeit zu erleichtern. Auch sind in den Querschnittsansichten die Formen der diffundierten Regionen schematisch gezeichnet.
Fig. 2 stellt einen Schaltkreis mit einer Last L und einem Strombegrenzungsbauelement 10 dar. Das Bauelement 10 ist ein einfacher MOS-Verarmungs-Transistor, dessen Gate mit seiner Source verbunden ist.
Ein MOS-Verarmungs-Transistor ist ein herkömmliches Bauelement, dessen Drain-Source- Strom-Spannungs-Kurve in Fig. 3 dargestellt ist. Jedoch wird bei herkömmlichen Schaltkreisen dieses Bauelement als ein Bauelement mit drei Anschlüssen verwendet, wobei der Gate-Anschluß verwendet wird, um den MOS-Transistor vom Durchlaß- zum Sperr-Zustand zu schalten. Bei Betrachtung der charakteristischen Kurve der Fig. 3, die einer Gate-Source- Spannung von 0 V entspricht, d. h. einer Verbindung zwischen dem Gate und der Source, erfüllt das Bauelement 10 vollständig die Funktion eines strombegrenzenden Bauelements. Solange der Strom, der durch das Bauelement fließt, unter einem Wert Im bleibt, bleibt der Spannungsabfall über seine Anschlüsse niedriger als ein niedriger Wert Vm, d. h. der Widerstand des Bauelements bleibt niedrig. Wenn im Gegensatz dazu die Spannung V über dem Schaltkreis der Fig. 2 auf einen solchen Wert ansteigt, so daß der Strom durch die Last einen Wert Im übersteigen kann, wird dieser Strom von dem Bauelement bei diesem Wert gehalten und die Spannung über den Anschlüssen des Bauelements steigt dementsprechend an. Daher wird die überschüssige Energie durch das Bauelement 10 absorbiert. Selbstverständlich darf die Spannung über dem Bauelement einen Wert nicht übersteigen, der einer Lawinendurchbruchs-Spannung VM entspricht. Wenn die Spannung über dem Bauelement den Wert VM übersteigt, beginnt tatsächlich der Strom, der durch es hindurch fließt, wieder zu wachsen, so daß das Bauelement in einen Lawinendurchbruchsmodus übergeht, der es möglicherweise schädigt.
Somit ist das erfindungsgemäße Bauelement dazu geeignet, als ein Strombegrenzungsschaltkreis in Anwendungen betrieben zu werden, in denen die Last L zeitweilige Überlasten empfangen oder erzeugen kann, die durch das Bauelement 10 absorbiert werden. Das ist zum Beispiel, wie oben angegeben, bei dem Lastschaltkreis einer Leuchtstofflampe der Fall, die dazu neigt, beim Anschalten Überströme zu erzeugen.
Sogar in diesem Fall muß die Wärme, die in dem Bauelement erzeugt wird, schnell abgeleitet werden, und der begrenzende Strom muß im wesentlichen als eine Funktion der Temperatur konstant bleiben. Diese Erfordernisse können nicht erfüllt werden, wenn ein MOS-Transistor mit drei Elektroden, die extern angeschlossen sind, verwendet wird.
Somit hat diese Erfindung das Ziel, ein Strombegrenzungsbauelement zu realisieren, das zuerst mit Bezug auf ein beispielhaftes, spezifisches Herstellungsverfahren, wie es in den Fig. 4A bis 4I dargestellt ist, beschrieben wird.
Wie in Fig. 4A dargestellt, ist das erfindungsgemäße Bauelement aus einem Silizium-Wafer mit einer niedrig dotierten Schicht 11 gebildet, die auf einem höher dotierten Substrat 12 desselben Leitfähigkeitstyps gebildet ist, in diesem Fall eine Epitaxie-Schicht vom N-Typ auf einem N&spplus;-Substrat. Die Oberseite der Schicht 11 ist mit einer isolierenden Schicht beschich tet, herkömmlicher Weise eine Oxidschicht 14 mit zum Beispiel einer Dicke von 1 um, in die Fenster 15 geätzt sind. Dann wird die Oberseite einer Ionen-Implantation mit Dotierstotien unterzogen, um den implantierten Bereichen des Substrats den Leitfähigkeitstyp P mit einem hohen Dotierniveau (P&spplus;) zu geben. Diese Ionen-Implantation ist durch Pfeile 16 dargestellt und entspricht zum Beispiel einer Bor-Implantation von einigen 10¹&sup5; Atomen/cm² bei 50 keV. Selbstverständlich ist die Dicke der Oxidschicht 14 (ungefähr 1 um) ausreichend, um die darunterliegenden Bereiche der Schicht 11 vor den Implantationseffekten zu schützen.
In dem Schritt, der in Fig. 4B dargestellt ist, wird ein neuer Maskierungs- und Fotoätzschritt durchgeführt, um die Fenster 15 zu weiten; und Dotierstoffe vom P-Typ, dargestellt durch die Pfeile 17, werden implantiert. Diese Implantation mit Dotierstoffen vom P-Typ ist ähnlich der Implantation von Dotierstoffen vom P&spplus;-Typ nach Fig. 4A, obgleich mit einer geringeren Konzentration und entspricht zum Beispiel einer Bor-Implantation von einigen 10 Atomen/cm² bei 50 keV.
Während des Schritts der Fig. 4C wird die Oxidschicht 14 wieder in der Nähe der Bauelementumgebung geätzt, eine Präimplantationsoxidation ausgeführt, um eine dünne Oxidschicht 20 mit zum Beispiel einer Dicke von 0,03 bis 0,05 um zu bilden, und eine P&supmin;-Implantation durchgeführt, d. h. eine Implantation identisch zu der Implantation der Fig. 4A und 4B, aber mit niedrigerer Konzentration, wie durch die Pfeile 18 angegeben ist, die zum Beispiel einer Bor-Implantation von einigen 10¹² Atomen/cm² bei 50 keV entspricht.
Während des nächsten Schrittes, der in Fig. 4D dargestellt ist, wird das Bauelement in einer neutralen Atmosphäre ausgeheilt, um die implantierten Dotierstoffe zu diffundieren. Somit erhält man Wannen vom P-Typ, die voneinander getrennt sind und eine hoch dotierte zentrale P&spplus;-Region 21 aufweisen und eine niedrig dotierte P-Randbereichsregion 22 aufweisen. Die Regionen 21 und 22 haben zum Beispiel jeweils Oberflächendotierniveaus von 1019 Atomen/cm³ bzw. 10¹&sup7; Atomen/cm³. Fig. 4D stellt auch eine P&supmin;-Region 24 dar, die der Implantation der Fig. 4C entspricht. Die Region 24 erstreckt sich, was man später sieht, zur Umgebung des Bauelements und ist zur Verbesserung der Verteilung der elektrischen Feldlinien und zum Erhöhen der Durchbruchsspannung des Bauelements vorgesehen. Auch kann eine zentrale P&spplus;-Region 26 vorgesehen sein, die als ein Kontakt dient, was später beschrieben wird.
Während des nächsten Schrittes, der in Fig. 4E dargestellt ist, wird ein Fenster 28 in die Oxidschicht 14 an dem Randbereich des Bauelements geätzt und eine fotoempfindliche Maskenschicht 29 gebildet. Die Maske 29 bedeckt die dünne Oxidschicht, die während des Schrittes der Fig. 4C gebildet wurde, um diese dünne Oxidschicht in den ringförmigen Flächen, die bei den inneren Randbereichen jeder Wanne 21-22 angeordnet sind, erscheinen zu lassen. Dann werden Dotierstoffe vom N-Typ mit hoher Konzentration, wie durch die Pfeile 30 angegeben ist, implantiert. Die Dotierstoffe werden direkt in das Substrat in dem Bereich 28 und durch die dünne Oxidschicht 20 in den Randbereichen jeder Wanne 21-22 implantiert.
Während des nächsten Schrittes, der in Fig. 4F dargestellt ist, wird das Bauelement in einer oxidierenden Atmosphäre ausgeheilt, wodurch die Oxidschicht 14 verdickt und eine neue Oxidschicht 32 über den freiliegenden Regionen und über den Regionen, die mit der sehr dünnen Oxidschicht 20 bedeckt sind, gebildet wird. Dieser Reoxidationsschritt wird fortgesetzt, bis die Dicke der Oxidschicht 32 ungefähr 1 um erreicht; wodurch die Oxidschicht 14 eine Dicke von ungefähr 1,5 um erreicht. Somit erhält man die Struktur, die in Fig. 4F sehr schematisch dargestellt ist, bei der eine ringförmige N&spplus;-Region 34 auf der Oberseite jeder Wanne 21-22 gebildet wird (es wird angemerkt, daß während der Diffusion der Region 34 die Wanne 21-22 auch diffundiert und vergrößert wird).
Es sollte angemerkt sein, daß die äußere Begrenzung jeder ringförmigen Region 34 durch die Maske bestimmt ist, die in Fig. 4B skizziert ist, die auch dazu dient, den äußeren Randbereich jeder Wanne 22 zu definieren. Daher sind die äußere Umrandung der ringförmigen Region 34 und die äußere Umrandung der Wanne 22 selbstausrichtend. Der Abstand, der diese äußeren Umrandungen trennt, der der Kanalregion eines MOS-Transistors entspricht, ist daher präzise durch Selbstausrichtung bestimmt.
Zusätzlich verursacht die N&spplus;-Implantation durch das Fenster 28 der Fig. 4E die Bildung einer N&spplus;-Randbereichsregion 36, die als ein herkömmlicher Stopkanal arbeitet.
Am Ende des Schrittes, der in Fig. 4F dargestellt ist, ist eine Struktur gebildet worden, die der Halbleiterstruktur eines doppeltdiffundiertern vertikalen MOS-Transistors entspricht. Dieser Transistor ist normalerweise gesperrt. Wie weiter oben erwähnt, ist es ein Ziel der Erfindung, einen normalerweise durchlässigen MOS-Transistor vorzusehen, der üblicherweise auch als MOS-Verarmungs-Transistor bezeichnet wird. Um diesen Zweck zu erreichen, muß der Leitfähigkeitstyp der Randbereichsoberflächenregion jeder Wanne 22 invertiert werden. Dies wird erreicht, wie in Fig. 4G dargestellt ist, indem die Oxidschicht 14-32 über jeder Wannenregion 22 geätzt wird, die außerhalb der ringförmigen Region 34 liegt. Vorzugsweise werden die Oxid-Regionen 14-1 in der Mitte der substrattrennenden, benachbarten Wannenabschnitte aufrechterhalten und ein dünner Präimplantations-Oxidfilm 35 aufgewachsen. Dann wird ein Dotierstoff vom N-Typ implantiert, wie durch die Pfeile 36 dargestellt.
Fig. 4 H zeigt die Struktur, die man nach dem Ausheilen und der Reoxidation erhält. Fig. 4H stellt einen vergrößerten Ausschnitt der Fig. 4A bis 4F in der Nähe einer MOS- Transistor-Zelle dar. Die MOS-Transistor-Zelle weist die P-Wanne 21-22, die ringförmige N&spplus;-Region 34 und eine N&supmin;-Region 38 an der Oberfläche der Kanalregion auf, die zwischen dem Randbereich der ringförmigen Region 34 und dem Randbereich der Wanne 22 umfaßt ist. Diese N&supmin;-Region 38 resultiert aus der Implantation 36, die mit einer ausreichenden Konzentration durchgeführt wurde, um den Leitfähigkeitstyp der Region 22 zu invertieren und um ihn mit einem gewünschten Dotierniveau zu versehen, um den gewünschten Grenzstromwert Im zu erreichen.
Der Wert Im des Grenzstroms wird durch die folgende Gleichung ausgedrückt:
Im = unCox(Z/L)(VT)²/2 (1)
wobei un die Elektronenbeweglichkeit ist,
Cox die Kapazität pro Flächeneinheit der Gateoxidschicht 42 ist,
Z die Kanalbreite ist,
L die Kanallänge ist,
VT die Verarmungsschwellenspannung des MOS-Transistors ist und direkt von dem Dotierniveau der Kanalregion 38 abhängt.
Zum Beispiel, wenn die Oberflächenkonzentration der Region 22 10¹&sup6; bis 10¹&sup7; Atome/cm³ beträgt, wird die Implantation 36 so durchgeführt, daß die Region 38 einen N-Typ mit einem Dotierniveau von ungefähr 3 · 10¹&sup6; bis 5 · 10¹&sup7; Atom/cm³ erhält.
Die N-Verarmungsimplantation überlappt die ringförmige Region 34, ohne ihr Dotierniveau wesentlich zu verändern, das schon bei ungefähr 10²&sup0; Atom/em³ liegt. Andererseits überlappt die N- Verarmungsregion auch den Oberflächenabschnitt der Epitaxie-Schicht 11 und erhöht das Dotierniveau dieser Epitaxie-Schicht auf den obigen Wert, wobei die Epitaxie-Schicht eigentlich ein niedriges Dotierniveau aufweist (ungefähr 10¹&sup5; Atome/cm³). Diese überdotierte Region wird in Fig. 4H mit 39 bezeichnet. Unter den verbleibenden Abschnitten 14-1 der Oxidschicht 14 verbleiben einige Regionen 40, wo das Dotierniveau der Epitaxie-Schicht unverändert ist. Diese Anordnung ist vorteilhaft, da sie die Durchbruchspannung des gewünschten Bauelements verbessert.
Wenn die Implantation und die Ausheilschritte beendet sind, wird ein Oxidationsschritt ausgeführt, um über der Kanalregion 38 eine Oxidschicht 42 (Verdickung der Schicht 35) unter solchen Bedingungen aufzuwachsen, daß die Schicht 42 eine gewünschte Gate- Isolationsdicke erreicht.
Ein letzter Herstellungsschritt wird in Fig. 41 dargestellt. Ein Maskierungsschritt wird ausgeführt, um die Oxidschichten 14, 32, 42 über den zentralen Regionen jeder Zelle zu bedecken, um die Oberseite der P&spplus;-Region 21 und einen inneren Abschnitt der ringförmigen N&spplus;- Regionen 34 zu ätzen. Dann wird eine Metallisierung 44 (möglicherweise durch Akkumulation von mehreren leitfähigen Schichten) gebildet. Eine ähnliche Metallisierung (nicht gezeigt) wird auf der Unterseite des Bauelements gebildet. Somit erhält man direkt ein Bauelement mit zwei Anschlüssen mit einer oberseitien Flächenmetallisierung und einer unterseitigen Flächenmetallisierung, das einem VDMOS-Verarmungs-Transistor entspricht, der selbstleitend ist, in dem dieselbe Metallisierung sowohl als Source-Metallisierung als auch als Gate- Metallisierung dient.
Ein Hauptvorteil einer solchen Struktur mit seiner Ober- und einer Unterseite, die mit einer Metallisierung bedeckt sind, ist, daß sie das Befestigen des erfindungsgemäßen Bauelements zum Beispiel durch Löten zwischen zwei leitfähigen Wafern, die als Wärmesenken dienen, erlaubt.
Dieses Bauelement, das zwischen den Wärmeableitplatten befestigt ist, die ihrerseits mit Wärmesenken verbunden sein können, erlaubt die Regelung der hohen Temperaturen des Bauelements, so daß die Eigenschaften und die Möglichkeit der Verwendung des Bauelements in Schaltkreisen mit relativ hoher Leistung dauerhaft sichergestellt ist.
Gemäß einem Aspekt der Erfindung ist das Dotierniveau des Verarmungs-Kanals 38 so ausgewählt, daß es einen konstanten oder abnehmenden Strom Im vorsieht, wenn die Temperatur ansteigt. Tatsächlich erhält man aus der Ableitung der Gleichung (I) und der Division durch Im unter Berücksichtigung, daß Cox, Z und L wenig temperaturabhängig sind:
wobei T die Temperatur ist.
Es sollte angemerkt werden, daß dun/dT negativ ist und dVT/dT positiv ist.
Für eine bestimmte Temperaturschwankung, zum Beispiel für eine Temperatur im Bereich von 300 bis 400 K oder von 300 bis 450 K, weist dun/un einen Wert auf, der im wesentlichen von den eigenen Merkmalen des Bauelements unabhängig ist, wobei dVT/VT von VT abhängt, d. h. von dem Dotierniveau des Kanals 38. Wie in der folgenden Tabelle gezeigt ist, wird dieses Dotierniveau so ausgewählt, daß VT innerhalb 4 und 6 V liegt, damit der absolute Wert von 2dVT/VT im wesentlichen gleich oder niedriger als dun/un ist.
Tatsächlich kann es wünschenswert sein, daß der Wert von Im abnimmt, wenn die Temperatur zunimmt, und somit ein Selbstschutz des Bauelements vorgesehen ist.
Fig. 5 ist eine Draufsicht auf ein solches Bauelement, das in Fig. 41 in Querschnittsansicht entlang der Linien IV-IV dargestellt ist. Die Draufsicht der Fig. 5 zeigt nicht die Oxidschichten und die Metallisierung. Bei dieser Zeichnung sind die Stopkanal-N&spplus;-Randregion 36, die P&supmin;-Region 32 zum Verbessern der Feldlinienverteilung und die verschiedenen Zellen gezeigt. Fig. 5, ebenso wie Fig. 4H, zeigt eine zentrale Region 26, die zum Herstellen einer Verbindung verwendet werden kann. Jedoch ist diese Region optional und wird nicht verwendet, wenn das erfindungsgemäße Bauelement zwischen zwei Wärmesenken befestigt ist.
Auf ähnliche Weise sind die Regionen 40 mit einem nicht veränderten Substrat-Dotierniveau zwischen den Zellen (Fig. 4H und 41) nicht notwendig und werden nur gebildet, wenn gewünscht ist, die Durchbruchsspannung des Bauelements zu erhöhen. Jede Zelle, die in Fig. 5 dargestellt ist, kann eine Größe von 50 · 50 um aufweisen, und der Abstand zwischen den Zellen kann ebenfalls ungefähr 50 um betragen.
Fig. 6 ist eine schematische Querschnittsansicht eines erfindungsgemäßen bidirektionalen strombegrenzenden Bauelements. In Fig. 6 ist der oberseitige Abschnitt des Substrats ähnlich zum Abschnitt, der in Fig. 41 dargestellt ist, und die verschiedenen Regionen und Schichten werden mit den gleichen Bezugszeichen bezeichnet. Zusätzlich sind die ähnlichen Regionen und Schichten symmetrisch zur Oberseite des Substrats gebildet und mit den gleichen Bezugszeichen (gestrichen) bezeichnet. Somit wird ein bidirektionales strombegrenzendes Bauelement mit zwei Anschlüssen vorgesehen, das als ein IGBT Bauelement bei jeder Polarität betrieben wird (siehe die letzten Abschnitte dieser Beschreibung).
Fig. 7 stellt einen beispielhaften Gebrauch eines erfindungsgemäßen strombegrenzenden Bauelements dar. In Fig. 7 wird eine Gleichrichterbrücke 50 durch eine Wechselspannungsquelle, zum Beispiel 220 V, gespeist, wobei eine Sicherung 51 in dem Wechselstromschaltkreis vorgesehen ist. Die Gleichspannungsversorgungsanschlüsse der Gleichrichterbrücke 50 sind mit einem Lastschaltkreis parallel zu einem Kondensator 52 verbunden. Der erfindungsgemäße Strombegrenzungsschaltkreis ist zwischen dem positiven Anschluß der Gleichrichterbrücke und dem positiven Anschluß des Kondensators 52 angeordnet.
Wie in Fig. 8 gezeigt sollte beim Anschalten der Strom durch den Kondensator normalerweise der Kurve 61 folgen, d. h. schnell auf einen Wert von ungefähr 40 A ansteigen, dann abfallen, wenn der Kondensator 52 geladen ist. Durch die Verwendung des erfindungsgemäßen Bauelements 10 mit zum Beispiel einem Strom Im von ungefähr 3 A erhält man eine regulierte Ladung gemäß der Kurve 62, und die hohe Einschaltstromspitze wird vermieden. Bei diesem Beispiel sieht das Bauelement 10 anfänglich über seine Anschlüsse im wesentlichen die gesamte Gleichspannung von der Gleichrichterbrücke 50. Somit muß dieses Bauelement ausgelegt sein, um über seine Anschlüsse einer Spannung zu widerstehen, die über 300 V liegt. Für dieses Bauelement wird ein Wert VM (siehe Fig. 3) von zum Beispiel 400 V gewählt.
Zwei besondere Merkmale des erfindungsgemäßen Bauelements sollten beachtet werden:
- die Selbstausrichtung der Masken, die die Kanallänge über einer dicken Oxidschicht definieren, wobei bei einem konventionellen MOS-Transistor die selbstausrichtenden Masken aus einer Gate-Metallisierung ("Metallisierung" kann eine polykristalline Siliziumschicht sein) gebildet sind; und
- die Verwendung einer einzelnen Gate- und Source-Metallisierung, wobei in einem herkömmlichen MOS-Transistor zwei getrennte Metallisierungen verwendet werden, sogar wenn der Transistor in einem Schaltkreis mit verbundenen Gate und Source verwendet wird.
Wie dem Fachmann offensichtlich ist, können verschiedene Änderungen der oben offenbarten Ausführungen vorgenommen werden, insbesondere bei der Art der verwendeten Dotierstoffe und der Metallisierungsmaterialien. Auf ähnliche Weise können die Dotierniveaus, die Größen der Zellen und des gesamten Bauelements als eine Funktion der geforderten Leistungen ausgewählt sein. Der Fachmann wird auch den Typ des zu verwendenden Gehäuses abhängig von der geforderten thermischen Kühlleistung auswählen.
Zusätzlich wurde in der obigen Beschreibung das erfindungsgemäße Bauelement 10 als ein VDMOS-Transistor mit verbundenen Gate und Source beschrieben. Wie bekannt hat ein IGBT, d. h. ein Bauelement mit einer identischen Struktur zu der eines vertikalen MOS- Transistors, aber mit einer hochdotierten rückseitigen Fläche mit einem zu dem Substrat gegesätzlichen Dotiertyp, den man z. B. aus einem N-Epitaxie-Wachstum über einem P&spplus;- Substrat erhält, ähnliche Betriebscharakteristika wie jene eines vertikalen MOS-Transistors. Wenn die vielfältigen Dotierniveaus und die Zellengrößen optimiert sind, erhält man für einen IGBT einen Stromspannungswert, der sehr nahe an dem Wert liegt, den man für einen VDMOS-Transistor erhält, aber mit einem bei normalen Betriebsbedingungen reduzierten Widerstand. Diese Charakteristik ist besonders vorteilhaft für Hochspannungsbauelemente, bei denen der Widerstand der Epitaxie-Schicht im leitfähigen Zustand (für Werte niedriger als der Wert Vm, der in Fig. 3 angegeben ist) einen nicht zu vernachlässigenden Widerstand darstellt.

Claims

1. Strombegrenzendes Bauelement mit zwei Anschlüssen, das einen Verarmungs-MOS oder IGBT-Transistor vom doppelt diffundierten vertikalen Typ (VDMOS) aufweist, dadurch gekennzeichnet, daß die Source-Metallisierung und die Gate-Metallisienmg des Transistors aus einer einzigen Metallisierung bestehen und daß das Dotierniveau der Verarmungskanalregion so gewählt ist, daß der Begrenzungsstrom einen über der Temperatur im wesentlichen konstanten Wert aufweist.

2. Strombegrenzendes Bauelement mit zwei Anschlüssen nach Anspruch 1, umfassend:

- ein Substrat (11) eines ersten Leitfähigkeitstyps;

- getrennte Wannen (21, 22) eines zweiten Leitfähigkeitstyps, die auf der Oberseite des Substrats gebildet sind;

- eine erste, ringförmige Region (34) des ersten Leitfähigkeitstyps mit einem hohen Dotierniveau in jeder Wanne;

- eine zweite, ringförmige Region (38), die einen Kanal des ersten Leitfähigkeitstyps mit einem geringen Dotierniveau und geringer Tiefe aufweist, zwischen dem äußeren Randbereich jeder ersten ringförmigen Region und dem Randbereich jeder Wanne;

- eine isolierende Schicht (42) über der zweiten ringförmigen Region, wobei der Abschnitt der ersten ringförmigen Region der zweiten ringförmigen Region benachbart ist, und über dem freiliegenden Substrat zwischen den Wannen, die eine Gate-Isolation bildet;

- eine erste Metallisierung (44), die die Oberseite des Bauelements bedeckt und die Gate- und Source-Metallisierung bildet; und

- eine zweite Metallisierung, die die Unterseite des Bauelements bedeckt.

3. Bauelement mit zwei Anschlüssen nach Anspruch 2, dadurch gekennzeichnet, daß es weiterhin eine erste hochdotierte Randbereichsregion (36) eines ersten Leitfähigkeitstyps und eine zweite innere Randbereichsregion (24), die von der ersten Randbereichsregion durch einen Substratbereich getrennt ist, umfaßt, wobei die zweite Randbereichsregion den zweiten Leitfähigkeitstyp und ein geringes Dotierniveau aufweist.

4. Bauelement mit zwei Anschlüssen nach Anspruch 2, dadurch gekennzeichnet, daß es eine zentrale hochdotierte Region (26) des zweiten Leitfähigkeitstyps aufweist.

5. Bauelement mit zwei Anschlüssen nach Anspruch 2, dadurch gekennzeichnet, daß die zentrale Region (21) jeder getrennten Wanne höher dotiert ist als der Randbereichsabschnitt (22).

6. Bauelement mit zwei Anschlüssen nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß es auf der Unterseite des Substrats die gleichen Wannen, Regionen und Schichten aufweist, wodurch ein bidirektionales strombegrenzendes Bauelement gebildet wird.

7. Bauelement mit zwei Anschlüssen nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß es zwischen zwei Wärmeableitern mit einer Lötverbindung angebracht ist.

8. Verfahren zum Herstellen eines Bauelements mit zwei Anschlüssen nach Anspruch 1, dadurch gekennzeichnet, daß die Kanalregion aus einer Implantation des ersten Leitfähigkeitstyps, die in einer Randbereichsregion des zweiten Leitfähigkeitstyps gebildet wird, stammt, so daß das Dotierniveau der resultierenden Kanalregion den ersten Leitfähigkeitstyp aufweist und so daß der Begrenzungsstrom einen über der Temperatur im wesentlichen konstanten Wert aufweist, wobei die Kanallänge so ausgewählt wird, daß ein gewünschter Wert für diesen Begrenzungsstrom erhalten wird.

9. Verfahren zur Herstellung eines Bauelements mit zwei Anschlüssen nach Anspruch 8 in einem Substrat (11) des ersten Leitfähigkeitstyps, dadurch gekennzeichnet, daß es die folgenden Schritte für die Vorderseite des Substrats aufweist:

- Bilden von Wannen (21, 22) des zweiten Leitfähigkeitstyps durch eine erste Maske;

- Bilden von ringförmigen Regionen (34) des zweiten Leitfähigkeitstyps in jeder der Wannen, indem die erste Maske und eine zusätzliche Maske (29) verwendet wird;

- Implantieren eines Dotierstoffes des ersten Leitfähigkeitstyps, indem eine dritte Maske verwendet wird, die den Randbereichsabschnitt jeder Wanne (21-22) zwischen dem äußeren Abschnitt der Wanne und der ringförmigen Region (34) unbedeckt läßt, um den Leitfähigkeitstyp der Randbereichsregion zu invertieren;

- Aufwachsen einer Oxidschicht mit einer vorbestimmten Dicke für die Gate- Isolation;

- Öffnen der Oxidschichten über zentralen Abschnitten jeder Wanne, die den inneren Abschnitt jeder ringförmigen Region umfassen; und

- Bilden einer Metallisierung (44) auf dieser Vorderseite;

und daß es weiterhin das Ausbilden einer Metallisierung auf der Rückseite umfaßt.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die dritte Maske Abschnitte (14-1) aufweist, um Substratbereiche zwischen benachbarten Wannen zu schützen.