DE69419292T2

DE69419292T2 - Stichprobenschaltung

Info

Publication number: DE69419292T2
Application number: DE69419292T
Authority: DE
Inventors: Mark Burns
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1993-07-22
Filing date: 1994-07-22
Publication date: 1999-11-04
Anticipated expiration: 2014-07-23
Also published as: US5825786A; EP0642085A1; DE69419292D1; JPH07167926A; EP0642085B1

Description

Gebiet der Erfindung

Diese Erfindung bezieht sich auf elektronische Schaltungen und insbesondere auf Abtastschaltungen zur Schaltungsprüfung.

Hintergrund der Erfindung

In integrierten Schaltungen wird die Schaltungsleistungsfähigkeit geprüft durch eine funktionale und parametrische Prüfung. Zum Beispiel wird eine Serie von Spannungswerten an den Schaltungseingängen angelegt, wobei die Ausgänge untersucht werden, um zu ermitteln, ob die Schaltung richtig funktioniert. Außerdem werden die Versorgungsströme, die Signalübergangszeiten und andere Merkmale gemessen, um sicherzustellen, daß jede Schaltung die parametrischen Spezifikationen erfüllt, die vom Kunden gefordert werden. Mit schneller werdenden Schaltungen müssen die Testmechanismen kreativer werden, um sicherzustellen, daß Hochgeschwindigkeitsdatenübertragungen fehlerfrei sind.
Die Fig. 1 ist ein Schaubild des Standes der Technik, das einen Abschnitt einer Videotreiberschaltung 10 zeigt. Die Videotreiberschaltung 10 umfaßt eine Datenquelle 12, typischerweise Pixeldaten, einen Bus 13, eine Steuerschaltung 14, einen zweiten Bus 15 und einen Digital/Analog-Umsetzer (DAC) 16. Die Steuerschaltung 14 kann eine interne Multiplexierung enthalten, die die Geschwindigkeit der internen Operationen auf dem Chip beschleunigt, so daß ankommende Pixelraten reduziert werden können, und kann RAM-Nachschlagtabellen sowie eine zusätzliche Umschalteschaltung enthalten, die für Videotreiber üblich sind. Die Steuerschaltung 14 versorgt den DAC 16 über den Bus 15 mit einem Mehrfach-Bit-Code (oder "Wort"), der eine gewünschte Farbintensität wiedergibt. Der DAC 16 setzt den Bit-Code in eine analoge Spannung um, die die gewünschte Farbintensität wiedergibt. Da die Übertragungsge schwindigkeiten niedrig waren (< 50 MHz) und die Steuerschaltung 14 einfach war, wurden in der Vergangenheit Hochgeschwindigkeits-Datenübertragungen durch den Entwurf garantiert und wurden nicht geprüft. Mit zunehmenden Datenübertragungsgeschwindigkeiten (75 bis 200 MHz) und mit deutlich zunehmender Komplexität der Steuerschaltung 14 wurde es notwendig, die Integrität der Datenübertragungen zu prüfen.
Daten können nicht einfach mit hohen Frequenzen direkt zu einer ATE (automatisierten Testanlage) übertragen werden, da die Schaltung der Fig. 1 zusätzliche Treiber benötigen würde, um die Hochfrequenzdaten über ein induktives Kabel zur ATE zu senden. Ferner ist eine ATE, die Daten bei hohen Frequenzen lesen kann, sehr viel teurer als Niedrigfrequenz-Prüfvorrichtungen.
Ein übliches Verfahren des Standes der Technik zum Prüfen der Integrität von Datenübertragungen besteht darin, die Analogspannung des DAC 16 zu digitalisieren und den digitalisierten Spannungswert mit der erwarteten Spannung zu vergleichen. Dies wird typischerweise durch Übertragen aller "Nullen" und "Einsen" bewerkstelligt, um ein Schwarz-Weiß-Farbmuster (Rechteckschwingung) am DAC-Ausgang zu erhalten. Dies ist jedoch ein langsamer und daher teuerer Test. Außerdem ist die Auflösung der Digitalisierungstechnik nicht groß genug, um eine Übertragungsgenauigkeit bis zu den gewünschten Vertraunesgrad sicherzustellen. Wenn z. B. ein niedrigstwertiges Bit verloren geht, ist der Fehler möglicherweise nicht groß genug, um einen Spannungsfehler feststellen zu können. Wenn ferner der Fehler ausreichend groß ist, um einen Fehler zu erfassen, ist es nicht möglich, zu ermitteln, welches Bit oder welche Bits ausgefallen sind.
Ein zweites Verfahren des Standes der Technik ist eine zyklische Redundanzprüfung (CRC) oder ein "1"-Akkumulationsverfahren, das mehrere Bit-Wörter in den Videotreiber 10 eingibt und die Wörter am Ausgang der Steuerschaltung 14 ausgibt. Die Wörter werden algorithmisch kombiniert und mit dem im voraus berechneten erwarteten Wert verglichen. Dieses Verfahren ist nicht wünschenswert, da es keine Diagnosefähigkeit bietet, obwohl es in einer Ja/Nein-Weise ermittelt, ob ein Fehler vorhanden ist; es kann keine Informationen darüber liefern, welches spezielle Bit oder welche Bits ausgefallen sind.
EP-A 0 202 865, auf der die Oberbegriffe der Ansprüche 1 und 7 beruhen, offenbart einen Videoanzeigegenerator mit einer Selbsttestfähigkeit, der mehrere Pixel der im Austastintervall versteckten Testdaten nutzt, Die von einem Farbnachschlagadressengenerator zu einem Farbnachschlagspeicher übertragenen Signale werden von einem Multiplexer abgetastet, der aus jeder Adresse ein Bit auswählt, wobei die abgetasteten Daten für eine Überprüfung zum Graphikprozessor zurückgegeben werden.
Nach der Erfindung ist eine Videotreiberschaltung mit einer ersten Schaltung zum Abtasten von Datenübertragungen auf einem internen Bus, der an eine Zwischenspeichermatrix in der ersten Schaltung angeschlossen ist, um Daten vom internen Bus abzutasten, wobei ein Ausgang der Zwischenspeichermatrix Daten zum Testen bereitstellt, wobei die erste Schaltung Datenübertragungen mit einer Frequenz abtastet, die niedriger als die Frequenz von Datenübertragungen von einer Speichervorrichtung an einen Digital/Analog-Umsetzer ist, dadurch gekennzeichnet, daß der interne Bus eine Speichervorrichtung mit einem Digital/Analog-Umsetzer verbindet und daß der Ausgang die Daten zum Testen mittels einer externen automatisierten Testanlage oder mittels einer Diagnoseschaltungsanordnung, die mit der Videotreiberschaltung verbunden ist, bereitstellt.
Ferner ist nach der Erfindung ein Verfahren zum Abtasten der Integrität von Daten während Datenübertragungen über einen internen Bus in einer Videotreiberschaltung, wobei das Verfahren die Schritte enthält: Übertragen eines Mehrfachwort-Datenstrings über einen Bus; Einfangen eines ausgewählten Wortes des Mehrfachwort-Datenstrings und Ausgeben des ausgewählten Wortes, wobei der Schritt des Einfangens eines ausgewählten Wortes des Mehrfachwort-Datenstrings und des Ausgebens des ausgewählten Wortes an einen Ausgangsanschluß mit einer Frequenz erfolgt, die niedriger als die Frequenz im Schritt der Übertragung eines Mehrfachwort-Datenstrings ist, gekennzeichnet durch das Übertragen der Daten über den Bus von einer Speichervorrichtung an einen Digital/Analog-Umsetzer; und durch das Ausgeben des ausgewählten Wortes an einen Ausgangsanschluß zum Testen mittels einer externen automatisierten Testanlage oder mittels einer Diagnoseschaltungsanordnung, die mit der Videotreiberschaltung verbunden ist.
Es ist eine Aufgabe dieser Erfindung, ein Testverfahren zu schaffen, das durch schnelles und genaues Prüfen der Hochgeschwindigkeitsdatenübertragungen die Probleme des Standes der Technik beseitigt, während gleichzeitig eine geeignete Diagnoseinformation geliefert wird. Weitere Aufgaben und Vorteile der Erfindung werden für Fachleute unter Bezugnahme auf die folgende Beschreibung in Verbindung mit den beigefügten Zeichnungen deutlich, in welchen:
Fig. 1 ein Blockschaltbild eines Videotreibers 10 des Standes der Technik ist;
Fig. 2 ein Blockschaltbild ist, das die bevorzugte Ausführungsform der Erfindung in Form einer Unterabtastungs-Digitalprüfbarkeitsschaltung 20 in einer Videotreiberschaltung 30 zeigt;
Fig. 3 ein schematisches Schaubild ist, das die Unterabtastungs-Digitalprüfbarkeitssschaltung 20 genauer zeigt; und
Fig. 4 ein Blockschaltbild ist, das eine Unterabtastungs- Registermatrix zeigt.
Fig. 2 ist ein Blockschaltbild, das die bevorzugte Ausführungsform der Erfindung in Form einer Unterabtastungs-Digitalprüfbarkeitsschaltung 20 in einer Videotreiberschaltung 30 zeigt. Die Videotreiberschaltung 30 umfaßt drei Paletten-RAMs 26a-26c, die Pixeldaten als Eingangssignale empfangen. Die Paletten-RAMs 26a-26c sind über den Bus 15 mit den DACs 16a-16c verbunden und treiben einen Videomonitor. Die Unterabtastungs-Digitalprüfbarkeitsschaltung 20 wirkt wie ein Diagnoseanschluß, der auf den Bus 15 zugreift. Die Schaltung 20 prüft vorteilhaft die Hochgeschwindigkeitsdatenübertragungen ohne Beschränkung der Datenübertragungsverfahren des Standes der Technik. Alternativ kann der Bus 15 irgendeine Einrichtung zum Übertragen von Daten sein.
Die Fig. 3 ist ein Blockschaltbild, das die Unterabtastungs- Digitalprüfbarkeitsschaltung 20 genauer zeigt. Die Schaltung 20 besitzt Daten (in dieser besonderen Ausführungsform ein Mehrfachbit-Wort von einem der Paletten-RAMs 26a-26c), die in eine Unterabtastungs-Registermatrix 22 gelangen. Die Unterabtastungs-Registermatrix 22 ist ferner mit einem Zähler 18 verbunden. Der Zähler 18 empfängt als Eingangssignal ein Datenübertragungstaktsignal, das die gleiche Frequenz aufweist wie die Hochgeschwindigkeitsdatenübertragung. Der Ausgang der Registermatrix 22 ist mit einer automatisierten Testanlage (ATE) verbunden, die außerhalb der Videotreiberschaltung 30 angeordnet ist. Es ist wichtig, zu beachten, daß in dieser bestimmten Ausführungsform die Schaltung 20 in den Videotreiber-Chip 30 integriert ist. Die Schaltung 20 kann jedoch alternativ auf einer externen Prüfplatine angeordnet sein.
Die Fig. 4 ist ein schematisches Schaubild, das die Registermatrix 22 zeigt. Die Registermatrix 22 besitzt mehrere D-Flipflops 24a-24i, die jeweils einen mit dem Bus 15 verbundenen Dateneingang, einen mit dem Zähler 18 verbundenen Freigabeeingang und einen mit der ATE verbundenen Ausgang besitzen. Der Buchstabe "i" stellt die Anzahl der verwendeten Flipflops dar und entspricht der Anzahl der Datenbits, die aufzunehmen sind. Die ATE nimmt die Daten am Ausgang der Flipflops 24a-24i auf und vergleicht diese mit ihren erwarteten Werten, um nach Fehlern in der Datenübertragung zu suchen. Auf diese Weise kann die ATE ermitteln, ob ein Datenübertragungsfehler aufgetreten ist und welches Bit oder welche Bits den Fehler verursacht haben. Die Unterabtastungs-Digitalprüfbarkeitsschaltung 20 führt eine "Unterabtastung" von Daten durch, die innerhalb der Videotreiberschaltung 30 übertragen werden, wodurch die Übertragungsrate der unterabgetasteten Daten zur ATE wesent lich niedriger ist als die Rate der Hochgeschwindigkeitsdatenübertragungen innerhalb der Videotreiberschaltung 30.
Es folgt eine Funktionsbeschreibung der Erfindung in Verbindung mit den Fig. 2, 3 und 4. In Fig. 2 werden Pixeldaten in die Paletten-RAMs 26a-26c eingegeben. Die Pixeldaten stellen einen Befehl dar, der sich auf die Farbe und die Intensität für jedes einzelne Pixel bezieht, und werden von der Software im Prüfmodus gesteuert. In einem Prüfmodus stammen die Digitalprüfvektoren, die die Videoschaltung 30 ansteuern, von der ATE. Die Palette-RAMs- 26a-26c bilden eine Nachschlagtabelle und geben einen Mehrfachbit-Code aus, der die gewünschte Farbe und die Intensität wiedergibt. Es ist klar, daß die meisten Farben aus einer Kombination verschiedener roter, blauer und grüner Farbanteile bestehen. Daher wird jede gewünschte Farbe und Intensität durch drei Mehrfachbit-Codes dargestellt, die jeweils in ihre entsprechenden DACs 16a-16c eingegeben werden. Jeder DAC 16a-16c empfängt seinen entsprechenden Mehrfachbit- Code und setzt diesen in eine Analogspannung um, wie bei Digital/Analog-Umsetzern allgemein bekannt ist. Die Analogspannungen der Ausgänge der DACs 16a-16c steuern die Ausgabevorrichtung an, typischerweise einen Videomonitor. Die DACs 16a-16c in dieser Ausführungsform geben einen Strom ab, jedoch steuern sie einen externen Widerstand an, der den Strom in eine Spannung umsetzt. Alternativ können die DACs 16a-16c direkt eine Spannung abgeben.
In einem Hochleistungsgraphiksystem kann die Datenübertragungsrate sehr hoch sein (75 bis 200 MHz). Um die Genauigkeit der Datenübertragungen zu prüfen, wird die Unterabtastungs- Digitalprüfbarkeitsschaltung 20 mit dem Bus 15 verbunden. Nach dem Freigeben wirkt die Schaltung 20 wie ein Diagnoseanschluß und tastet die Mehrfachbit-Codes von den Paletten-RAMs 26a-26c ab und gibt die abgetasteten Daten an die ATE ab, die prüft, ob die erwarteten Daten mit den abgetasteten Daten übereinstimmen.
Die Unterabtastungs-Digitalprüfbarkeitsschaltung 20 arbeitet in folgender Weise. Mehrfachbit-Codes (Daten) von den Palet ten-RAMs 26a-26c dienen als Eingangsdaten für die Unterabtastungs-Registermatrix 22 der Fig. 3. Die Registermatrix 22 enthält mehrere D-Flipflops 24a-24i, wie in Fig. 4 gezeigt, wobei "i" die Anzahl der Datenbits ist, die von den Paletten- RAMs 26a-26c eingegeben werden. Wenn z. B. die Mehrfachbit- Wörter von den Paletten-RAMs 26a-26c acht Bits lang sind, befinden sich in der Registermatrix 22 acht D-Flipflops. Die Flipflops 24a-24i werden durch das Ausgangssignal vom Zähler 18 freigegeben. Es ist zu beachten, daß der Ausgang des Zählers 18 in geeigneter Weise mit der Registermatrix 22 synchronisiert sein muß, so daß die Flipflops 24a-24i nicht zum selben Zeitpunkt freigegeben werden, zu dem sich die Daten in den Flipflops 24a-24i ändern. Daher können die Flipflops 24a-24i mit der fallenden Flanke des Ausgangssignals des Zähler 18 freigegeben werden. Alternativ kann das Ausgangssignal des Zählers 18 über mehrere Übertragungsgatter geschickt werden, um eine ausreichende Verzögerung zu schaffen und einen unbestimmten Zustand in den Flipflops 24a-24i zu verhindern. Der Zähler 18 empfängt als Eingangssignal ein Binärsignal mit einer Frequenz, die der Frequenz der Datenübertragung entspricht. Der Zähler 18 gibt ein Binärsignal ab, das die Frequenz des Datenübertragungstaktsignals geteilt durch "N" darstellt, wobei "N" eine ganze Zahl ist. Der Wert für "N" wird später beschrieben.
In dieser besonderen Ausführungsform wird eine 48-Bit-Binärsequenz wiederholt von der ATE-Software über die Paletten-RAMs 26a-26c zu den DACs 16a-16c mit einer Rate übertragen, die bestimmt wird durch die Datenübertragungstaktrate, wobei jede Farbe vier individuelle 8-Bit-Wörter besitzt. Eine typische Bitsequenz für eine einzelne Farbe kann folgende sein:
10101010 01010101 11111111 00000000
Diese Sequenz ermöglicht, festzustellen, ob jedes Bit für jede Farbe richtig übertragen wird, da jedes Bit mehrere Male zwischen 0 und 1 wechselt. In dieser Ausführungsform umfaßt die Registermatrix 22 acht D-Flipflops. Somit wird jedes Mal dann, wenn die Flipflops 24a-24i freigegeben werden, ein 8- Bit-Wort aufgenommen. Der Wert von "N", der zum "Herunterteilen" des Datenraten-Übertragungstaktes verwendet wird, wird durch folgende Beziehung ermittelt: N = M · I + 1, wobei M die Anzahl der Zyklen ist, die für die Bitsequenz wiederholt werden müssen, und I irgendeine positive ganze Zahl ist. Wenn die acht Bits bei jedem Freigeben der Flipflops 24a-24i erfaßt werden, und die Bitsequenz alle 32 Bits wiederholt wird, ist der Wert von M gleich 4, da die Bitsequenz alle vier Zyklen des Datenratenübertragungstaktes wiederholt wird. Wenn M = 4 gilt, gilt N = 4 · 1 + 1 = 5 (wobei I = 1 gilt). Somit ist N, das die zum "Herunterteilen" des Datenübertragungstaktsignals verwendete ganze Zahl darstellt, gleich 5. Wenn z. B. das Datenübertragungstaktsignal eine Frequenz von 85 MHz hat, ist die Freigabesignalfrequenz der Flipflops 24a-24i gleich 17 MHz (85/5 = 17). Dies zeigt ferner, daß jedes fünfte 8-Bit-Wort in der sich wiederholenden 32-Bit- Sequenz abgetastet wird. Dies stellt sicher, daß jedes 8-Bit- Wort abgetastet wird und jede Datenübertragung (die mit einer Rate von 85 MHz stattfindet) geprüft wird. Die Tabelle 1 zeigt dies deutlich. In Tabelle 1 ist jedes abgetastete 8-Bit-Wort unterstrichen. Ferner stellt "J" die Anzahl der 8-Bit-Wörter dar, die übertragen worden sind. Somit wird in 16 Datenübertragungstaktzyklen jedes 8-Bit-Wort (das bei 85 MHz übertragen wird, wobei jedoch die Datenrate zur ATE nur 17 MHz beträgt) genau abgetastet. Tabelle 1
Die Unterabtastungs-Digitalprüfbarkeitsschaltung 20 tastet somit die sich wiederholende 32-Bit-Sequenz ab, wodurch jede Hochgeschwindigkeits-Datenübertragung genau geprüft wird.
Es ist zu beachten, daß dieses Testverfahren 16 von 20 Datenübertragungen im kontinuierlichen 32-Bit-Datenstrom ignoriert. Dies bedeutet, daß individuelle Zufallsfehler übersehen werden können. Da jedoch jedes 8-Bit-Wort über eine Zeitspanne abgetastet wird (wie in Tabelle 1) gezeigt, besteht die gleiche Wahrscheinlichkeit, daß der Zufallsfehler für eine gegebene Anzahl von Vergleichen entdeckt wird. Somit ist die Schaltung 20 beim Erfassen von Fehlern wirksam.
Das oben angegebene Beispiel verwendet die Beziehung N = M · I + 1 für die Unterabtastung der übertragenen Daten. Die Schaltung 20 ist jedoch nicht auf diese Unterabtastungslösung beschränkt. Die obige Beziehung ist nur erwünscht, da die abgetasteten Wörter in der gleichen Reihenfolge ausgegeben werden, in der sie eingegeben wurden. Dies ist nicht erforderlich. Solange M und N wechselweise Primzahlen sind, tastet die Schaltung 20 jedes Wort alle M · N Taktzyklen einmal ab. Da ein Techniker die Kontrolle über die Werte M und N hat, kennt der Techniker auch die zu erwartende richtige Ausgabesequenz der Wörter und kann diese geeignet prüfen.
Die Unterabtastungs-Digitalprüfbarkeitsschaltung 20 beseitigt vorteilhaft die Einschränkungen des Standes der Technik. Die Schaltung 20 beseitigt durch ihr Arbeiten als Digitaltestschaltung die Notwendigkeit zum Digitalisieren von analogen Spannungssignalformen, wodurch eine erhebliche Verringerung der Testdauer von ungefähr 300 ms pro DAC auf ungefähr 1 ms pro DAC erreicht wird. Ferner schafft die Schaltung 20 eine Diagnosefähigkeit durch Identifizieren des Bits, das falsch ist, wenn Fehler erfaßt werden, was ein bedeutender Vorteil gegenüber der Digitalisierungslösung des Standes der Technik und der zyklischen Redundanzprüftechnik des Standes der Technik ist, die beide keine genauen Informationen darüber liefern können, welches Bit oder welche Bits falsch sind, wenn Fehler erfaßt werden.
Eine alternative Ausführungsform der Erfindung kann die Verwendung eines programmierbaren Zählers statt des Zählers 18 umfassen. Programmierbare Zähler sind Fachleuten des Schaltungsentwurfs wohlbekannt, wie z. B. der programmierbare Zähler 8253, der von der Intel Corp. geliefert wird. Ein programmierbarer Zähler kann das Datenübertragungstaktsignal durch verschiedene Größen "herunterteilen", in Abhängigkeit von den von der Software gelieferten Befehlen. Wenn sich z. B. die Datensequenz alle vier Taktzyklen während eines ersten Tests wiederholt und alle fünf Taktzyklen während eines zweiten Tests wiederholt, kann der Teiler mit der Beziehung N = M · T + 1 programmierbar sein. Somit gilt N = 5 für den ersten Test und N = 6 für den zweiten Test. Der programmierbare Zähler kann dann durch interne Signale geeignet konfiguriert werden, welche von der Software gesteuert werden. Programmierbare Zähler werden vorzugsweise in der Videoschaltung 30 integriert, können jedoch bei Bedarf extern auf einer Testplatine plaziert werden. Ein programmierbarer Zähler in der Schaltung 20 ermöglicht einem Prüftechniker eine größere Flexibilität beim Entwurf von Tests für die Videoschaltung 30. Eine weitere Alternative wäre irgendeine Form einer Teilerschaltung, die effektiv ein Ausgangssignal erzeugt, das eine Frequenz besitzt, die ein echter Bruchteil des Eingangssignals ist.
Ferner ist zu beachten, daß die Registermatrix 22 auch aus unterschiedlichen Typen von Flipflops oder verschiedenen Registertypen bestehen kann. Sogar Zwischenspeicher können in der Registermatrix 22 verwendet werden. Jede Form von Datenaufnahmeelement wäre eine effektive Alternative in der Schaltung 20. Obwohl die Schaltung 20 sehr effektiv ist beim Testen von Hochgeschwindigkeitsdatenübertragungen in der Videotreiberschaltung 30, ist sie nicht auf diese Anwendung beschränkt. Vielmehr kann die Schaltung 20 vorteilhaft verwendet werden, um irgendeine Hochgeschwindigkeitsdatenübertragung zu testen, wie z. B. Datenübertragungen in Mikroprozessoren oder digitalen Signalprozessoren. Die Erfindung kann auf der Systemebene implementiert werden, um die Prüfung von elektronischen Baueinheiten mit einer entfernten ATE auf der Diagnoseanlage zu unterstützen.
Obwohl die Erfindung hier mit Bezug auf die bevorzugte Ausführungsform beschrieben worden ist, ist diese Beschreibung nicht in einschränkendem Sinn aufzufassen. Verschiedene Abwandlungen der offenbarten Ausführungsform sowie andere Ausführungsformen sind für Fachleute beim Lesen der Beschreibung der Erfindung offensichtlich. Die beigefügten Ansprüche sollen daher alle solchen Abwandlungen oder Ausführungsformen abdecken, die in den wahren Umfang der Erfindung fallen.

Claims

1. Videotreiberschaltung (30) mit einer ersten Schaltung (20) zum Abtasten von Datenübertragungen auf einem internen Bus (15), der an eine Zwischenspeichermatrix (22) in der ersten Schaltung (20) angeschlossen ist, um Daten vom internen Bus (15) abzutasten, wobei ein Ausgang der Zwischenspeichermatrix (15) Daten zum Testen bereitstellt, wobei die erste Schaltung (20) Datenübertragungen mit einer Frequenz abtastet, die niedriger als die Frequenz von Datenübertragungen von einer Speichervorrichtung (26a, 26b oder 26c) an einen Digital/Analog-Umsetzer (16a, 16b bzw. 16c) ist, dadurch gekennzeichnet, daß der interne Bus (15) eine Speichervorrichtung (26a, 26b, 26c) mit einem Digital/Analog-Umsetzer (16a, 16b, 16c) verbindet und daß der Ausgang die Daten zum Testen mittels einer externen automatisierten Testanlage (ATE) oder mittels einer Diagnoseschaltungsanordnung, die mit der Videotreiberschaltung (30) verbunden ist, bereitstellt.

2. Videotreiberschaltung (30) nach Anspruch 1, wobei der interne Bus (15) eine erste Speichervorrichtung (26a) mit dem ersten Digital/Analog-Umsetzer (16a), eine zweite Speichervorrichtung (26b) mit einem zweiten Digital/Analog-Umsetzer (16b) und eine dritte Speichervorrichtung (26c) mit einem dritten Digital/Analog-Umsetzer (16c) verbindet.

3. Videotreiberschaltung (30) nach Anspruch 1 oder Anspruch 2, wobei die Zwischenspeichermatrix (22) mehrere Speicherelemente enthält, wobei jedes Speicherelement so betreibbar ist, daß es ein einzelnes Datenbit speichert.

4. Videotreiberschaltung (30) nach Anspruch 3, wobei die mehreren Speicherelemente D-Flipflops enthalten, wobei die D- Flipflops einen mit dem internen Bus (15) verbundenen Daten eingang und einen mit dem Ausgang einer Teilerschaltung (18) verbundenen Freigabeeingang besitzen.

5. Videotreiberschaltung (30) nach irgendeinem der Ansprüche 1 bis 4, die eine Einrichtung (12) zum Liefern einer wiederholten Sequenz von Testdaten enthält, wobei die Abtastrate der ersten Schaltung (20) derart ist, daß verschiedene Abschnitte der Testdaten in unterschiedlichen Wiederholungen in aufeinanderfolgenden Proben abgetastet werden, wobei die erste Schaltung (20) Datenübertragungen mit einer Frequenz abtastet, die niedriger als die Frequenz von Datenübertragungen von einer Speichervorrichtung (26a, 26b oder 26c) an einen Digital/Analog-Umsetzer (16a, 16b bzw. 16c) ist.

6. Verfahren zum Abtasten der Integrität von Daten während Datenübertragungen über einen internen Bus (15) in einer Videotreiberschaltung (30), wobei das Verfahren die folgenden Schritte enthält: Übertragen eines Mehrfachwort-Datenstrings über einen Bus (15); Einfangen eines ausgewählten Wortes des Mehrfachwort-Datenstrings und Ausgeben des ausgewählten Wortes; wobei der Schritt des Einfangens eines ausgewählten Wortes des Mehrfachwort-Datenstrings und des Ausgebens des ausgewählten Wortes an einen Ausgangsanschluß mit einer Frequenz erfolgt, die niedriger als die Frequenz im Schritt der Übertragung eines Mehrfachwort-Datenstrings ist, gekennzeichnet durch das Übertragen der Daten über den Bus (15) von einer Speichervorrichtung (26a, 26b, 26c) an einen Digital/Analog- Umsetzer (16a, 16b, 16c); und durch das Ausgeben des ausgewählten Wortes an einen Ausgangsanschluß zum Testen mittels einer externen automatisierten Testanlage (ATE) oder mittels einer Diagnoseschaltungsanordnung, die mit der Videotreiberschaltung (30) verbunden ist.

7. Verfahren nach Anspruch 6, enthaltend das Übertragen des Mehrfachwort-Datenstrings über den Bus (15) von einer ersten, einer zweiten oder einer dritten Speichervorrichtung (26a, 26b, 26c) an einen ersten, einen zweiten bzw. einen dritten Digital/Analog-Umsetzer (16a, 16b, 16c).

8. Verfahren nach Anspruch 6 oder Anspruch 7, enthaltend den Schritt des Wartens auf die Mehrfachwort-Datenstring-Übertragung, um sie wenigstens einmal zu wiederholen; und Wiederholen der Schritte des Einfangens eines Wortes des Mehrfachwort- Datenstrings.

9. Verfahren nach irgendeinem der Ansprüche 6 bis 8, bei dem die oder jede Speichervorrichtung ein Schreib-Lese-Speicher (RAM) ist.

10. Verfahren nach irgendeinem der Ansprüche 6 bis 9, enthaltend das Prüfen mittels der automatisierten Testanlage oder mittels der Diagnoseschaltungsanordnung, um festzustellen, ob die abgetasteten Daten mit erwarteten Daten übereinstimmen.

11. Verfahren nach irgendeinem der Ansprüche 6 bis 10, enthaltend das wiederholte Übertragen desselben Mehrfachwort-Datenstrings und das Einfangen eines ausgewählten Wortes mit einer Frequenz, die derart ist, daß verschiedene Wörter innerhalb des Strings in unterschiedlichen Wiederholungen in aufeinanderfolgenden Einfangvorgängen eingefangen werden.