DE69228855T2 - Kondensator und Herstellungsverfahren - Google Patents

Kondensator und Herstellungsverfahren

Info

Publication number
DE69228855T2
DE69228855T2 DE69228855T DE69228855T DE69228855T2 DE 69228855 T2 DE69228855 T2 DE 69228855T2 DE 69228855 T DE69228855 T DE 69228855T DE 69228855 T DE69228855 T DE 69228855T DE 69228855 T2 DE69228855 T2 DE 69228855T2
Authority
DE
Germany
Prior art keywords
conductive layer
capacitor
silicon nitride
film
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69228855T
Other languages
English (en)
Other versions
DE69228855D1 (de
Inventor
Seonghun Kang
Sungtae Kim
Jaehong Ko
Hyunbo Shin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019910020618A external-priority patent/KR950003240B1/ko
Priority claimed from KR1019920000158A external-priority patent/KR950013382B1/ko
Priority claimed from KR1019920000156A external-priority patent/KR960012255B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE69228855D1 publication Critical patent/DE69228855D1/de
Application granted granted Critical
Publication of DE69228855T2 publication Critical patent/DE69228855T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

  • Die vorliegende Erfindung betrifft einen Kondensator und ein Verfahren zur Herstellung eines Kondensators. Insbesondere betrifft die Erfindung einen Kondensator, der eine leitende Schicht mit einer Vielzahl von grabenähnlichen Bereichen aufweist, und ein einfaches Verfahren zur Herstellung eines Kondensators mit einer vergrößerten Kapazität.
  • Bei der Fertigung von dynamischen Speichern mit wahlweisem Zugriff (DRAMs: Dynamic Random Access Memories) wurden unter Verwendung der Hochintegrationstechnologie bemerkenswerte Fortschritte erzielt. Da ein Halbleiterbauelement eine geringe Größe aufweist, wird das Problem, eine hohe Kapazität zu sichern, ein wesentlicher Punkt. Beispielsweise wurde eine Änderung der hauptsächlichen Produktion von 1 Mbit- DRAMS auf 4 Mbit-DRAMS erreicht.
  • Bei einem derartigen DRAM mit hoher Integration muß eine vorbestimmte Kapazität des Speicherzellen-Kondensators trotz der Abnahme in der Fläche der Zellen konstant gehalten werden. Beispielsweise nimmt jede Fläche einer Zelle und eines Kondensators in einem 64 Mbit-DRAM bis auf etwa 0.8 um² und 1.0 um² ab.
  • In dem Fall, bei dem die Flächen der Ladungsspeicher-Kondensatoren ebenfalls abnehmen und die Kapazität klein wird, entsteht ein flüchtiger Fehler ("soft error") bei Belichten mit α-Strahlung, wobei auch das Problem der Zuverlässigkeit auf einem Halbleiterbauelement ein wesentlicher Punkt wird. Demgemäß muß die Kapazität der Speicherzellen-Kondensatoren trotz der Abnahme in den Flächen der Kondensatoren konstant gehalten werden, um eine verbesserte Integration eines Halbleiterbauelements zu erzielen.
  • Bei einem neueren DRAM, dessen Zellen auf Transistor-gestapelten Kondensator- Kombinationen basiert, wurde ein Elektrodenpaar eines Speicherkondensators mit dreidimensionaler Struktur gebildet. Dadurch wird die Kapazität um 30 bis 40% größer als ein zweidimensionaler Speicherkondensator mit derselben Größe wie der dreidimensionale. Im Falle von 64 Mbit-DRAMS hoher Integration muß die Kapazität ohne Vergrößern der Zellenfläche oder der Speicherfläche vergrößert werden, wobei verschiedene dreidimensionale Strukturen hoher Dielektrizitätskonstante untersucht wurden. Eine der Technologien zur Vergrößerung der Kapazität einer Speicherelektrode ohne Vergrößern der Zellenflächen oder der Speicherfläche besteht in der Herstellung hochwertiger Kon densatoren mit einem rauhen Polysilizium-Oberflächenfilm als Speicherelektrode.
  • Ein Verfahren zum Erzielen einer großen Kapazität in definierten kleinen Flächen der Kondensatoren, wie beispielsweise die vorgenannten dreidimensionalen DRAMs, wurde in "Solid State Device & Material No. 90-167", Seite 49, im Dezember 1990 veröffentlicht.
  • Zum Stand der Technik zeigt Fig. 1 eine Schnittansicht der Struktur eines Kondensators der mit einem polykristallinen Siliziumfilm mit einer rauhen Oberfläche gebildet ist. Eine Speicherelektrode 11 dient als eine erste Elektrode des Kondensators, d. h. ein erster polykristalliner Siliziumfilm wird bei 550ºC abgeschieden. Bei diesen Temperaturen koexistieren amorphe und polykristalline Strukturen, wobei die Oberflächenbereiche der Siliziumkörner mit halbkugelförmiger Gestalt maximiert sind. Folglich hängt die Oberflächenmorphologie stark von der Abscheidungstemperatur ab. Bei Oberflächenbereichsvergrößerung auf einem bei 550ºC abgeschiedenen Film ist der mit Halbkugeln bedeckte Bereich ungefähr zweimal so groß wie der der flachen Oberfläche. Danach werden erste Elektroden unter Verwendung herkömmlicher Photolithographie und Ätztechnik definiert. Ein kapazitiver dielektrischer Film 12 aus Oxidfilm / Nitridfilm wird darauf angebracht, wobei eine Plattenelektrode 13 eine zweite Elektrode wird, d. h. polykristallines Silizium wird abgeschieden.
  • Bei dem vorgenannten Verfahren besteht jedoch, da der Temperaturkontrolle besondere Beachtung zugemessen werden muß und da der Polysiliziumfilm halbkugelige Körner aufweist, eine Grenze beim Erhöhen der Kapazität.
  • Demgemäß ist es ein Ziel der vorliegenden Erfindung, die Kapazität des Kondensators zu erhöhen.
  • Ein weiteres Ziel der Erfindung besteht darin, einen Kondensator mit Kapazität und ein Herstellungsverfahren für einen Kondensator zu schaffen, indem ein Elektrodensubstrat mit einer Vielzahl von mikroskopisch grabenähnlichen Bereichen vorgesehen ist.
  • Erfindungsgemäß ist ein Verfahren zur Herstellung eines Kondensators mit folgenden Schritten vorgesehen: Bilden und Strukturieren einer ersten leitenden Schicht, Bilden eines ersten Oxidfilms darauf und anschließendes Bilden eines Siliziumnitrid-Films mit einer Dicke im Bereich von 3 bis 50 nm darauf; Bilden eines zweiten Oxid-Films durch Oxidieren des Siliziumnitrid-Films, wobei Löcher oder Risse in dem Siliziumnitrid-Film gebildet werden; Ätzen des zweiten Oxid-Films, um den Siliziumnitrid-Film zu belichten; Ätzen des ersten Oxid-Films, um die erste leitende Schicht zu belichten, indem der Siliziumnitrid-Film als Maske verwendet wird; Bilden einer Vielzahl von Gräben durch Ätzen der ersten leitenden Schicht, indem der Siliziumnitrid-Film und der verbliebene erste Oxid-Film als Maske verwendet werden; Entfernen des ersten Oxid-Films und des Siliziumnitrid-Films; und Bilden eines dielektrischen Films entlang der Oberfläche der ersten leitenden Schicht und Bilden einer zweiten leitenden Schicht darauf.
  • Die vorgenannten und weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der nachfolgenden eingehenden Beschreibung der Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen erläutert werden, in denen zeigen:
  • Fig. 1 eine Schnittansicht eines bekannten Stapel-Kondensator-artigen DRAM ("Dynamic Random Access Memory: dynamischer Speicher mit wahlweisem Zugriff"),
  • Fig. 2A bis 2F Darstellungen der Herstellungsschritte eines Kondensators mit einem Elektrodensubstrat einer Vielzahl von mikroskopisch graben-ähnlichen Bereichen gemäß der bevorzugten erfindungsgemäßen Ausführungsform,
  • Fig. 2D' bis 2F' Darstellungen eines Teils der Herstellungsschritte eines Kondensators mit einem Elektrodensubstrat einer Vielzahl von mikroskopisch grabenähnlichen Bereichen gemäß einer bevorzugten Ausführungsform der Erfindung,
  • Fig. 3A bis 3 G Darstellungen der Herstellungsschritte eines DRAMs, das einen gemäß einer bevorzugten Ausführungsform der Erfindung gebildeten Kondensator aufweist, sowie
  • Fig. 3D' bis 3G' Darstellungen eines Teils der Herstellungsschritte eines DRAMs, das einen gemäß einer bevorzugten Ausführungsform der Erfindung gebildeten Kondensator aufweist.
  • Eine eingehende Beschreibung der Erfindung erfolgt unter Bezugnahme auf die beigefügten Zeichnungen.
  • Als eine Ausführungsform bei der Herstellung eines Kondensators gemäß der vorliegenden Erfindung wird eine Polysilizium-Schicht, die eine erste leitende Schicht wird, mit einer Dicke von 2000 bis 4000 Angström mittels eines Niederdruck-Gasphasenabscheidungsprozesses ("Liquid Phase Chemical Vapour Deposition", LPCVD) abgeschieden und dann mit Fremdatomen dotiert. Bei diesem Prozess kann mit Fremdatomen dotiertes einkristallines Silizium anstatt von mit Fremdatomen dotiertes Polysilizium verwendet werden.
  • Danach wird die Polysiliziumschicht geätzt, indem eine Photoresiststruktur verwendet wird, wobei eine erste leitende Schicht 41 wie in Fig. 2A dargestellt gebildet wird, ein erster Oxidfilm 42 mit einer Dicke von 50 bis 2000 Angström gebildet und dann darauf ein Siliziumnitridfilm 43 mit einer Dicke von 30 bis 500 Angström gebildet wird.
  • Wie in Fig. 2B dargestellt, wird der Siliziumnitridfilm 43 thermisch oxidiert, um einen zweiten Oxidfilm 44 auf der Oberfläche zu bilden. Aufgrund dieses Oxidationsprozesses nehmen Löcher ("pinholes") in dem dünnen Siliziumnitridfilm 43 zu und wird Silizium aus dem Siliziumnitridfilm beim Oxidieren verbraucht, wobei neue Löcher entstehen oder der Film teilweise reisst.
  • Unter Bezugnahme auf Fig. 2C werden der zweite Oxidfilm 44 und der erste Oxidfilm 42 durch ein Naßätzverfahren entfernt, um die Siliziumnitridschicht 43 und die erste leitende Schicht zu belichten, wobei der gerissene oder Löcher aufweisende Siliziumnitridfilm 43 als Ätzmaske verwendet wird, so daß wellige Profile, die aus Siliziumnitrid 43 und Oxidfilm 42 bestehen, entstehen.
  • Wenn die erste leitende Schicht durch ein anisotropes Ätzen geätzt wird, indem als Maske der Siliziumnitridfilm 43 und der Oxidfilm 42 verwendet werden, die nach Durchlaufen des Prozesses von Fig. 2C verblieben sind, werden Gräben mit unebenen Konfigurationen auf einem Bereich geformt, wo der Siliziumnitridfilm 43 und Oxidfilm 42 nicht gebildet sind. Die Grabentiefe wird durch Kontrolle der Ätzzeit gemäß der vorbestimmten Kapazität des Kondensators bestimmt. Desweiteren sind aufgrund der Durchführung des anisotropen Ätzprozesses diese Gräben genau vertikal an der oberen Oberfläche der ersten leitenden Schicht 41 geformt.
  • Nach dem Prozess von Fig. 2D durch Ätzen des Siliziumnitrid-Films 43 und des Oxid- Films 42, die als Maske in serieller Ordnung zum Naßätzen dienen, verbleibt genau die erste leitende Schicht 41 mit einer Vielzahl von mikroskopisch grabenähnlichen Bereichen, wie Fig. 2E zeigt.
  • Nach dem Prozeß von Fig. 2E wird ein dielektrischer Film 45 entlang der Oberfläche der ersten leitenden Schicht 41 gebildet und eine zweite leitende Schicht 46 darauf gebildet, wobei der Kondensator gemäß der Erfindung vollständig formiert wird, wie in Fig. 2F veranschaulicht ist. Der dielektrische Film 45 wird vorzugsweise aus zwei Schichten von Nitrid- und Oxid-Filmen geformt, drei Schichten von Oxid-, Nitrid- und Oxid-Filmen oder ein hoch-dielektrischer Film wie Ta&sub2;O&sub5;. Die zweite leitende Schicht 46, d. h. die obere Oberfläche des Kondensators, wird aus mit Fremdatomen dotiertem Polysilizium oder mit Fremdatomen dotiertem kristallinem Silizium geformt.
  • Als weitere bevorzugte Ausführungsform bei der Herstellung eines Kondensators nach der vorliegenden Erfindung werden die Prozesse der Fig. 2A bis 2C in dieser Ausführungsform gleichwertig zu denen der zweiten Ausführungsform ausgeführt. Nach diesen Prozessen wird die erste leitende Schicht durch isotropisches Ätzen anstatt des anisotropischen Ätzens geätzt, wobei der verbleibende Siliziumnitridfilm 43 und Oxidfilm 42 als Maske verwendet werden. Gemäß dem isotropischen Ätzen werden Gräben über die ganzen oberen und seitlichen Oberflächen der ersten leitenden Schicht 41 geformt, wie in Fig. 2D' dargestellt ist. Die Grabentiefe wird durch Kontrolle der Ätzzeit gemäß einer vorbestimmten Kapazität des Kondensators bestimmt.
  • Nach dem Prozess von Fig. 2D' verbleibt durch Ätzen des Siliziumnitridfilms 43 und Oxidfilms 42, die als Maske in serieller Ordnung zum Naßätzen verwendet werden, genau die erste leitende Schicht 41 mit einer Vielzahl von mikroskopisch grabenähnlichen Bereichen, wie Fig. 2E' zeigt.
  • Nach dem Prozess von Fig. 2E' wird ein dielektrischer Film 45 entlang der Oberfläche der ersten leitenden Schicht 41 gebildet und eine zweite leitende Schicht 46 darauf gebildet, wobei der Kondensator gemäß der vorliegenden Erfindung vollständig formiert ist, wie in Fig. 2F' veranschaulicht ist.
  • Demgemäß hat der Kondensator gemäß dieser Erfindung eine erste leitende Schicht mit einer Vielzahl mikroskopisch grabenähnlicher Bereiche und somit ist der Oberflächenbereich der Kondensatorelektrode beträchtlich vergrößert, so daß die ausreichende Kapazität des Kondensators in der mikroskopisch definierten Fläche gesichert ist und der Prozeßspielraum breit wird.
  • Fig. 3A bis 3 G veranschaulichen die Herstellungsschritte eines DRAM, das einen gemäß der ersten bevorzugten Ausführungsform der Erfindung gebildeten Kondensator aufweist, während Fig. 3E' bis 3G' teilweise die Herstellungsschritte eines DRAM veranschaulichen, das einen gemäß der zweiten bevorzugten Ausführungsform der Erfindung gebildeten Kondensator aufweist.
  • Die Herstellung eines DRAM, das einen Kondensator gemäß der ersten bevorzugten Ausführungsform aufweist, beginnt damit, daß ein Isolationsbereich auf einem p- leitenden Halbleitersubstrat 50 mit einem Feldoxidfilm 51 definiert wird. Nachdem Gate- Elektroden gebildet sind, werden Source/Drain-Fremdatom-Bereiche 52 und 52' gebildet. Isolierende Filme 54 werden gebildet und der Source-Bereich wird dann geöffnet.
  • Unter Bezugnahme auf Fig. 3B wird danach eine Polysiliziumschicht, eine als Speicherelektrode dienende erste leitende Schicht, mit eine Dicke von 2000 bis 4000 Angström durch den LPCVD Prozeß darauf abgeschieden, wobei dann Fremdatome dotiert werden. In diesem Prozeß kann mit Fremdatomen dotiertes einkristallines Silizium verwendet werden. Danach wird eine erste leitende Schicht 55 durch Ätzen der Polysiliziumschicht mittels der Photoresiststruktur gebildet, wobei ein erster Oxidfilm 56 mit einer Dicke von 50 bis 2000 Angström darauf gebildet wird. Auf dem ersten Oxidfilm wird ein Siliziumnitridfilm 57 mit einer Dicke von 30 bis 500 Angström gebildet.
  • Unter Bezugnahme auf Fig. 3C wird ein zweiter Oxidfilm 56' durch Oxidieren des Siliziumnitridfilms 57 gebildet. Wegen des Oxidationsprozesses nehmen die Löcher in dem dünnen Siliziumnitridfilm 43 zu und wird das Silizium auf dem Siliziumnitridfilm verbraucht, was zum Auftreten neuer Löcher oder Risse in dem Film führt.
  • Wie in Fig. 3D dargestellt ist, wird, nachdem der zweite Oxidfilm 56' durch ein Naßätzverfahren entfernt wurde, der erste Oxidfilm 56 geätzt, indem der Löcher aufweisende Siliziumnitridfilm 57 als Ätzmaske benutzt wird, und die den Siliziumnitridfilm 57 und Oxidfilm 56 aufweisenden welligen Profile werden danach gebildet.
  • In Fig. 3E, wo die unten angeordnete erste leitende Schicht durch ein anisotropes Ätzverfahren gebildet ist, indem der Siliziumnitridfilm 57 und Oxidfilm 56, die nach dem Prozeß von Fig. 3D verblieben sind, als Maske verwendet werden, werden Gräben auf einem Bereich geformt, wo der Siliziumnitridfilm 57 und Oxidfilm 56 nicht geformt sind. Die Grabentiefe wird durch Kontrolle der Ätzzeit gemäß einer vorbestimmten Kapazität des Kondensators bestimmt.
  • Da das anisotrope Ätzen in dem vorgenannten Prozess durchgeführt wurde, werden diese Gräben genau vertikal auf der ersten leitenden Schicht 55 gebildet.
  • Nach dem Prozeß von Fig. 3E bleibt durch Entfernen des in serieller Ordnung mittels Naßätzen als Maske dienenden Siliziumnitridfilms 57 und Oxidfilms 56 genau die erste leitende Schicht 55 mit einer Vielzahl mikroskopisch grabenähnlicher Bereiche, wie in Fig. 3F dargestellt ist.
  • Nach dem Prozeß von Fig. 3F wird ein dielektrischer Film 58 entlang der Oberfläche der ersten leitenden Schicht 55 gebildet und eine zweite leitende Schicht 59 darauf gebildet, wobei ein Halbleiterelement mit dem Kondensator gemäß der zweiten Ausführungsform dieser Erfindung gebildet wird, wie in Fig. 3 G dargestellt ist. Der dielektrische Film 58 wird vorzugsweise aus zwei Schichten von Nitrid- und Oxidfilmen gebildet, drei Schichten von Oxid-, Nitrid- und Oxidfilmen oder ein hochdielektrischer Film wie Ta&sub2;O&sub5;.
  • Die zweite leitende Schicht 59, d. h. eine zweite leitende Schicht des Kondensators, ist aus mit Fremdatomen dotiertem Polysilizium oder mit Fremdatomen dotiertem einkristallinem Silizium gebildet.
  • Bei der Herstellung eines DRAM, das einen Kondensator gemäß einer weiteren Ausführungsform dieser Erfindung aufweist, werden die in Fig. 3A bis 3D veranschaulichten Prozesse in dieser Ausführungsform gleichwertig zu jenen der zweiten Ausführungsform ausgeführt.
  • Wenn es zur Durchführung eines Prozesses zum Ätzen der untenliegenden ersten leitenden Schicht kommt, indem der verbliebene Siliziumnitridfilm 57 und Oxidfilm als Maske dienen, wird ein isotropes Ätzverfahren anstatt des anisotropen Ätzverfahren benutzt.
  • Gemäß diesem isotropen Ätzverfahren werden Gräben auf den ganzen oberen und seitlichen Oberflächen der ersten leitenden Schicht 55 gebildet, wie in Fig. 3E~ veranschaulicht ist.
  • Die Grabentiefe wird durch Kontrolle der Ätzzeit gemäß einer vorbestimmten Kapazität des Kondensators bestimmt.
  • Nach dem Prozeß von Fig. 3E' werden der Siliziumnitridfilm 57 und der Oxidfilm 56, die als Maske dienen, in serieller Reihenfolge durch ein Naßätzverfahren entfernt, und nur die erste leitende Schicht 55 mit einer Vielzahl mikroskopisch grabenähnlicher Bereiche bleibt auf seinen ganzen oberen und seitlichen Oberflächen, wie in Fig. 5 W dargestellt.
  • Nach dem Prozess von Fig. 3F' wird der dielektrische Film 58 entlang der Oberfläche der ersten leitenden Schicht 55 gebildet und eine zweite leitende Schicht 59 wird auf dem dielektrischen Film 58 gebildet, wobei der Kondensator gemäß der zweiten Ausführungsform fertiggestellt wird, wie in Fig. 3G' veranschaulicht ist.
  • Demgemäß weist der Kondensator erfindungsgemäß ein Elektrodensubstrat mit einer Vielzahl von mikroskopisch grabenähnlichen Bereichen auf, wobei somit der Oberflächenbereich der Kondensatorelektrode beträchtlich vergrößert ist, so daß die ausreichende Kapazität des Kondensators in der mikroskopisch definierten Fläche gesichert ist und der Prozeßspielraum breit wird.
  • Die Herstellung eines Kondensators, bei dem Gräben tief eingeformt werden, um die Unterseite des Basissubstrats des Kondensators nicht zu belichten, wobei dann der Oberflächenbereich des Kondensators vergrößert wird, kann eine erhöhte Kapazität im Vergleich zu dem Fall aufweisen, bei dem eine Speicherelektrode aus Polysilizium mit einer rauhen Oberfläche gebildet ist.
  • Das erfindungsgemäße Verfahren zur Fertigung eines Kondensators wird bei Stapel/Graben-Kondensatoren oder vergrabenen und einer Struktur grabenähnlicher Bereiche sowie gestapelten Kondensatoren angewandt.
  • Abschließend kann gemäß der Vorteile der Erfindung, da eine Speicherelektrode in Verbindung mit zahllosen grabenähnlichen Bereichen im Vergleich zu einem nach herkömmlichen Verfahren gefertigten Kondensator gebildet ist, der Oberflächenbereich der Speicherelektrode vergrößert werden und, wenn eine Ätzrate während des Ätzens der Speicherelektrode kontrolliert wird, indem eine Oxidfilm als Maske verwendet wird, kann eine vorbestimmte Kapazität kontrolliert werden.
  • Insgesamt weist der erfindungsgemäße Kondensator ein Elektrodensubstrat von einer Vielzahl mikrokopisch grabenähnlicher Bereiche auf und somit ist der Oberflächenbereich der Kondensatorelektrode beträchtlich vergrößert, so daß die ausreichende Kapazität des Kondensators in der mikrokopisch definierten Fläche gesichert ist und der Prozeßspielraum breit wird, wobei die Integration der DRAMs noch weiter gesteigert wird.

Claims (4)

1. Verfahren zur Herstellung eines Kondensators mit folgenden Schritten:
Bilden und Strukturieren einer ersten leitenden Schicht (41), Bilden eines ersten Oxidfilms (42) darauf und anschließendes Bilden eines Siliziumnitrid-Films (43) mit einer Dicke im Bereich von 3 bis 50 nm darauf;
Bilden eines zweiten Oxid-Films (44) durch Oxidieren des Siliziumnitrid-Films (43), wobei Löcher oder Risse in dem Siliziumnitrid-Film (43) gebildet werden;
Ätzen des zweiten Oxid-Films (44), um den Siliziumnitrid-Film zu belichten;
Ätzen des ersten Oxid-Films (42), um die erste leitende Schicht (41) zu belichten, indem der Siliziumnitrid-Film (43) als Maske verwendet wird;
Bilden einer Vielzahl von Gräben durch Ätzen der ersten leitenden Schicht (41), indem der Siliziumnitrid-Film (43) und der verbliebene erste Oxid-Film (42) als Maske verwendet werden;
Entfernen des ersten Oxid-Films (42) und des Siliziumnitrid-Films;
und Bilden eines dielektrischen Films (45) entlang der Oberfläche der ersten leitenden Schicht (41) und Bilden einer zweiten leitenden Schicht (46) darauf.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste leitende Schicht (41) eine Dicke von 200-400 nm (2000 bis 4000 Angström) aufweist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste leitende Schicht (41) durch anisotropes Ätzen oder isotropes Ätzen geätzt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite leitende Schicht (46) aus mit Fremdatomen dotiertem Polysilizium oder mit Fremdatomen dotiertem einkristallinem Silizium gebildet wird.
DE69228855T 1991-11-19 1992-11-17 Kondensator und Herstellungsverfahren Expired - Fee Related DE69228855T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019910020618A KR950003240B1 (ko) 1991-11-19 1991-11-19 반도체 장치 및 그의 제조방법
KR1019920000158A KR950013382B1 (ko) 1992-01-08 1992-01-08 커패시터 및 그 제조방법
KR1019920000156A KR960012255B1 (ko) 1992-01-08 1992-01-08 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE69228855D1 DE69228855D1 (de) 1999-05-12
DE69228855T2 true DE69228855T2 (de) 1999-09-16

Family

ID=27348787

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69228855T Expired - Fee Related DE69228855T2 (de) 1991-11-19 1992-11-17 Kondensator und Herstellungsverfahren

Country Status (5)

Country Link
US (1) US5350707A (de)
EP (2) EP0867927A3 (de)
JP (1) JPH0831574B2 (de)
DE (1) DE69228855T2 (de)
TW (2) TW353792B (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350707A (en) * 1991-11-19 1994-09-27 Samsung Electronics Co., Ltd. Method for making a capacitor having an electrode surface with a plurality of trenches formed therein
JP2658824B2 (ja) * 1993-08-31 1997-09-30 日本電気株式会社 半導体装置の製造方法
US5656531A (en) * 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
US5972771A (en) 1994-03-11 1999-10-26 Micron Technology, Inc. Enhancing semiconductor structure surface area using HSG and etching
US5696014A (en) * 1994-03-11 1997-12-09 Micron Semiconductor, Inc. Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch
US5482885A (en) * 1994-03-18 1996-01-09 United Microelectronics Corp. Method for forming most capacitor using poly spacer technique
US5466627A (en) * 1994-03-18 1995-11-14 United Microelectronics Corporation Stacked capacitor process using BPSG precipitates
US5492848A (en) * 1994-03-18 1996-02-20 United Microelectronics Corp. Stacked capacitor process using silicon nodules
US5427974A (en) * 1994-03-18 1995-06-27 United Microelectronics Corporation Method for forming a capacitor in a DRAM cell using a rough overlayer of tungsten
US5512768A (en) * 1994-03-18 1996-04-30 United Microelectronics Corporation Capacitor for use in DRAM cell using surface oxidized silicon nodules
US5482882A (en) * 1994-03-18 1996-01-09 United Microelectronics Corporation Method for forming most capacitor using polysilicon islands
TW236710B (de) * 1994-04-08 1994-12-21
US5763286A (en) * 1994-09-14 1998-06-09 Micron Semiconductor, Inc. Process for manufacturing a DRAM capacitor having an annularly-grooved, cup-shaped storage-node plate which stores charge on inner and outer surfaces
US5444013A (en) * 1994-11-02 1995-08-22 Micron Technology, Inc. Method of forming a capacitor
US6121081A (en) * 1994-11-15 2000-09-19 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon
US5726085A (en) * 1995-03-09 1998-03-10 Texas Instruments Inc Method of fabricating a dynamic random access memory (DRAM) cell capacitor using hemispherical grain (HSG) polysilicon and selective polysilicon etchback
US5981992A (en) * 1995-06-07 1999-11-09 International Business Machines Corporation Mechanical supports for very thin stacked capacitor plates
US6027970A (en) * 1996-05-17 2000-02-22 Micron Technology, Inc. Method of increasing capacitance of memory cells incorporating hemispherical grained silicon
US5849624A (en) * 1996-07-30 1998-12-15 Mircon Technology, Inc. Method of fabricating a bottom electrode with rounded corners for an integrated memory cell capacitor
US5679596A (en) * 1996-10-18 1997-10-21 Vanguard International Semiconductor Corporation Spot deposited polysilicon for the fabrication of high capacitance, DRAM devices
US5731235A (en) * 1996-10-30 1998-03-24 Micron Technology, Inc. Methods of forming a silicon nitrite film, a capacitor dielectric layer and a capacitor
US5723373A (en) * 1996-11-18 1998-03-03 Powerchip Semiconductor Corp. Method of making porous-Si capacitors for high density drams cell
US5937314A (en) * 1997-02-28 1999-08-10 Micron Technology, Inc. Diffusion-enhanced crystallization of amorphous materials to improve surface roughness
TW375778B (en) * 1997-04-29 1999-12-01 Promos Technologies Inc Process for forming rugged polysilicon
US5920763A (en) * 1997-08-21 1999-07-06 Micron Technology, Inc. Method and apparatus for improving the structural integrity of stacked capacitors
US6025248A (en) * 1997-10-07 2000-02-15 Samsung Electronics Co., Ltd. Methods of forming capacitor electrodes including a capacitor electrode etch
US6159788A (en) * 1997-11-21 2000-12-12 United Microelectronics Corp. Method to increase DRAM cell capacitance
US6265263B1 (en) * 1998-02-19 2001-07-24 Texas Instruments - Acer Incorporated Method for forming a DRAM capacitor with porous storage node and rugged sidewalls
US6156597A (en) * 1998-06-09 2000-12-05 Promos Technologies, Inc. Additional buffer layer for eliminating ozone/tetraethylorthosilicate sensitivity on an arbitrary trench structure
US6833329B1 (en) 2000-06-22 2004-12-21 Micron Technology, Inc. Methods of forming oxide regions over semiconductor substrates
US6686298B1 (en) 2000-06-22 2004-02-03 Micron Technology, Inc. Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates
US6660657B1 (en) * 2000-08-07 2003-12-09 Micron Technology, Inc. Methods of incorporating nitrogen into silicon-oxide-containing layers
DE10038378A1 (de) * 2000-08-07 2002-02-28 Infineon Technologies Ag Verfahren zur Herstellung von Kondensatorelektroden
US6689668B1 (en) 2000-08-31 2004-02-10 Samsung Austin Semiconductor, L.P. Methods to improve density and uniformity of hemispherical grain silicon layers
US6403455B1 (en) 2000-08-31 2002-06-11 Samsung Austin Semiconductor, L.P. Methods of fabricating a memory device
US6555430B1 (en) 2000-11-28 2003-04-29 International Business Machines Corporation Process flow for capacitance enhancement in a DRAM trench
DE10105686A1 (de) * 2001-02-08 2002-09-05 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung für eine Halbleiterspeichereinrichtung
US6878585B2 (en) 2001-08-29 2005-04-12 Micron Technology, Inc. Methods of forming capacitors
US6723599B2 (en) 2001-12-03 2004-04-20 Micron Technology, Inc. Methods of forming capacitors and methods of forming capacitor dielectric layers
US6613642B2 (en) * 2001-12-13 2003-09-02 International Business Machines Corporation Method for surface roughness enhancement in semiconductor capacitor manufacturing
TWI297414B (en) * 2002-08-30 2008-06-01 Toppoly Optoelectronics Corp Storage capacitor structure for use in planar display and process for producing same
TWI242889B (en) * 2004-10-20 2005-11-01 Advanced Semiconductor Eng Integrated capacitor on packaging substrate
TW201222778A (en) * 2010-11-18 2012-06-01 Ind Tech Res Inst Trench capacitor structures and method of manufacturing the same
US8236645B1 (en) * 2011-02-07 2012-08-07 GlobalFoundries, Inc. Integrated circuits having place-efficient capacitors and methods for fabricating the same
TWI585795B (zh) 2015-05-29 2017-06-01 力晶科技股份有限公司 電容器結構及其製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03101261A (ja) * 1989-09-14 1991-04-26 Sony Corp 容量素子の形成方法
US5366917A (en) * 1990-03-20 1994-11-22 Nec Corporation Method for fabricating polycrystalline silicon having micro roughness on the surface
KR930008580B1 (ko) * 1990-06-22 1993-09-09 현대전자산업 주식회사 표면적이 극대화된 실리콘층 및 그 제조방법
JP2692402B2 (ja) * 1991-02-26 1997-12-17 日本電気株式会社 半導体素子の製造方法
US5256587A (en) * 1991-03-20 1993-10-26 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
US5223448A (en) * 1991-07-18 1993-06-29 Industrial Technology Research Institute Method for producing a layered capacitor structure for a dynamic random access memory device
KR940007391B1 (ko) * 1991-08-23 1994-08-16 삼성전자 주식회사 고집적 반도체 메모리장치의 제조방법
JPH0555505A (ja) * 1991-08-29 1993-03-05 Nec Corp 半導体メモリセルとその形成方法
US5350707A (en) * 1991-11-19 1994-09-27 Samsung Electronics Co., Ltd. Method for making a capacitor having an electrode surface with a plurality of trenches formed therein
US5204280A (en) * 1992-04-09 1993-04-20 International Business Machines Corporation Process for fabricating multiple pillars inside a dram trench for increased capacitor surface

Also Published As

Publication number Publication date
EP0543616B1 (de) 1999-04-07
DE69228855D1 (de) 1999-05-12
EP0543616A2 (de) 1993-05-26
EP0543616A3 (en) 1993-08-18
US5350707A (en) 1994-09-27
JPH05226605A (ja) 1993-09-03
TW353792B (en) 1999-03-01
TW396373B (en) 2000-07-01
EP0867927A2 (de) 1998-09-30
EP0867927A3 (de) 1999-03-10
JPH0831574B2 (ja) 1996-03-27

Similar Documents

Publication Publication Date Title
DE69228855T2 (de) Kondensator und Herstellungsverfahren
DE3856528T2 (de) Dynamisches Speicherbauteil mit wahlfreiem Zugriff und Verfahren zu seiner Herstellung
DE69615883T2 (de) Verfahren für DRAM-Kondensator-Elektrode
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
DE19904781A1 (de) Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem
DE19838741A1 (de) Kondensator und Verfahren zur Herstellung eines Kondensators
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE102012003118A1 (de) Tiefgrabenkondensator mit konform aufgebrachten leitenden Schichten, die Druckspannung aufweisen
DE69733055T2 (de) Herstellungsverfahren für DRAM-Stapelkondensator
DE102007000677A1 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE4210855C2 (de) Herstellungsverfahren für einen gestapelten Kondensator
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE4328510A1 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator und damit herstellbares Halbleiterspeicherbauelement
EP0779656A2 (de) Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE4229837C2 (de) Verfahren zur Herstellung eines Speicherkondensators für eine Halbleiter-Speicherzelle
EP1202333B1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DD299990A5 (de) Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE102004003084B3 (de) Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
DE10120302A1 (de) Halbleiter-Bauteil und Verfahren zu dessen Herstellung
DE19950540B4 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
EP1113488A2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht
EP0859405A2 (de) Herstellverfahren für eine erhabene Kondensatorelektrode
DE19620185A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE10256713B4 (de) Verfahren zur Herstellung eines Speicherungsknotenpunktes eines gestapelten Kondensators

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee