DE69228117T2 - Verfahren zum Verhindern des "Bird's beak" während der selektiven Oxidation von elektronischen Halbleiteranordnungen - Google Patents
Verfahren zum Verhindern des "Bird's beak" während der selektiven Oxidation von elektronischen HalbleiteranordnungenInfo
- Publication number
- DE69228117T2 DE69228117T2 DE69228117T DE69228117T DE69228117T2 DE 69228117 T2 DE69228117 T2 DE 69228117T2 DE 69228117 T DE69228117 T DE 69228117T DE 69228117 T DE69228117 T DE 69228117T DE 69228117 T2 DE69228117 T2 DE 69228117T2
- Authority
- DE
- Germany
- Prior art keywords
- oxide
- nitride
- layer
- trench
- nitride layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 34
- 239000004065 semiconductor Substances 0.000 title claims description 24
- 241000293849 Cordylanthus Species 0.000 title claims description 18
- 230000003647 oxidation Effects 0.000 title claims description 10
- 238000007254 oxidation reaction Methods 0.000 title claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 4
- 235000011007 phosphoric acid Nutrition 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Eliminieren des sogenannten "Vogelschnabels" (bird's beak) bei selektiven Oxidationen von elektronischen Halbleitervorrichtungen.
- Im spezielleren bezieht sich die Erfindung auf ein Verfahren, das bei Halbleitervorrichtungen zur Anwendung kommt, die ein Halbleitersubstrat aufweisen, das von einer Oxidschicht bedeckt ist, die wiederum von einer ersten Nitridschicht bedeckt ist und bei dem wenigstens eine Vertiefung zum Aufwachsen eines Isolierbereichs in diesem geöffnet wird.
- Wie allgemein bekannt ist, wird die als LOCOS bekannte Technologie der lokalen Oxidation von Silizium intensiv verwendet, um Isolierbereiche zwischen Halbleitervorrichtungen oder Elementen von einer Vorrichtung zu schaffen, z. B. um Feldoxidbereiche zu erzeugen.
- Eine typische Abfolge von bei der LOCOS-Technik verwendeten Vorgängen ist in den Fig. 1, 2 und 3 der Begleitzeichnungen dargestellt.
- Eine Oxidschicht 2 wird durch Aufwachsen auf einem Substrat 1 aus Halbleitersilizium gebildet. Das Oxid 2 wird dann mit einer Nitridschicht 3 bedeckt, und ein anschließender fototechnischer Schritt führt zur Definition der aktiven Bereiche der Vorrichtung.
- Durch einen Diffusionsvorgang erfolgt das Aufwachsen des Siliziumoxids in der in Fig. 2 gezeigten Konfiguration. Die sich anschließend an das Entfernen des Nitrids ergebende Struktur ist in Fig. 3 gezeigt.
- Bei der vorstehend umrissenen LOCOS-Technologie bleibt unweigerlich eine sogenannte "Vogelschnabel"-Struktur zurück, deren Länge ungefähr 85% der Dicke des aufgewachsenen Oxids beträgt.
- Dies führt zu einem Verlust an aktiver Fläche, die für die Herstellung der Vorrichtung verfügbar ist.
- Die Konstruktionsbemühungen, die auf die Reduzierung der Größe der Vorrichtung, d. h. der belegten Halbleiterfläche, abzielen, werden somit durch das störende Vorhandensein des "Vogelschnabels" fast vollständig zunichte gemacht.
- Zur Milderung dieses ernsthaften Nachteils hat der Stand der Technik in den letzten Jahren eine Reihe von Versuchen vorgeschlagen, die auf die Reduzierung der Größe des "Vogelschnabels" abzielen.
- Es ist z. B. allgemein anerkannt, daß eine Reduzierung der Länge des "Vogelschnabels" auch von der Fähigkeit des Nitrids abhängig ist, die Siliziumfläche dicht zu verschließen und ein Diffundieren von Sauerstoff durch die Nitrid-/Siliziumoxid-Grenzfläche zu verhindern.
- Diesbezüglich kann auf einen Artikel verwiesen werden "Sealed-interface local oxidation technology", IEEE Trans. Electron Devices, Band ED-29, Seiten 644-561, April 1982.
- Zur Reduzierung der Größe des "Vogelschnabels" könnte man auf den Gedanken kommen, die Siliziumoberfläche einem Nitrierungsvorgang auszusetzen, jedoch wäre ein solcher Lösungsversuch nicht praktikabel, da dabei Defekte auf Grund von Wärmebelastungen eingebracht werden.
- Ein zweiter Stand der Technik ist unter der Abkürzung SWAMI (Sidewall Masked Isolation Technology oder seitenwandmaskierte Isolationstechnologie) bekannt, und diese ist z. B. in einem Artikel "The SWAMI - a defect-free and near-zero bird's beak local oxidation process and its application in VLSI technology", IEDM Tech. Dig. 1982, Seiten 224-227. Diese Technik ist zwar auf Grund mehrerer Gesichtspunkte von Vorteil, jedoch ist diese Technik auch mit Problemen der Seitenwandprofil-Steuerung sowie der Ätztiefe behaftet. Ferner kann eine Beschädigung der Siliziumfläche während des Siliziuminsel-Ätzvorgangs hervorgerufen werden.
- Zur Überwindung von derartigen Problemen ist das FUROX- (FUlly Recessed Oxide) Verfahren vorgeschlagen worden, wie es beschrieben ist in "A new fully recessed-oxide field isolation technology for scaled VLSI Circuit fabrication", IEEE Electron Device Letters, Band EDL-7, Nr. 2, Februar 1986, Seiten 124-126.
- Das letztgenannte Verfahren beinhaltet wenigstens zwei separate Oxidationsschritte, von denen der erste immer noch zur Entstehung eines "Vogelschnabels" beträchtlicher Größe führt.
- Ein weiterer Versuch ist z. B. in dem IBM Technical Disclousure Bulletin, Band 24, Nr. 9, im Hinblick auf ein "Verfahren zum Bilden von vertieften Oxidisolations- Inseln" offenbart, das eine wichtige Lehre liefert.
- Dieses Dokument befaßt sich mit der Möglichkeit, die Bildung des sogenannten "Vogelschnabels" beim Aufwachsen von Oxidisolationsbereichen in einem Halbleiterkörper teilweise zu verhindern, indem kleine, mit Nitrid gefüllte Hinterschneidungen in einer Oxidschicht verwendet werden.
- Dieser Halbleiterkörper wird dadurch gebildet, daß man eine erste Oxidschicht auf ein Halbleitersubst rat aufwachsen läßt und man diese erste Schicht mit einer ersten Nitridschicht bedeckt.
- Nach einem herkömmlichen fotolitografischen Schritt, in dem eine vorbestimmte Fläche zum Aufwachsen des vertieften Oxids definiert wird, wird ein selektiver Ätzschritt durchgeführt, um die Hinterschneidungen zu erzeugen.
- Es ist eine Aufbringung einer zweiten Nitridschicht erforderlich, um die Hinterschneidungen zu füllen.
- Die Dicke der zweiten Nitridschicht kann geringfügig größer als die Hälfte der Dicke der Oxidschicht sein.
- Der Halbleiterkörper wird dann einem vertikalen Reaktionsionen-Ätzschritt unterzogen, um Bereiche der zweiten Nitridschicht mit Ausnahme der Hinterschneidungen wegzuätzen.
- Anschließend wird eine Vertiefung in dem Halbleiterkörper durch einen herkömmlichen Silizium-Ätzvorgang gebildet, und darin kann das Aufwachsen des Vertiefungsoxids erfolgen.
- Die mit Nitrid gefüllten Hinterschneidungen ermöglichen keine Migration von Sauerstoff, und somit kommt es zur Bildung des "Vogelschnabels".
- Eine weitere Lösung ist in der Europäischen Patentanmeldung Nr. EP-A-0 052 948 offenbart, die ein Oxidiso lationsverfahren betrifft, das eine spezielle Lehre hinsichtlich der Steuerung der Oxidationsphase in einer in einem Halbleiterkörper ausgebildeten Aufnahme enthält, indem Seitenwände teilweise mit Nitrid bedeckt sind und eine doppelte Nitridschicht überhangartig über die Aufnahme ragt.
- Die dort enthaltene Lösung verwendet einen anisotropen Ätzvorgang zum exakten Definieren, welche Teile der Seitenwände durch Nitrid geschützt werden müssen.
- Dies ist dennoch nicht einfach durchführbar, da dann, wenn das anisotrope Ätzen nicht gut gesteuert wird, dies auch zur Zerstörung der Überhangschicht führen kann, die von wesentlicher Bedeutung ist, um das Wachsen des "Vogelschnabels" auszuschließen.
- In der Patentanmeldung NL-A-8 601 415 ist die Möglichkeit aufgezeigt, das Wachsen des "Vogelschnabels" mittels einer ähnlichen Struktur auszuschließen, wie sie in dem IBM Bulletin Band 24 Nr. 9 offenbart ist, in dem Hinterschneidungen in der Oxidschicht gebildet werden und diese mit Nitrid gefüllt werden.
- Die zum Auffüllen der Hinterschneidungen verwendete Nitridschicht wird durch isotropes Naßätzen entfernt, das unter Verwendung von Orthophosphorsäure durchgeführt wird.
- Bei dieser Anmeldung wird dem Problem der Schaffung einer planaren Struktur keine Aufmerksamkeit geschenkt, so daß keine Art von Aufnahme oder Vertiefung in dem Bereich gebildet wird, in dem das Vertiefungsoxid aufwachsen muß.
- Die der vorliegenden Erfindung zugrundeliegende technische Aufgabe besteht in der Schaffung eines Verfahrens zum Eliminieren des sogenannten "Vogelschnabels" bei lokalen Oxidationen, wobei die Einschränkungen derzeitiger Lösungswege auf der Basis von Techniken gemäß dem Stand der Technik überwunden werden.
- Der Lösungsgedanke, auf dem die vorliegende Erfindung basiert, besteht lediglich darin, zu vermeiden, daß in der Aufnahme oder in der Vertiefungsaufnahme, in der das Aufwachsen des Oxids erfolgen soll, ein vollständiges Entfernen der zweiten Nitridschicht erfolgt, so daß die Vertiefungen davon ausgenommen sind, die durch den Nitridbereich verschlossen bleiben.
- Dies ermöglicht ein Aufwachsen des Oxids in der Aufnahme oder in der Vertiefungsaufnahme unter Vermeidung von Spannungen in den aktiven Bereichen der Halbleitervorrichtung, die durch Isolationsbereiche oder Seitenwandoxidbereiche abgegrenzt sind.
- Auf Grund dieses Lösungsgedankens wird die technische Aufgabe durch ein Verfahren gelöst, wie es vorstehend angegeben und in Anspruch 1 definiert ist.
- Die Merkmale und Vorteile des erfindungsgemäßen Verfahrens werden aus der nachfolgenden ausführlichen Beschreibung einiger Ausführungsbeispiele desselben deutlicher, die als Beispiel und nicht als Begrenzung unter Bezugnahme auf die Begleitzeichnungen erfolgt.
- In den Zeichnungen zeigen:
- Fig. 1 bis 3 jeweilige Ansichten unter schematischer Darstellung der Ausführung einer lokalen Oxidation an einer Halbleitervorrichtung;
- Fig. 4 bis 8 schematische Darstellungen einer exemplarischen Anwendung des erfindungsgemäßen Verfahrens insbesondere bei nicht-planaren Strukturen; und
- Fig. 9 bis 13 schematische Darstellungen eines zweiten Ausführungsbeispiels des erfindungsgemäßen Verfahrens.
- Unter Bezugnahme auf die Zeichnungsansichten werden die Schritte des erfindungsgemäßen Verfahrens, die darin in schematischer Form dargestellt sind, unter Durchlaufung aufeinander folgender Veränderungen bei der Morphologie einer monolithischen Halbleitervorrichtung veranschaulicht.
- Die Vorrichtung weist ein Substrat 1 aus monokristallinem Silizium auf, auf dem eine Schicht 2 aus thermischem Siliziumoxid durch Aufwachsen gebildet ist. Das Oxid 2 ist von einer ersten Schicht 3 aus Siliziumnitrid bedeckt.
- Unter Verwendung herkömmlicher Techniken wird eine Vertiefung 7 durch die Schichten 2 und 3 hindurch in das Substrat 1 hinein geöffnet. Diese Vertiefung 7 soll einen Isolierbereich, wie z. B. einen Feldoxidbereich, bilden.
- Im folgenden wird ein Beispiel für die Anwendung des erfindungsgemäßen Verfahrens beschrieben.
- In Fig. 4 ist eine Halbleitervorrichtung gezeigt, die das Substrat 1, die Schicht 2 aus thermischem Oxid sowie die erste obere Schicht 3 aus Nitrid aufweist.
- Die Vorrichtung ist ebenfalls mit einer Vertiefung 11 ausgebildet.
- Genauer gesagt ist diese Vertiefung 11 ebenfalls in das Substrat eingebracht, um einen Sitz bzw. eine Aufnahme 12 zum Aufnehmen eines Isolierbereichs 4 zu bilden, der aus Feldoxid besteht.
- Das erfindungsgemäße Verfahren sieht eine selektive Naßätzung vor, bei der verdünnte Fluorwasserstoffsäure verwendet wird. Dieser Ätzvorgang führt lediglich dazu, daß sich das thermische Oxid 2 in seitlicher Richtung von der Vertiefung 11 eingräbt, wie dies in. Fig. 5 gezeigt ist.
- Der Ätzvorgang ist nur in dem von dem Nitrid 3 nicht geschützten Vertiefungsbereich wirksam und bildet einander gegenüberliegende Vertiefungen 6 und 8 an den Seiten der Vertiefung 11. Die Eingrabtiefe ist von der Ätzdauer abhängig.
- Der nächste Schritt besteht in der Aufbringung einer zweiten Schicht 5 aus Siliziumnitrid. Diese zweite Nitridschicht weist eine Dicke auf, die geringfügig größer ist als die Hälfte der Dicke der Schicht 2 aus thermischem Oxid.
- Das Nitrid der Schicht 5 dringt auch in die Vertiefungen 6 und 8 ein und verschließt diese.
- Ein anschließender Ätzschritt, z. B. durch Ätzen mit Orthophosphorsäure, ermöglicht ein Entfernen der Nitridschicht 5 mit Ausnahme aus den Vertiefungen 6 und 8, die durch Rückstände 9 und 10 verschlossen bleiben.
- An diesem Punkt erfolgt das Aufwachsen des Feldoxids 4 in der Aufnahme 12.
- Das Vorhandensein von Nitridverschlüssen ist wirksam, um der Bildung des sogenannten "Vogelschnabels" während des Aufwachsens des Feldoxids 4 entgegenzuwirken.
- Tatsächlich wurde durch Versuche festgestellt, daß das Profil des in der Aufnahme 12 aufgewachsenen Feldoxids 4 frei ist von dem eindringenden "Vogelschnabel", wie dies aus Fig. 8 erkennbar ist.
- Zuletzt wird jetzt noch ein zweites Beispiel für die Anwendung des erfindungsgemäßen Verfahrens beschrieben.
- Dieses Beispiel bezieht sich speziell auf eine mögliche Ausführungsform des erfindungsgemäßen Verfahrens, das darauf gerichtet ist, die Bildung von Seitenwandoxid in einer Graben-Struktur zu ermöglichen.
- Zu diesem Zweck wird ein Halbleitersubstrat 1 wie bei den vorausgehenden Ausführungsbeispielen vorgesehen, das mit einer Schicht 2 aus thermischem Oxid bedeckt ist, die wiederum von einer ersten Schicht 3 aus Nitrid bedeckt ist.
- Das Halbleitermaterial wird mit einer tiefen Aussparung 13 oder einer sogenannten Grabenvertiefung (Fig. 9) ausgebildet, so daß eine Aufnahme 15 gebildet ist, in der das sogenannte Seitenwandoxid aufgenommen wird.
- Ein erster selektiver Naßätzschritt unter Verwendung von verdünnter Fluorwasserstoffsäure führt dazu, daß sich nur das thermische Oxid 2 in seitlicher Richtung der Vertiefung 13 eingräbt, wie dies in Fig. 10 gezeigt ist.
- Der Ätzvorgang ist nur in den von dem Nitrid 3 nicht geschützten, unbedeckten Bereich wirksam und bildet einander gegenüberliegend angeordnete Vertiefungen 6 und 8 an den Seiten der Vertiefung 13. Die Eingrabtiefe ist dabei von der Dauer des zur Anwendung kommenden Ätzvorgangs abhängig.
- Der nächste Schritt in dem Verfahren besteht in der Aufbringung einer zweiten Schicht 5 aus Siliziumnitrid. Diese zweite Schicht aus Nitrid ist in ihrer Dicke etwas größer als die Hälfte der Dicke der Schicht 2 aus thermischem Oxid.
- Die Nitridschicht 5 wird isotrop über die Seitenwände der Vertiefung 13 aufgebracht und dringt auch in die Vertiefungen 6 und 8 ein und verschließt diese.
- Ähnlich wie bei den vorausgehenden Ausführungsbeispielen ermöglicht ein anschließender Ätzschritt ein Entfernen der Nitridschicht 5 mit Ausnahme aus den Vertiefungen 6 und 8, die durch Rückstände 9 und 10 verschlossen bleiben. An diesem Zeitpunkt erfolgt das Aufwachsen des Seitenwandoxids 14 auf den Innenwänden der Aufnahme 15.
- Aus dem in Fig. 13 gezeigten Beispiel ist zu erkennen, daß das aus dem erfindungsgemäßen Verfahren resultierende Profil des Seitenwandoxids keinen "Vogelschnabel" zeigt.
- Es versteht sich, daß die Halbleiterstruktur durch die Hinzufügung von aktiven Bereichen innerhalb des von dem Seitenwandoxid begrenzten Bereichs vervollständigt werden kann.
- Die Hauptvorteile, die sich durch das Verfahren der vorliegenden Erfindung ergeben, beinhalten die Möglichkeit, das Integrationsausmaß von elektronischen Halbleitervorrichtungen zu steigern.
Claims (2)
1. Verfahren zum Eliminieren des "Vogelschnabels" bei
der Bildung von vertieften Oxidbereichen durch
selektive Oxidation in einem Halbleiterkörper, der ein
Halbleitersubstrat (1) aufweist, das von einer
Oxidschicht (2) und einer auf der Oxidschicht (2)
ausgebildeten ersten Nitridschicht (3) bedeckt ist,
wobei das Verfahren folgende Schritte aufweist:
- Öffnen einer Vertiefung (11) oder einer Graben-
Vertiefung (13) durch die Nitridschicht (3) und
die Oxidschicht (2) hindurch mittels eines
ersten Ätzschrittes zum Bilden einer vertieften
Aufnahme oder eines Grabens (12, 13) in dem
Halbleitersubstrat (1) zum Aufwachsen eines
Isolierbereichs (4), der Feldoxid beinhaltet, in
der Aufnahme oder zum Aufwachsen eines
Seitenwandoxidbereichs (14) in dem Graben (15),
- selektives Naßätzen der Oxidschicht (2) zum
Entfernen derselben um die Seiten der Aufnahme
(12) oder des Grabens (13) zwischen dem Substrat
(1) und der ersten Nitridschicht (3), um dadurch
periphere Vertiefungen (6, 8) oder
Hinterschneidungen zwischen dem Substrat (1) und der
ersten Nitridschicht (3) zu bilden;
- Aufbringen einer zweiten Nitridschicht (5), die
sich in das Innere der Aufnahme (12) oder des
Grabens (13) hineinerstreckt und die
Hinterschneidungen (6, 8) mit Nitrid verschließt,
wobei die Dicke der zweiten Nitridschicht (5)
geringfügig größer ist als die Hälfte der Dicke
der Oxidschicht (2); und
- anschließendes Ätzen der zweiten Nitridschicht
(5) zum Entfernen derselben mit Ausnahme der
Hinterschneidungen (6, 8), die durch
Nitridbereiche (9, 10) verschlossen bleiben; und
- Aufwachsen von Oxid in der Aufnahme (12) oder
dem Graben (13) zur Bildung des Isolierbereichs
(4), der eine Feldoxidkontaktierung beinhaltet,
oder von jeweiligen Seitenwandoxidbereichen (14)
in Anlage an den Nitridbereichen (9, 10), die
die Vertiefungen (6, 8) verschließen.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß der anschließende Ätzschritt unter Verwendung
von Orthophosphorsäure durchgeführt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP92830514A EP0589124B1 (de) | 1992-09-23 | 1992-09-23 | Verfahren zum Verhindern des "Bird's beak" während der selektiven Oxidation von elektronischen Halbleiteranordnungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69228117D1 DE69228117D1 (de) | 1999-02-18 |
DE69228117T2 true DE69228117T2 (de) | 1999-05-20 |
Family
ID=8212179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69228117T Expired - Fee Related DE69228117T2 (de) | 1992-09-23 | 1992-09-23 | Verfahren zum Verhindern des "Bird's beak" während der selektiven Oxidation von elektronischen Halbleiteranordnungen |
Country Status (4)
Country | Link |
---|---|
US (1) | US5504034A (de) |
EP (1) | EP0589124B1 (de) |
JP (1) | JPH06295954A (de) |
DE (1) | DE69228117T2 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897202A (ja) * | 1994-09-22 | 1996-04-12 | Fujitsu Ltd | 半導体装置の製造方法 |
US5455194A (en) * | 1995-03-06 | 1995-10-03 | Motorola Inc. | Encapsulation method for localized oxidation of silicon with trench isolation |
KR0179807B1 (ko) * | 1995-12-30 | 1999-03-20 | 문정환 | 반도체 기억소자 제조방법 |
US5891788A (en) * | 1996-11-14 | 1999-04-06 | Micron Technology, Inc. | Locus isolation technique using high pressure oxidation (hipox) and protective spacers |
TW388100B (en) * | 1997-02-18 | 2000-04-21 | Hitachi Ulsi Eng Corp | Semiconductor deivce and process for producing the same |
US6399462B1 (en) * | 1997-06-30 | 2002-06-04 | Cypress Semiconductor Corporation | Method and structure for isolating integrated circuit components and/or semiconductor active devices |
KR100247939B1 (ko) * | 1997-09-08 | 2000-03-15 | 윤종용 | 화학기상증착에 의한 제2 패드산화막을 이용한 반도체장치의 소자분리방법 |
TW415018B (en) * | 1997-10-18 | 2000-12-11 | United Microelectronics Corp | Manufacture of LOCOS |
JP3955404B2 (ja) * | 1998-12-28 | 2007-08-08 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
JP3751469B2 (ja) * | 1999-04-26 | 2006-03-01 | 沖電気工業株式会社 | Soi構造の半導体装置の製造方法 |
US20070224838A1 (en) * | 2006-03-27 | 2007-09-27 | Honeywell International Inc. | Method of straining a silicon island for mobility improvement |
CN101359615B (zh) * | 2007-07-30 | 2010-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件隔离结构及半导体器件的制作方法 |
CN112086352B (zh) * | 2020-08-06 | 2024-02-20 | 北京晶亦精微科技股份有限公司 | 一种利用Locos生长氧化隔离层以及制备IGBT芯片的工艺 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0052948A1 (de) * | 1980-11-24 | 1982-06-02 | Motorola, Inc. | Herstellung von Oxid-Isolationen |
US4563227A (en) * | 1981-12-08 | 1986-01-07 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing a semiconductor device |
JPS5994844A (ja) * | 1982-11-24 | 1984-05-31 | Nec Corp | 半導体装置の製造方法 |
JPS6021541A (ja) * | 1983-07-15 | 1985-02-02 | Nec Corp | 半導体装置の製造方法 |
JPS61296741A (ja) * | 1985-06-25 | 1986-12-27 | Nec Corp | 半導体装置の製造方法 |
JPH079930B2 (ja) * | 1985-07-10 | 1995-02-01 | 松下電子工業株式会社 | 半導体装置の製造方法 |
JPS62133732A (ja) * | 1985-12-06 | 1987-06-16 | Nec Corp | 半導体装置の製造方法 |
NL8601415A (nl) * | 1986-06-02 | 1988-01-04 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
EP0518418A1 (de) * | 1991-06-10 | 1992-12-16 | Koninklijke Philips Electronics N.V. | Verfahren zum Herstellen einer Halbleiteranordnung, wobei in einer Oberfläche eines Siliziumkörpers durch Oxidation Feldoxidgebiete gebildet werden |
-
1992
- 1992-09-23 EP EP92830514A patent/EP0589124B1/de not_active Expired - Lifetime
- 1992-09-23 DE DE69228117T patent/DE69228117T2/de not_active Expired - Fee Related
-
1993
- 1993-09-20 US US08/124,695 patent/US5504034A/en not_active Expired - Lifetime
- 1993-09-21 JP JP5234836A patent/JPH06295954A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0589124B1 (de) | 1999-01-07 |
JPH06295954A (ja) | 1994-10-21 |
US5504034A (en) | 1996-04-02 |
EP0589124A1 (de) | 1994-03-30 |
DE69228117D1 (de) | 1999-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4109184C2 (de) | Verfahren zum Bilden einer Feldoxidschicht eines Halbleiterbauteils | |
DE3751920T2 (de) | Isolationsverfahren für integrierte Schaltungen | |
DE69132676T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Graben für die Isolationkomponenten | |
DE69510866T2 (de) | Lokaloxidierung von Silizium mit Isolierungsverfahren durch maskierte Seitenflächen | |
DE3850843T2 (de) | Verfahren zur Herstellung von epitaxial abgelagertem fehlerfreien Silizium. | |
DE4212503C2 (de) | Verfahren zur Herstellung eines Feldisolatorbereichs in einer Halbleitervorrichtung | |
DE69516769T2 (de) | Planarisierter isolationsgraben und feldoxid-isolationsstruktur | |
DE3485880T2 (de) | Verfahren zur herstellung von halbleiteranordnungen. | |
DE69031849T2 (de) | Verfahren zum Ebnen von Topologien für integrierte Schaltungen | |
DE69623679T2 (de) | Verfahren zur Herstellung einer Grabenstruktur für die Isolation in einer integrierten Schaltung | |
DE69231655T2 (de) | Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat | |
DE69228117T2 (de) | Verfahren zum Verhindern des "Bird's beak" während der selektiven Oxidation von elektronischen Halbleiteranordnungen | |
DE69132359T2 (de) | Methode zur Herstellung eines Feldoxyds für Halbleiter | |
DE3334624C2 (de) | ||
DE69634675T2 (de) | Verfahren zur Isolierung einer Halbleiteranordnung | |
DE4235534A1 (de) | Verfahren zum isolieren von fets | |
DE69528099T2 (de) | Isolationsverfahren für aktive Zonen eines Halbleitersubstrates mit untiefen planarisierten Graben | |
DE2615754C2 (de) | ||
DE19836164A1 (de) | Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen | |
DE4118593A1 (de) | Verfahren zur herstellung integrierter halbleitervorrichtungen aus silizium und anderen stoffen | |
DE19824207A1 (de) | Halbleitersubstrat und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
DE60034265T2 (de) | Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren | |
DE69404593T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält | |
DE19719272A1 (de) | Verfahren zum Bilden von Feldisolationsregionen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |