DE69218742T2

DE69218742T2 - Umschaltung eines digitalen Videosignals mit Umsetzung der Datenrate

Info

Publication number: DE69218742T2
Application number: DE69218742T
Authority: DE
Inventors: Norio Ebihara; Masakatsu Kaburagi
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-10-18
Filing date: 1992-10-15
Publication date: 1997-07-10
Anticipated expiration: 2012-10-16
Also published as: US5341178A; EP0549108B1; JP3104085B2; EP0549108A1; DE69218742D1; JPH05110988A

Description

Als Systeme zur Digitalisierung und Aufzeichnung von Videosignalen sind allgemein ein digitaler Videobandrecorder eines sogenannten D1-Formates (D1VTR) und ein digitaler Videobandrecorder eines D2-Formates (D2VTR) bekannt.
Bei dem D1VTR wird eine Aufzeichnung und/oder Wiedergabe mit Luminanzdaten Y mit 10 Bit pro Abtastung, die bei der Abtastung von Luminanzsignalen Y mit einer Abtastfrequenz von 13,5 MHz erhalten werden, und mit ersten und zweiten Chrominanzdaten C&sub1;, C&sub2; mit 10 Bit pro Abtastung durchgeführt, die durch die Abtastung von Farbdifferenzsignalen R-Y und B-Y jeweils mit einer Abtastfrequenz von 6,75 MHz als Videodaten erhalten werden.
Bei dem obigen D1VTR werden die Luminanzdaten Y mit der Bitrate von 13,5 MHz / 10 Bits und die Chrominanzdaten C&sub1;, C&sub2; mit der Bitrate von jeweils 6,75 MHz / 10 Bits, d.h. als Komponentendaten, mit einer seriellen Schnittstelle mit 270 MB/s seriell übertragen.
Bei dem D2VTR werden Videodaten als die Komposit-Daten mit 10 Bit pro Abtastung aufgezeichnet und/oder wiedergegeben, die durch Abtastung von zusammengesetzten Videosignalen mit einer Abtastfrequenz von 14,3 MHz erhalten werden.
Der D2VTR überträgt die zusammengesetzten Daten mit der Bitrate von 14,3 MHz / 10 Bits mittels einer seriellen Schnittstelle als serielle Daten mit 143 MB/s.
Der D1VTR und D2VTR, die eine hohe Bildqualität gewährleisten können, werden hauptsächlich bei Rundfünkstationen verwendet.
Um die Wünsche der Verwender in Richtung AV in den letzten Jahren zu erfüllen, schreitet die Entwicklung für einen Breitbildschirm-Videorecorder (Breitbildschirm- VTR) voran, bei dem bei der Aufzeichnung und/oder Wiedergabe nur das Seitenverhältnis des NTSC-Systems, das das in Japan verwendete Standardsystem ist, von 4:3 zu 16:9, wie beispielsweise bei dem EDTV2 (hochauflösendes Fernsehen 2) verändert wird.
Bei dem Breitbildschirm-VTR wird die Aufzeichnung und/oder Wiedergabe mit Luminanzdaten von 10 Bit pro Abtastung, die durch die Abtastung von Luminanzsignalen Y mit einer Abtastfrequenz von 18 MHz erhalten wurden, und mit ersten und zweiten Chrominanzdaten C&sub1;, C&sub2; mit 10 Bit pro Abtastung durchgeführt, die durch die Abtastung von Farbdifferenzsignalen R-Y und B-Y jeweils mit einer Abtastfrequenz von 9 MHz als Videodaten erhalten wurden.
Bei dem Breitbildschirm-VTR werden die Luminanzdaten mit der Bitrate von 18 MHz/ 10 Bits und die Chrominanzdaten C&sub1;, C&sub2; mit der Bitrate von jeweils 9 MHz / 10 Bits, d.h. die Komponentendaten, mittels einer seriellen Schnittstelle als serielle Daten mit 360 MB/s übertragen.
Wie aus dem obigen ersichtlich sind Aufzeichnungs-/Wiedergabevorrichtungen mit verschiedenen Bitraten in Verwendung. Es ist vorauszusehen, daß in der Zukunft Aufzeichnungs-/Wiedergabevorrichtungen mit Bitraten entwickelt werden können, die sich von denen der obigen Aufzeichnungs-/Wiedergabevorrichtungen unterscheiden.
Sollte eine Aufzeichnungs-/Wiedergabevorrichtung mit unterschiedlichen Bitraten in der Zukunft verwendet werden, kann der Wunsch bestehen, Videodaten zwischen den Aufzeichnungs-/Wiedergabevorrichtungen mit unterschiedlichen Bitraten auszutauschen, beispielsweise wenn Videodaten, die durch einen D1VTR wiedergegeben werden, auf einem D2VTR aufgezeichnet werden sollen. In solch einem Fall kann die Bitrate durch einen Raten-Umsetzer zur Umsetzung der Videodaten mit 270 MB/s in Videodaten mit 143 MB/s oder einer Maskierschaltung zur Umsetzung von Videodaten von 360 MB/s in Videodaten mit 143 MB/s geändert werden. Wünschenswerterweise werden diese Raten- Umsetzeinrichtungen zusammen verwendet, um den Austausch von Videodaten zwischen Aufzeichnungs-/Wiedergabevorrichtungen mit verschiedenen Bitraten zu ermöglichen.
Angesichts des oben genannten Standes der Technik ist es Aufgabe der vorliegenden Erfindung, ein Aussendesystem für eine Aufzeichnungs-/Wiedergabevorrichtung zu schaffen, wodurch Videodaten zwischen Aufzeichnungs-/Wiedergabevorrichtungen mit unterschiedlichen Bitraten ausgetauscht werden können.
Die WO-A-91-03909 offenbart einen Schalter zur wahlweisen Verbindung von Eingabe- und Ausgabe-Videovorrichtungen, wobei der Schalter einen Umsetzer zum bidirektionalen Umsetzen von Videosignalen aufweist, die durch die Vorrichtungen verarbeitet werden.
Diese Erfindung schafft einen Schalter zur Verbindung mehrerer Eingabe- und Ausgabevorrichtungen für Videosignale mit unterschiedlichen Videosignal-Bitraten, die durch die Eingabe- und Ausgabevorrichtungen verarbeitet werden, wobei der Schalter aufweist:
mehrere bidirektionale Umsetzeinrichtungen zum Umsetzen der Videosignale, die durch die Eingabe- und Ausgabevorrichtungen für Videosignale verarbeitet werden; und eine Umschalteinrichtung zum Auswählen derjenigen Eingabe- und Ausgabevorrichtung für Videosignale aus den Eingabe- und Ausgabevorrichtungen für Videosignale, die Videosignale ausgibt, sowie derjenigen Eingabe- und Ausgabevorrichtung für Videosignale, die die Videosignale aufnimmt, wobei die Umschalteinrichtung aus den Umsetzeinrichtungen weiterhin diejenigen Umsetzeinrichtungen auswählt, die den ausgewählten Vorrichtungen zugeordnet sind und die ausgewählten Umsetzeinrichtungen und die ausgewählten Vorrichtungen miteinander verbindet.
Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist ein Übertragungssystem für eine Aufzeichnungs-/Wiedergabevorrichtung mit mehreren Aufzeichnungs-/Wiedergabevorrichtungen, die Signale mit unterschiedlichen Bitraten verarbeiten, mehreren Bitraten-Umsetzeinrichtungen zur reziproken Änderung von Bitraten von Signalen, die durch die Aufzeichnungs-/Wiedergabevorrichtungen verarbeitet werden, und einer Eingabe/Ausgabe-Umschalteinrichtung zur Wahl von denjenigen Vorrichtungen vorgesehen, die ein Signal ausgeben und das Signal aufnehmen, und zur Wahl und Verbindung dieser Bitraten-Umsetzeinrichtungen, die den gewählten Vorrichtungen zugeordnet sind.
Bei dem obigen Übertragungssystem für Aufzeichnungs-/Wiedergabevorrichtungen wie oben definiert wählt die Eingabe/Ausgabe-Umschalteinrichtung diejenigen Aufzeichnungs-/Wiedergabevorrichtungen, die ein Signal ausgeben und das Signal aufnehmen, während sie diese Bitraten-Umsetzeinrichtungen wählt und miteinander verbindet, die den gewählten Vorrichtungen zugeordnet sind.
Die Erfindung wird nun anhand eines Ausführungsbeispieles bezugnehmend auf die begleitenden Zeichnungen erläutert, in denen gleiche Bauteile mit den gleichen Bezugszeichen versehen sind. Es zeigen:
Fig. 1 ein Blockschaltbild einer Anordnung eines Aussendesystems für eine erfindungsgemäße Aufzeichnungs-/Wiedergabevorrichtung;
Fig. 2 ein Blockschaltbild einer Anordnung einer Bitraten-Umsetzeinrichtung des Aussendesystems von Fig. 1;
Fig. 3 Schaltungen der Bitraten-Umsetzeinrichtungen, die für die Bitratenumsetzung in dem in Fig. 1 gezeigten System verwendet werden;
Fig. 4 ein Blockschaltbild, das eine DEC und RC zeigt, die in der Bitraten- Umsetzeinrichtung vorgesehen sind;
Fig. 5 ein Blockschaltbild, das eine MSK und eine ADD zeigt, die in der Bitraten- Umsetzeinrichtung vorgesehen ist;
Fig. 6 ein Blockschaltbild, das eine BEP zeigt, die in der Bitraten-Umsetzeinrichtung vorgesehen ist;
Fig. 7 ein Blockschaltbild, das eine RC und eine ENC zeigt, die in der Bitraten- Umsetzeinrichtung vorgesehen sind; und
Fig. 8 ein Blockschaltbild einer BRD, die in der Bitraten-Umsetzeinrichtung vorgesehen ist.
Bezugnehmend auf die Zeichnungen werden bevorzugte Ausführungsbeispiele eines erfindungsgemäßen Aussendesystems für Aufzeichnungs-/Wiedergabevorrichtungen im Detail erläutert.
Das erfindungsgemäße Aussendesystem für Aufzeichnungs-/Wiedergabevorrichtungen ist wie beispielsweise in Fig. 1 gezeigt aufgebaut.
Das in Fig. 1 gezeigte Aussendesystem für Aufzeichnungs-/Wiedergabevorrichtungen weist als mehrere Aufzeichnungs-/Wiedergabevorrichtungen mit verschiedenen Bitraten für Videodaten eine erste Aufzeichnungs-/Wiedergabeeinheit 1 mit mehreren Aufzeichnungs-/Wiedergabevorrichtungen (VTRs) auf, die Videodaten mit einer Bitrate von 270 MB/s verarbeiten, eine zweite Aufzeichnungs-/Wiedergabeeinheit 2 mit mehreren Aufzeichnungs-/Wiedergabevorrichtungen (VTRs), die Videodaten einer Bitrate von 143 MB/s verarbeiten, sowie eine dritte Aufzeichnungsdwiedergabeeinheit 3 mit mehreren Aufzeichnungs-/Wiedergabevorrichtungen (VTRs), die Videodaten mit einer Bitrate von 360 MB/s verarbeiten.
Die ersten bis dritten Aufzeichnungs-/Wiedergabevorrichtungen 1 bis 3 sind miteinander durch einen Pfadschalter 4 verbunden, der durch einen Schalter gebildet wird, der als Eingabe/Ausgabe-Schalteinrichtung betrieben wird. Eine Bitraten-Umsetzeinrichtung (Konverter) 5, die aus mehreren Bitraten-Umsetzeinrichtungen besteht, ist mit dem Pfadschalter 4 verbunden.
Der Bitraten-Konverter 5 weist als die oben genannte Bitraten-Umsetzeinrichtung eine erste Bitraten-Umsetzschaltung 10 zur Umsetzung der Videodaten mit einer Bitrate von 143 MB/s in Videodaten mit der Bitrate von 270 MB/s und zur Umsetzung der Videodaten mit einer Bitrate von 270 MB/s in Videodaten mit der Bitrate von 143 MB/s, eine zweite Bitraten-Umsetzschaltung 11 zur Umsetzung der Videodaten mit einer Bitrate von 143 MB/s in Videodaten mit der Bitrate von 360 MB/s und zur Umsetzung der Videodaten mit einer Bitrate von 360 MB/s in Videodaten mit der Bitrate von 143 MB/s, sowie eine dritte Bitraten-Umsetzschaltung 12 zur Umsetzung der Videodaten mit einer Bitrate von 270 MB/s in Videodaten mit der Bitrate von 360 MB/s und zur Umsetzung der Videodaten mit einer Bitrate von 360 MB/s in Videodaten mit der Bitrate von 270 MB/s auf.
Der Bitraten-Konverter 5, der im folgenden genauer erläutert werden wird, führt die oben genannte Bitraten-Umsetzung durch Verwendung der besten von mehreren Schaltungen aus, die aus einem Decoder (DEC) zur Umsetzung von zusammengesetzten Daten in Komponentendaten, einem Codierer (ENC) zur Umsetzung der Komponentendaten in zusammengesetzte Daten, einer Bitverringerungsschaltung (BRD) zur Verringerung der Bitzahl von Videodaten, einer Addierschaltung (ADD) zum Ausgleich eines Mangels an Videodaten auf einem Bildschirm, wie beispielsweise einem dunklen Bildschirmbereich, einem Ratenkonverter (RC) zur Umsetzung der Bitrate der Videodaten, einem Bitexpander (BEP) zur Erhöhung der Bitzahl der Videodaten sowie einer Maskierschaltung (MSK) zur Maskierung von überschüssigen Videodaten auf dem Bildschirm bestehen.
Die erste Aufzeichnungs-/Wiedergabeeinheit 1, die die Videodaten mit der Bitrate von 270 MB/s verarbeitet, weist einen D1-Videorecorder (D1VTR) zur Aufzeichnung/Wiedergabe von Videosignalen als Komponentendaten und einen VTR zur Aufzeichnung/Wiedergabe von Videosignalen für einen Breitbildschirm mit einem Seitenverhältnis von 16:9 als Komponentendaten auf.
Die zweite Aufzeichnungs-/Wiedergabeeinheit 2, die die Videodaten mit der Bitrate von 270 MB/s verarbeitet, weist einen D2-Videorecorder (D2VTR) zur Aufzeichnung/Wiedergabe von Videosignalen mit Kompositdaten, einen VTR zur Aufzeichnung/Wiedergabe von Videosignalen mit Komponentendaten und einen weiteren VTR zur Aufzeichnung/Wiedergabe von Videosignalen für den oben genannten Breitbildschirm mit Komponentendaten auf.
Die dritte Aufzeichnungs-/Wiedergabeeinheit 3, die Videodaten mit der Bitrate von 360 MB/s verarbeitet, weist einen Breitbildschirm-VTR zur Aufzeichnung/Wiedergabe von Videosignalen für den oben genannten Breitbildschirm durch Komponentendaten auf.
Der Betrieb des oben genannten Aussendesystems für die Aufzeichnungs- /Wiedergabevorrichtungen gemäß dem vorliegenden Ausführungsbeispiel wird im folgenden bezugnehmend auf Fig. 3 erläutert, in der die Schaltungen des Bitraten- Konverters 5, die für die Bitraten-Umsetzung verwendet werden, schematisch dargestellt sind.
Der Vorgang, wie Wiedergabedaten von dem D2VTR, der in der zweiten Aufzeichnungs- /Wiedergabeeinheit 2 vorgesehen ist, zu dem D1VTR gegeben werden, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 vorgesehen ist, wird nun erläutert.
Der D2VTR verarbeitet Kompositdaten mit der Bitrate von 143 MB/s, während der D1VTR Komponentendaten mit der Bitrate von 270 MB/s verarbeitet. Daher werden die Kompositdaten mit 143 MB/s, die mittels einer seriellen Schnittstelle von dem D2VTR ausgegeben werden, durch den Pfadschalter 4 bereitgestellt.
Der Pfadschalter 4 gibt Kompositdaten mit 143 MB/s von dem D2VTR zu der ersten Bitraten-Umsetzschaltung 10 in dem Bitraten-Konverter 5.
Die erste Bitraten-Umsetzschaltung 10 setzt die Kompositdaten mit 143 MB/s in Komponentendaten mit 270 MB/s unter Verwendung der DEC und RC um, wie in Fig. 3a gezeigt ist.
Das heißt, die erste Bitraten-Umsetzschaltung 10 gibt die Kompositdaten mit 143 MB/s zu einem S/P-Umsetzer 21 mittels eines Eingangs 20 in Fig. 4.
Der S/P-Umsetzer 21 setzt die Kompositdaten mit 143 MB/s, die als serielle Daten zugeführt werden, in parallele Daten mit 14,3 MHz / 10 Bits um, um die parallelen Daten zu einem Y(Luminanzdaten)/C(Chrominanzdaten)-Separator (Trennelement) 22 zu geben.
Der Y/C-Separator 22 trennt die Kompositdaten mit 14,3 MHz / 10 Bits von der S/P- Umsetzung in Luminanzdaten Y und erste und zweite Chrominanzdaten CI und CQ auf, um die getrennten Daten zu der DEC 23 zu geben.
Die DEC 23 setzt die Luminanzdaten Y und die ersten und zweiten Chrominanzdaten CI, CQ, die von den Kompositdaten abgetrennt wurden, in Komponentendaten, nämlich Luminanzdaten Y und erste und zweite Chrominanzdaten C&sub1;, C&sub2; um, um die Luminanzdaten Y zu einer RC-Schaltung 24a für Luminanzdaten Y in der RC 24 zu übertragen sowie die ersten und zweiten Chrominanzdaten C&sub1; und C&sub2; zu der RC- Schaltung 24b für C&sub1; und der RC-Schaltung 24c für C&sub2; zu übertragen.
Die RC 24a für Y verarbeitet die Luminanzdaten mit 14,3 MHz / 10 Bits durch eine Abtastraten-Umsetzung zur Erzeugung von Luminanzdaten Y mit der Bitrate von 13,5 MHz / 10 Bits.
Die RC 24b für C&sub1; und RC 24c für C&sub2; verarbeitet die ersten und zweiten Chrominanzdaten mit 14,3 MHz / 10 Bits durch Abtastraten-Umsetzung zur Erzeugung von ersten und zweiten Chrominanzdaten C&sub1; und C&sub2;, die jeweils die Bitrate von 6,75 MHz / 10 Bits aufweisen.
Die Luminanzdaten Y mit 13,5 MHz / 10 Bits und die ersten und zweiten Chrominanzdaten C&sub1;, C&sub2;, die jeweils die Bitrate von 6,75 MHz / 10 Bits aufweisen, werden zu dem ENC 25 gegeben.
Der ENC 25 ordnet die Luminanzdaten Y und die Chrominanzdaten C&sub1;, C&sub2; in Zeitfolge- Paralleldaten zur Bildung von Komponentendaten mit 27 MHz / 10 Bits um.
Diese Paralleldaten werden zu einem Parallel-Seriell(P/S)-Konverter 26 gegeben.
Der P/S-Umsetzer 26 setzt die oben genannten Komponentendaten, d.h. die Paralleldaten mit 27 MHz / 10 Bits, in serielle Daten mit 270 MB/s um, um die erzeugten seriellen Daten an einem Ausgang 27 auszugeben.
In dieser Weise setzt der erste Bitraten-Konverter 10 die Kompositdaten mit 143 MB/s in Komponentendaten von 270 MB/s um.
Die seriellen Daten mit 270 MB/s werden zu dem Pfadschalter 4 übertragen.
Der Pfadschalter 4 überträgt die Kompositdaten mit der Bitrate von 270 MB/s von dem ersten Bitraten-Konverter 10 zu dem D1VTR.
In dieser Weise können die Kompositdaten von 143 MB/s von dem D2VTR zu dem D1VTR gegeben werden, der Komponentendaten mit 270 MB/s zur Aufzeichnung/Wiedergabe verarbeitet.
Die Art, wie Wiedergabedaten von dem D2VTR, der in der zweiten Aufzeichnungs- /Wiedergabeeinheit 2 vorgesehen ist, zu dem VTR gegeben werden, der Komponentendaten für einen Breitbildschirm mit der Bitrate von 270 MB/s verarbeitet, wird nun erläutert.
Die Wiedergabedaten von dem D2VTR (Kompositdaten) werden als serielle Daten von 143 MB/s mittels einer nicht gezeigten seriellen Schnittstelle ausgegeben. Diese seriellen Daten werden zu dem Pfadschalter 4 gegeben. Der Pfadschalter 4 überträgt die seriellen Daten von 143 MB/s von dem D2VTR zu dem ersten Bitraten-Konverter 10 innerhalb des Bitraten-Konverters 5.
Unter Verwendung von DEC, RC und ADD setzt der erste Bitraten-Konverter 10 die Kompositdaten mit 143 MB/s in Komponentendaten für einen Breitbildschirm mit der Bitrate von 270 MB/s um.
Das heißt, der erste Bitraten-Konverter 10 setzt die Kompositdaten mit 143 MB/s in Komponentendaten mit 270 MB/s unter Verwendung des DEC 23 und RC 24 um, wie in Verbindung mit Fig. 4 erläutert wurde.
Der erste Bitraten-Konverter 10 überträgt die 270 MB/s-Komponentendaten zu dem Addierer ADD.
Bezugnehmend auf Fig. 5 besteht der Addierer ADD 5 aus einem Zeilenspeicher 42 mit einem Datenschreibbereich für Breitbildschirm-Daten mit einem Seitenverhältnis von 16:9, einer Positions-Einstellschaltung 46 zur Entscheidung hinsichtlich der Schreib- oder Leseposition für Daten, die zu dem Zeilenspeicher 42 gegeben werden, und einem Zähler 45.
Die Komponentendaten mit 270 MB/s werden zuerst mittels eines Eingangs 40 zu einem S/P-Umsetzer 41 gegeben. Der S/P-Umsetzer 41 setzt die Komponentendaten mit 270 MB/s in parallele Daten mit der Bitrate von 27 MHz / 10 Bits um, die zu einem Zeilenspeicher 42 und dem Zähler 45 gegeben werden.
Die Komponentendaten mit 27 MHz / 10 Bits sind Daten entsprechend dem Seitenverhältnis von 4:3 des NTSC-Systems, das das in Japan verwendete Standardsystem ist. Zur Anzeige der Daten mit dem Seitenverhältnis von 4:3 auf einem Breitbildschirm mit einem Seitenverhältnis von 16:9, fehlen Daten mit dem Seitenverhältnis von 4:3 um einen Betrag, um den der Breitbildschirm in der Querrichtung länger ist als der Bildschirm mit dem Seitenverhältnis von 4:3. Daher wird ein Bild entsprechend den Daten mit dem Seitenverhältnis von 4:3 in einem Mittenbereich des Breitbildschirms angezeigt und ein dunkler Bildbereich schließt sich entsprechend dem Fehlen an beiden Enden des Anzeigebildschirmes an, um den Datenmangel auszugleichen, der sich aus der Anzeige der Daten mit dem Seitenverhältnis von 4:3 auf dem Breitbildschirm ergibt.
Das heißt, die Positions-Einstellschaltung 46 überträgt zu dem Zähler 42 Schreibpositions-Einstelldaten, so daß die Komponentendaten mit der Bitrate von 27 MHz / 10 Bits in einen Mittenbereich des Zeilenspeichers 42 geschrieben werden.
Als Antwort auf die Komponentendaten mit 27 MHz / 10 Bits von dem S/P-Konverter 41 und den Schreibpositions-Einstelldaten steuert der Zähler 42 die Schreibposition der Komponentendaten mit 27 MHz / 10 Bits, die zu dem Zeilenspeicher 42 gegeben werden.
In dieser Weise werden die Komponentendaten mit 27 MHz / 10 Bits mit dem Seitenverhältnis von 4:3 in den Mittenbereich des Zeilenspeichers 42 geschrieben.
Die Positions-Einstellschaltung 46 überträgt dem Zähler 42 Lesepositions-Einstelldaten, so daß die Daten von dem Ende des Zeilenspeichers 42 ausgelesen werden.
Als Antwort auf die Komponentendaten mit 27 MHz / 10 Bits von dem S/P-Konverter 41 und den Lesepositions-Einstelldaten steuert der Zähler 42 die Leseposition des Zeilenspeichers 42.
In dieser Weise werden die Komponentendaten mit 27 MHz / 10 Bits mit dem Seitenverhältnis von 4:3 in den Mittenbereich des Zeilenspeichers 42 geschrieben, der einen Speicherbereich aufweist, in dem die Daten für den Breitbildschirm mit dem Seitenverhältnis von 16:9 geschrieben werden können. Daher können die Komponentendaten mit 27 MHz / 10 Bits für den Breitbildschirm, an den sich der dunkle Bildbereich entsprechend dem oben genannten Datenmangel an beiden Enden des Bildes mit dem Seitenverhältnis von 4:3 anschließt, durch Auslesen von Daten von dem Ende des Zeilenspeichers 42 ausgelesen werden.
Die Komponentendaten mit 27 MHz / 10 Bits für den Breitbildschirm, die von dem Zeilenspeicher 42 ausgelesen werden, werden zu dem P/S-Umsetzer 43 gegeben.
Der P/S-Umsetzer 43 setzt die Komponentendaten mit 27 MHz / 10 Bits, die parallele Daten sind, in serielle Daten mit 270 MB/s um, die mittels eines Ausganges 44 ausgegeben werden.
Die Komponentendaten des Breitbildschirms mit der Bitrate von 270 MB/s, die mittels eines Ausganges 44 ausgegeben werden, werden zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 überträgt die Komponentendaten für den Breitbildschirm mit 270 MB/s, die serielle Daten sind zur Aufzeichnung/Wiedergabe, zu dem VTR, der die Komponentendaten für den Breitbildschirm mit der Bitrate von 270 MB/s verarbeitet.
Die Art und Weise, wie die Wiedergabedaten von dem VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten mit der Bitrate von 143 MB/s vorgesehen ist, zu dem D1VTR gegeben werden, wird nun erläutert.
Die Komponentendaten mit 143 MB/s, die mittels einer nicht gezeigten seriellen Schnittstelle von dem VTR ausgegeben werden, der die Komponentendaten mit der Bitrate von 143 MB/s verarbeitet, werden zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 überträgt die Komponentendaten mit 143 MB/s zu der ersten Bitraten- Umsetzschaltung 10 in dem Bitraten-Konverter 5, wie in Fig. 2 gezeigt ist.
Unter Verwendung der BEP setzt die erste Bitraten-Umsetzschaltung 10 die Komponentendaten mit der Bitrate von 143 MB/s in Komponentendaten mit der Bitrate von 270 MB/s um, wie in Fig. 3C gezeigt ist.
Der BEP besteht aus einer S/P-Umsetzschaltung 51, einem BEP 52 und einer P/S- Umsetzschaltung 53, wie beispielsweise in Fig. 6 gezeigt ist.
Die Komponentendaten mit der Bitrate von 143 MB/s werden zuerst mittels eines Einganges 50 zu der S/P-Umsetzschaltung 51 gegeben. Der S/P-Konverter 51 setzt die Komponentendaten mit 143 MB/s, die als serielle Daten zugeführt werden, in parallele Daten mit 14,3 MHz / 10 Bits um, die zu der BEP 52 gegeben werden.
Die BEP 52 führt einen Biterhöhungsvorgang zur Anordnung der Komponentendaten mit der Bitrate von 14,3 MHz / 10 Bits in Komponentendaten mit der Bitrate von 27 MHz / 10 Bits durch, die zu der P/S-Umsetzschaltung 53 gegeben werden.
Die P/S-Umsetzschaltung 53 setzt die Komponentendaten mit der Bitrate von 27 MHz / 10 Bits in serielle Daten mit einer Bitrate von 270 MB/s, die an einem Ausgang 54 ausgegeben werden. Die Komponentendaten mit 270 MB/s, die an einem Ausgang 54 ausgegeben werden, werden zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 überträgt die Komponentendaten mit 27 MHz / 10 Bits zu dem D1VTR.
In dieser Weise können die Wiedergabedaten von dem VTR, der die Komponentendaten mit 143 MB/s verarbeitet, durch den D1VTR aufgezeichnet und/oder wiedergegeben werden.
Die Art und Weise, wie die Wiedergabedaten von dem VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten mit 143 MB/s vorgesehen ist, zu dem VTR gegeben werden, der in der ersten Aufzeichnungs- /Wiedergabeeinheit 1 zur Verarbeitung der Komponentendaten mit 270 MB/s für einen Breitbildschirm gegeben werden, wird nun erläutert.
Die Komponentendaten mit 143 MB/s, die mittels einer seriellen Schnittstelle von dem VTR ausgegeben werden, der die Komponentendaten mit der Bitrate von 143 MB/s verarbeitet, werden zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 überträgt die Komponentendaten mit der Bitrate von 143 MB/s zu einer ersten Bitraten-Umsetzschaltung 10 in dem Bitraten-Konverter 5, wie in Fig. 2 gezeigt ist.
Unter Verwendung der BEP und ADD setzt die erste Bitraten-Umsetzschaltung 10 die Komponentendaten mit der Bitrate von 143 MB/s in Komponentendaten für einen Breitbildschirm mit der Bitrate von 270 MB/s um, wie in Fig. 3d gezeigt ist.
Die ADD und BEP sind in der gleichen Weise wie in Fig. 5 und 6 gezeigt angeordnet, so daß die Komponentendaten mit der Bitrate von 143 MB/s, die zu der ersten Bitraten- Umsetzschaltung 10 gegeben werden, durch die in Fig. 6 gezeigte BEP durch den oben beschriebenen Bitzahl-Erhöhungsvorgang in Komponentendaten mit 270 MB/s umgesetzt werden, die zu dem ADD gegeben werden.
Der ADD schreibt die Komponentendaten mit 270 MB/s in den Mittenbereich des Zeilenspeichers 42, um die Daten von dem Ende zur Umsetzung der Komponentendaten mit 270 MB/s in Breitbildschirm-Komponentendaten mit 270 MB/s umzusetzen.
In dieser Weise setzt die erste Bitraten-Umsetzschaltung 10 die Komponentendaten mit 143 MB/s in Komponentendaten für einen Breitbildschirm mit 270 MB/s um, wobei die Komponentendaten mit 270 MB/s zu dem Pfadschalter 4 gegeben werden.
Der Pfadschalter 4 überträgt die Komponentendaten mit 270 MB/s für einen Breitbildschirm zu dem VTR, der die Breitbildschirm-Komponentendaten mit 270 MB/s verarbeitet.
In dieser Weise können die Wiedergabedaten von dem VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten mit 143 MB/s vorgesehen ist, durch den VTR aufgezeichnet und/oder wiedergegeben werden, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 270 MB/s vorgesehen ist.
Die Art und Weise, in der Wiedergabedaten von dem VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten für einen Breitbildschirm mit 143 MB/s zu dem D1VTR gegeben werden, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 vorgesehen ist, wird erläutert.
Die Komponentendaten für einen Breitbildschirm mit 143 MB/s, die mittels einer seriellen Schnittstelle von dem VTR ausgegeben werden, der die Komponentendaten für einen Breitbildschirm mit der Bitrate von 143 MB/s verarbeitet, werden zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 überträgt die Komponentendaten für einen Breitbildschirm mit 143 MB/s zu einer ersten Bitraten-Umsetzschaltung 10 in dem Bitraten-Konverter 5, der in Fig. 2 gezeigt ist.
Unter Verwendung von BEP und MSK setzt die erste Bitraten-Umsetzschaltung 10 die Komponentendaten für einen Breitbildschirm mit 143 MB/s in Komponentendaten mit einer Bitrate von 270 MB/s um, wie in Fig. 3e gezeigt ist.
Der Bitexpander BEP weist eine Schaltungsanordnung ähnlich zu der in Fig. 6 gezeigten auf, während die Maskierschaltung (MSK) eine Schaltungsanordnung ähnlich zu der aufweist, die als ADD in Fig. 5 gezeigt und beschrieben ist.
Wenn die in Fig. 5 gezeigte Schaltung als ADD verwendet wird, werden die Komponentendaten mit 270 MB/s in Komponentendaten für einen Breitbildschirm mit 270 MB/s umgesetzt, indem die Komponentendaten der Bitrate von 270 MHz / 10 Bits in den Mittenbereich des Zeilenspeichers 42 geschrieben werden und die Daten von dem Ende des Zeilenspeichers 42 während dem Auslesen ausgelesen werden. Wenn die in Fig. 5 gezeigte Schaltung als MSK verwendet wird, werden die Komponentendaten mit 27 MHz / 10 Bits für einen Breitbildschirm in den Zeilenspeicher bis zu seiner vollen Kapazität geschrieben und die Daten des Datenbereiches mit dem Seitenverhältnis von 4:3, der der oben genannte Mittenbereich ist, werden während des Auslesens ausgelesen.
Das heißt, die Komponentendaten für einen Breitbildschirm mit 143 MB/s, die zu der ersten Bitraten-Umsetzschaltung 10 gegeben werden, werden durch die in Fig. 6 gezeigte BEP durch den oben genannten Bitzahl-Erhöhungsvorgang verarbeitet, um in Komponentendaten für einen Breitbildschirm mit 270 MB/s umgesetzt zu werden, wobei die Komponentendaten für den Breitbildschirm mit 270 MB/s zu der in Fig. 6 gezeigten MSK gegeben werden.
Die Komponentendaten für einen Breitbildschirm mit 270 MB/s, die zu der in Fig. 5 gezeigten MSK gegeben werden, werden durch die S/P-Umsetzschaltung 41 in parallele Daten mit 27 MHz / 10 Bits umgesetzt, die zu dem Zeilenspeicher 42 und einem Zähler 45 übertragen werden.
Die Positions-Einstellschaltung 46 gibt die Schreibpositions-Einstelldaten zu dem Zähler 45, der die Komponentendaten mit 27 MHz / 10 Bits, die zu dem Zeilenspeicher 42 gegeben wurden, in dem Zeilenspeicher 42 bis zu seiner vollen Kapazität schreiben läßt.
Als Antwort auf die Komponentendaten für den Breitbildschirm mit den 27 MHz / 10 Bits, die zu der S/P-Umsetzschaltung 41 gegeben wurden, und den oben genannten Schreibpositions-Einstelldaten steuert der Zähler 45 die Schreibposition der Komponentendaten für einen Breitbildschirm mit der Bitrate von 27 MHz / 10 Bits, die zu dem Zeilenspeicher 42 gegeben werden.
In dieser Weise werden die Komponentendaten für den Breitbildschirm mit der Bitrate von 27 MHz / 10 Bits in den Zeilenspeicher bis zu seiner vollen Kapazität geschrieben.
Die Lesepositions-Einstelldaten, durch die die Komponentendaten für den Breitbildschirm mit der Bitrate von 27 MHz / 10 Bits, die in den Zeilenspeicher 42 bis zu seiner vollen Kapazität geschrieben wurden, nur von dem Mittenbereich des Zeilenspeichers 42 ausgelesen werden, in dem die Komponentendaten der Bitrate von 27 MHz / 10 Bits geschrieben sind, die die Daten mit dem Seitenverhältnis von 4:3 sind, werden zu dem Zähler 45 gegeben.
Als Antwort auf die Komponentendaten für den Breitbildschirm mit der Bitrate von 27 MHz / 10 Bits, die von der S/P-Umsetzschaltung 41 bereitgestellt werden, und den Positions-Einstelldaten, steuert der Zähler 45 die Leseposition so, daß nur Daten ausgelesen werden, die in den Mittenbereich des Zeilenspeichers 42 geschrieben wurden.
In dieser Weise werden die Komponentendaten mit der Bitrate von 27 MHz / 10 Bits mit dem Seitenverhältnis von 4:3 von dem Zeilenspeicher 42 ausgelesen.
Die Komponentendaten mit 27 MHz / 10 Bits werden durch die P/S-Umsetzschaltung 43 in Ausgangs-Komponentendaten mit 270 MB/s umgesetzt.
In dieser Weise setzt die erste Bitraten-Umsetzschaltung 10 die Komponentendaten für einen Breitbildschirm mit 143 MB/s in Komponentendaten mit 270 MB/s um, die die Daten mit dem Seitenverhältnis von 4:3 sind. Diese Komponentendaten mit 270 MB/s werden zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 überträgt die Komponentendaten mit 270 MB/s zu dem D1VTR, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 vorgesehen ist.
In dieser Weise können die Wiedergabedaten von dem VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten für einen Breitbildschirm mit 143 MB/s vorgesehen ist, in dem D1VTR aufgezeichnet und/oder wiedergegeben werden, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 vorgesehen ist.
Die Art und Weise, wie Wiedergabedaten von dem VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten für den Breitbildschirm mit 143 MB/s vorgesehen ist, zu dem VTR gegeben werden, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 zur Verarbeitung der Komponentendaten für einen Breitbildschirm mit 270 MB/s vorgesehen ist, wird erläutert.
Die Komponentendaten für einen Breitbildschirm mit 143 MB/s, die mittels einer seriellen Schnittstelle von dem VTR ausgegeben werden, der die Komponentendaten für den Breitbildschirm mit der Bitrate von 143 MB/s verarbeitet, werden zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 überträgt die Komponentendaten für den Breitbildschirm mit 143 MB/s zu der ersten Bitraten-Umsetzschaltung 10 des in Fig. 5 gezeigten Bitraten- Konverters 5.
Unter Verwendung des BP setzt die erste Bitraten-Umsetzschaltung 10 die Komponentendaten für den Breitbildschirm mit 143 MB/s in Komponentendaten für einen Breitbildschirm mit 270 MB/s wie in Fig. 3f gezeigt um.
Die BEP weist eine Schaltungsanordnung ähnlich der in Fig. 6 gezeigten auf. Die Bitraten-Umsetzschaltung 10 überträgt zuerst die Komponentendaten für den Breitbildschirm mit 143 MB/s zu der S/P-Umsetzschaltung 51 mittels eines Eingangs 50.
Die S/P-Umsetzschaltung 51 setzt die Komponentendaten für einen Breitbildschirm mit 143 MB/s, die als serielle Daten zugeführt wurden, in parallele Daten mit der Bitrate von 15,3 MHz / 10 Bits um, wobei die parallelen Daten zu der BEP 52 gegeben werden.
Die BEP 52 führt einen Bitzahl-Erhöhungsvorgang mit den Komponentendaten für einen Breitbildschirm mit der Bitrate von 14,3 MHz / 10 Bits wie oben beschrieben aus, um Breitbildschirm-Komponentendaten mit der Bitrate von 27 MHz / 10 Bits zu erzeugen, die zu der P/S-Umsetzschaltung 53 gegeben werden.
Die P/S-Umsetzschaltung 53 setzt die Komponentendaten für einen Breitbildschirm mit der Bitrate von 27 MHz / 10 Bits als die oben genannten parallelen Daten in serielle Daten mit 270 MB/s um, die mittels eines Ausgangs 54 ausgegeben werden.
Die erste Bitraten-Umsetzschaltung 10 setzt die Komponentendaten für einen Breitbildschirm mit 143 MB/s in Breitbildschirm-Komponentendaten mit 270 MB/s um.
In dieser Weise werden die Komponentendaten für einen Breitbildschirm mit 270 MB/s, die in serielle Daten wie oben beschrieben umgesetzt wurden, zu dem Pfadschalter 4 gegeben. Der Pfadschalter 4 überträgt dann die Komponentendaten für einen Breitbildschirm mit 270 MB/s zu dem VTR, der in der ersten Aufzeichnungs- /Wiedergabeeinheit 1 zur Verarbeitung der Breitbildschirm-Komponentendaten mit 270 MB/s vorgesehen ist.
In dieser Weise können die Wiedergabedaten von dem VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 143 MB/s vorgesehen ist, durch den VTR aufgezeichnet und/oder wiedergegeben werden, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 zur Verarbeitung der Breitbildschirm-Komponentendaten mit 270 MB/s vorgesehen ist.
Die Art und Weise, in der Wiedergabedaten von dem D2VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 vorgesehen ist, zu einem Breitbildschirm-VTR gegeben werden, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 vorgesehen ist, wird erläutert.
In diesem Fall werden Kompositdaten mit 143 MB/s, die mittels einer seriellen Schnittstelle von dem D2VTR ausgegeben werden, zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 überträgt die Kompositdaten mit 143 MB/s zu der zweiten Bitraten- Umsetzschaltung 11 in dem in Fig. 2 gezeigten Bitraten-Konverter 5.
Wie zuvor beschrieben verarbeitet der D2VTR die Kompositdaten mit der Bitrate von 143 MB/s, wohingegen der Breitbildschirm-VTR die Breitbildschirm-Komponentendaten mit der Bitrate von 360 MB/s verarbeitet.
Somit setzt die zweite Bitraten-Umsetzschaltung 11 unter Verwendung von DEC, RC und ADD die Kompositdaten für einen Breitbildschirm mit der Bitrate von 143 MB/s in Komponentendaten für einen Breitbildschirm mit der Bitrate von 360 MB/s wie in Fig. 39 gezeigt um.
Die DEC und RC sind in der gleichen Weise wie die DEC 23 und RC 24 angeordnet, die in Fig. 4 gezeigt sind, wohingegen die ADD in der gleichen Weise wie die in Fig. 5 gezeigte ADD angeordnet ist.
Die Kompositdaten mit 143 MB/s, die von dem Pfadschalter 4 zu der zweiten Bitraten- Umsetzschaltung 11 gegeben werden, werden zuerst mittels des Eingangs 20 zu der S/P- Umsetzschaltung 21 gegeben.
Die S/P-Umsetzschaltung 21 setzt die Kompositdaten mit 143 MB/s, die als serielle Daten zugeführt werden, in parallele Daten mit 14,3 MHz / 10 Bits um, die zu der Y/C- Trennschaltung 22 gegeben werden.
Die Y/C-Trennschaltung 22 trennt die Kompositdaten mit 14,3 MHz / 10 Bits, die in parallele Daten umgesetzt sind, in Luminanzdaten Y und erste und zweite Chrominanzdaten CI und CQ um, die zu der DEC 23 gegeben werden.
Die DEC 23 setzt die Luminanzdaten Y und die ersten und zweiten Chrominanzdaten CI und CQ als die Kompositdaten in Luminanzdaten Y und erste und zweite Chrominanzdaten C&sub1; und C&sub2; als Kompositdaten um, und überträgt die Luminanzdaten Y zu der RC-Schaltung 24a für Y in RC 24, während sie die ersten und zweiten Chrominanzdaten C&sub1; und C&sub2; zu der RC-Schaltung 24b für C&sub1; und zur RC-Schaltung 24c für C&sub2; überträgt.
Die RC-Schaltung 24a für Y erzeugt Luminanzdaten mit 18 MHz / 10 Bits durch eine Abtastraten-Umsetzung der Luminanzdaten Y mit der Bitrate von 14,3 MHz / 10 Bits.
Andererseits erzeugt die RC-Schaltung 24b für C&sub1; und die RC-Schaltung 24c für C&sub2; erste und zweite Chrominanzdaten C&sub1; und C&sub2; jeweils mit der Bitrate von 9 MHz / 10 Bits durch Abtastraten-Umsetzung der ersten und zweiten Chrominanzdaten C&sub1; und C&sub2; jeweils mit der Bitrate von 14,3 MHz / 10 Bits.
Die Luminanzdaten mit 18 MHz / 10 Bits, die durch die RC-Schaltung 24a für Y erzeugt wurden, und die ersten und zweiten Chrominanzdaten C&sub1; und C&sub2; werden jeweils mit der Bitrate von 9 MHz / 10 Bits, die durch die RC-Schaltung 24b für C&sub1; und die RC- Schaltung 24c für C&sub2; erzeugt wurden, zu dem ENC 25 gegeben.
Der ENC 25 ordnet die Luminanzdaten Y und die Chrominanzdaten C&sub1; und C&sub2; in chronologische Paralleldaten um, um Komponentendaten mit 36 MHz / 10 Bits zu erzeugen, die zu der Parallel/Seriell(P/S)-Umsetzschaltung 26 gegeben werden.
Die P/S-Umsetzschaltung 26 setzt die Komponentendaten mit 36 MHz / 10 Bits, die parallele Daten sind, in serielle Daten mit 360 MB/s um, die mittels eines Ausgangs 27 ausgegeben werden.
Die Komponentendaten mit 360 MB/s werden dann zu dem in Fig. 5 gezeigten ADD gegeben.
Das heißt, die Komponentendaten mit 360 MB/s, die zu dem ADD gegeben werden, werden zuerst mittels eines Eingangs 41 zu der S/P-Umsetzschaltung 41 gegeben.
Die S/P-Umsetzschaltung 41 setzt die Komponentendaten mit 360 MB/s in parallele Daten mit 36 MHz / 10 Bits um, die zu dem Zeilenspeicher 42 und dem Zähler 45 gegeben werden.
Es ist anzumerken, daß, da die Komponentendaten mit 36 MHz / 10 Bits die Daten mit dem Seitenverhältnis von 4:3 sind, sie in Daten für einen Breitbildschirm mit dem Seitenverhältnis von 16:9 umgesetzt werden müssen. Daher läßt die Position- Einstellschaltung 46 die Komponentendaten mit 36 MHz / 10 Bits in den Mittenbereich des Zeilenspeichers 42 schreiben, während sie zu dem Zähler 45 die Schreibpositions- Einstelldaten und die Lesepositions-Einstelldaten überträgt, so daß Daten von dem Ende des Zeilenspeichers 42 während dem Auslesevorgang ausgelesen werden.
Als Antwort auf die Komponentendaten mit 36 MHz / 10 Bits, die von der S/P- Umsetzschaltung 41 zugeführt werden und den oben genannten Schreibpositions- Einstelldaten oder den Lesepositions-Einstelldaten, steuert der Zähler 45 das Schreiben und Lesen von Daten in und von dem Zeilenspeicher 42.
In dieser Weise können die Komponentendaten mit 36 MHz / 10 Bits mit dem Seitenverhältnis von 4:3 in Komponentendaten für einen Breitbildschirm mit 36 MHz / 10 Bits mit dem Seitenverhältnis von 16:9 umgesetzt werden. Die Komponentendaten für einen Breitbildschirm mit 36 MHz / 10 Bits werden zu der P/S-Umsetzschaltung 43 gegeben.
Die P/S-Umsetzschaltung 43 setzt die parallelen Komponentendaten für einen Breitbildschirm mit 36 MHz / 10 Bits in serielle Daten um, um Kompositdaten für einen Breitbildschirm mit 360 MB/s zu erzeugen, die zu dem Pfadschalter 4 gegeben werden.
Der Pfadschalter 4 überträgt die Komponentendaten für einen Breitbildschirm mit 360 MB/s zu dem Breitbildschirm-VTR, der in der Aufzeichnungs-/Wiedergabeeinheit 3 vorgesehen ist.
In dieser Weise können die Kompositdaten von dem D2VTR mit 143 MB/s, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 vorgesehen ist, in dem Breitbildschirm- VTR aufgezeichnet und/oder wiedergegeben werden, der in der dritten Aufzeichnungs- /Wiedergabeeinheit 3 zur Verarbeitung der Komponentendaten mit 360 MB/s vorgesehen ist.
Die Art und Weise, wie die Komponentendaten, die mittels der seriellen Schnittstelle von dem VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten mit 143 MB/s vorgesehen ist, zu dem Breitbildschirm-VTR gegeben werden, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 zur Verarbeitung der Komponentendaten mit der Bitrate von 360 MB/s vorgesehen ist, wird nun erläutert.
In diesem Fall werden die Komponentendaten mit 143 MB/s zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 überträgt die Komponentendaten mit 143 MB/s zu der zweiten Bitraten-Umsetzschaltung 11 in dem in Fig. 2 gezeigten Bitraten-Konverter 5.
Unter Verwendung von BEP, RC und ADD setzt die zweite Bitraten-Umsetzschaltung 11 die Komponentendaten mit 143 MB/s in Komponentendaten für einen Breitbildschirm mit 360 MB/s um, wie in Fig. 3h gezeigt ist.
Das heißt, die Komponentendaten mit 143 MB/s, die zu der zweiten Bitraten- Umsetzschaltung 11 gegeben werden, werden zuerst mittels des in Fig. 6 gezeigten Eingangs 6 zu der S/P-Umsetzschaltung 51 gegeben.
Die S/P-Umsetzschaltung 51 überträgt die Komponentendaten mit 143 MB/s, die als serielle Daten zugeführt werden, in paralle Daten mit 14,3 MHz / 10 Bits, die zu der BEP 52 gegeben werden.
Es ist anzumerken, daß, wenn die Komponentendaten mit 14,3 MB/s, die Daten für das Seitenverhältnis von 4:3 sind, aufeinanderfolgend durch die ADD in Daten mit dem Seitenverhältnis von 16:9 umgesetzt werden, die Anzahl von Bits verringert wird. Daher werden die Komponentendaten mit 14,3 MHz / 10 Bits mit einem Bitzahl- Erhöhungsvorgang verarbeitet, so daß die Anzahl von Bits nach der Umsetzung in Daten mit einem Seitenverhältnis von 16:9 nicht verringert ist, und die sich ergebenden Daten werden zu der P/S-Umsetzschaltung 53 gegeben.
Die P/S-Umsetzschaltung 53 setzt die Komponentendaten mit 143 MB/s, die mit dem Bitzahl-Erhöhungsvorgang verarbeitet wurden, in serielle Daten von 143 MB/s um, die an dem Ausgang 54 ausgegeben werden.
Die Komponentendaten mit 143 MB/s, die mittels des Ausgangs 54 von der P/S- Umsetzschaltung 53 ausgegeben werden, werden zu der RC-Schaltung 24 gegeben, die in Verbindung mit Fig. 4 erläutert wurde, um von der Bitrate von 143 MB/s in 360 MB/s Bitraten-umgesetzt zu werden. Die Bitraten-umgesetzten Daten mit 360 MB/s werden zu der in Fig. 5 gezeigten ADD gegeben.
Da die Komponentendaten mit 360 MB/s Daten für das Seitenverhältnis von 4:3 sind, hängt die ADD die oben genannten fehlenden Daten zu den Komponentendaten von 360 MB/s an, um die Breitbildschirm-Komponentendaten mit der Bitrate von 360 MB/s zu erzeugen, die ausgegeben werden.
Die Breitbildschirm-Komponentendaten mit 360 MB/s werden mittels eines Pfadschalters 4 zu dem Breitbildschirm-VTR gegeben, der in der dritten Aufzeichnungs- /Wiedergabeeinheit 3 vorgesehen ist.
In dieser Weise können die Wiedergabedaten von dem VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten mit der Bitrate von 143 MB/s vorgesehen ist, durch den Breitbildschirm-VTR aufgezeichnet und/oder wiedergegeben werden, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 zur Verarbeitung der Komponentendaten mit der Bitrate von 360 MB/s vorgesehen ist.
Die Art und Weise, in der Wiedergabedaten von dem VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten für einen Breitbildschirm mit 143 MB/s vorgesehen ist, zu dem Breitbildschirm-VTR gegeben werden, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 vorgesehen ist, wird erläutert.
In diesem Fall werden die Komponentendaten mit 143 MB/s, die mittels einer seriellen Schnittstelle von dem VTR ausgegeben werden, der Komponentendaten für einen Breitbildschirm mit der Bitrate von 143 MB/s verarbeitet, zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 überträgt die Komponentendaten für einen Breitbildschirm mit 143 MB/s zu der zweiten Bitraten-Umsetzschaltung 11 in dem Bitraten-Konverter 5.
Unter Verwendung der BEP setzt die zweite Bitraten-Umsetzschaltung 11 die Komponentendaten für einen Breitbildschirm mit 143 MB/s in Komponentendaten für einen Breitbildschirm mit 360 MB/s wie in Fig. 3i gezeigt um.
Das heißt, die Komponentendaten für einen Breitbildschirm mit 143 MB/s, die zu der zweiten Bitraten-Umsetzschaltung 11 gegeben werden, werden durch die BEP durch einen Bitzahl-Erhöhungsvorgang verarbeitet, die in gleicher Weise wie die in Fig. 6 gezeigte BEP 52 angeordnet ist, so daß die Bitrate 360 MB/s beträgt, bevor sie zu dem Pfadschalter 4 gegeben werden.
Der Pfadschalter 4 überträgt die Komponentendaten für einen Breitbildschirm mit 360 MB/s, die durch den Bitzahl-Erhöhungsvorgang verarbeitet wurden, zu dem Breitbildschirm-VTR, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 vorgesehen ist.
In dieser Weise werden Wiedergabedaten von dem VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten mit der Bitrate von 143 MB/s vorgesehen ist, durch den Breitbildschirm-VTR aufgezeichnet und/oder wiedergegeben, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 vorgesehen ist.
Die Art und Weise, wie die Wiedergabedaten von dem D1VTR der ersten Aufzeichnungs- /Wiedergabeeinheit 1 zu dem D2VTR der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 gegeben werden, wird nun erläutert.
In diesem Fall werden die Komponentendaten mit 270 MB/s, die von dem D1VTR mittels einer seriellen Schnittstelle ausgegeben werden, zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 überträgt die Komponentendaten mit 270 MB/s zu der ersten Bitraten- Umsetzschaltung 10 in dem Bitraten-Konverter 5.
Unter Verwendung von ENC und RC setzt die erste Bitraten-Umsetzschaltung 10 die Komponentendaten mit 270 MB/s in Kompositdaten mit 143 MB/s wie in Fig. 3j gezeigt um.
Das heißt, die Komponentendaten mit 270 MB/s, die zu der ersten Bitraten- Umsetzschaltung 10 gegeben werden, werden mittels eines Eingangs 30 wie in Fig. 7 gezeigt zu der S/P-Umsetzschaltung 31 gegeben.
Die S/P-Umsetzschaltung 31 setzt die Komponentendaten mit 270 MB/s, die als serielle Daten zugeführt werden, in parallele Daten von 27 MHz / 10 Bits um, die zu dem DEC 32 gegeben werden.
Der DEC 32 trennt die Komponentendaten mit 27 MHz / 10 Bits in Luminanzdaten Y und erste und zweite Chrominanzdaten C&sub1; und C&sub2;, die zu der RC 33a für Y, der RC 33b für C&sub1; bzw. der RC 33c für C&sub2; in RC 33 gegeben werden.
Die RC 33a für Y, die RC 33b für C&sub1; und die RC 33c für C&sub2; setzen die Luminanzdaten Y, die ersten und die zweiten Chrominanzdaten C&sub1; und C&sub2;, die Komponentendaten mit der Bitrate von 27 MHz / 10 Bits sind, in Luminanzdaten Y, erste Chrominanzdaten C&sub1; und zweite Chrominanzdaten C&sub2; um, die jeweils die Bitrate von 14,3 MHz / 10 Bits aulweisen, die zu dem ENC 34 gegeben werden.
Der ENC 34 setzt die Luminanzdaten Y, die ersten Chrominanzdaten C&sub1; und die zweiten Chrominanzdaten C&sub2; mit 14,3 MHz / 10 Bits in Kompositdaten um, die zu der P/S- Umsetzschaltung 35 gegeben werden.
Die P/S-Umsetzschaltung 35 setzt die parallelen Kompositdaten mit 14,3 MHz / 10 Bits in serielle Ausgangsdaten mit 143 MB/s um.
Die Kompositdaten mit 143 MB/s, die in die obigen seriellen Daten umgesetzt wurden, werden zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 gibt die Kompositdaten mit 143 MB/s zu dem D2VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 vorgesehen ist.
In dieser Weise können die Wiedergabedaten von dem D1VTR der ersten Aufzeichnungs- /Wiedergabeeinheit 1 in dem D2VTR der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 aufgezeichnet und/oder wiedergegeben werden.
Die Art und Weise, wie die Wiedergabedaten von dem D1VTR, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 vorgesehen ist, zu dem VTR gegeben werden, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten mit 143 MB/s vorgesehen ist, wird erläutert.
In diesem Fall werden die Komponentendaten mit 270 MB/s, die mittels einer seriellen Schnittstelle von dem D1VTR ausgegeben werden, zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 überträgt die Komponentendaten mit 270 MB/s zu einer ersten Bitraten-Umsetzschaltung 10 innerhalb des Bitraten-Konverters 5.
Unter Verwendung der BRD setzt die erste Bitraten-Umsetzschaltung 10 die Komponentendaten mit 270 MB/s in Komponentendaten mit 143 MB/s um, wie in Fig. 3k gezeigt ist.
Das heißt, die Komponentendaten mit 270 MB/s, die zu der ersten Bitraten- Umsetzschaltung 10 gegeben wurden, werden zu der S/P-Umsetzschaltung 61 mittels des in Fig. 8 gezeigten Eingangs 60 gegeben.
Die S/P-Umsetzschaltung 61 setzt die Komponentendaten mit 270 MB/s, die als serielle Daten zugeführt wurden, in parallele Daten mit 27 MHz / 10 Bits um, die zu der BRD 62 gegeben werden.
Die Komponentendaten mit 27 MHz / 10 Bits werden durch die BRD 62 durch den Vorgang der Bitverringerung verarbeitet, um Komponentendaten mit 14,3 MHz / 10 Bits zu erzeugen, die zu der P/S-Umsetzschaltung 63 gegeben werden.
Die P/S-Umsetzschaltung 63 setzt die 14,3 MHz / 10 Bits, die als parallele Daten zugeführt wurden, in serielle Daten mit 143 MB/s um, die mittels eines Ausgangs 64 ausgegeben werden.
Die Komponentendaten mit 143 MB/s werden mittels eines Pfadschalters 4 zu dem VTR gegeben, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten mit 143 MB/s vorgesehen ist.
In dieser Weise können die Komponentendaten mit 270 MB/s, die mittels einer seriellen Schnittstelle von dem D1VTR ausgegeben werden, die in der ersten Aufzeichnungs/Wiedergabeeinheit 1 vorgesehen ist, in dem VTR aufgezeichnet und/oder wiedergegeben werden, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten mit 143 MB/s vorgesehen ist.
Die Art und Weise, wie die Wiedergabedaten von dem D1VTR, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 vorgesehen ist, zu dem VTR gegeben werden, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten für einen Breitbildschirm mit der Bitrate von 143 MB/s vorgesehen ist, wird erläutert.
In diesem Fall werden die Komponentendaten mit 270 MB/s, die von dem D1VTR mittels einer seriellen Schnittstelle ausgegeben werden, zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 überträgt die Komponentendaten mit 270 MB/s zu einer ersten Bitraten-Umsetzschaltung 10 in den Bitraten-Konverter 5.
Unter Verwendung von BRD und ADD setzt die erste Bitraten-Umsetzschaltung 10 die Komponentendaten mit 270 MB/s in Komponentendaten für einen Breitbildschirm mit 143 MB/s wie in Fig. 1 gezeigt um.
Das heißt, die Komponentendaten mit 270 MB/s, die zu der ersten Bitraten- Umsetzschaltung 10 gegeben werden, werden zuerst zu der S/P-Umsetzschaltung 61 mittels eines in Fig. 8 gezeigten Eingangs gegeben.
Die S/P-Umsetzschaltung 61 setzt die Komponentendaten mit 270 MB/s, die als serielle Daten zugeführt wurden, in parallele Daten mit 27 MHz / 10 Bits um, die zu der BRD 62 gegeben werden.
Die Komponentendaten mit 27 MHz / 10 Bits werden durch den Vorgang der Bitverringerung durch die BRD 62 in Komponentendaten mit 14,3 MHz / 10 Bits verarbeitet, die zu der P/S-Umsetzschaltung 63 gegeben werden.
Die P/S-Umsetzschaltung 63 setzt die parallelen Komponentendaten mit 14,3 MHz / 10 Bits in serielle Daten mit 143 MB/s um, die mittels eines Ausgangs 64 ausgegeben werden.
Die Komponentendaten mit 143 MB/s, die mittels eines Ausganges 64 ausgegeben werden, werden mittels eines Eingangs 60 wie in Fig. 5 gezeigt zu der S/P- Umsetzschaltung 61 gegeben.
Die S/P-Umsetzschaltung 61 setzt die Komponentendaten mit 143 MB/s, die als serielle Daten zugeführt wurden, in parallele Daten mit 14,3 MHz / 10 Bits um, die zu dem Zeilenspeicher 42 und dem Zähler 45 gegeben werden.
Die Komponentendaten mit 14,3 MHz / 10 Bits sind Daten mit dem Seitenverhältnis von 4:3. Somit übergibt die Positions-Einstellschaltung 46 dem Zähler 45 die Schreibpositions-Einstelldaten zum Schreiben der Komponentendaten von 14,3 MHz / 10 Bits in der Mittenposition des Zeilenspeichers 42 und die Auslesepositions-Einstelldaten zum Auslesen von Daten von dem Ende des Zeilenspeichers 42.
Der Zähler 45 steuert das Schreiben und Auslesen von Daten von und in den Zeilenspeicher 42 abhängig von den Komponentendaten mit 14,3 MHz / 10 Bits von der S/P-Umsetzschaltung 41 und den Schreib- und Auslesepositions-Einstelldaten von der Positions-Einstellschaltung 46.
In dieser Weise werden die Komponentendaten mit 14,3 MHz / 10 Bits in Breitbildschirm-Ausgabekomponentendaten mit 14,3 MHz / 10 Bits umgesetzt.
Die Komponentendaten für einen Breitbildschirm mit 14,3 MHz / 10 Bits, die parallele Daten sind, die von dem Zeilenspeicher 42 ausgelesen wurden, werden zu der P/S- Umsetzschaltung 43 gegeben.
Die P/S-Umsetzschaltung 43 setzt die Komponentendaten für den Breitbildschirm mit 14,3 MHz / 10 Bits, die die obigen parallelen Daten sind, in serielle Daten mit 143 MB/s um, die mittels eines Ausgangs 44 ausgegeben werden.
Die Breitbildschirm-Komponentendaten mit 143 MB/s, die mittels eines Ausgangs 44 ausgegeben werden, werden mittels des Pfadschalters 4 zu dem VTR gegeben, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 143 MB/s vorgesehen ist.
In dieser Weise können die Komponentendaten mit 270 MB/s von dem D1VTR, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 vorgesehen ist, durch den VTR aufgezeichnet und/oder wiedergegeben werden, der in der zweiten Aufzeichnungs- /Wiedergabeeinheit 2 zur Verarbeitung der Breitbildschirm-Komponentendaten mit 143 MB/s vorgesehen ist.
Die Art und Weise, wie die Wiedergabedaten von dem VTR, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 zur Verarbeitung von Breitbildschirm- Komponentendaten mit 270 MB/s vorgesehen ist, zu dem D2VTR gegeben werden, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 vorgesehen ist, wird erläutert.
In diesem Fall werden die Breitbildschirm-Komponentendaten mit 270 MB/s, die mittels einer seriellen Schnittstelle von dem VTR ausgegeben werden, zu den Komponentendaten für einen Breitbildschirm mit 270 MB/s verarbeitet, zu dem Pfadschalter 4 gegeben.
Die Breitbildschirm-Komponentendaten mit 270 MB/s werden durch den Pfadschalter 4 zu der ersten Bitraten-Umsetzschaltung 10 in den Bitraten-Konverter 5 gegeben.
Unter Verwendung von RC, ENC und MSK setzt die erste Bitraten-Umsetzschaltung 10 die Breitbildschirm-Komponentendaten mit 270 MB/s in Kompositdaten mit 143 MB/s wie in Fig. 3m gezeigt um.
Das heißt, die Breitbildschirm-Komponentendaten mit 270 MB/s, die zu der ersten Bitraten-Umsetzschaltung 10 gegeben werden, werden zuerst mittels eines in Fig. 7 gezeigten Einganges 30 zu der S/P-Umsetzschaltung 31 gegeben.
Die S/P-Umsetzschaltung 31 setzt die Breitbildschirm-Komponentendaten mit 270 MB/s, die als serielle Daten zugeführt werden, in parallele Daten mit 27 MHz / 10 Bits um, die zu dem DEC 32 gegeben werden.
Der DEC 32 trennt die Breitbildschirm-Komponentendaten mit 27 MHz / 10 Bits in Luminanzdaten Y, erste Chrominanzdaten C&sub1; und zweite Chrominanzdaten C&sub2; auf, die zu der RC 33a für Y, der RC 33b für C&sub1; bzw. der RC 33c für C&sub2; in RC 33 gegeben werden.
Die RC 33a für Y, RC 33b für C&sub1; und RC 33c für C&sub2; setzt die Luminanzdaten Y, die ersten und die zweiten Chrominanzdaten C&sub1; und C&sub2;, die Breitbildschirm- Komponentendaten mit der Bitrate von 27 MHz / 10 Bits sind, in Luminanzdaten Y, erste Chrominanzdaten C&sub1; und zweite Chrominanzdaten C&sub2; um, die Breitbildschirm- Komponentendaten jeweils mit der Bitrate von 14,3 MHz / 10 Bits sind, die zu der ENC 34 gegeben werden.
Der ENC 34 setzt die Luminanzdaten Y, die ersten Chrominanzdaten C&sub1; und die zweiten Chrominanzdaten C&sub2;, die Breitbildschirm-Komponentendaten mit 14,3 MHz / 10 Bits sind, in Kompositdaten um, die zu der P/S-Umsetzschaltung 35 gegeben werden.
Die P/S-Umsetzschaltung 35 setzt die parallelen Komposit-Breitbildschirmdaten mit 14,3 MHz / 10 Bits in serielle Ausgangsdaten mit 143 MB/s um, die mittels eines Ausgangs 36 ausgegeben werden.
Die Breitbildschirm-Kompositdaten mit 143 MB/s, die mittels eines Ausgangs 36 ausgegeben werden, werden mittels eines Eingangs 40 der MSK wie in Fig. 5 gezeigt zu der S/P-Umsetzschaltung 41 gegeben.
Die S/P-Umsetzschaltung 41 setzt die Breitbildschirm-Kompositdaten mit 143 MB/s, die als serielle Daten zugeführt wurden, in parallele Daten mit 143 MHz / 10 Bits um, die zu dem Zeilenspeicher 42 und zu dem Zähler 45 gegeben werden.
Es ist anzumerken, daß die Kompositdaten für den Breitbildschirm mit 14,3 MHz / 10 Bits Daten mit dem Seitenverhältnis von 16:9 sind. Somit überträgt die Positions- Einstellschaltung 46 zu dem Zähler 45 Schreibpositions-Einstelldaten zum Schreiben der Breitbildschirm-Kompositdaten mit 14,3 MHz / 10 Bits in den Zeilenspeicher 42 bis zu seiner vollen Kapazität, und Auslesepositions-Einstelldaten zum Auslesen von Daten von der Mittenposition des Zeilenspeichers 42 entsprechend dem Seitenverhältnis von 4:3.
Als Antwort auf die Kompositdaten für den Breitbildschirm mit 14,3 MHz / 10 Bits von der S/P-Umsetzschaltung 41, den Schreibpositions-Einstelldaten und den Auslesepositions-Einstelldaten von der Positions-Einstellschaltung 46, steuert der Zähler 45 das Schreiben und Auslesen von Daten in und aus dem Zeilenspeicher 42.
In dieser Weise werden die Kompositdaten für den Breitbildschirm mit der Bitrate von 14,3 MHz / 10 Bits in Kompositdaten mit der Bitrate von 14,3 MHz / 10 Bits umgesetzt, die ausgegeben werden.
Die Kompositdaten mit 14,3 MHz / 10 Bits, die parallele von dem Zeilenspeicher 42 ausgelesene Daten sind, werden zu der P/S-Umsetzschaltung 43 gegeben.
Die P/S-Umsetzschaltung 43 setzt die Kompositdaten mit 14,3 MHz / 10 Bits, die die obigen parallelen Daten sind, in serielle Daten mit 143 MB/s um, die mittels eines Ausgangs 44 ausgegeben werden.
Die Kompositdaten mit 143 MB/s, die mittels eines Ausgangs 44 ausgegeben werden, werden mittels des Pfadschalters 4 zu dem D2VTR gegeben, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 vorgesehen ist.
In dieser Weise können die Wiedergabedaten von dem VTR, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 270 MB/s vorgesehen ist, durch den D2VTR aufgezeichnet und/oder wiedergegeben werden, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 vorgesehen ist.
Die Art und Weise, wie Wiedergabedaten von dem VTR, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 270 MB/s vorgesehen ist, zu dem VTR gegeben werden, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten mit 143 MB/s vorgesehen ist, wird nun erläutert.
In diesem Fall werden die Breitbildschirm-Komponentendaten mit 270 MB/s, die mittels einer seriellen Schnittstelle von dem VTR ausgegeben werden, der die Komponentendaten für einen Breitbildschirm mit 270 MB/s verarbeitet, zu dem Pfadschalter 4 gegeben.
Die Breitbildschirm-Komponentendaten mit 270 MB/s werden durch den Pfadschalter 4 zu der ersten Bitraten-Umsetzschaltung 10 in dem Bitraten-Konverter 5 gegeben.
Unter Verwendung von BRD und MSK setzt die erste Bitraten-Umsetzschaltung 10 die Breitbildschirm-Komponentendaten mit 270 MB/s in Kompositdaten mit 143 MB/s wie in Fig. 3n gezeigt um.
Das heißt, wenn die Breitbildschirm-Komponentendaten mit 270 MB/s, die zu der ersten Bitraten-Umsetzschaltung 10 gegeben werden, die die Daten mit dem Seitenverhältnis von 16:9 sind, darauffolgend durch die MSK in Komponentendaten mit 143 MB/s mit dem Seitenverhältnis von 4:3 umgesetzt werden, wird die Anzahl von Bits verringert, so daß die Daten nicht der Bitrate von 143 MB/s entsprechen. Somit werden die Breitbildschirm-Komponentendaten mit 270 MB/s durch den Vorgang der Bitverringerung durch BRD verarbeitet, bevor sie wie in Fig. 5 gezeigt zu der MSK gegeben werden, so daß sich die Anzahl von Bits nicht wesentlich erhöht.
Durch Auslesen von Daten des Bereichs entsprechend dem Seitenverhältnis von 4:3 von den Komponentendaten mit 270 MB/s, die in den Zeilenspeicher 42 geschrieben wurden und durch den Bitzahl-Verringerungsvorgang verarbeitet wurden, setzt der MSK die Komponentendaten für einen Breitbildschirm mit 270 MB/s in Komponentendaten mit 143 MB/s um, die zu dem Pfadschalter 4 gegeben werden.
Der Pfadschalter 4 übergibt die Komponentendaten mit 143 MB/s zu dem VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten mit 143 MB/s vorgesehen ist.
In dieser Weise können die Wiedergabedaten von dem VTR, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 270 MB/s vorgesehen ist, durch den VTR aufgezeichnet und/oder wiedergegeben werden, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten mit 143 MB/s vorgesehen ist.
Die Art und Weise, wie Wiedergabedaten von dem VTR, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 270 MB/s vorgesehen ist, zu dem VTR gegeben werden, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 143 MB/s vorgesehen ist, wird nun erläutert. In diesem Fall werden die Komponentendaten für den Breitbildschirm mit 270 MB/s, die mittels einer seriellen Schnittstelle von dem VTR ausgegeben werden, der die Komponentendaten für einen Breitbildschirm mit 270 MB/s verarbeitet, zu dem Pfadschalter 4 gegeben.
Die Komponentendaten für einen Breitbildschirm mit 270 MB/s werden durch den Pfadschalter 4 zu einer ersten Bitraten-Umsetzschaltung 10 in dem Bitraten-Konverter 5 gegeben.
Unter Verwendung der BRD setzt die erste Bitraten-Umsetzschaltung 10 die Breitbildschirm-Komponentendaten mit 270 MB/s in Kompositdaten mit 143 MB/s wie in Fig. 30 gezeigt um.
Das heißt, die Komponentendaten für einen Breitbildschirm mit 270 MB/s werden durch die in Fig. 8 gezeigte BRD 62 mit einem Bitzahl-Verringerungsvorgang verarbeitet, um in Komponentendaten für einen Breitbildschirm mit 143 MB/s umgesetzt zu werden, die zu dem Pfadschalter 4 gegeben werden.
Der Pfadschalter 4 übergibt die Breitbildschirm-Komponentendaten mit 143 MB/s zu dem VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Breitbildschirm-Komponentendaten mit 143 MB/s vorgesehen ist.
In dieser Weise können die Wiedergabedaten von dem VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 270 MB/s vorgesehen ist, durch den VTR aufgezeichnet und/oder wiedergegeben werden, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 zur Verarbeitung der Breitbildschirm-Komponentendaten mit 143 MB/s vorgesehen ist.
Die Art und Weise, wie Wiedergabedaten von dem D1VTR, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 zur Verarbeitung der Komponentendaten mit 270 MB/s vorgesehen ist, zu einem Breitbildschirm-VTR gegeben wird, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 360 MB/s vorgesehen ist, wird erläutert.
In diesem Fall werden die Komponentendaten mit 270 MB/s, die von dem D1VTR durch eine serielle Schnittstelle ausgegeben werden, in ähnlicher Weise zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 übergibt die Komponentendaten mit 270 MB/s zu der dritten Bitraten- Umsetzschaltung 12 innerhalb des Bitraten-Konverters 5.
Unter Verwendung der ADD setzt die dritte Bitraten-Umsetzschaltung 12 die Komponentendaten mit 270 MB/s in Breitbildschirm-Komponentendaten mit 360 MB/s wie in Fig. 3p gezeigt um.
Das heißt, die Komponentendaten mit 270 MB/s, die Daten mit dem Seitenverhältnis von 4:3 sind, werden durch die ADD wie in Fig. 5 gezeigt in Breitbildschirm- Komponentendaten mit der Bitrate von 360 MB/s und dem Seitenverhältnis von 16:9 umgesetzt, die zu dem Pfadschalter 4 gegeben werden.
Der Pfadschalter 4 übergibt die Breitbildschirm-Komponentendaten mit 360 MB/s zu dem Breitbildschirm-VTR, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 zur Verarbeitung der Breitbildschirm-Komponentendaten mit 360 MB/s vorgesehen ist.
In dieser Weise können die Wiedergabedaten von dem D1VTR, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 zur Verarbeitung der Komponentendaten mit 270 MB/s vorgesehen ist, durch den Breitbildschirm-VTR aufgezeichnet und/oder wiedergegeben werden, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 zur Verarbeitung der Breitbildschirm-Komponentendaten mit 360 MB/s vorgesehen ist. Die Art und Weise, wie Wiedergabedaten von dem VTR, der in der ersten Aufzeichnungs- /Wiedergabeeinheit 1 zur Verarbeitung der Breitbildschirm-Komponentendaten mit 270 MB/s vorgesehen ist, zu dem Breitbildschirm-VTR gegeben werden, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 360 MB/s vorgesehen ist, wird erläutert.
In diesem Fall werden die Breitbildschirm-Komponentendaten mit 270 MB/s, die mittels einer seriellen Schnittstelle von dem VTR ausgegeben werden, der die Breitbildschirm- Komponentendaten mit 270 MB/s verarbeitet, in ähnlicher Weise zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 übergibt die Breitbildschirm-Komponentendaten mit 270 MB/s zu der dritten Bitraten-Umsetzschaltung 12 in dem Bitraten-Konverter 5.
Durch den Bitzahl-Erhöhungsvorgang durch die BEP setzt die dritte Bitraten- Umsetzschaltung 12 die Breitbildschirm-Komponentendaten mit 270 MB/s in Breitbildschirm-Komponentendaten mit 360 MB/s wie in Fig. 3q gezeigt um. Die Breitbildschirm-Komponentendaten mit 360 MB/s werden durch den Pfadschalter 4 zu dem Breitbildschirm-VTR gegeben, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 vorgesehen ist.
In dieser Weise können die Wiedergabedaten von dem VTR, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 270 MB/s vorgesehen ist, durch den Breitbildschirm-VTR aufgezeichnet und/oder wiedergegeben werden, der in der dritten Aufzeichnungs- /Wiedergabeeinheit 3 zur Verarbeitung der Breitbildschirm-Komponentendaten mit 360 MB/s vorgesehen ist.
Die Art und Weise, wie die Breitbildschirm-Komponentendaten mit der Bitrate von 360 MB/s von dem Breitbildschirm-VTR, der in der dritten Aufzeichnungs- /Wiedergabeeinheit 3 vorgesehen ist, zu dem D2VTR gegeben werden, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Aufzeichnung und/oder Wiedergabe von Kompositdaten mit 143 MB/s vorgesehen ist, wird nun erläutert.
In diesem Fall werden die Breitbildschirm-Komponentendaten mit 360 MB/s, die von dem Breitbildschirm-VTR mittels einer seriellen Schnittstelle ausgegeben werden, zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 übergibt die Breitbildschirm-Komponentendaten mit 360 MB/s zu der zweiten Bitraten-Umsetzschaltung 11, die in dem Bitraten-Konverter 5 vorgesehen ist.
Unter Verwendung von RC, ENC und MSK setzt die zweite Bitraten-Umsetzschaltung 11 die Breitbildschirm-Komponentendaten mit 360 MB/s in Kompositdaten mit 143 MB/s wie in Fig. 3r gezeigt um.
Das heißt, die Breitbildschirm-Komponentendaten mit 360 MB/s werden durch die RC 33 und den ENC 34 in Breitbildschirm-Kompositdaten mit einer Bitrate von 143 MB/s wie in Fig. 7 gezeigt umgesetzt.
Die Breitbildschirm-Kompositdaten mit 143 MB/s, die die Daten mit dem Seitenverhältnis von 16:9 sind, werden durch die in Fig. 5 gezeigte MSK in Kompositdaten mit 143 MB/s und dem Seitenverhältnis von 4:3 umgesetzt, welche Kompositdaten zu dem Pfadschalter 4 gegeben werden.
Der Pfadschalter 4 übergibt die Kompositdaten mit 143 MB/s zu dem D2VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 vorgesehen ist.
In dieser Weise können die Wiedergabedaten von dem Breitbildschirm-VTR, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 360 MB/s vorgesehen ist, durch den D2VTR aufgezeichnet und/oder wiedergegeben werden, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Kompositdaten mit 143 MB/s vorgesehen ist.
Die Art und Weise, wie Wiedergabedaten von dem Breitbildschirm-VTR, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 360 MB/s vorgesehen ist, zu dem VTR gegeben werden, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten mit 143 MB/s vorgesehen ist, wird nun erläutert.
In diesem Fall werden die Breitbildschirm-Komponentendaten mit 360 MB/s, die durch den Breitbildschirm-VTR mittels einer seriellen Schnittstelle ausgegeben werden, zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 übergibt die Breitbildschirm-Komponentendaten mit 360 MB/s zu der zweiten Bitraten-Umsetzschaltung 11 in dem Bitraten-Konverter 5.
Unter Verwendung von BRD, RC und MSK setzt die zweite Bitraten-Umsetzschaltung 11 die Breitbildschirm-Komponentendaten mit 360 MB/s in Komponentendaten mit 143 MB/s wie in Fig. 35 gezeigt um.
Das heißt, wenn die Breitbildschirm-Komponentendaten mit 360 MB/s, die das Seitenverhältnis von 16:9 aufweisen, darauf durch die MSK in Komponentendaten mit 143 MB/s und dem Seitenverhältnis von 4:3 umgesetzt werden, wird die Bitzahl erhöht. Aus diesem Grund werden die Breitbildschirm-Komponentendaten mit 360 MB/s durch die BRD wie in Fig. 8 gezeigt durch einen Bitzahl-Verringerungsvorgang verarbeitet, bevor sie zu der RC gegeben werden.
Die RC setzt die Bitrate der Breitbildschirm-Komponentendaten mit 360 MB/s, die durch den Bitzahl-Verringerungsvorgang wie oben beschrieben verarbeitet wurden, von 360 MB/s auf 143 MB/s um und übergibt die sich ergebenden Signale zu der in Fig. 5 gezeigten MSK.
Durch Auslesen von Daten in dem Bereich entsprechend dem Seitenverhältnis von 4:3 von den Breitbildschirm-Daten mit 143 MB/s, die in den Zeilenspeicher 42 eingeschrieben sind, setzt die MSK die Breitbildschirm-Komponentendaten mit 143 MB/s in Komponentendaten mit 143 MB/s um, die zu dem Pfadschalter 4 gegeben werden.
Der Pfadschalter 4 übergibt die Komponentendaten mit 143 MB/s zu dem VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Komponentendaten mit 143 MB/s vorgesehen ist.
In dieser Weise können Wiedergabedaten von dem Breitbildschirm-VTR, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 360 MB/s vorgesehen ist, durch den VTR aufgezeichnet und/oder wiedergegeben werden, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Kompositdaten mit 143 MB/s vorgesehen ist.
Die Art und Weise, wie Wiedergabedaten von dem Breitbildschirm-VTR, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 360 MB/s vorgesehen ist, zu dem VTR gegeben werden, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 143 MB/s vorgesehen ist, wird erläutert.
In diesem Fall werden die Breitbildschirm-Komponentendaten mit 360 MB/s, die von dem Breitbildschirm-VTR mittels einer seriellen Schnittstelle ausgegeben werden, zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 übergibt die Breitbildschirm-Komponentendaten mit 360 MB/s zu der zweiten Bitraten-Umsetzschaltung 11 in dem Bitraten-Konverter 5.
Unter Verwendung der BRD setzt der zweite Bitraten-Konverter 11 die Breitbildschirm- Komponentendaten mit 360 MB/s in Breitbildschirm-Kompositdaten mit 143 MB/s wie in Fig. 3t gezeigt um.
Das heißt, die Breitbildschirm-Komponentendaten mit 360 MB/s werden durch die in Fig. 8 gezeigte BRD mit einem Bitzahl-Verringerungsvorgang verarbeitet und in Breitbildschirm-Komponentendaten mit 143 MB/s umgesetzt, bevor sie zu dem Pfadschalter 4 gegeben werden.
Der Pfadschalter 4 übergibt die Breitbildschirm-Komponentendaten mit 143 MB/s zu dem VTR, der in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 zur Verarbeitung der Breitbildschirm-Komponentendaten mit 143 MB/s vorgesehen ist.
In dieser Weise können die Wiedergabedaten von dem Breitbildschirm-VTR, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 vorgesehen ist, durch den VTR aufgezeichnet und/oder wiedergegeben werden, der in der zweiten Aufzeichnungs- /Wiedergabeeinheit 2 zur Verarbeitung der Breitbildschirm-Komponentendaten mit 143 MB/s vorgesehen ist.
Die Art und Weise wie Wiedergabedaten von dem Breitbildschirm-VTR, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 360 MB/s vorgesehen ist, zu dem D1VTR gegeben werden, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 zur Verarbeitung der Komponentendaten mit 270 MB/s vorgesehen ist, wird erläutert.
In diesem Fall werden die Breitbildschirm-Komponentendaten mit 360 MB/s, die durch den Breitbildschirm-VTR mittels einer seriellen Schnittstelle ausgegeben werden, zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 übergibt die Breitbildschirm-Komponentendaten mit 360 MB/s zu der dritten Bitraten-Umsetzschaltung 12 in dem Bitraten-Konverter 5.
Unter Verwendung der MSK setzt der dritte Bitraten-Konverter 12 die Breitbildschirm- Komponentendaten mit 360 MB/s in Kompositdaten mit 270 MB/s wie in Fig. 3u gezeigt um.
Durch die Maskierung durch die in Fig. 5 gezeigte MSK werden die Breitbildschirm- Komponentendaten mit 360 MB/s von den Daten mit dem Seitenverhältnis von 16:9 in Ausgangsdaten mit dem Seitenverhältnis von 4:3 umgesetzt.
Die sich ergebenden Komponentendaten mit 270 MB/s werden zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 übergibt die Komponentendaten mit 270 MB/s zu dem D1VTR, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 vorgesehen ist.
In dieser Weise können Wiedergabedaten von dem Breitbildschirm-VTR, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 360 MB/s vorgesehen ist, durch den D1VTR aufgezeichnet und/oder wiedergegeben werden, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 zur Verarbeitung der Kompositdaten mit 270 MB/s vorgesehen ist.
Die Art und Weise, wie Wiedergabedaten von dem Breitbildschirm-VTR, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 360 MB/s vorgesehen ist, zu dem VTR gegeben werden, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 270 MB/s vorgesehen ist, wird nun erläutert.
In diesem Fall werden die Breitbildschirm-Komponentendaten mit 360 MB/s, die von einem Breitbildschirm-Komponentendaten mittels einer seriellen Schnittstelle ausgegeben werden, zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 übergibt die Breitbildschirm-Komponentendaten mit 360 MB/s zu der dritten Bitraten-Umsetzschaltung 12 in dem Bitraten-Konverter 5.
Unter Verwendung der BRD setzt der dritte Bitraten-Konverter 12 die Breitbildschirm- Komponentendaten mit 360 MB/s in Breitbildschirm-Kompositdaten mit 270 MB/s wie in Fig. 3v gezeigt um.
Das heißt, die Breitbildschirm-Komponentendaten mit 360 MB/s werden durch die in Fig. 8 gezeigte BRD mit dem oben genannten Bitzahl-Verringerungsvorgang verarbeitet, um in Breitbildschirm-Komponentendaten mit der Bitrate von 270 MB/s umgesetzt zu werden.
Die Breitbildschirm-Komponentendaten mit 270 MB/s werden zu dem Pfadschalter 4 gegeben.
Der Pfadschalter 4 übergibt die Breitbildschirm-Komponentendaten mit 270 MB/s zu dem VTR, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 zur Verarbeitung der Breitbildschirm-Komponentendaten mit 270 MB/s vorgesehen ist.
In dieser Weise können die Wiedergabedaten von dem Breitbildschirm-VTR, der in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 zur Verarbeitung der Breitbildschirm- Komponentendaten mit 360 MB/s vorgesehen ist, durch den VTR aufgezeichnet und/oder wiedergegeben werden, der in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 zur Verarbeitung der Kompositdaten mit 270 MB/s vorgesehen ist.
Die erste Aufzeichnungs-/Wiedergabeeinheit 1 und die zweite Aufzeichnungs- /Wiedergabeeinheit 2 sind mit Einrichtungen zur Änderung eines Datensystems mit einer Bitrate mit einem weiteren Datensystem mit der gleichen Bitrate versehen.
Genauer gesagt, wenn Wiedergabedaten von dem D2VTR, der die Kompositdaten mit 143 MB/s verarbeitet, zu einem weiteren VTR gegeben werden sollen, der Komponentendaten mit 143 MB/s verarbeitet, setzt die zweite Aufzeichnungs- /Wiedergabeeinheit 2 die Kompositdaten mit 143 MB/s unter Verwendung der DEC und der BRD wie in Fig. 3 bei 91 gezeigt in Komponentendaten mit 143 MB/s um.
Das heißt, die Kompositdaten mit 143 MB/s werden zuerst zu dem DEC gegeben.
Wie bezüglich des DEC 23 in Fig. 4 erläutert wurde, setzt der DEC die Kompositdaten mit 143 MB/s (Luminanzdaten Y, erste Chrominanzdaten C&sub1; und zweite Chrominanzdaten CQ) in Luminanzdaten Y, erste Chrominanzdaten C&sub1; und zweite Chrominanzdaten C&sub2; um, die Komponentendaten sind.
Die Luminanzdaten Y, die ersten Chrominanzdaten C&sub1; und die zweiten Chrominanzdaten CQ der Kompositdaten sind aus 10 Bits in einem Block angeordnet, so daß, wenn die Kompositdaten in Komponentendaten umgesetzt werden, die Luminanzdaten Y, die ersten Chrominanzdaten C&sub1; und die zweiten Chromianzdaten CQ jeweils aus 10 Bits bestehen, was eine Erhöhung um das Dreifache der Bitzahl ergibt. Da die obige Übertragungsrate von 143 MB/s in solch einem Fall nicht aufrecht erhalten werden kann, werden die Luminanzdaten Y, die ersten Chrominanzdaten C&sub1; und die zweiten Chrominanzdaten C&sub2; zu der BRD gegeben.
Die Luminanzdaten Y, die ersten Chrominanzdaten C&sub1; und die zweiten Chrominanzdaten C&sub2;, die jeweils 10 Bits aufweisen, werden durch die BRD mit einem Bitzahl- Verringerungsvorgang zur Kompatibilität mit der Übertragungsrate von 143 MB/s verarbeitet und die sich ergebenden Signale werden zu dem VTR übertragen, der die Komponentendaten mit 143 MB/s verarbeitet.
In dieser Weise können die Wiedergabedaten von dem D2VTR, der die Kompositdaten mit 143 MB/s verarbeitet, durch den VTR in der zweiten Aufzeichnungs- /Wiedergabeeinheit 2 aufgezeichnet und/oder wiedergegeben werden, der die oben genannten Komponentendaten mit 143 MB/s verarbeitet.
Die Art und Weise, wie Wiedergabedaten von dem D2VTR, der die Kompositdaten mit 143 MB/s verarbeitet, zu dem VTR in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 gegeben werden, der die Breitbildschirm-Komponentendaten mit 143 MB/s verarbeitet, wird erläutert.
Unter Verwendung des DEC, BRD und ADD setzt die zweite Aufzeichnungs- /Wiedergabeeinheit 2 die Kompositdaten mit 143 MB/s in Breitbildschirm- Komponentendaten mit 143 MB/s wie bei 92 in Fig. 3 gezeigt um.
Das heißt, die Kompositdaten mit 143 MB/s werden zuerst durch den DEC und die BRD in Komponentendaten mit 143 MB/s wie oben beschrieben umgesetzt.
Die Komponentendaten mit 143 MB/s sind die Daten mit dem Seitenverhältnis von 4:3 wie oben beschrieben. Daher werden die Komponentendaten mit 143 MB/s zu dem ADD zur Umsetzung in Breitbildschirm-Daten mit dem Seitenverhältnis von 16:9 gegeben, die zu dem VTR gegeben werden, der die Breitbildschirm-Komponentendaten mit 143 MB/s verarbeitet.
In dieser Weise können die Wiedergabedaten von dem D2VTR, der die Kompositdaten mit 143 MB/s verarbeitet, durch den VTR aufgezeichnet und/oder wiedergegeben werden, der die Breitbildschirm-Komponentendaten mit 143 MB/s verarbeitet.
Die Art und Weise, wie die Wiedergabedaten von dem VTR, der die Kompositdaten mit 143 MB/s verarbeitet, zu dem D2VTR in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 gegeben werden, die die Breitbildschirm-Kompositdaten mit 143 MB/s verarbeitet, wird erläutert.
Unter Verwendung von ENP und BEP setzt die zweite Aufzeichnungs- /Wiedergabeeinheit 2 die Komponentendaten mit 143 MB/s in Breitbildschirm- Kompositdaten mit 143 MB/s wie bei 93 in Fig. 3 gezeigt um.
Die Komponentendaten mit 143 MB/s werden zuerst zu dem ENC zur Umsetzung in Kompositdaten wie oben beschrieben gegeben.
Die Luminanzdaten Y, die ersten Chrominanzdaten C&sub1; und die zweiten Chrominanzdaten C&sub2; der Kompositdaten mit 143 MB/s werden zuvor mit dem Bitzahl- Verringerungsvorgang zur Kompatibilität mit der Übertragungsrate von 143 MB/s verarbeitet, so daß, wenn die Komponentendaten mit 143 MB/s durch den ENC in die oben genannten Kompositdaten umgesetzt werden, die sich ergebenden Daten nicht der Bitrate von 143 MB/s entsprechen.
Daher werden die von dem ENC ausgegebenen Kompositdaten zu der BEP gegeben.
Die Kompositdaten von dem ENC werden durch die BEP mit dem Bitzahl- Verringerungsvorgang zur Umsetzung in Kompositdaten mit der Bitrate von 143 MB/s gegeben, die zu dem D2VTR gegeben werden.
In dieser Weise können die Wiedergabedaten von dem VTR, der die Komponentendaten mit 143 MB/s verarbeitet, durch den D2VTR aufgezeichnet und/oder wiedergegeben werden, der die Kompositdaten mit 143 MB/s verarbeitet.
Die Art und Weise, wie die Wiedergabedaten von dem VTR, der die Komponentendaten mit 143 MB/s verarbeitet, zu dem VTR in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 gegeben werden, die die Breitbildschirm-Komponentendaten mit 143 MB/s verarbeitet, wird erläutert.
Unter Verwendung von BRD und ADD setzt die zweite Aufzeichnungs- /Wiedergabeeinheit 2 die Komponentendaten mit 143 MB/s in Breitbildschirm- Komponentendaten mit 143 MB/s wie bei 94 in Fig. 3 gezeigt um.
Das heißt, die Komponentendaten mit 143 MB/s sind die Daten mit dem Seitenverhältnis von 4:3, die darauf durch die ADD in Breitbildschirm-Daten mit dem Seitenverhältnis von 16:9 mit einer Erhöhung der Bitrate umgesetzt werden. Daher werden zur Verringerung der erhöhten Bitrate von 143 MB/s die Breitbildschirm-Komponentendaten mit 143 MB/s zuerst durch die BRD mit dem Vorgang der Verringerung der Bitzahl verarbeitet, bevor sie zu der ADD gegeben werden.
Die ADD setzt die Komponentendaten, die mit dem Vorgang der Bitzahl-Verringerung verarbeitet wurden, in Breitbildschirm-Daten mit dem Seitenverhältnis von 16:9 um, die zu dem VTR gegeben werden, der die Breitbildschirm-Komponentendaten mit 143 MB/s verarbeitet.
In dieser Weise können die Wiedergabedaten von dem VTR, der die Komponentendaten mit 143 MB/s verarbeitet, durch den VTR aufgezeichnet und/wiedergegeben werden, der die Breitbildschirm-Komponentendaten mit 143 MB/s verarbeitet.
Die Art und Weise, wie die Wiedergabedaten von dem VTR, der die Breitbildschirm- Komponentendaten mit 143 MB/s verarbeitet, zu dem D2VTR in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 gegeben werden, die die Kompositdaten mit 143 MB/s verarbeitet, wird erläutert.
Unter Verwendung von ENP, BEP und MSK setzt die zweite Aufzeichnungs- /Wiedergabeeinheit 2 die Breitbildschirm-Komponentendaten mit 143 MB/s in Kompositdaten mit 143 MB/s wie bei 95 in Fig. 3 gezeigt um.
Das heißt, die Breitbildschirm-Komponentendaten mit 143 MB/s sind die Daten mit dem Seitenverhältnis von 16:9, die daraufhin durch die MSK in Daten mit dem Seitenverhältnis von 4:3 und einer Erniedrigung der Bitrate umgesetzt werden. Aus diesem Grund werden die Breitbildschirm-Komponentendaten mit 143 MB/s zuerst durch die BEP mit einem Bitzahl-Erhöhungsvorgang verarbeitet, bevor sie zu dem ENC gegeben werden.
Wie oben beschrieben setzt der ENC die Bitzahl-erhöhten Daten, die die Komponentendaten sind, in Kompositdaten um, die zu der MSK gegeben werden.
Die MSK setzt die Kompositdaten in Daten mit dem Seitenverhältnis von 4:3 zur Übertragung der sich ergebenden Daten zum D2VTR um.
In dieser Weise können die Wiedergabedaten von dem VTR, der die Breitbildschirm- Komponentendaten mit 143 MB/s verarbeitet, durch den D2VTR aufgezeichnet und/oder wiedergegeben werden, der die Kompositdaten mit 143 MB/s verarbeitet.
Die Art und Weise, wie die Wiedergabedaten von dem VTR, der die Breitbildschirm- Komponentendaten mit 143 MB/s verarbeitet, zu dem VTR in der zweiten Aufzeichnungs-/Wiedergabeeinheit 2 gibt, der die Komponentendaten mit 143 MB/s verarbeitet, wird erläutert.
Unter Verwendung von BEP und MSK setzt die zweite Aufzeichnungs- /Wiedergabeeinheit 2 die Breitbildschirm-Komponentendaten mit 143 MB/s in Komponentendaten mit 143 MB/s wie bei 96 in Fig. 3 gezeigt um.
Das heißt, die Breitbildschirm-Komponentendaten mit 143 MB/s sind dann die Daten mit dem Seitenverhältnis von 16:9, die darauf durch die MSK in Daten mit dem Seitenverhältnis von 4:3 mit einem Abfallen der Bitrate umgesetzt werden. Aus diesem Grund werden die Breitbildschirm-Komponentendaten mit 143 MB/s zuerst durch die BEP mit einem Bitzahl-Erhöhungsvorgang verarbeitet, bevor sie zu der MSK gegeben werden.
Die MSK setzt die Bitzahl-erhöhten Komponentendaten in Daten mit dem Seitenverhältnis von 4:3 um, die zu dem VTR gegeben werden, der die Komponentendaten mit 143 MB/s verarbeitet.
In dieser Weise können die Wiedergabedaten von dem VTR, der die Breitbildschirm- Komponentendaten mit 143 MB/s verarbeitet, durch den VTR aufgezeichnet und/oder wiedergegeben werden, der die Komponentendaten mit 143 MB/s verarbeitet.
Die Art und Weise, wie die Wiedergabedaten von dem D1VTR, der die Komponentendaten mit 270 MB/s verarbeitet, zu dem VTR in der ersten Aufzeichnungs- /Wiedergabeeinheit 1 gegeben wird, der die Breitbildschirm-Komponentendaten mit 270 MB/s verarbeitet, wird erläutert.
Unter Verwendung von BRD und ADD setzt die erste Aufzeichnungs-/Wiedergabeeinheit 1 die Komponentendaten mit 270 MB/s in Breitbildschirm-Komponentendaten mit 270 MB/s wie bei 97 in Fig. 3 gezeigt um.
Das heißt, die Komponentendaten mit 270 MB/s sind die Daten mit dem Seitenverhältnis von 4:3, die darauf durch die ADD in Breitbildschirm-Daten mit dem Seitenverhältnis von 16:9 mit einer Erhöhung der Bitrate umgesetzt werden. Daher werden zur Verringerung der erhöhten Bitrate von 270 MB/s die Breitbildschirm-Komponentendaten mit 270 MB/s zuerst durch die BRD mit dem Vorgang der Verringerung der Bitzahl verarbeitet, bevor sie zu dem ADD gegeben werden.
Die ADD setzt die Komponentendaten, die mit dem Bitzahl-Verringerungsvorgang verarbeitet wurden, in Daten mit dem Seitenverhältnis von 16:9 um, die zu dem VTR gegeben werden, der die Breitbildschirm-Komponentendaten mit 270 MB/s verarbeitet.
In dieser Weise können die Wiedergabedaten von dem VTR, der die Komponentendaten mit 270 MB/s verarbeitet, durch den VTR aufgezeichnet und/oder wiedergegeben werden, der die Breitbildschirm-Komponentendaten mit 270 MB/s verarbeitet.
Die Art und Weise, wie die Wiedergabedaten von dem VTR, der die Breitbildschirm- Komponentendaten mit 270 MB/s verarbeitet, zu dem D1VTR in der ersten Aufzeichnungs-/Wiedergabeeinheit 1 gegeben werden, der die Breitbildschirm- Komponentendaten mit 270 MB/s verarbeitet, wird erläutert.
Unter Verwendung von BEP und MSK setzt die erste Aufzeichnungs-/Wiedergabeeinheit 1 die Breitbildschirm-Komponentendaten mit 270 MB/s in Komponentendaten mit 270 MB/s um, wie bei 98 in Fig. 3 gezeigt ist.
Das heißt, die Breitbildschirm-Komponentendaten mit 270 MB/s sind die Daten mit dem Seitenverhältnis von 16:9, die darauf durch die MSK in Daten mit dem Seitenverhältnis von 4:3 mit einer Erniedrigung der Bitrate umgesetzt werden. Daher werden zur Wiederherstellung der erniedrigten Bitrate von 270 MB/s, die Breitbildschirm- Komponentendaten mit 270 MB/s zuerst durch die BEP mit dem Vorgang der Bitzahl- Erhöung verarbeitet, bevor sie zu der MSK gegeben werden.
Die MSK setzt die Bitzahl-erhöhten Komponentendaten in Daten mit dem Seitenverhältnis von 4:3 um, die zu dem D1VTR gegeben werden, der die Komponentendaten mit 270 MB/s verarbeitet.
In dieser Weise können die Wiedergabedaten von dem VTR, der die Breitbildschirm- Komponentendaten mit 270 MB/s verarbeitet, durch den D1VTR aufgezeichnet und/oder wiedergegeben werden, der die Komponentendaten mit 270 MB/s verarbeitet.
Da nur der Breitbildschirm-VTR in der dritten Aufzeichnungs-/Wiedergabeeinheit 3 vorgesehen ist, wird der oben beschriebene Datensystem-Austausch nicht in der Aufzeichnungs-/Wiedergabeeinheit ausgeführt.
Wenn indessen die dritte Aufzeichnungs-/Wiedergabeeinheit einen VTR enthält, die Kompositdaten mit einer Bitrate von 360 MB/s oder Kompositdaten mit 360 MB/s neben dem Breitbildschirm-VTR enthält, kann der Austausch von Daten mit verschiedenen Datensystemen mit der gleichen Bitrate innerhalb der dritten Aufzeichnungs/Wiedergabeeinheit 3 in ähnlicher Weise zu den ersten und zweiten Aufzeichnungs/Wiedergabeeinheiten 1 und 2 durch Vorsehen von Schaltungen ausgeführt werden, die für die Datenumsetzung notwendig sind, wie beispielsweise die BEP oder ADD in der dritten Aufzeichnungs-/Wiedergabeeinheit 3.
Aus dem obigen ist ersichtlich, daß das vorliegende Ausführungsbeispiel ein Aussendesystem für eine Aufzeichnungs-/Wiedergabevorrichtung vorsieht, in der eine erste, zweite und dritte Aufzeichnungs-/Wiedergabeeinheit 1 bis 3, die jeweils mit mehreren VTRs versehen sind, miteinander durch den Pfadschalter 4 verbunden werden, und in der der Bitraten-Konverter 5 mit den ersten bis dritten Bitraten-Umsetzschaltungen 10 bis 12 zum Datenaustausch zwischen den Einheiten 1 bis 3 mit dem Pfadschalter 4 verbunden ist. Wenn der übertragene VTR und ein empfangener VTR festgelegt sind, überträgt der Pfadschalter 4 die Daten von dem übertragenen VTR zu dem Bitraten- Konverter 5, wo die Bitrate in eine diejenige von Daten umgesetzt wird, die durch den empfangenen VTR verarbeitet wird, und die sich ergebenden Daten werden zu der Empfangsseite gegeben, um einen Datenaustausch zwischen VTRs mit verschiedenen Datenbitraten zu ermöglichen.
In dem dargestellten Ausführungsbeispiel ist der Bitraten-Konverter 5 mit der ersten Bitraten-Umsetzschaltung 10 zur Umsetzung der Bitrate von 143 MB/s in 270 MB/s und der Bitrate von 270 MB/s in 143 MB/s, der zweiten Bitraten-Umsetzschaltung 11 zur Umsetzung der Bitrate von 143 MB/s in 360 MB/s und der Bitrate von 360 MB/s in 143 MB/s, sowie der dritten Bitraten-Umsetzschaltung 12 zur Umsetzung der Bitrate von 270 MB/s in 360 MB/s und der Bitrate von 360 MB/s in 270 MB/s versehen, um einen Datenaustausch zwischen der Aufzeichnungs-/Wiedergabeeinheit 1, die mit mehreren Aufzeichnungs-/Wiedergabevorrichtungen versehen ist, wie beispielsweise einem D1VTR, der Videodaten mit der Bitrate von 270 MB/s wie in Fig. 1 gezeigt verarbeitet, versehen ist, der Aufzeichnungs-/Wiedergabeeinheit 2, die mit mehreren Aufzeichnungs- /Wiedergabevorrichtungen, wie beispielsweise einem D2VTR, der Videodaten mit der Bitrate von 143 MB/s verarbeitet, versehen ist, und der Aufzeichnungs- /Wiedergabeeinheit 3, die mit dem Breitbildschirm-VTR versehen ist, der Videodaten mit der Bitrate von 360 MB/s wie in Fig. 1 gezeigt verarbeitet. Wenn beispielsweise ein sogenannter HDVTR zur Aufzeichnung und/oder Wiedergabe von hochauflösenden Fernsehsignalen als Aufzeichnungs-/Wiedergabevorrichtung vorgesehen ist, kann eine Bitraten-Umsetzschaltung für einen HDVTR in dem Bitraten-Konverter 5 zum Austausch von Signalen zwischen den Aufzeichnungs-/Wiedergabevorrichtungen in ihrer Gesamtheit vorgesehen sein.
Durch Hinzufügung der Bitraten-Umsetzschaltung entsprechend der in dem System vorgesehenen Aufzeichnungs-/Wiedergabevorrichtung, kann der Datenaustausch zwischen der Aufzeichnungs-/Wiedergabevorrichtung in ihrer Gesamtheit erfolgen.
Sollte daher eine Aufzeiehnungs-/Wiedergabevorrichtung mit einer neuen Bitrate in der Zukunft Verbreitung finden, genügt es, eine Bitraten-Umsetzschaltung für die Aufzeichnungs-/Wiedergabevorrichtung mit der neuen Bitrate als eine von mehreren Bitraten-Umsetzschaltungen vorzusehen, um unnötige Ausgaben für den Neukauf der Aufzeichnungs-/Wiedergabevorrichtung in ihrer Gesamtheit zur Kompatibilität mit der Aufzeichnungs-/Wiedergabevorrichtung mit der neuen Bitrate zu vermeiden.
Durch das Aussendesystem für eine Aufzeichnungs-/Wiedergabevorrichtung gemäß dem vorliegenden Ausführungsbeispiel, werden eine Aufzeichnungs-/Wiedergabevorrichtung gewählt, die ein Signal ausgibt, sowie eine Aufzeichnungs-/Wiedergabevorrichtung, die das Signal aufnimmt, aus mehreren Aufzeichnungs-/Wiedergabevorrichtungen durch eine Eingabe/Ausgabe-Umschalteinrichtung, während die dem Eingang und dem Ausgang der gewählten Einrichtung zugeordnete Bitraten-Umsetzeinrichtung durch die Eingabe/Ausgabe-Umschalteinrichtung gewählt werden und miteinander durch die Eingabe/Ausgabe-Umschalteinrichtung verbunden werden.
In dieser Weise können Videodaten zwischen den Aufzeichnungs- /Wiedergabevorrichtungen mit unterschiedlichen Bitraten ausgetauscht werden.
Sollte andererseits eine Aufzeichnungs-/Wiedergabevorrichtung mit einer neuen Bitrate in der Zukunft Verbreitung find, genügt es, eine Bitraten-Umsetzeinrichtung für die Aufzeichnungs-/Wiedergabevorrichtung mit der neuen Bitrate als eine der mehreren Bitraten-Umsetzeinrichtungen hinzuzufügen, um unnötige Ausgaben für den Neukauf der Aufzeichnungs-/Wiedergabevorrichtung in ihrer Gesamtheit zur Kompatibilität mit der Aufzeichnungs-/Wiedergabevorrichtung mit der neuen Bitrate zu vermeiden.

Claims

1. Schalter (4) zum Verbinden mehrerer Eingabe- und Ausgabevorrichtungen (1, 2, 3) für Videosignale mit verschiedenen Videosignal-Bitraten, die durch die Eingabe- und Ausgabevorrichtungen verarbeitet werden, wobei der Schalter aufweist:

- mehrere bidirektionale Umsetzeinrichtungen (5) zum Umsetzen der Videosignale, die durch die Eingabe- und Ausgabevorrichtungen für Videosignale verarbeitet werden; und

- eine Umschalteinrichtung (4) zum Auswählen denjenigen Eingabe- und Ausgabevorrichtung für Videosignale aus den Eingabe- und Ausgabevorrichtungen für Videosignale, die Videosignale ausgibt und denjenigen Eingabe- und Ausgabevorrichtung für Videosignale, die die Videosignale aufnimmt, wobei die Umschalteinrichtung aus den Umsetzeinrichtungen weiterhin diejenigen Umsetzeinrichtungen auswählt, die den ausgewählten Vorrichtungen zugeordnet sind, und die ausgewählten Umsetzeinrichtungen und die ausgewählten Vorrichtungen miteinander verbindet.

2. Schalter nach Anspruch 1, bei dem die zu verbindenden Eingabe- und Ausgabevorrichtungen Aufzeichnungs- und/oder Wiedergabevorrichtungen für Videosignale sind.

3. Schalter nach Anspruch 1, bei dem eine der Umsetzeinrichtungen eine erste Umsetzeinrichtung mit einer ersten Bitraten-Umsetzeinrichtung (10) ist zur Durchführung eines Umsetzvorganges der Umsetzung von Videosignalen einer ersten Bitrate in Videosignale mit einer zweiten Bitrate und zur Durchführung eines umgekehrten Umsetzvorganges, der das entgegengesetzte des obigen Umsetzvorganges ist, wobei eine weitere der Umsetzeinrichtungen eine zweite Umsetzeinrichtung (11) mit einer zweiten Bitraten- Umsetzeinrichtung ist zur Durchführung eines Umsetzvorganges zur Umsetzung von Videosignalen mit der ersten Bitrate in Videosignale mit einer dritten Bitrate, die größer ist als die erste und die zweite Bitrate, und zur Durchführung eines umgekehrten Umsetzvorganges, der das Entgegengesetzte des obigen Umsetzvorganges ist, und wobei eine noch weitere Umsetzeinrichtung eine dritte Umsetzeinrichtung mit einer dritten Bitraten-Umsetzeinrichtung (13) ist zum Umsetzen von Videosignalen der zweiten Bitrate in Videosignale der dritten Bitrate und zur Durchführung eines umgekehrten Umsetzvorganges, der das entgegengesetzte des obigen Umsetzvorganges ist.

4. Schalter nach Anspruch 3, bei dem die erste Umsetzeinrichtung einen Decodierer (23) zum Umsetzen von zusammengesetzten Signalen in Komponenten-Signale sowie einen Codierer (25) zur Durchführung eines Vorgangs aufweist, der der umgekehrte von dem ist, der durch den Decodierer ausgeführt wird.

5. Schalter nach Anspruch 3, bei dem die zweite Umsetzeinrichtung aufweist einen Decodierer (23) zur Durchführung eines Vorganges der Umsetzung von zusammengesetzten Signalen in Komponenten- Signale, einen Codierer (25) zur Durchführung eines Vorganges, der das Entgegengesetzte des Vorgangs ist, der durch den Codierer ausgeführt wird, eine Addierschaltung zur Kompensierung von Ausgällen von Videosignalen auf einem Bildschirm und eine Maskierschaltung zur Maskierung von überschüssigen Videodaten auf dem Bildschirm.

6. Schalter nach Anspruch 3, bei dem die driffe Bitraten-Umsetzeinrichtung eine Addierschaltung zur Kompensierung eines Ausfalls an Videosignalen auf dem Bildschirm und eine Maskierschaltung zur Maskierung von überschüssigen Videodaten auf einem Bildschirm aufweist.

7. Schalter nach Anspruch 1, bei dem die Umsetzeinrichtung aufweist eine erste Bitraten-Umsetzeinrichtung (10) zur Umsetzung von Signalen einer ersten Bitrate in Signale einer zweiten Bitrate oder umgekehrt, eine zweite Bitraten-Umsetzeinrichtung (11) zur Umsetzung von Signalen der ersten Bitrate in Signale einer dritten Bitrate oder umgekehrt, eine dritte Bitraten- Umsetzeinrichtung (12) zur Umsetzung von Signalen der zweiten Bitrate in Signale der dritten Bitrate oder umgekehrt, einen Codierer (25) zur Durchführung eines Vorganges der Umsetzung von Komponenten-Signalen in zusammengesetzte Signale, einen Decodierer (23) zur Durchführung eines Vorgangs, der das umgekehrte von dem ist, der durch den Codierer ausgeführt wird, eine Maskierschaltung zur Maskierung von überschüssigen Videosignalen auf einem Bildschirm sowie eine Addierschaltung zur Kompensierung eines Ausfalls von Videodaten auf dem Bildschirm.

8. Schalter nach Anspruch 7, bei dem die Umsetzeinrichtung weiterhin eine Bitverringerungsschaltung zur Verringerung der Bit-Zahl der Videosignale sowie eine Bit-Verringerungsschaltung zur Verringerung der Bitzahl aufweist.

9. Videoschaltsystem mit: mehreren Eingabe- und Ausgabevorrichtungen für Videosignale, die verschiedene Videosignal-Bitraten verarbeiten; und

einem Schalter nach einem der vorhergehenden Auspruche, um die Vorrichtungen zu verbinden.