DE69216818T2

DE69216818T2 - Analog-Digitalumsetzer

Info

Publication number: DE69216818T2
Application number: DE69216818T
Authority: DE
Inventors: Dorine Maria Esther Gevaert; Johannes Mathilda Jo Sevenhans; Jozef Karolus Corn Vanneuville
Original assignee: Alcatel Bell NV; Alcatel NV
Current assignee: Xylon LLC
Priority date: 1992-06-03
Filing date: 1992-06-03
Publication date: 1997-07-24
Anticipated expiration: 2012-06-04
Also published as: US5563599A; EP0577883A1; ES2099197T3; EP0577883B1; DE69216818D1; JPH06152414A

Description

Die vorliegende Erfindung bezieht sich auf einen Analog-Digital- Wandler zum Wandeln einer analogen Eingangsspannung in eine digitale Ausgangsspannung, der wenigstens zwei in Reihe geschaltete erste und zweite, durch Schaltmittel gesteuerte Spannungsteilerstufen enthält, von denen jede eine Vielzahl von in Reihe geschalteten Teilstufen enthält, wobei eine an eine Stufe angelegte Eingangssteuerspannung darin geteilt wird, um geteilte Spannungen zu erzeugen, wobei die Eingangsspannung der ersten Stufe durch eine vorbestimmte Referenzspannung gebildet wird und wobei die geteilten Spannungen der Stufen nacheinander mit der analogen Spannung in ebenfalls im Analog-Digital-Wandler enthaltenen Logikmitteln verglichen werden, um dadurch nachfolgende Anteile der digitalen Ausgangsspannung zu erzeugen.
Ein derartiger Analog-Digital-Wandler ist in der Technik bekannt und ist z.B. in "Session 1: Data converters - WAM 1.2: a CMOS 40 MHz 8b 105 mW Two-Step ADC" der Proceedings of ISCC 89, 15. Februar 1989, Seiten 14 bis 18 beschrieben. Darin ist ein zweistufiger Analog-Digital-Wandler zum Wandeln einer analogen Eingangsspannung in eine digitale Ausgangsspännung beschrieben. Die beiden Stufen werden derart miteinander verflochten, daß sie ein einziges Netzwerk mit 256 Widerständen gleichen Werts bilden. Die geteilten Spannungen der ersten oder Grobstufe werden von jedem sechzehnten Widerstand des Widerstandsnetzwerks abgegriffen. Dies ergibt 15 Spannungen, die von einer Referenzspannung abgeleitet und mit der analogen Spannung durch Grobkomparatoren verglichen werden. Das Ergebnis daraus gibt die Höhe der analogen Spannung an und bestimmt, welche Schalter der Schaltmittel zu schließen sind sowie welche 16 in Reihe geschaltete Widerstände als Widerstände der zweiten oder Feinstufe verwendet werden, um die unterteilten Spannungen dieser Feinstufe abzugeben.
Ein Analog-Digital-Wandler dieser Art ist auch in EP-A-0 070 175, Figuren 3A, 3B, 3C offenbart.
Ein Nachteil dieses bekannten Wandlers besteht darin, daß die Schalter, welche die Widerstände mit den Komparatoren der Feinstufe verbinden, bei einer Spannung betrieben werden, die von der Höhe der analogen Eingangsspannung abhängt, da die Auswahl derjenigen in Reihe geschalteten Widerstände, welche die Feinstufe bilden, von der analogen Eingangsspannung abhängt. Infolgedessen und weil die Schalter einen von der Spannung, bei der sie betrieben werden, abhängigen Reihenwiderstand aufweisen, hängt der in die Feinstufe durch die Schalter eingebrachte Widerstand von der analogen Spannung ab und führt deshalb zu Linearitätsfehlern.
Eine Aufgabe der Erfindung besteht darin, einen Wandler der oben genannten Art bereitzustellen, der jedoch nicht die oben angeführten Nachteile aufweist.
Diese Aufgabe wird dadurch erreicht, daß für wenigstens eine der Stufen die Eingangsspannung über die Schaltmittel an eine vorbestimmte Anzahl von Teilstufen der einen Stufe, die unter der Steuerung der analogen Spannung ausgewählt werden, angelegt wird, wobei die Eingangssteuerspannung unabhängig von der Auswahl ist.
Auf diese Weise wird die Eingangsspannung der einen Stufe bestimmt, wenn derjenige Teil der Schaltmittel, der diese eine Stufe mit der vorhergehenden Stufe verbindet, eingestellt wird. Folglich wird der durch diesen Teil der Schaltmittel eingebrachte Widerstand unabhängig von der Einstellung des nachfolgenden Teils im Unterschied zum Stand der Technik, bei dem die Eingangsspannung einer Stufe von der Einstellung des nachfolgenden Teils abhängt, da sie die Spannung ist, die an denjenigen Teil der Schaltmittel, der diese Stufe mit der vorhergehenden Stufe verbindet, angelegt wird, und bei dem folglich auch der eingebrachte Reihenwiderstand von der Einstellung des nachfolgenden Teils abhängt. Dadurch werden die Linearitätsfehler in Hinblick auf den Stand der Technik geringer.
Ein anderes Kennzeichen der Erfindung besteht darin, daß für jede der Stufen mit Ausnahme der ersten die Eingangssteuerspannung durch eine Ausgangssteuerspannung gebildet wird, die an einer Teilstufe derjenigen Stufe, die der einen Stufe vorausgeht, erzeugt wird.
Dadurch unterteilt jede nächste Stufe bezüglich der vorhergehenden Stufe die Referenzspannung weiter.
Ein weiteres Kennzeichen der "Erfindung" besteht darin, daß für zwei aufeinanderfolgende Stufen die zweite Stufe davon diejenige Teilstufe der ersten Stufe bildet, an der die Ausgangssteuerspannung der ersten Stufe erzeugt wird.
Auf diese Weise werden für den Wandler weniger Bauelemente verwendet.
Ein wiederum anderes Kennzeichen der Erfindung besteht darin, daß die eine Stufe die erste Stufe ist.
Dadurch wird die Referenzspannung an die erste Stufe über die Schaltmittel angelegt, was bedeutet, daß die an den in der ersten Stufe enthaltenen Teil der Schaltmittel angelegte Spannung festgelegt und bekannt ist und daß folglich der Spannungsabfall an den Schaltmitteln unabhängig von der analogen Spannung ist. Auf diese Weise liegen keine Linearitätsfehler mehr vor. Es ist zu beachten, daß ein Verstärkungsfehler und ein Versatzfehler immer noch vorliegen. Jedoch beeinflussen diese Fehler nicht die Linearität des Wandlers.
Ein anderes Merkmal der Erfindung besteht darin, daß jede der Stufen einen Logikteil enthält, der ein Teil der Logikmittel ist und dessen Ausgangssignal einer der nachfolgenden Anteile der digitalen Ausgangsspannung ist, daß jede außer der ersten Stufe einen Schaltteil enthält, der ein Teil der Schaltmittel ist, und daß für jede außer der letzten Stufe das Ausgangssignal des Logikteils den Schaltteil jeder nächsten Stufe steuert.
Auf diese Weise ist jede Stufe eine eigenständige Einheit, d.h. die Stufen tauschen nur Steuersignale untereinander aus und z.B. keine analogen Spannungen. Dadurch sind die Stufen weniger voneinander abhängig, der Aufbau des Wandlers wird einfacher.
Ein weiteres Merkmal der Erfindung besteht darin, daß für jede der Stufen der Logikteil durch die Spannungen an Verbindungspunkten derjenigen Teilstufen, die der Ausgangsteilstufe der vorhergehenden Stufe zugeordnet sind, gesteuert wird, wobei die nachfolgenden Teilstufen für die erste Stufe durch alle von deren Teilstufen gebildet werden.
Jede nächste Stufe erzeugt somit Spannungspegel, wobei ein Spannungspegel der Spannungsbereich zwischen zwei geteilten Spannungen, der Referenzspannung oder Masse ist und wobei feinere Spannungsbereiche als die Spannungspegel der Ausgangsteilstufe der vorhergehenden Stufe gebildet werden. Dadurch wird eine bessere Auflösung in jeder nachfolgenden Stufe erreicht.
Wiederum ein weiteres Merkmal der Erfindung besteht darin, daß die analoge Eingangsspannung für jede betrachtete Stufe derart verzögert wird, daß die Ausgangssignale der jeweiligen Logikteile der jeweiligen vorhergehenden Stufe vorliegen, wenn die analoge Eingangsspannung an die betrachtete Stufe angelegt wird.
Während die Steuerinformation von einer Stufe, welche die Schalter einer nächsten Stufe steuert, der nachfolgenden Stufe ermöglicht, das analoge Signal zu verarbeiten, verarbeitet somit die vorhergehende Stufe bereits ein anderes analoges Signal. Dadurch wird die Wandlungsgeschwindigkeit nicht mehr durch die Anzahl der Stufen begrenzt, sondern wird im wesentlichen gleich der Wandlungsgeschwindigkeit von einer Stufe.
Noch ein weiteres Merkmal der Erfindung besteht darin, daß jeder der nachfolgenden Anteile des digitalen Signals, der von den jeweiligen Stufen kommt, durch eine vorbestimmte Anzahl von Bits gebildet wird.
Tatsächlich liefert jede Stufe eine Anzahl von Spannungspegeln, die einer vorbestimmten Anzahl von Bits entspricht. Die Anzahl der bereitgestellten Pegel ist eine Zweierpotenz und infolgedessen kann die Wandlung der Pegel in Bits pro Stufe und nicht in Verbindung mit anderen Stufen ausgeführt werden, was wiederum einen einfacheren Aufbau ermöglicht.
Die oben angegebenen und andere Aufgaben und Merkmale der Erfindung werden klarer werden, und die Erfindung selbst wird am besten verstanden werden, indem auf die folgende Beschreibung einer Ausführungsform in Verbindung mit den beigefügten Zeichnungen Bezug genommen wird, worin:
Fig. 1a in Verbindung mit Fig. 1b eine erste Ausführung eines Analog-Digital-Wandlers ADC1 gemäß der Erfindung zeigt;
Fig. 2 eine Alternative für die in der ersten Stüfe B1 von Fig. 1 enthaltenen Schaltmittel darstellt;
Fig. 3a in Verbindung mit Fig. 3b eine zweite Ausführung eines Analog-Digital-Wandlers ADC2 gemäß der Erfindung zeigt.
Der in Fig. 1a und b gezeigte Analog-Digital-Wandler ADC1 ist geeignet, die Amplitude einer analogen Eingangsspannung Vin in eine digitale Ausgangsspannung von 6 bit oder ein digitales Signal Dout umzusetzen. Er enthält drei durch Schaltmittel gesteuerte Widerstandsspannungsteilerstufen B1, B2 und B3, von denen jede eine Anzahl von Teilstufen enthält, von denen jede durch einen Widerstand gebildet ist. Stufe B3 enthält vier in Reihe geschaltete Widerstände R31 bis R34, von denen jeder den gleichen Wert r aufweist und eine Teilstufe von Stufe B2 bildet. Tatsächlich ist B3 in Reihe zwischen zwei Netzwerke aus drei in Reihe geschalteten Widerständen R21a bis R23a und R21b bis R23b geschaltet, die einen Teil von B2 bilden und alle den gleichen Wert 4r aufweisen. Stufe B2 wiederum bildet eine Teilstufe von Stufe B1 und ist auf die gleiche Weise wie Stufe B3 in Reihe zwischen zwei Netzwerke aus jeweils drei in Reihe geschalteten Widerständen R11a bis R13a und R11b und R13b geschaltet, die alle den gleichen Wert 16r aufweisen und einen Teil von B1 bilden.
Die Stufen B1 und B2 enthalten darüber hinaus Schaltmittel, die durch Schalter S11a bis S14a und S11b bis S14b bzw. S21a bis S24a und S21b bis S24b gebildet werden, wobei jeder Schalter zwischen einen von zwei Eingängen der entsprechenden Stufen und die Verbindungspunkte von deren Widerständen wie in Fig. 1 gezeigt angeschlossen ist. Die Schaltmittel von Stufe B1 enthalten darüber hinaus einen sogenannten zweipoligen Umschalter S0, über den eine Referenzspannung 0, Vref an den Eingang von Stufe B1 entweder normal oder umgekehrt gepolt angelegt werden kann. Alle oben genannten Schalter sind in Wirklichkeit durch MOSFETs gebildet, die weder gezeigt noch im Detail beschrieben sind, da sie in der Technik gut bekannt sind.
Jede Stufe enthält darüber hinaus Komparatoren, welche die oben angegebene analoge Eingangsspannung Vin, die in das digitale Signal Dout umzusetzen ist, mit Spannungen vergleichen, die an den Verbindungspunkten der Widerstände der verschiedenen Stufen auftreten.
Stufe B1 enthält Komparatoren C10a bis C13a und C10b bis C13b; Stufe B2 enthält Komparatoren C21a bis C23a und C21b bis C23b; und Stufe B3 enthält Komparatoren C31 bis C33, wobei alle Komparatoren wie in Fig. 1 gezeigt verbunden sind.
Es ist zu beachten, daß drei der Komparatoren von Stufe B1 und drei der Komparatoren der Stufe B2 überflüssig sind, wie später erläutert werden wird, und daß zwei andere Komparatoren von Stufe B1 nur dazu dienen, Untersteuerung bzw. Übersteuerung der analogen Spannung Vin in bezug auf die Referenzspannung Vref anzuzeigen, wie auch später erläutert werden wird.
Die Ausgangssignale der Komparatoren jeder Stufe werden an eine Kette aus logischen EXOR-Gattern angelegt, die auch in jeder Stufe enthalten sind, und welche die Ausgangssignale der Komparatoren in ein Vierpegelausgangssignal übersetzen, wie später erläutert werden wird. Die Ausgangssignale der Komparatoren von Stufe B1 werden an EXOR-Gattern E10a bis E13a und E10b bis E13b angelegt, diejenigen von Stufe B2 an EXOR-Gatter E20a bis E23a und E20b und E23b und diejenigen von Stufe B3 an EXOR-Gatter E30 bis E33. Alle EXOR-Gatter sind wie in Fig. 1 gezeigt verbunden. Wiederum ist ein Teil der EXOR-Gatter von Stufe B1 und B2 überflüssig, wie später erläutert werden wird. Es ist auch zu beachten, daß Eingänge von EXOR-Gattern, die in Fig. 1 mit Ausgängen von Komparatoren verbunden sind, die nicht bereitgestellt werden, da sie überflüssig sind oder da eine Überwachung von Untersteuerung oder von Übersteuerung nicht gewünscht ist, dann an eine festgelegte Spannung angeschlossen werden, wie später erläutert werden wird.
Die Ausgangssignale der EXOR-Gatter jeder Stufe werden an nicht gezeigte Puffer angelegt, wobei die Ausgangssignale der Puffer von B1 und B2 die Schalter derselben Stufe steuern.
Die Ausgangssignale der Puffer werden darüber hinaus an einen Codierer ENC angelegt, der die Reihenschaltung einer Verzögerungsschaltung DEL und einer Digital-Digital-Wandlerschaltung BIT enthält. Die Ausgangssignale der Puffer von Stufe B1 werden um zwei Perioden verzögert, während diejenigen von B2 um eine Periode verzögert werden, wobei die Verzögerungsperiode der Verzögerung zwischen dem Anlegen einer Spannung an den Eingang einer Stufe und der Abgabe des entsprechenden Pufferausgangssignals zur Steuerung der Schalter der nächsten Stufe entspricht. Die verzögerten und nichtverzögerten Pufferausgangssignale werden dann durch den Digital-Digital-Wandler BIT gewandelt, der z.B. ein dreifacher Decoder zum Wandeln von vier Pegeln auf zwei Bit ist, um somit das digitale Signal, Dout zu erhalten.
Fig. 2 zeigt eine alternative Ausführung der in Stufe B1 enthaltenen und in Fig. 1a und b gezeigten Schaltmittel. Diese Ausführung enthält MOSFET-Schalter S11a' bis S14a', S11a" bis S14a", S11b' bis S14b', S11b" bis S14b", die jeweils zwischen einen der zwei Eingänge von Stufe B1 und die Verbindungspunkte von deren Widerständen wie in Fig. 2 gezeigt angeschlossen sind. Auf diese Weise kann die Referenzspannung 0, Vref an das Widerstandsnetzwerk mit normaler oder umgekehrter Polarität angelegt werden, aber über nur zwei Schalter in Reihe, z.B. S11a' und S11b' oder S11a" und S11b" für umgekehrte Polarität anstelle von vier Schaltern im Fall von Fig. 1 (z.B. S11a, S11b und zwei Schaltern von S0).
Dies ist vorteilhaft, da es die parasitären Schaltwiderstände verringert, wobei dadurch geringere Verstärkung und Versatzfehler eingebracht werden und die Wandlergenauigkeit erhöht wird.
Der Analog-Digital-Wandler ADC2 von Fig. 3 enthält auch drei Stufen B1', B2' und B3', von denen jede Stufe hier als ein unabhängiger Analog-Digital-Wandler arbeitet und durch die Ausgangssignale aller vorhergehenden Stufen gesteuert wird. Stufe B1' ist ein in der Technik bekannter sogenannter Flash-Analog- Digital-Wandler für zwei bit und wird aus in Reihe geschalteten Widerständen R1 bis R4 gebildet, an welche die Referenzspannung 0, Vref angelegt wird, wobei die Spannung an jedem Verbindungspunkt mit der analogen Eingangsspannung Vin durch entsprechende Komparatoren C0 bis C4 verglichen wird. Die Ausgangssignale der Komparatoren C0 bis C4 sind mit den Eingängen von entsprechenden EXOR-Gattern E0 bis E3 verbunden.
Es, ist zu beachten, daß die Komparatoren C0 und C4 nur dazu dienen, Übersteuerung bzw. Untersteuerung der analogen Spannung Vin bezüglich der Referenzspannnung" Vref anzuzeigen, und weggelassen werden können. In diesem Fall sollten diejenigen EXOR-Eingänge, die jetzt mit dem Ausgang von Komparator C0 verbunden sind, dann an Vsat(+) angeschlossen werden, welches die positive Sättigungsspannung der Komparatoren ist, wogegen derjenige EXOR-Eingang, der jetzt mit dem Ausgang von Komparator C4 verbunden ist, dann an Vsat(-) angeschlossen werden sollte, welches die negative Sättigungsspannung der Komparatoren ist.
Stufe B2' ist ein zweistufiger Analog-Digital-Wandler der in Fig. 1 gezeigten Art, bei dem aber die Komparatoren der ersten Stufe weggelassen worden sind. Er ist aus Schaltern S11c bis S14c und S11d bis S14d, Widerständen R11c bis R13c, R11d bis R13d und R21c bis R24c, Komparatoren C21c bis C23c und entsprechenden EXOR-Gattern E20c bis E23c aufgebaut. Die Schalter von Stufe B2' werden durch die Ausgangssignale der EXOR-Gatter E0 bis E3 von Stufe B1' gesteuert. Die analoge Spannung Vin wird an die Komparatoren über eine gut bekannte Abtast-Halte-Schaltung SH1 angelegt, welche die zwischen dem Zeitpunkt des Anlegens von Vin an Stufe B1' und dem Zeitpunkt der Betätigung der Schalter von Stufe B2' erzeugte Verzögerung kompensiert.
Stufe B3' ist ein dreistufiger Analog-Digital-Wandler der in Fig. 1 gezeigten Art, bei dem aber die Komparatoren der ersten und zweiten Stufe weggelassen worden sind. Er ist aus Schaltern S11f bis S14f, S11g bis S14g, S21f bis S24f und S21g bis S24g, Widerständen R11f bis R13f, R11g bis R13g, R21f bis R23f, R21g bis R23g und R31f bis R34f, Komparatoren C31f bis C33f und EXOR- Gattern E30f bis E33f aufgebaut. Die Schalter S11f bis S14f und S11g bis S14g werden durch die Ausgangssignale der EXOR-Gatter E0 bis E3 von Stufe B1' über eine Abtast-Halte-Schaltung SH3 gesteuert und S21f bis S24f und S21g bis S24g durch die Ausgangssignale der EXOR-Gatter E20c bis E23c von Stufe B2. SH3 sorgt für eine Verzögerung derart, daß alle Schalter von Stufe B3' gleichzeitig betätigt werden. Die analoge Spannung Vin wird an die Komparatoren über eine Abtast-Halte-Schaltung SH2 angelegt, welche die Verzögerung zwtschen dem Anlegen von Vin an Stufe B1' und dem Betätigen der Schalter von Stufe B3' kompensiert.
Die Ausgangssignale der EXOR-Gatter werden alle an einen nicht gezeigten Codierer angelegt, der ähnlich dem Codierer ENC von Fig. 1 ist und der die EXOR-Ausgangssignale zu einem digitalen Signal Dout von 6 bit codiert.
Der Analog-Digital-Wandler ADC1 von Fig. 1 arbeitet wie folgt. Wenn die analoge Spannung Vin, die an die positiven Eingänge der Komparatoren angelegt ist, zum digitalen Signal Dout umzusetzen ist, werden zuerst alle Schalter mit Ausnahme der Schalter S11a, S11b, S21a und S21b geöffnet. Schalter S0 wird in seine normale Position gesetzt, so daß die an Schalter S11a angelegte.Spannung bezüglich derjenigen, die an Schalter S11b angelegt ist, positiv ist. Auf diese Weise wird die Referenzspannung Vref an die in Reihe geschalteten Widerstände R11a bis R13a, R21a bis R23a und R31 bis R34 angelegt. Die von Vref abgeleiteten und an den Verbindungspunkten der Widerstände anliegenden Spannungen werden dann mit der analogen Spannung Vin an den Komparatoren C10a bis C13a, C21a bis C23a, C31 bis C33 und C11b verglichen. Wenn Vin höher als die von Vref abgeleitete und am negativen Eingang des Komparators anliegende Spannung ist, dann liegt das Ausgangssignal des Komparators auf Vsat(+), welches die positive Sättigungsspannung des Komparators ist. Wenn im Gegensatz dazu Vin niedriger als die oben angegebene abgeleitete Spannung ist, liegt das Komparatorausgangssignal auf Vsat(-), welches die negative Sättigungsspannung des Komparators ist. Auf diese Weise zeigen die jeweiligen Komparatorausgangssignale ein Muster einer Anzahl von aufeinanderfolgenden Vsat(+)-Pegeln, gefolgt von einer Anzahl von aufeinanderfolgenden Vsat(-)-Pegeln. Durch jede Kette aus EXOR-Gattern werden diese Sättigungsspannungen dann in ein Vierpegellögiksignal gewandelt, wobei jeder Pegel durch eines der EXOR-Gatter angezeigt wird und jeder mit Ausnahme von einem dieser Pegel 0 ist. Derjenige Pegel, der auf eins liegt, gibt den Übergang von Vsat(+) zu Vsat(-) des entsprechenden Komparators an und folglich den Spannungsbereich, in dem Vin liegt. Wenn beispielsweise das Ausgangssignal von EXOR-Gatter E11a logisch eins ist, erfolgt der Übergang vön Vsat(+) nach Vsat(-) von Komparator C20a zu Komparator C11a. Diese bedeutet, daß Vin niedriger als die Spannung an der Verbindung zwischen den Widerständen R11a und R12a, aber höher als diejenige an der Verbindung zwischen R12a und R13a ist.
Wenn alle Ausgangssignale der EXOR-Gatter E10a bis E13a 0 sind, liegen alle Ausgangssignale der Komparatoren C10a bis C13a und C11b entweder auf Vsat(+) oder auf Vsat(-). Der erste Fall bedeutet Übersteuerung: Vin ist höher als Vref. Der zweite Fall bedeutet Untersteuerung: Vin ist in bezug auf Masse negativ.
Der Fall der Untersteuerung kann gelöst werden, indem die Polarität von Vref umgekehrt wird, indem die Stellung von Schalter S0 gewechselt wird. Wenn die EXOR-Gatter E10a bis E13a dann immer noch alle das Ausgangssignal 0 aufweisen, ist der absolute Wert von Vin höher als Vref und kann nur in einen Digitalwert mit einem digitalen Ausgangssignal von lauter Einsen gewandelt werden.
Es ist zu beachten, daß der Unterschied zwischen dem ersten und dem zweiten oben angeführten Fall festgestellt werden kann, indem das Ausgangssignal eines der Komparatoren C10a bis C13a und C11b überwacht wird.
Wenn keine Übersteuerung auftritt, liegt Vin zudem stets niedriger als die Spannung am Verbindungspunkt von Schalter S11a und Widerstand R11a, wodurch bewirkt wird, daß Komparator C10a immer ein Ausgangssignal Vsat(-) aufweist. Folglich ist in diesem Fall C10a überflüssig, und derjenige Eingang von EXOR-Gatter E10a, der normalerweise mit dem Ausgang von C10a verbunden ist, kann an eine Spannung Vsat(-) angeschlossen werden. Eine gleichartige Überlegung gilt auch für Komparator C11b und EXOR-Gatter E13a im Fall von Untersteuerung, wobei derjenige Eingang von E13a, der normalerweise mit dem Ausgang von C11b verbunden ist, dann an eine Spannung Vsat(+) angeschlossen wird.
Anstelle der vier Schalter, die oben in, einem ersten Schritt zum Schließen, ausgewählt wurden, d.h. S11a, S11b, S21a und S21b, können vier andere Schalter ausgewählt werden. Die einzige Bedingung hier besteht darin, daß für jede Stufe zwei entsprechende Schalter geschlossen werden, d.h. ein Schalter mit a und ein Schalter mit b derselben numerischen Bezeichnung, z.B. S13a und S13b. In diesem Fall werden andere Komparatoren und andere EXOR- Gatter aktiv, im Beispiel Komparatoren C12a, C13a, C11b bis C13b und EXOR-Gatter E12a, E13a, E11b und E12b, Komparator C12a zum Anzeigen von Übersteuerung und C13b zum Anzeigen von Untersteuerung.
Darüber hinaus sind die im ersten Schritt nicht verwendeten Komparatoren, d.h. C12b, C13b und C10b im ersteren Beispiel (S21a und S11b sind geschlossen) oder C10a, C11a und C10b im letzteren Beispiel (S13a und S13b sind geschlossen) überflüssig und können deshalb weggelassen werden
Dasjenige EXOR-Gatter von Stufe B1, dessen Ausgangssignal logisch 1 ist, gibt an, welche Schalter von Stufe B1 zu schließen sind, so daß die analoge Spannung Vin in den Spannungsbereich fällt, der an Widerständen von Stufe B2 anliegt. Wenn beispielsweise das Ausgangssignal von E10a logisch 1 ist, werden Schalter S11a und S11b geöffnet, während Schalter S14a und S14b geschlossen werden.
Die Schalter S21a und S21b sind dann weiterhin geschlossen, so daß die Ausgangssignale von Komparatoren C21a bis C23a in ein Vierpegellogiksignal durch EXOR-Gatter E20A bis E23a gewandelt werden, wobei letzteres Signal wiederum den Spannungsbereich angibt, innerhalb dessen Vin liegt. Dasjenige EXOR-Gatter, dessen Ausgangssignal logisch eins ist, gibt wiederum an, welche Schalter von Stufe B2 zu schließen sind. Wenn beispielsweise das Ausgangssignal von E22a logisch eins ist, gibt dies an, daß Schalter S21a und S21b wieder zu öffnen sind und S22a und S22b zu schließen sind, so daß dadurch bewirkt wird, daß Vin in desjenigen Spannungsbereichs fällt, der an den Widerständen von Stufe B3 anliegt.
Schließlich werden die ursprünglichen Ausgangssignale der EXOR- Gatter jeder Stufe an den Codierer ENC angelegt, wobei die letzteren Ausgangssignale diejenigen sind, bevor die Schalter der Stufe selbst eingestellt werden, aber nachdem jene der vorhergehenden Stufen gewechselt werden, d.h. entsprechend dem obigen Beispiel die Ausgangssignale von EXOR-Gattern E10a bis E13a, wenn Schalter S11a und S11b geschlossen sind, die Ausgangssignale von EXOR-Gattern E20A bis E23a, wenn Schalter S14a und S14b und S21a und S21b geschlossen sind, und die Ausgangssignale von EXOR-Gattern E30 bis E33, wenn Schalter S14a, S14b, S22a und S22b geschlossen sind. In der in ENC enthaltenen Verzögerungsschaltung DEL werden die EXOR-Ausgangssignale von Stufen B1 und B2 um eine derartige Zeitdauer verzögert, daß die EXOR-Ausgangssignale gleichzeitig an den im Codierer ENC enthaltenen Wandler BIT angelegt werden. Der Digital-Digital-Wandler BIT setzt die drei Vierpegelsignale aus den EXOR-Gattern in ein digitales Ausgangssignal Dout von 6 bit um.
Die Stellung von Schalter S0 gibt die Polarität der analogen Spannung Vin an, wobei ein Vorzeichenbit geliefert wird, was folglich zu einem Analog-Digital-Wandler mit sieben bit anstelle eines mit sechs bit führt.
Es ist zu beachten, daß dann, wenn die Schaltmittel von Fig. 2 für Stufe B1 verwendet werden, die Polaritäts- oder Vorzeichenbitinformation angezeigt wird, indem entweder ein Ein- oder Doppelstrichschalter, d.h. z.B. S11a' und S11b' oder S11a" und S11b", geschlossen wird.
Der Analog-Digital-Wandler ADC2 arbeitet auf ähnliche Weise. In der ersten oder Grobstufe B1' werden die vier höchstwertigen Pegel und folglich die zwei höchstwertigen Bits des digitalen Signals Dout bestimmt. Dasjenige EXOR-Gatter, dessen Ausgangssignal logisch eins ist, gibt an, welche Schalter von Stufe von B2' zu schließen sind und welche von Stufe B3', z.B. wenn das. Ausgangssignal von EXOR-Gatter E3 eins ist, gibt dies an, daß S11c und S11d und S11f und S11g zu schließen sind. Dann werden die zwei nächsten Bits von Dout von Stufe B2' bestimmt. Durch die Abtast-Halte-Schaltung SH1 wird Vin um eine, derartige Zeitdauer verzögert, daß es an B2 angelegt wird, unmittelbar nachdem die Schalter von Stufe B2' eingestellt sind. Die EXOR-Gatter von B2' steuern auch die Schalter von B3', z.B. wenn das Ausgangssignal von EXOR-Gatter E20c eins ist, gibt dies an, daß Schalter S24f und S24g zu schließen sind. Hier verzögern die Abtast- Halte-Schaltungen SH2 und SH3 Vin bzw. die Ausgangssignale der EXOR-Gatter von B1' um eine derartige Zeitdauer, daß sie an Stufe B3' angelegt werden, wenn die Ausgangssignale der EXOR-Gatter von B2' vorliegen.
Die Ausgangssignale der EXOR-Gatter der drei Stufen werden dann in einem nicht gezeigten Codierer ENC ähnlich demjenigen von Fig. 1 in ein digitales Signal Dout von sechs bit gewandelt, wobei die Ausgangssignale der EXOR-Gatter von B1' und B2' derart verzögert werden, daß alle Ausgangssignale gleichzeitig dem Codierer ENC zur Verfügung gestellt werden. Wegen der Anwendung der oben beschriebenen Verzögerungen ist es klar, daß eine andere analoge Spannung bereits in Stufe B1' verarbeitet werden kann, während die analoge Spannung Vin beispielsweise in Stufe B2' verarbeitet wird. Dadurch hat die Anzahl von Stufen im wesentlichen keinen Einfluß auf die Gesamtwandlungsgeschwindigkeit von AD2. Tatsächlich ist die letztgenannte Wandlungsgeschwindigkeit gleich oder nur geringfügig höher als diejenige eines einstufigen Analog-Digital-Wandlers.
Es ist zu beachten, daß durch Umkehrung der Polarität von Vref auch negative analoge Spannungen Vin verarbeitet werden können, so daß dadurch auch die Abgabe eines gesonderten Vorzeichenbits ermöglicht wird. Dies kann durch einen Schalter analog zum Schalter, S0 von Fig. 1 erreicht werden. Die Polarität der Referenzspannung Vref ist dann für alle Stufen. umzukehren. Es ist auch zu beachten, daß die Schalter in ADC1, ADC2 jeweils durch einen Transistor gebildet werden können.
Während die Prinzipien der Erfindung oben in Verbindung mit der speziellen Anordnung beschrieben worden sind, ist es ganz klar, daß diese Beschreibung nur als ein Beispiel angegeben ist und nicht als eine Einschränkung des Umfangs der Erfindung.

Claims

1. Analog-Digital-Wandler (ADC1, ADC2) zum Wandeln einer analogen Eingangsspannung (Vin) in eine digitale Ausgangsspannung (Dout), der wenigstens zwei in Reihe geschaltete erste und zweite durch Schaltmittel gesteuerte Spannungsteilerstufen (B1, B2, B3, B1', B2', B3') enthält, von denen jede eine Vielzahl von in Reihe geschalteten Teilstufen enthält, wobei eine an eine Stufe angelegte Eingangssteuerspannung darin geteilt wird, um geteilte Spannungen zu erzeugen, wobei die Eingangssteuerspannung der ersten Stufe (B1, B1") durch eine vorbestimmte Referenzspannung (Vref) gebildet wird und wobei die geteilten Spannungen der Stufen nacheinander mit der analogen Spannung (Vin) in ebenfalls im Analog-Digital-Wandler (ADC1, ADC2) enthaltenen Logikmitteln verglichen werden, um dadurch nachfolgende Anteile der digitalen Ausgangsspannung (Dout) zu erzeugen, dadurch gekennzeichnet, daß für wenigstens eine der Stufen die Eingangssteuerspannung über die Schaltmittel an eine vorbestimmte Anzahl von Teilstufen der einen Stufe, die unter der Steuerung der analogen Eingangsspannung (Vin) ausgewählt werden, angelegt wird, wobei die Eingangssteuerspannung unabhängig von der Auswahl ist.

2. Analog-Digital-Wandler (ADC1) nach Anspruch 1, dadurch gekennzeichnet, daß für jede (B2, B3) der Stufen mit Ausnahme der ersten die Eingangssteuerspannung durch eine Ausgangssteuerspannung gebildet wird, die an einer Teilstufe derjenigen Stufe, die der einen Stufe vorausgeht, erzeugt wird.

3. Analog-Digital-Wandler (ADC1) nach Anspruch 2, dadurch gekennzeichnet, daß die Ausgangssteuerspannung der einen Stufe an einer festgelegten Teilstufe davon abgegriffen wird.

4. Analog-Digital-Wandler (ADC1) nach Anspruch 2, dadurch gekennzeichnet, daß für alle zwei aufeinanderfolgenden Stufen die zweite Stufe davon diejenige Teilstufe der ersten Stufe bildet, an der die Ausgangssteuerspannung der ersten Stufe erzeugt wird.

5. Analog-Digital-Wandler (ADC1) nach Anspruch 1, dadurch gekennzeichnet, daß die eine Stufe die erste Stufe ist.

6. Analog-Digital-Wandler (ADC2) nach Anspruch 1, dadurch gekennzeichnet, daß jede der Stufen einen Logikteil enthält, der ein Teil der Logikmittel ist und dessen Ausgangssignal einer der nachfolgenden Anteile der digitalen Ausgangsspannung (Dout) ist, daß jede außer der ersten Stufe einen Schaltteil enthält, der ein Teil der Schaltmittel ist, und daß für jede außer der letzten Stufe das Ausgangssignal des Logikteils den Schaltteil jeder nächsten Stufe steuert.

7. Analog-Digital-Wandler (ADC2) nach Anspruch 6, dadurch gekennzeichnet, daß für jede der Stufen der Logikteil durch die Spannungen an Verbindungspunkten derjenigen Teilstufen, die der Ausgangsteilstufe der vorhergehenden Stufe zugeordnet sind, gesteuert wird, wobei die nachfolgenden Teilstufen für die erste Stufe durch alle deren Teilstufen gebildet werden.

8. Analog-Digital-Wandler (ADC2) nach Anspruch 6, dadurch gekennzeichnet, daß die analoge Eingangsspannung (Vin) für jede betrachtete Stufe derart verzögert wird, daß die Ausgangssignale der jeweiligen Logikteile der jeweiligen vorhergehenden Stufen vorliegen, wenn die analoge Eingangsspannung (Vin) an die betrachtete Stufe angelegt wird.

9. Analog-Digital-Wandler (ADC1, ADC2) nach Anspruch 1, dadurch gekennzeichnet, daß jede der Teilstufen durch einen Widerstand gebildet wird.

10. Analog-Digital-Wandler (ADC1, ADC2) nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltmittel Schalter enthalten, von denen jeder durch einen Transistor gebildet wird.

11. Analog-Digital-Wandler (ADC1, ADC2) nach Anspruch 1, dadurch gekennzeichnet, daß die Logikmittel Komparatoren enthalten, um die analoge Eingangsspannung (Vin) mit den geteilten Spannungen zu vergleichen, und Codiermittel, um die Ausgangssignale der Komparatoren zum digitalen Signal (Dout) zu codieren.

12. Analog-Digital-Wandler (ADC1, ADC2) nach Anspruch 1, dadurch gekennzeichnet, daß jeder der nachfolgenden Anteile des digitalen Signals (Dout), der von den jeweiligen Stufen kommt, durch eine vorbestimmte Anzähl von Bits gebildet wird.