DE69211741T2 - Prüfsignalausgangsschaltung für LSI - Google Patents

Prüfsignalausgangsschaltung für LSI

Info

Publication number
DE69211741T2
DE69211741T2 DE69211741T DE69211741T DE69211741T2 DE 69211741 T2 DE69211741 T2 DE 69211741T2 DE 69211741 T DE69211741 T DE 69211741T DE 69211741 T DE69211741 T DE 69211741T DE 69211741 T2 DE69211741 T2 DE 69211741T2
Authority
DE
Germany
Prior art keywords
output
signal
test
terminals
lsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69211741T
Other languages
English (en)
Other versions
DE69211741D1 (de
Inventor
Masahiro Kusuda
Hitoshi Yamahata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Application granted granted Critical
Publication of DE69211741D1 publication Critical patent/DE69211741D1/de
Publication of DE69211741T2 publication Critical patent/DE69211741T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572Input/Output interfaces
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31701Arrangements for setting the Unit Under Test [UUT] in a test mode

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Microcomputers (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Prüfsignalausgangsschaltung für LSI (hochintegrierte Schaltkreise).
  • Beschreibung des Standes der Technik
  • Wegen der bemerkenswerten Fortschritte in der Halbleitertechnik, Feinverarbeitungstechnik und Systemtechnik sind heute LSI mit einem so hohen Integrationsniveau realisierbar, wie sie bisher nicht möglich waren. Eine elektronische Schaltung mit bis zu 30,000 Gatterschaltungen kann dabei zum Beispiel in einer kleinen Keramikbaugruppe von 2,8·2,8·0,7 cm untergebracht werden. Es wurde ferner möglich, einen Rechner, der trigonometrische Funktionsberechnungen ausführen kann oder einen Speicher von 16 MB auf einem einzigen Chip unterzubringen.
  • Durch Beschleunigung der Integration auf höhere Niveaus wird jedoch die Beurteilung und Prüfung von LSI Schaltungen schwieriger, da die Anschlußklemmenzahl unvermeidlich begrenzt ist, wogegen eine größere Anzahl Schaltungen für komplizierte Rechenfunktionen bei höherer Dichte vorgesehen werden muß. Mit anderen Worten, nur die Messung von Signalen, die an den äußeren Anschlußklemmen erscheinen, ist möglich, nicht aber die Bewertung und Prüfung der vorbeschriebenen zahlreichen internen Schaltungen. Das Verfahren zur Beobachtung von Signalwellenformen an spezifischen Stellen in einer LSI mittels einer Meßsonde kann vor der Montage der LSI angewandt werden. Es kann jedoch vom Benutzer nicht nur nicht für die Prüfung eingesetzt werden, sondern ist sogar vor der Montage schwierig auszuführen, da die internen Verbindungen wegen des erhöhten Integrationsniveaus der LSI aus immer feineren Strukturen bestehen. Unter diesen Umständen ist ein Gerät zur Abgabe eines Prüfsignals wesentlich, mit dem an externen Klemmen die Wellenformen an bestimmten Stellen in der LSI kontrolliert werden können.
  • Eine Prüfsignalausgangsschaltung dieser Art ist bekannt, kann jedoch vom Benutzer nicht angewandt werden. Die Schaltung weist dabei normale externe Anschlußklemmen mit mehreren Prüfsignalausgangsklemmen auf, die an spezifische Stellen in der LSI angeschlossen sind, an denen die Signalwellenformen zu beobachten sind. Diese Ausführung ist insofern nachteilig, da eine Vielzahl Anschlußklemmen zum ausschließlichen Gebrauch bei Prüfungen erforderlich ist, zusätzlich zu normalen externen Anschlußklemmen, die auf der Oberfläche der LSI vorzusehen sind. Damit wird nicht nur das Integrationsniveau der LSI gesenkt, sondern man benötigt auch mehr Klemmen entsprechend der Anzahl Prüfsignale.
  • Eine weitere Prüfsignalausgangsschaltung dieser Art ist bekannt, die so ausgeführt ist, daß als Reaktion auf ein Prüfbetriebsartsignal, das an der Prüfbetriebsart- Signaleingangsklemme ausgelegt wird, die LSI von normaler Betriebsart auch Prüfbetriebsart geschaltet wird, wobei normale externe Anschlußklemmen nur während der Prüfbetriebsartzeiten als Prüfsignalausgänge verwendet werden können.
  • Dieses Verfahren hat jedoch die Nachteile, daß normale Signale während der Prüfbetriebsartzeiten nicht abgegeben werden können und daß in einigen Fällen die Zeit zum Umschalten auf eine anderen Betriebsart je nach dem Prüfbestriebsart-Signalaufbau verlängert wird.
  • US-A-4 975 641 beschreibt einen Decodierer zum Erzeugen eines Bezugssignals für Prüfbetriebsartsignal zur Wahl einer Prüfbetriebsart aus mehreren.
  • US-A 4 980 889 beschreibt ein Prüfsystem mit mehreren Betriebsarten mit drei Wählschaltern zur Wahl des ersten und zweiten an einen Ausgang angeschlossenen Weges.
  • Eine Aufgabe der vorliegenden Erfindung ist die Schaffung einer Prüfsignalausgangsschaltung, mit der Prüfbetriebsartsignale an bestimmten Stellen in einer in Betrieb befindlichen LSI abgegeben werden können, ohne sich auf normale Ausgangssignale auszuwirken.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist die Schaffung einer Prüfsignalausgangsschaltung, die die Abgabe von Prüfbetriebsartsignalen an bestimmten Stellen einer in Betrieb befindlichen LSI über eine minimale Anzahl Prüfsignalausgangsklemmen ermöglicht, ohne normale Ausgangssignale zu beeinträchtigen.
  • Eine Prüfsignalausgangsschaltung für LSI entsprechend der vorliegenden Erfindung besteht dabei aus mindestens einer Prüfsignalausgangsklemme, mindestens einer Prüfbetriebsart-Signaleingangsklemme, einem Dekodierer zum Entschlüsseln eines Signals von der Signaleingangsklemme und mindestens einem Wählschalter zur Weiterleitung selektiv vorgegebener interner Signale in der LSI als Reaktion auf die Ausgangssignale des Codierers an die Prüfsignalausgangsklemmen.
  • In normaler Betriebsart, außer in der Betriebsart, in der die vorgenannten Prüfbetriebsartsignale abgelegt werden, sind die Prüfsignalausgangsklemmen, die Prüfbetriebsart-Signaleingangsklemmen, der Decodierer und die Wählschalter nicht in Betrieb, und normale Eingangs-/Ausgangssignale werden über normale externe Anschlußklemmen abgegeben.
  • Eine Ausführung, die die Abgabe von Prüfbetriebsart-Prüfsignalen nicht nur über Prüfsignalausgangsklemmen gestattet, sondern auch über normale externe Anschlußklemmen, ist ebenfalls vorstellbar.
  • In einer bevorzugten Prüfsignalausgangsschaltung ist die Anzahl der genannten Prüfsignalausgangsklemmen n, die Anzahl der genannten Prüfbetriebsart-Signaleingangs-
  • klemmen m, der genannte Dekodierer hat einen m-Eingang und 2m-Ausgang und die Anzahl der genannten Wählschalter je mit 2m-Eingang ist n, wobei (2m·n) der angegebenen internen Signale gewählt und an die genannten Prüfsignalausgangsklemmen gesandt werden können.
  • Die vorgenannten und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand eines Beispiels und unter Bezugnahme auf die folgende genauere Beschreibung der Erfindung in Verbindung mit den anliegenden Zeichnungen verdeutlicht, wobei:
  • Fig. 1 ein Schaltbild des ersten Ausführungsbeispiels der vorliegenden Erfindung ist;
  • Fig. 2 ein detailliertes Schaltbild eines Teils des ersten Ausführungsbeispiels ist;
  • Fig. 3 ein Schaltbild des zweiten Ausführungsbeispiels der vorliegenden Erfindung ist;
  • Fig. 4 ein Schaltbild des dritten Ausführungsbeispiels der vorliegenden Erfindung ist;
  • Fig. 5 ein Schaltbild des vierten Ausführungsbeispiels der vorliegenden Erfindung ist;
  • Fig. 6 ein Schaltbild des fünften Ausführungsbeispiels der vorliegenden Erfindung ist;
  • Fig. 7 ein Schaltbild des sechsten Ausführungsbeispiels der vorliegenden Erfindung ist;
  • Fig. 8 ein detailliertes Schaltbild eines Teils des sechsten Ausführungsbeispiels ist;
  • Fig. 9 Signalwellenformen zur Beschreibung des Betriebs des sechsten Ausführungsbeispiels darstellt;
  • Fig. 10 ein Schaltbild des siebten Ausführungsbeispiels der vorliegenden Erfindung ist;
  • Fig. 11 ein Schaltbild des achten Ausführungsbeispiels der vorliegenden Erfindung ist und
  • Fig. 12 ein Schaltbild des neunten Ausführungsbeispiels der vorliegenden Erfindung ist.
  • Fig. 1 ist die Darstellung einer Prüfsignalausgangsschaltung des ersten Ausführungsbeispiels der vorliegenden Erfindung, beruhend auf einer bekannten Technik, auf der Oberfläche einer LSI (nicht dargestellt). Sie ist im Vergleich zur Hauptschaltung, die die wesentliche Funktion der LSI ausführt, sehr klein.
  • Dieses Ausführungsbeispiel besteht aus zwei Prüfsignalausgangsklemmen 101,102, zwei Prüfbetriebsart-Signaleingangsklemmen 113, 114, einem Dekodierer 115 zum Entschlüsseln der Prüfbetriebsartsignale von diesen Eingangsklemmen und zwei Wählschaltern 103, 104 zur Weiterleitung von internen Signalen von später beschriebenen bestimmten Stellen in der LSI als Reaktion auf Ausgangssignale des Dekodierers durch die Ausgangsgatterschaltungen 124 bzw. 125 an die Ausgangsklemmen 101, 102.
  • Der Dekodierer 115 entschlüsselt 2-Bit-Prüfbetriebsartsignale von den Prüfbetriebsart-Eingangsklemmen 113, 114 und erzeugt vier Dekodiererausgangssignale 116 bis 119. Jeder Wählschalter 103, 104 ermöglicht als Reaktion auf die Dekodiererausgangssignale 116 bis 119, daß selektiv eins der internen Signale 105 bis 108 oder 109 bis 112 dort eingegeben und durch die Ausgangsgatterschaltungen 124 bzw. 125 zu den Prüfsignalausgangsklemmen 101 bzw. 102 geleitet wird.
  • Die Prüfsignalausgangsklemmen 101, 102 und die Prüfbetriebsart-Eingangsklemmen 113, 114 werden als externe Anschlußklemmen der LSI ausschließlich für Prüfungen eingesetzt. Die anderen Anschlußklemmen zur Eingabe und Ausgabe normaler Signale zu und von der LSI sind nicht dargestellt.
  • Die internen Signale 105 bis 112 werden von spezifischen Stellen der LSI abgegeben, z. B. einem Teil des Mikrocode-ROM, des Nanocode-ROM und des Ausnahmedekodierers in einem Fließkommarechner, bei denen es sich um die zu prüfenden programmierbaren logischen Felder (PLA) handelt (Einzelheiten dieses Rechners siehe IEEE JOURNAL OF SOLID-STATE CIRCUITS, Band. 24 (Nr. 5), Okt. (1989) S. 1326, Abb. 2).
  • LSI Prüfungen unter Verwendung dieser Schaltung werden durch Anlegen von parallelen 2-Bit-Prüfbetriebsartsignalen an die Prüfbetriebsart-Signaleingangsklemmen 113, 114 ausgeführt, wenn die LSI in Betrieb ist. Als Reaktion auf diese 2-Bit-Prüfbetriebsartsignale setzt der Dekodierer 115 eines der Dekodiererausgangssignale 116 bis 119 auf 1.
  • Der Wählschalter 103 leitet eines der internen Signale 105 bis 108, entsprechend einer Dekodiererausgangseinstellung auf 1 durch die Ausgangsgatterschaltung 124 zur Prüfsignalausgangsklemme 101.
  • In ähnlicher Weise gibt der Wählschalter 104 ein internes Signal, das einem der Dekodiererausgangssignale 116 bis 119 entspricht, die auf 1 gesetzt wurden, durch die Ausgangsgatterschaltung 125 an die Prüfsignalausgangsklemme 102 weiter.
  • Der Wählschalter 103 ist im Einzelnen in Fig. 2 dargestellt und besteht aus vier Dreizustands-Gatterschaltungen 120 bis 123, die parallel verbunden sind, je die Dekodiererausgangssignale 116 bis 119 am Steuersignaleingang empfangen und mit den vorgenannten spezifischen Stellen der LSI verbunden sind. Die Ausgänge dieser Gatterschaltungen sind miteinander verbunden (ODER-Verknüpfung) und über eine Ausgangsgatterschaltung verknüpft. Der Wählschalter 104 hat eine ähnliche Ausführung und ist daher nicht dargestellt.
  • Die Steuereingangssignale oder Dekodiererausgangssignale 116 bis 119 schalten jeweils, wenn sie 0 sind, die entsprechenden Dreizustands-Gatterschaltungen 120 bis 123 AUS, die damit nicht gestatten, daß entsprechende interne Signale 105 bis 108 durch sie durchgelassen werden und schalten sie ein, wenn sie 1 sind, so daß der Durchlaß gestattet wird. Der Wählschalter 103 gibt daher selektiv eins der internen Signale 105 bis 108 ab.
  • Das Ausführungsbeispiel von Fig. 1 wurde außerdem mit zwei Prüfbetriebsart- Eingangsklemmen 113, 114 und mit zwei Prüfsignalausgangsklemmen versehen, also insgesamt vier Klemmen für Prüfungen wie vorstehend beschrieben, so daß diese acht verschiedene interne Prüfsignale der LSI, wenn diese in Betrieb ist, an den Prüfsignalausgangsklemmen kontrollieren können. Gleichzeitig können zwei interne Prüfsignale, eins pro Prüfsignalausgangsklemme, kontrolliert werden.
  • Im zweiten Ausführungsbeispiel der vorliegenden Erfindung, die in einem Schaltbild in Fig. 3 dargestellt ist, werden die entsprechenden Bestandteile und Teile mit den gleichen Bezugsziffern wie für das erste Ausführungsbeispiel bezeichnet. Wie aus Fig. 3 ersichtlich, unterscheidet sich dies vom ersten Ausführungsbeispiel dahingehend, daß es eine zusätzliche Prüfsignalausgangsklemme 201 enthält, von der ein internes Signal 202 abgegeben wird. Dieser Aufbau wurde so angepaßt, daß er interne Signale mit hohen Bitraten direkt an die Prüfsignalausgangsklemmen sendet. Eine weitere Zunahme in der Anzahl derartiger Prüfsignalausgangsklemmen, die direkte Ausgangssignale gestatten, ist möglich, ist jedoch von einer Minderung des Integrationsniveaus der LSI begleitet, wie vorstehend erklärt.
  • Das dritte Ausführungsbeispiel, wie in Fig. 4 dargestellt, unterscheidet sich insofern, daß zwischen den Wählschaltern 103, 104 keine direkten Verbindungen bestehen, jedoch zwei ODER-Gatterschaltungen 205, 206 vorgesehen wurden, d. h. ODER- Gatterschaltung 203 versorgt die ODER-Ausgangsschaltung 205 für die Dekodiererausgangssignale 116, 117 und ODER-Gatterschaltung 204 versorgt den ODER- Ausgang 206 für die Dekodiererausgangssignale 118, 119 zu den Steuersignaleingängen des Wählschalters 104.
  • Bei dieser Ausführung kann der Wählschalter 104 das interne Signal 109 wählen, wenn das Dekodiererausgangssignal 116 oder 117 "1" ist und ein internes Signal 110, wenn das Dekodiererausgangssignal 118 oder 119 "1" ist.
  • In diesem Ausführungsbeispiel ist es möglich, selektiv zur gleichen Zeit als kombinierte Prüfsignale die internen Signale 105 oder 106 und 109 bzw. die internen Signale 107 oder 108 und 109 abzugeben.
  • Im vierten in Fig. 5 dargestellten Ausführungsbeispiel besteht jedes Prüfbetriebsartsignal aus einem parallelen 3-Bit-Signal. Daher werden ein Dekodierer 212 mit 3 Eingängen und 8 Ausgängen und ein Wählschalter 208 mit 8 Eingängen und 1 Ausgang anstelle des Dekodierers 115 und der Wählschalter 103, 104 eingesetzt.
  • Der Wählschalter 208 reagiert auf eins der 8 Ausgangssignale 213 bis 220 des Dekodierers 212, wenn es 1 wird, so daß selektiv eins von acht internen Signalen 105 bis 112 durch die Ausgangsgatterschaltung 221 zur Testsignalausgangsklemme 207 geleitet und von dieser abgegeben werden kann. Dieses Ausführungsbeispiel ist ausgebildet, um ein internes Signal mit einer niedrigen Bitrate zu erhalten, das ausreicht, um Timeshare-Verfahrensprüfungen durchführen zu können.
  • In dem in Fig. 6 dargestellten fünften Ausführungsbeispiel werden zwei Ausgangssignale 232 und 233 eines Dekodierers 231 mit einem Eingang der das Prüfbestriebsartsignal von der Prüfbetriebsart-Signaleingangsklemme 230 empfängt, an die entsprechenden Steuersignaleingänge der vier Wählschalter 226 bis 229 angelegt.
  • Jeder der Wählschalter 226 bis 229 leitet als Reaktion auf die Dekodiererausgangssignale 232, 233 selektiv eins der internen Eingangssignalpaare 105, 106; 107,108; 109, 110 und 111, 112 durch eine Ausgangsgatterschaltung 234, 235, 236 oder 237 an die entsprechenden Prüfsignalausgangsklemmen 222 bis 225 weiter. Diese Ausführung ist dem Fall angepaßt, wo eine relativ große Anzahl interner Signale zu Prüfzwecken parallel abzugeben ist.
  • Unter Bezugnahme auf Fig. 7 besteht das sechste Ausführungsbeispiel der vorliegenden Erfindung, wie dargestellt, aus zwei Prüfsignaleingangs-/-ausgangsklemmen 301, 302, die als Prüfsignalausgangsklemmen und Betriebsartsignal-Eingangsklemmen dienen, einer Rückstellsignal-Eingangsklemme 317, einer Abfalldetektionsschaltung 318, die auf die hintere Flanke des Rückstellsignals reagieren kann, einem Dekodierer 315, der ein Prüfbetriebsartsignal von den vorgenannten Eingangs-/Ausgangsklemmen empfängt, zwei Wählschaltern 303, 304, die die Ausgangssignale von diesem Dekodierer über den Speicher 316 empfangen und zwei Dreizustands-Puffern 313, 314, die das Ausgangssignal von einer Abfalldetektionsschaltung 318 über einen Inverter 320 empfangen und die Ausgangssignale der Wählschalter 303, 304 zu den Eingangs-/Ausgangsklemmen 301 bzw. 302 leiten.
  • Die Rückstellklemme 317 ist die ursprünglich in der LSI vorgesehene und wird als solche verwendet.
  • Die Abfalldetektionsschaltung 318 gibt als Reaktion auf den Abfall des Rückstellsignals, das zur Rückstellung der gesamten LSI dient, von der Rückstellklemme 317 ein Speichersignal 319 (das "1" nur eine Taktperiode lang hält) an dem Speicher 316 und den Inverter 320 ab. Der Inverter 320 invertiert das Speichersignal 319 in 0 um, das an die Dreizustands-Puffer 313, 314 abgegeben wird. Diese schalten sich daher AUS und schalten die Eingangs-/Ausgangsklemmen 301, 302 auf Signaleingangsbetriebsart.
  • Andererseits entschlüsselt der Dekodierer 315 die Prüfbetriebsartsignale von den Eingangs-/Ausgangsklemmen 301, 302, und der Speiche 316 empfängt die entschlüsselten Signale und speichert sich als Reaktion auf das vorgenannte Speichersignal 319. Die Ausgangssignale 321 bis 324 des Speichers 316 werden je als Steuersignale für die entsprechenden Eingänge der Wählschalter 303, 304 angelegt.
  • Durch die Wählschalter 303, 304 kann als Reaktion auf diese Speicherausgangssignale 321 bis 324 eins der internen Signale 305 bis 308 bzw. 309 bis 312 an die Dreizustands-Puffer 313 bzw. 314 gesandt werden. Wenn das Ausgangssignal des Inverters 320 eins wird oder wenn kein Speicherausgangssignal 319 verwendet wird, schalten die Puffer 313, 314 auf niedrige Impedanz und steuern die entsprechenden Ausgangssignale der Wählschalter 303, 304 zu den Eingangs-/Ausgangsklemmen 301, 302 an.
  • Die Abfalldetektionsschaltung 318, wie im Einzelnen in Fig. 8 dargestellt, besteht aus zwei Invertern 401, 405 und einer UND-Gatterschaltung 402 sowie zwei D-Flip-Flopgliedern 403, 404.
  • Ein Rückstellsignal von der Rückstellklemme 317 wird nicht nur an die Abfalldetektionsschaltung 318 gesandt, sondern auch an einen Eingang des UND-Gatters 402 durch den Wandler 401 und den Eingang D des D-Flip-Flops 403.
  • Unter Bezugnahme auf Fig. 9, eine Darstellung der Signalwellenform für die Abfalldetektionsschaltung 318, liefert der D-Flip-Flop 403 das Ausgangssignal an das D- Flip-Flop-Glied 404 mit einer Verzögerung von einer halben Taktzeit über den Inverter 405.
  • Der D-Flip-Flop 404 empfängt das Taktsignal direkt an der Takteingangsklemme CLK und liefert daher das Ausgangssignal mit einer weiteren Verzögerung von einer halben Taktzeit, also mit einer Verzögerung von einer Taktzeit von der vorderen Flanke des Rückstellsignals an den anderen Eingang der UND-Gatterschaltung 402. Das Ausgangssignal der UND-Gatterschaltung 402 oder das Speichersignal 319 wird während einer Taktzeit auf 1 gehalten, die direkt auf den Abfall des Rückstellsignals folgt, wie in Fig. 9 dargestellt.
  • Während dieser Zeit können Prüfbetriebsartsignale, wenn sie von außen an die Eingangs-/Ausgangsklemmen 301, 302 gesandt werden, an den Dekodierer gesandt werden, da die Dreizustands-Puffer 313, 314 wegen der durch den Inverter 320 ausgelösten Verzögerung weiterhin eine hohe Impedanz aufweisen. Andererseits wird das Ausgangssignal des Dekodierers 315 von dem Speicher 316 als Reaktion auf das Speichersignal 319 gehalten.
  • Während der nächsten Taktperiode wird das Speichersignal 319 auf 0 gehalten, aber der Speiche 316 hält seinen Inhalt, bis das Speichersignal 1 wird. Entsprechend werden die Speicherausgangssignale 321 bis 324 als entschlüsselte Ausgangssignale der zuvor eingegebenen Prüfbetriebsartsignale aufrechterhalten. Als Reaktion auf diese Speicherausgangssignale 321 bis 324 liefert jeder Wählschalter 303 bis 304 selektiv eins der entsprechenden internen Signale 305 bis 308 und 309 bis 312 an die Dreizustands-Puffer 313 bzw. 314.
  • In dieser Situation bleibt das Speichersignal 319 auf 0, und die Dreizustands-Puffer 313 und 314 werden auf einem niedrigen Impedanz- oder Durchgangszustand gehalten, um die internen Gatterschaltungssignale zu den Ausgangsklemmen 301 bzw. 302 zu leiten.
  • Wie dies im Vergleich zum ersten Ausführungsbeispiel ersichtlich ist, ermöglicht dieses Ausführungsbeispiel die Minderung der Zahl der externen Anschlußklemmen für Prüfungen um die Hälfte. An Stelle der Rückstellklemme 317 kann in diesem Ausführungsbeispiel (Fig. 7) die ursprünglich in der LSI vorgesehene eingesetzt werden wie vorstehend beschrieben, ohne daß die Zahl der externen Anschlußklemmen zu erhöhen ist.
  • Der Speicher 316, der in der vorhergehenden Stufe mit dem Dekodierer 315 im sechsten Ausführungsbeispiel verbunden wurde, wie vorstehend beschrieben (Fig. 7), kann statt dessen an die folgende Stufe angeschlossen werden, wie im Schaltbild für das siebte Ausführungsbeispiel in Fig. 10 dargestellt. In diesem Fall speichert der Speicher 329 parallele 2-Bit-Prüfbetriebsartsignale von den Eingangs-/Ausgangsklemmen 301, 302, so daß die Bedingung mit den halben Anzahl von Stufen für den Speicher 316 erfüllt wird (Fig. 7). Der Dekodierer 330 entschlüsselt die Ausgangssignale der Speicher 329, wobei die Dekodierersignale 325 bis 328 an die Wählschalter 303, 304 gesandt werden.
  • Im sechsten und siebten Ausführungsbeispiel dient jede Prüfsignalausgangsklemme auch als Prüfsignaleingangsklemme. Wenn die Anzahl der erforderlichen Prüfbetriebsart-Signaleingänge kleiner als die Anzahl Prüfsignalausgangsklemmen ist, ist die Bedingung, daß üblicherweise nur die Anzahl Klemmen benutzt wird, die für Prüfbetriebsart-Signaleingänge erforderlich ist, wie im achten Ausführungsbeispiel laut Schaltbild von Fig. 11, bei dem die Prüfsignalausgangsklemmen 331, 332 absolut die gleiche Funktion haben wie die Prüfsignalausgangsklemmen 101, 102, 207 und 224 bis 227 im ersten bis fünften Ausführungsbeispiel.
  • Im vorbeschriebenen sechsten bis achten Ausführungsbeispiel können die Prüfbetriebsartsignale während mindestens einer Taktperiode direkt nach der hinteren Flanke des Rückstellsignals in den Dekodierer eingegeben werden, indem der Zustand der LSI, die während dieser Zeit nicht in Betrieb ist, genutzt wird. Unter Bezugnahme auf Fig. 12, bei der es sich um das neunte Ausführungsbeispiel, beruhend auf diesem Konzept handelt, sind zwei gemeinsame Klemmen 343, 344 dargestellt, die als Prüfbetriebsart-Signaleingangsklemmen verwendet werden. Hierbei bedeutet der Ausdruck "gemeinsame Klemme" eine externe Anschlußklemme zur Eingabe und Ausgabe normaler Signale zwischen der LSI und einer externen Schaltung. In diesem Ausführungsbeispiel werden zwei derartige gemeinsame Klemmen als Prüfbetriebsart- Signaleingangsklemmen verwendet.
  • Im vorliegenden Ausführungsbeispiel werden die Prüfsignalausgangsklemmen nicht auch als Prüfbetriebsart-Signaleingangsklemmen verwendet, wie beim vorbeschriebenen sechsten Ausführungsbeispiel, und daher werden die beiden Dreizustands- Puffer 313, 314 und der Inverter 320 im sechsten Ausführungsbeispiel nicht benötigt. Die Bedingung wird daher nur mit den Ausgangsgatterschaltungen 124, 125 im ersten Ausführungsbeispiel erfüllt.
  • Die Prüfbetriebsartsignale von den gemeinsamen Klemmen 343, 344 müssen jedoch gespeichert werden, bis jeder Wählschalter 303, 304 eins der internen Signale 305 bis 308 bzw. 309 bis 312 gewählt hat, und daher ist der Speicher 316 und die Abfalldetektionsschaltung 318 erforderlich, weil zu diesem Zeitpunkt die gemeinsamen Klemmen 343, 344 bereits zum Senden und Empfangen von gemeinsamen Signalen in Gebrauch waren und sie nicht zur gleichen Zeit an den Eingang für die Prüfbetriebsartsignale angelegt werden können.
  • In diesem Ausführungsbeispiel entsprechen die Abfallmeßschaltung 318 und der Speicher 316 den im sechsten und achten Ausführungsbeispiel eingesetzten, und die Wellenformen der Signale dieser Bestandteile entsprechen im Wesentlichen den in Fig. 9 dargestellten, so daß sich eine genauere Beschreibung erübrigt.
  • Es ist möglich, Prüfsignalausgangsschaltungen einer ähnlichen Zusammensetzung zu bauen, indem man die strukturellen Merkmale der sechsten bis neunten Ausführungsbeispiele und der zweiten bis fünften Ausführungsbeispiele miteinander kombiniert.
  • Wie vorstehend beschrieben, reduziert die vorliegende Erfindung die Anzahl der Ausgangsklemmen, die zur Ableitung von Prüfsignalen von einer LSI während des Betriebs erforderlich ist. Zur gleichzeitigen Kontrolle von zwei Gruppen von acht internen Signalen werden zum Beispiel bei bekannten Ausführungen acht zusätzliche Anschlußklemmen benötigt. Andererseits kann diese Bedingung durch weitere vier im ersten Ausführungsbeispiel und weitere zwei im sechsten oder neunten Ausführungsbeispiel der vorliegenden Erfindung erfüllt werden.
  • Für die Zahl der externen Anschlußklemmen von LSI-Schaltungen gelten viele Beschränkungen. Die vorliegende Erfindung ermöglicht die Ableitung vieler interner Prüfsignale, ohne gegen diese Beschränkungen zu verstoßen und bietet daher ausgezeichnete Vorteile in dieser Hinsicht.
  • Obgleich die Erfindung unter Bezugnahme auf spezifische Ausführungsbeispiele beschrieben wurde, ist diese Beschreibung nicht als beschränkend zu betrachten. Der Fachmann wird beim Lesen der Beschreibung der Erfindung feststellen, daß verschiedene Veränderungen an den dargestellten Ausführungsbeispielen möglich sind, deren Umfang von den anliegenden Patentansprüchen umrissen wird.

Claims (4)

1. Prüfsignalausgangsschaltung für LSI (hochintegrierte Schaltkreise), die wenigstens einen Prüfsignalausgangsanschluß (101, 102; 301, 302), wenigstens einen Prüfbetriebsartsignaleingangsanschluß (113, 114; 313), einen Dekodierer (115, 315) zum Dekodieren eines Signals vom Prüfbetriebsartsignaleingangsanschluß und wenigstens eine Auswahleinrichtung (103, 104; 303, 304) zum Durchlassen von selektiv spezifizierten Signalen von internen Signalen (105 bis 112; 305 bis 312) in der LSI zu den Prüfsignalausgangsanschlüssen als Reaktion auf das Ausgangssignal des Dekodierers aufweist.
2. Prüfsignalausgangsschaltung für LSI nach Anspruch 1, bei der die Anzahl der Prüfsignalausgangsanschlüsse n ist, die Anzahl der Prüfbetriebsartsignaleingangsanschlüsse m ist, der Dekodierer einen m-Eingang und einen 2m-Ausgang hat und die Anzahl der Auswahleinrichtungen, die jeweils einen 2m-Eingang haben, n ist, wobei (2m·n) von spezifizierten internen Signalen ausgewählt und zu den Prüfsignalausgangsanschlüssen geleitet werden können.
3. Prüfsignalausgangsschaltung für LSI nach Anspruch 1, bei der wenigstens einer der Prüfbetriebsartsignaleingangsanschlüsse zum zeitlich verzahnten Arbeiten mit dem Prüfsignalausgangsanschluß konstruiert ist, und die weiter eine Abfalldetektierschaltung (318) zum Detektieren der hinteren Flanke eines Rücksetzeingangssignals (317), das zum Rückstellen der gesamten LSI dient, und eine Eingangs-Ausgangsschalterschaltung (320) aufweist, um als Reaktion auf das Ausgangssignal der Abfalldetektierschaltung die Signalanschlüsse zwischen der Prüfbetriebsartsignaleingangsbetriebsart und Prüfsignalausgangsbetriebsart zu schalten, und eine Zwischenspeicherschaltung (316) zum Zwischenspeichern des Ausgangssignals des Dekodierers oder des Prüfbetriebsartsignals von dem Prüfbetriebsartsignaleingangsanschluß als Reaktion auf das Ausgangssignal der Abfalldetektierschaltung (318) aufweist, wodurch das Ausgangssignal der Auswahleinrichtung als Reaktion auf das Ausgangssignal des Zwischenspeichers gesteuert wird.
4. Prüfsignalausgangsschaltung für LSI nach Anspruch 1, bei der wenigstens einer der Prüfbetriebsartsignaleingangsanschlüsse so konstruiert ist, daß er zeitlich verzahnt mit einem spezifizierten gewöhnlichen Anschluß arbeitet, und weiter eine Abfalldetektierschaltung (318) zum Detektieren der hinteren Flanke eines Rückstelleingangssignal (317), das zum Rückstellen der gesamten LSI dient, und einen Zwischenspeicher (316) zum Zwischenspeichern des Ausgangs vom Dekoder oder des Prüfbetriebsartsignals vom Prüfbetriebsartsignaleingangsanschluß als Reaktion auf das Ausgangssignal der Abfalldetektierschaltung (318) aufweist, wodurch das Ausgangssignal von der Auswahleinrichtung als Reaktion auf das Ausgangssignal des Zwischenspeichers gesteuert wird.
DE69211741T 1991-03-27 1992-03-27 Prüfsignalausgangsschaltung für LSI Expired - Fee Related DE69211741T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6229291 1991-03-27

Publications (2)

Publication Number Publication Date
DE69211741D1 DE69211741D1 (de) 1996-08-01
DE69211741T2 true DE69211741T2 (de) 1996-10-24

Family

ID=13195898

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69211741T Expired - Fee Related DE69211741T2 (de) 1991-03-27 1992-03-27 Prüfsignalausgangsschaltung für LSI

Country Status (5)

Country Link
US (1) US5379300A (de)
EP (1) EP0506462B1 (de)
JP (1) JPH05302961A (de)
KR (1) KR960003364B1 (de)
DE (1) DE69211741T2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779155A (ja) * 1993-09-06 1995-03-20 Mitsubishi Electric Corp 信号選択装置
JPH07167920A (ja) * 1993-10-18 1995-07-04 Fujitsu Ltd Lsi
US5726995A (en) * 1994-12-15 1998-03-10 Intel Corporation Method and apparatus for selecting modes of an intergrated circuit
US5869979A (en) 1996-04-05 1999-02-09 Altera Corporation Technique for preconditioning I/Os during reconfiguration
US6260163B1 (en) 1997-12-12 2001-07-10 International Business Machines Corporation Testing high I/O integrated circuits on a low I/O tester
JPH11231967A (ja) 1998-02-17 1999-08-27 Nec Corp クロック出力回路
KR100400957B1 (ko) 1999-07-29 2003-10-10 마쯔시다덴기산교 가부시키가이샤 집적회로 내부신호 감시장치
JP2002340978A (ja) 2001-05-10 2002-11-27 Canon Inc 出力制御回路および出力制御方法
KR100512175B1 (ko) * 2003-03-17 2005-09-02 삼성전자주식회사 출력 신호들을 선택적으로 출력가능한 반도체 집적 회로및 그것의 테스트 방법
JP2021141352A (ja) * 2020-03-02 2021-09-16 東芝テック株式会社 モニタ回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250593A (ja) * 1986-04-23 1987-10-31 Hitachi Ltd ダイナミツク型ram
US4710927A (en) * 1986-07-24 1987-12-01 Integrated Device Technology, Inc. Diagnostic circuit
US5012180A (en) * 1988-05-17 1991-04-30 Zilog, Inc. System for testing internal nodes
US4975641A (en) * 1988-07-14 1990-12-04 Sharp Kabushiki Kaisha Integrated circuit and method for testing the integrated circuit
US4980889A (en) * 1988-12-29 1990-12-25 Deguise Wayne J Multi-mode testing systems
JPH02181677A (ja) * 1989-01-06 1990-07-16 Sharp Corp Lsiのテストモード切替方式
US5001713A (en) * 1989-02-08 1991-03-19 Texas Instruments Incorporated Event qualified testing architecture for integrated circuits
DE69016509T2 (de) * 1989-05-31 1995-06-01 Fujitsu Ltd Integrierte Halbleiterschaltungsanordnung mit Testschaltung.
US5072447A (en) * 1989-11-08 1991-12-10 National Semiconductor Corporation Pattern injector
JP2561164B2 (ja) * 1990-02-26 1996-12-04 三菱電機株式会社 半導体集積回路
JPH03252569A (ja) * 1990-02-26 1991-11-11 Advanced Micro Devicds Inc スキャンパス用レジスタ回路

Also Published As

Publication number Publication date
EP0506462A2 (de) 1992-09-30
JPH05302961A (ja) 1993-11-16
KR960003364B1 (ko) 1996-03-09
EP0506462B1 (de) 1996-06-26
KR920018774A (ko) 1992-10-22
DE69211741D1 (de) 1996-08-01
EP0506462A3 (en) 1993-05-12
US5379300A (en) 1995-01-03

Similar Documents

Publication Publication Date Title
DE69631351T2 (de) ASIC-Busstruktur auf Basis von Multiplexern
DE3130714C2 (de)
DE69215709T2 (de) Programmierbarer Zwischenschaltungsaufbau mit gemischtem analog/digitalem Betrieb
DE3784422T2 (de) Integrierte elektronische schaltung und zugehoeriges verfahren.
DE69831900T2 (de) Programmier-Modus-Auswahl mit JTAG Schaltungen
DE3781839T2 (de) Programmierbarer fifo-puffer.
DE60206299T2 (de) Eingangspuffer und spannungspegel-detektionsverfahren
DE3709032C2 (de)
DE602004009309T2 (de) Automatische testmustererzeugung
DE68921086T2 (de) Integrierte Halbleiterschaltkreisanordnung mit verbesserter Eingangs-/ Ausgangsschnittstellenschaltung.
DE69126848T2 (de) Integrierte Halbleiterschaltung
DE69628034T2 (de) Hochimpedanzmodus für jtag
DE10063307B4 (de) Auffangschaltung für Daten und deren Ansteuerungsverfahren
DE69211741T2 (de) Prüfsignalausgangsschaltung für LSI
DE69126199T2 (de) Integrierter Schaltkreis mit eingebautem Selbsttest für die Erkennung logischer Fehler
DE3743586C2 (de)
DE69030575T2 (de) Integrierte Halbleiterschaltung mit einem Detektor
DE60106300T2 (de) Eingangs-/ausgangs-durchgangstestmodus-schaltung
DE3543471C1 (de) In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE19811591C2 (de) Taktsignal modellierende Schaltung mit negativer Verzögerung
DE69106713T2 (de) Detektorschaltung.
DE69724575T2 (de) Integrierte Schaltung
DE69030359T2 (de) Anordnung zum Aufteilen und Testen von Submodulschaltkreisen von integrierten Schaltkreisen
DE3486064T2 (de) Logische schaltung mit eingebauter selbsttestfunktion.
EP0124761A1 (de) Einrichtung zur Prüfung von elektrische Schaltkreise enthaltenden Prüflingen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee