DE69128559T2 - Speicherkarte - Google Patents

Speicherkarte

Info

Publication number
DE69128559T2
DE69128559T2 DE69128559T DE69128559T DE69128559T2 DE 69128559 T2 DE69128559 T2 DE 69128559T2 DE 69128559 T DE69128559 T DE 69128559T DE 69128559 T DE69128559 T DE 69128559T DE 69128559 T2 DE69128559 T2 DE 69128559T2
Authority
DE
Germany
Prior art keywords
read
refresh
signal
write
dram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69128559T
Other languages
English (en)
Other versions
DE69128559D1 (de
Inventor
Ichiro Kobayashi
Noriaki Sakurada
Fujikazu Sugimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of DE69128559D1 publication Critical patent/DE69128559D1/de
Application granted granted Critical
Publication of DE69128559T2 publication Critical patent/DE69128559T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Dram (AREA)

Description

  • Diese Erfindung betrifft im allgemeinen Computer-Halbleiterspeicherkarten, die auf Vorrichtungen mit dynamischen Direktzugriffsspeichern (DRAM) basieren und demzufolge DRAM-Auffrischoperationen beinhalten. Diese Erfindung betrifft insbesondere Vorrichtungen und Verfahren, die eine Auffrischung der DRAM-Vorrichtungen auf Einsteckkarten in automatischer Weise liefern, die autonom auf der Speicherkarte und optimal für beliebige Arten von verwendeten DRAM- Vorrichtungen ist.
  • Die Verwendung von DRAM für den Hauptspeicher und für Erweiterungskartenspeicher ist in PC- Systemen üblich. Die Tatsache, daß DRAM-Speicher eine Aufforderung von außen benötigen, um ihre einzelnen Speicherzellen periodisch "aufzufrischen", ist Fachleuten bekannt. Vergleiche hierzu "DRAM Refresh Modes," Motorola Semiconductor Application Note AN987, Motorola Memory Data, Ref. 6, 1990, Seiten 13-2 bis 13-3.
  • Fig. 5 ist ein schematisches Diagramm einer im Stand der Technik bekannten Schnittstelle eines Computers mit DRAM. In der Figur ist 100 die CPU, und um auf das DRAM 102 zuzugreifen (lesen oder schreiben), gibt sie das Adressensignal 100a, das Lesesignal (RD) 100b oder das Schreibsignal (WR) 100c und das Speicheranforderungssignal (MRQ) 100d an eine DRAM- Interfaceschaltung 101 aus und gibt das Datensignal 100f an das DRAM 102 aus. Zusätzlich zu den obigen Signalen gibt die CPU 100 das Auffrischsignal (RFSH) 100e während einer Auffrischoperation an die DRAM-Interfaceschaltung aus.
  • Die DRAM-Interfaceschaltung 101 weist eine Zeilenadressen-Erzeugungsschaltung, eine Spaltenadressen-Erzeugungsschaltung, etc. auf, und um aus dem DRAM 102 zu lesen oder es zu beschreiben, gibt sie das Zeilenadressen-Strobesignal (RAS-Signal) 101a, das Spaltenadressen- Strobesignal (CAS-Signal) 101b und Adressensignale 101c, 101d und 101e auf der Basis des Adressensignals 100a, des RD-Signals 100b oder des WR-Signals 100c sowie des MRQ-Signals 100d von der CPU aus. Während der Auffrischoperation werden das RAS-Signal 101a, das CAS- Signal 101b und die Adressensignale 101c, 101d und 101e an das DRAM 102 ausgegeben, um die im DRAM 102 gespeicherten Daten gespeichert zu halten.
  • Bekannte Schaltungen des Standes der Technik, bei denen das DRAM mit der CPU verbunden ist, sind wie vorstehend erläutert ausgebildet, und Fig. 6 ist ein Zeitsteuerdiagramm, das die Zeitsteuerung zeigt, mit der die CPU auf das DRAM zugreift, und die Funktionsweise beschreibt.
  • Wenn auf das DRAM 102 zugegriffen wird (lesen oder schreiben), gibt die CPU gemäß der Figur das Adressensignal 100a, das Speicheranforderungs-(MRQ)-Signal 100d und das Lese-(RD)- Signal 100b oder das Schreib-(WR)-Signal 100c an die DRAM-Interfaceschaltung 101 aus, und die DRAM-Interfaceschaltung 101 gibt die decodierten Adressensignale 101c, 101d und 101e, das RAS-Signal 101a, das CAS-Signal 101b und das Datensignal 100f an das DRAM 102 aus und speichert Daten an den vorgeschriebenen Adressen oder liest sie von dort aus.
  • Ferner ist eine Auffrisch-Erzeugungseinrichtung (beispielsweise ein Software-Programm) in die CPU 100 eingebaut und gibt das Auffrischsignal (RFSH) an die DRAM-Interfaceschaltung 101 (das Adressensignal 100a und das MRQ-Signal 100d werden ebenfalls ausgegeben) nach einer Lese- oder Schreiboperation aus, und die DRAM-Interfaceschaltung 101 gibt das RAS-Signal 101a, das CAS-Signal 101b und die Adressensignale 101c, 101d und 101e aus, um das DRAM 102 aufzufrischen und die an den vorgeschriebenen Adressen im DRAM 102 gespeicherten Daten gespeichert zu halten. Die Auffrischoperation wird von der CPU nicht zu beliebigen Zeitpunkten, sondern mit einer vorgeschriebenen Zeitsteuerung (nach dem Abruf von Operationscode) eingeleitet.
  • Speicherkarten sind ein bequemer Weg für Benutzer, ihren Computersystemen mehr Speicher hinzuzufügen. Derartige Karten können in Fassungen eingesteckt werden, die bei den meisten häufig verwendeten Systemen als universeller Standard vorgesehen sind. Einige dieser Speicherkarten nach dem Stand der Technik leiten keine eigenen Auffrischzyklen ein. Derartige Speicherkarten enthalten nur die äquivalente Funktion des DRAM 102.
  • Da die Zeitsteuerung des Auffrischsignals in Abhängigkeit von der CPU in der Haupteinheit unterschiedlich ist, kann die CPU außerdem kein optimales Auffrischsignal an mit DRAM bestückte Speicherkarten liefern, und da außerdem der Auffrischzyklus (benötigte Anzahl an Auffrischoperationen pro Zeiteinheit) des DRAM jeder Speicherkarte unterschiedlich ist, kann die CPU kein optimales Auffrischsignal an jede Speicherkarte liefern.
  • Da die Leseoperation oder Schreiboperation und eine Auffrischoperation zum Erhalten der im DRAM gespeicherten Daten während eines Zugriffszyklus ausgeführt werden müssen, wurde des weiteren die Zugriffszeit der Speicherkarte länger.
  • Das Dokument US-A-4,393,477 offenbart eine DRAM-Schaltung mit einer temperaturkompensierten internen Auffrischfunktion. Das DRAM weist einen Oszillator mit einer Frequenzkennlinie mit einem positiven Temperaturkoeffizienten und eine Einrichtung zum Erzeugen von Auffrischsignalen auf der Basis der Oszillationsperiode der Oszillatorschaltung auf. Eine Auffrischoperation wird in Antwort auf diese Auffrischsignale ausgeführt.
  • Das Dokument EP-A-0 352 768 offenbart eine DRAM-Schaltung, die als Antwort auf externe Auffrischsignale aufgefrischt wird und zwei Zähler sowie einen Komparator zum Vergleichen der Logikzustände der Zähler aufweist. Die Anzahl an tatsächlich ausgeführten Auffrischoperationen wird von einem Zähler gezählt, während die Anzahl an tatsächlich erforderlichen Auffrischoperationen vom anderen Zähler gezählt wird. Wenn die Logikzustände nicht koinzidieren, wird eine Auffrischoperation in Antwort auf ein externes Auffrischanforderungssignal ausgeführt, während anderenfalls das Auffrischanforderungssignal ignoriert wird.
  • Die vorliegende Erfindung soll die obigen Probleme lösen, und ihr liegt die Aufgabe zugrunde, eine Speicherkarte zu schaffen, die selbst automatisch eine Auffrischsteuerung durchführt, um ein optimales Auffrischsignal zu liefern, und die die Lese/Schreiboperation und die Auffrischoperation trennt, um die Zugriffszeit der Speicherkarte zu verkürzen und Kompatibilität mit stabilem Betrieb zu liefern.
  • Diese Aufgabe wird mit einer Speicherkarte gemäß Anspruch 1 gelöst.
  • Bei einer Ausführungsform der Erfindung wird ein Taktimpuls von einer Oszillationsquelle in der Speicherkarte erzeugt, und eine Auffrisch-Erzeugungseinrichtung führt automatisch eine Auffrischoperation auf der Basis des Taktimpulses aus. Eine Auffrisch-Erzeugungsschaltung gibt ein Auffrischsignal auf der Basis des Taktimpulses aus. Eine Einstelleinrichtung für die Auffrisch/Lese/Schreiboperation vergleicht den Wert einer die Taktimpulse von der Oszillationsquelle zählenden Zählerschaltung mit einem Wert, der von der Lese/Schreiboperations-Freigabeperioden-Einstellschaltung für die Lese/Schreib-Operationsperiode des DRAMs auf der Speicherkarte eingestellt wird, und wenn sie gleich sind, gibt sie ein Lese/Schreib-Auswahlsignal aus, während sie ein Auffrisch-Auswahlsignal ausgibt, wenn sie unterschiedlich sind. Das Lese/Schreib- Auswahlsignal und das Auffrisch-Auswahlsignal von der Lese/Schreib/Auffrisch-Operationseinstelleinrichtung werden in Registern einer Identifizierungseinrichtung gespeichert und über einen dritten Multiplexer nach außen signalisiert, und nur wenn die signalisierte Information ein Lese/Schreib-Auswahlsignal ist, dann wird ein Lese/Schreib-Operationssignal zur Lese/Schreiboperation von außerhalb der Speicherkarte ausgegeben, und auf das DRAM wird zugegriffen. Wenn die obige Information aus der Identifizierungseinrichtung ein Auffrisch-Auswahlsignal ist, dann weiß die CPU außerdem, daß von außerhalb der Speicherkarte nicht auf das DRAM zugegriffen werden kann, und sie liest weiterhin die Information aus der Identifizierungseinrichtung, während das DRAM von innerhalb der Speicherkarte aufgefrischt wird. Durch Vorsehen einer Verzögerungsschaltung zwischen der Komparatorschaltung der Lese/Schreiboperations-Einstelleinrichtung und dem dritten Multiplexer der Auffrisch/Lese/Schreib-Auswahleinrichtung kann von der durch die Auffrisch/Lese/Schreiboperations-Einstelleinrichtung eingestellten Lese/Schreibperiode bis zur ursprünglichen Auffrischperiode von außerhalb der Speicherkarte auf das DRAM zugegriffen werden.
  • Ein Taktimpuls wird von der Oszillationsquelle innerhalb der Speicherkarte erzeugt, und die Steuereinrichtung führt eine Auffrischoperation auf der Basis des Taktimpulses durch. Sie beendet ferner die Auffrischoperation und stellt das DRAM in der Speicherkarte auf einen Bereitschaftszustand ein, wenn sie während der Auffrischoperation ein Leersignal von außerhalb der Speicherkarte empfängt, und bei Beendigung des Bereitschaftszustands führt sie eine Lese/Schreiboperation oder eine Auffrischoperation aus.
  • Spezielle Ausführungsformen der vorliegenden Erfindung sind nachstehend ausführlich unter Bezug auf die Zeichnungen beschrieben. Es zeigen:
  • Fig. 1 ein Blockschaltbild der Speicherkarte einer ersten Ausführungsform;
  • Fig. 2 ein Zeitsteuerdiagramm, das die Zugriffsverhältnisse der Speicherkarte in Fig. 1 zeigt;
  • Fig. 3 ein Blockschaltbild der Speicherkarte einer zweiten Ausführungsform;
  • Fig. 4 ein Zeitsteuerdiagramm, das die Zugriffsverhältnisse der Speicherkarte in Fig. 3 zeigt;
  • Fig. 5 ein Zeitsteuerdiagramm, das den Zugriff der CPU auf das DRAM gemäß dem Stand der Technik zeigt; und
  • Fig. 6 ein Zeitsteuerdiagramm, das den Zugriff der CPU auf das DRAM gemäß Fig. 5 zeigt.
  • Fig. 1 ist ein Blockschaltbild der Speicherkarte einer ersten Ausführungsform, wobei 102 gleich wie in Fig. 5 ist. In der Figur sind 21 und 22 der Adressensignal- bzw. Steuersignaleingang von der externen CPU. Eine Datenbusleitung 23 überträgt Daten zwischen der externen CPU und der Speicherkarte, und sie ist mit einem dritten Multiplexer 33 (nachstehend beschrieben) auf der Speicherkarte verbunden. Eine Lese/Schreibsignal-Erzeugungsschaltung 24 verwendet das Adressensignal 21 und das Steuersignal 22 aus der externen CPU, um ein Lese/Schreiboperations-Steuersignal 34 zu erzeugen, das die Lese- und Schreiboperation des DRAM 102 steuert, und sie gibt ein Freigabesignal an einen ersten Multiplexer 25 (nachstehend beschrieben) aus. Der erste Multiplexer 25 wird durch das Freigabesignal von der Lese/Schreibsignal-Erzeugungsschaltung 24 gesteuert, um das Adressensignal 21 aus der externen CPU an das DRAM 102 auszugeben. Eine Oszillationsschaltung 26 enthält einen Quarzresonator und gibt ein mit einer festen Periode schwingendes Taktsignal an eine Auffrischsignal-Erzeugungsschaltung 27 (nachstehend beschrieben) und eine Zählerschaltung 29 (nachstehend beschrieben) aus.
  • Die Auffrischsignal-Erzeugungsschaltung 27 gibt ein Steuersignal 35 für eine Auffrischoperation auf der Basis des Taktsignals aus der Oszillationsschaltung 26 aus. Ein zweiter Multiplexer 28 wird von einem Lese/Schreib-Auswahlsignal 36 (nachstehend beschrieben) gesteuert, um entweder das Steuersignal 34 für die Lese/Schreibsteuerung von der Lese/Schreibsignal- Erzeugungsschaltung 24 oder das Steuersignal 35 für die Auffrischung aus der Auffrischsignal- Erzeugungsschaltung 27 an das DRAM 102 auszugeben. Ein Zähler 29 zählt das Taktsignal von der Oszillationsschaltung 26 und gibt es an eine Komparatorschaltung 30 aus. Die Komparatorschaltung 30 vergleicht das Zählsignal vom Zähler 29 und einen Wert, der von der Einstellschaltung 31 für die Lese/Schreiboperations-Freigabeperiode eingestellt wird, und gibt das Lese/Schreib-Auswahlsignal 36 an den zweiten Multiplexer 28 aus. Die Einstellschaltung 31 für die Lese/Schreiboperations-Freigabeperiode stellt, außerhalb der Speicherkarte, die Lese/Schreiboperationszeit entsprechend dem DRAM auf der Speicherkarte ein. Ein Register 32 speichert vorübergehend das Lese/Schreib-Auswahlsignal 36 von der Komparatorschaltung 30, und es gibt des weiteren das gespeicherte Lese/Schreib-Auswahlsignal 36 an den dritten Multiplexer 33 aus. Der dritte Multiplexer 33 signalisiert entweder das Lese/Schreib-Auswahlsignal 36 aus dem Register 32 oder die aus dem DRAM 102 ausgelesenen Speicherdaten 37 mittels des Adressensignals 21 und des Steuersignals 22 aus der externen CPU über die Datenbusleitung 23 an die externe CPU.
  • Fig. 2 ist ein Zeitsteuerdiagramm, das den Zugriff auf die Speicherkarte in Fig. 1 zeigt und deren Funktionsweise beschreibt.
  • Die externe CPU gibt das Adressensignal 21 und das Steuersignal 22 an den ersten Multiplexer 25 bzw. den dritten Multiplexer 33 aus und überprüft den Inhalt des Registers 32, und wenn der Inhalt des Registers 32 aktiv anzeigt, dann führt sie die Lese/Schreibsteuerung aus. Hierfür gibt sie das vorgeschriebene Adressensignal 21 und das Steuersignal 22 an die Lese/Schreibsignal- Erzeugungsschaltung 24 sowie das Adressensignal 21 außerdem an den ersten Multiplexer 25 aus. Außerdem wird das von der Lese/Schreibsignal-Erzeugungsschaltung 24 erzeugte Steuersignal 34 für die Lese/Schreiboperation vom zweiten Multiplexer 28 nach Maßgabe des aus der Komparatorschaltung 30 ausgegebenen Lese/Schreib-Auswahlsignals 36 ausgewählt und an den Eingang des DRAM 102 für die Lese- oder Schreibsteuerung ausgegeben. Das Freigabesignal aus der Lese/Schreibsignal-Erzeugungsschaltung 24 veranlaßt den ersten Multiplexer 25, das Adressensignal 21 auszuwählen, und dieses an den Eingang des DRAM 102 für Adressen auszugeben, wodurch die vorgeschriebenen Daten von den vorgeschriebenen Adressen im DRAM 102 gelesen oder dorthin geschrieben werden.
  • Die externe CPU überprüft den Inhalt des Registers 32 wie vorstehend beschrieben. Solange der Inhalt des Registers 32 nicht-aktiv anzeigt, wird vom zweiten Multiplexer 28 das von der Oszillationsschaltung 26 in der Speicherkarte und der Auffrischsignal-Erzeugungsschaltung 27 erzeugte Steuersignal 35 für das Auffrischen ausgewählt, die Auffrischoperation zum Aufrechterhalten der Daten in dem DRAM 102 wird automatisch ausgeführt, und die externe CPU kann nicht auf das DRAM 102 zugreifen, um eine Lese/Schreiboperation durchzuführen. Die CPU liest solange den Inhalt des Registers 32, bis der Inhalt des Registers 32 aktiv anzeigt. Die obige Auffrischoperation wird die nötige Anzahl von Malen in einem einzigen Durchlauf (burst) ausgeführt.
  • Die Speicherkarte einer zweiten Ausführungsform ist in Fig. 3 gezeigt, und Fig. 4 ist ein Zeitsteuerdiagramm, das den Zugriff auf die Speicherkarte in Fig. 3 zeigt und deren Funktionsweise beschreibt. Diese Ausführungsform unterscheidet sich von derjenigen in Fig. 1 durch das Vorsehen einer Verzögerungsschaltung 38, wie nachstehend erläutert wird.
  • In der Figur gibt die externe CPU das Adressensignal 21 und das Steuersignal 22 an den ersten Multiplexer 25 bzw. den dritten Multiplexer 33 aus und überprüft den Inhalt des Registers 32, und wenn der Inhalt des Registers 32 aktiv anzeigt, dann führt sie eine Lese/Schreibsteuerung aus. In diesem Fall wird die Ausgabe des Lese/Schreib-Auswahlsignals 36 von der Komparatorschaltung 30 an den zweiten Multiplexer 28 durch die Verzögerungsschaltung 38 verzögert, weshalb, wie in Fig. 4 gezeigt, selbst wenn der Inhalt des Registers 32 positiv ist, das Steuersignal 34 für eine Lese/Schreiboperation aus der Lese/Schreibsignal-Erzeugungsschaltung 24 während der Zeitspanne der Verzögerung ausgegeben wird und die Lese/Schreib-Operationsperiode verzögert werden kann. Danach wird in der Speicherkarte automatisch eine Auffrischoperation ausgeführt, während der Inhalt des Registers 32 aktiv anzeigt.
  • Wie vorstehend beschrieben, ist erfindungsgemäß eine Oszillationsquelle in der Speicherkarte enthalten, und es wird automatisch eine Auffrischoperation ausgeführt, weshalb keine Auffrischsignale von außerhalb der Speicherkarte empfangen werden müssen. Da die Zeitsteuerung des Auffrischsignals nicht bei der Schnittstelle mit einer Haupteinheit berücksichtigt werden muß, wird, wenn die Speicherkarte mit der Schnittstelle einer anderen Einheit verwendet wird, eine Lese/Schreiboperation nach Maßgabe des Lese/Schreibsignals von der Haupteinheit ausgeführt, wobei der Auffrischoperation in der Speicherkarte der Vorrang eingeräumt wird, wodurch eine Speicherkarte mit breiter Anwendbarkeit geschaffen wird.
  • Des weiteren werden die Lese/Schreibperiode und die Auffrischperiode in der Speicherkarte getrennt und extern signalisiert, weshalb nur während der Lese/Schreibperiode auf die Speicherkarte zugegriffen werden muß, wodurch ein Zugriff während der Auffrischperiode vermieden und die Zugriffszeit der Speicherkarte verkürzt wird.
  • Ferner kann durch Verzögern der Lese/Schreibperiode in der Speicherkarte derart, daß sie sich in die Auffrischperiode hinein erstreckt, eine Lese/Schreiboperation während dieser Verzögerungszeitspanne ausgeführt werden, was die Einsetzbarkeit der Speicherkarte erhöht.

Claims (3)

1. Speicherkarte umfassend
ein DRAM (102), das eine Auffrischoperation benötigt,
eine Oszillationseinrichtung (26), die einen Taktimpuls erzeugt;
eine Auffrischsignal-Erzeugungsschaltung (27) zum Erzeugen eines Auffrisch-Steuersignals (35) auf der Basis des Taktimpulses,
eine Lese/Schreib-Steuereinrichtung (24, 25), die auf ein externes Adressensignal und ein Steuersignal anspricht, die an die Speicherkarte angelegt werden, zum Weiterleiten des externen Adressensignals an das DRAM (102) und zum Erzeugen eines Lese/Schreib-Steuersignals (34),
eine Auffrisch/Lese/Schreiboperations-Einstelleinrichtung (29, 30, 31) mit einem die Taktimpulse zählenden Zähler (29) zum Vergleichen des Zählwerts des Zählers und eines eingestellten Werts, der eine Lese/Schreib-Operationsperiode des DRAMs bestimmt, und zum Ausgeben eines Auffrisch-Auswahlsignals (36), wenn diese Werte gleich sind, und eines Lese/Schreib-Auswahlsignals (36), wenn sie verschieden sind,
eine Auffrisch/Lese/Schreib-Auswahleinrichtung (28), die auf das Auffrisch-Auswahlsignal und das Lese/Schreib-Auswahlsignal anspricht, zum Anlegen, in Anwort auf ersteres, des Auffrisch-Steuersignals (35) an das DRAM und zum Anlegen, in Antwort auf letzteres, des Lese/Schreib-Steuersignals (34) an das DRAM, und
eine Identifizierungseinrichtung (32), die das Auffrisch-Auswahlsignal und das Lese/Schreib-Auswahlsignal nach außen signalisiert,
wobei Auffrischoperationen automatisch auf der Basis des Taktimpulses und unabhängig von externen Auffrischoperationen ausgeführt werden.
2. Speicherkarte nach Anspruch 1, bei der
die Lese/Schreib-Steuereinrichtung eine Lese/Schreibsignal-Erzeugungsschaltung (24) zum Erzeugen des Lese/Schreib-Steuersignals und eines Freigabesignals sowie einen ersten Multiplexer (25) zum Anlegen des externen Adressensignals an das DRAM (102) in Antwort auf das Freigabesignal aufweist;
die Auffrisch/Lese/Schreiboperations-Einstelleinrichtung des weiteren eine Einstellschaltung (31) für die Lese/Schreiboperations-Freigabeperiode, in der die Lese/Schreib-Operationsperiode des DRAM (102) beliebig einzustellen ist, und eine Komparatorschaltung (30) aufweist, die den Zählwert und die eingestellte Lese/Schreib-Operationsperiode zum Ausgeben entweder des Auffrisch-Auswahlsignals (36) oder des Lese/Schreib-Auswahlsignals (36) empfängt;
die Auffrisch/Lese/Schreib-Auswahleinrichtung einen zweiten Multiplexer (28) aufweist, der das Lese/Schreib-Steuersignal und das Auffrisch-Steuersignal empfängt und dessen Steuereingang mit dem Ausgang der Komparatorschaltung (30) verbunden ist;
die Identifizierungseinrichtung (32) zumindest ein Register zum Speichern des Lese/Schreib-Auswahlsignals und des Auffrisch-Auswahlsignals aus der Komparatorschaltung (30) aufweist, und
ein dritter Multiplexer (33), der auf das externe Adressensignal und das Steuersignal anspricht, zum Auswählen entweder der Ausgabedaten aus dem Register zur Ausgabe über eine Datenleitung (23) oder der Speicherdaten zur Ausgabe aus dem DRAM oder zur Eingabe in dieses über die Datenleitung vorgesehen ist.
3. Speicherkarte nach Anspruch 2, bei der eine Verzögerungsschaltung (38) zwischen die Komparatorschaltung (30) und den zweiten Multiplexer (28) geschaltet ist, um die Anstiegszeit der Auffrischoperation zu verzögern.
DE69128559T 1990-05-15 1991-05-15 Speicherkarte Expired - Fee Related DE69128559T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP12475390 1990-05-15
JP12614390 1990-05-16
JP13322390 1990-05-23
JP13897490 1990-05-29

Publications (2)

Publication Number Publication Date
DE69128559D1 DE69128559D1 (de) 1998-02-12
DE69128559T2 true DE69128559T2 (de) 1998-06-04

Family

ID=27471060

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69128559T Expired - Fee Related DE69128559T2 (de) 1990-05-15 1991-05-15 Speicherkarte

Country Status (3)

Country Link
EP (1) EP0457310B1 (de)
KR (1) KR100274704B1 (de)
DE (1) DE69128559T2 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2700040B1 (fr) * 1992-12-31 1995-02-17 Gemplus Card Int Carte à puce avec données et programmes protégés contre le vieillissement.
US6247138B1 (en) * 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
JP2006012357A (ja) * 2004-06-29 2006-01-12 Fujitsu Ltd メモリ装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683888A (en) * 1979-12-11 1981-07-08 Nec Corp Memory circuit
JPH01267896A (ja) * 1988-04-19 1989-10-25 Toshiba Corp 半導体メモリ
JPH0778991B2 (ja) * 1988-07-26 1995-08-23 株式会社東芝 半導体メモリ

Also Published As

Publication number Publication date
EP0457310A3 (en) 1991-12-11
EP0457310B1 (de) 1998-01-07
KR100274704B1 (ko) 2000-12-15
KR910020558A (ko) 1991-12-20
DE69128559D1 (de) 1998-02-12
EP0457310A2 (de) 1991-11-21

Similar Documents

Publication Publication Date Title
DE19652310C2 (de) Halbleiterspeichervorrichtung, die ein asynchrones Signal verwendet
DE69232458T2 (de) Programmierbare Zeitsteuerung für Speicher
DE3876780T2 (de) Mikrorechner mit eingebauter chipauswahl und programmierbarer busdehnung.
DE69204364T2 (de) Anordnung zur Bestimmung der Eigenschaften von steckbaren Speichern.
DE69619505T2 (de) Optimierschaltung und steuerung für eine synchrone speicheranordnung vorzugsweise mit programmierbarer latenzzeit
DE19860650B4 (de) Synchrone Halbleiter-Speichervorrichtung mit einer Chip-Satz-Speichersteuervorrichtung mit Datenausblend-Maskenfunktion
DE68922975T2 (de) Speichereinheit mit zwei Toren.
DE69316955T2 (de) Rechenanlage mit synchronem, dynamischem Speicher
DE69326744T2 (de) Bildverarbeitungsgerät
DE3853404T2 (de) Halbleiterspeicheranordnung vom virtuellen statischen Typ.
DE3885985T2 (de) Speichersteueranordnung für ein Daten verarbeitendes System.
DE69228233T2 (de) Wahlfreie Auffrischung
DE69119149T2 (de) Struktur zur direkten Speicher-zu-Speicher-Übertragung
AT389951B (de) Datenuebertragungseinrichtung
DE68923899T2 (de) Halbleiterspeicher.
DE2813080A1 (de) Einrichtung zur speicheradressierung
DE69029815T2 (de) Zentralisierte referenz- und änderungstabelle für eine virtuelle speicheranordnung
DE69322051T2 (de) Wartezustandsteuerung auf einem Informationverarbeitungssystembus
DE69223714T2 (de) Halbleiter-Speichereinrichtung und Verfahren zur Output-Kontrolle
DE69128559T2 (de) Speicherkarte
DE3621161A1 (de) Zugriffssteuereinrichtung und zugriffssteuerverfahren fuer dynamische speicher
DE10025250A1 (de) Mikrocomputer und Speicherzugriffs-Steuerverfahren
DE69018542T2 (de) Steuersystem für Hauptspeicher.
DE69619623T2 (de) Integrierte primär- und sekundärbussteuereinheit mit einer reduzierten pinanzahl
DE69023395T2 (de) Arbitrierungsschaltung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee