DE69023395T2

DE69023395T2 - Arbitrierungsschaltung.

Info

Publication number: DE69023395T2
Application number: DE69023395T
Authority: DE
Inventors: Hideki Kawai; Masahiko Sakagami
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-06-14
Filing date: 1990-06-13
Publication date: 1996-05-15
Anticipated expiration: 2010-06-14
Also published as: EP0403269A3; DE69023395D1; JPH0454317B2; EP0403269A2; JPH0395793A; EP0403269B1; US5065052A

Description

Die vorliegende Erfindung betrifft eine Arbitrierungsschaltung um die Konkurrenz von zwei oder mehreren Anforderungssignalen zu entscheiden.
Eine Arbitrierungsschaltung soll die Konkurrenz von zwei oder mehreren Anforderungssignalen entscheiden, die einer bestimmten Schaltung zugeführt werden, und irgendeines der Anforderungssignale auswählen. Beispielsweise wird sie für den Zweck verwendet, die Störung eines Halbleiterspeichers oder die Zerstörung von Daten zu verhindern, indem die Konkurrenz von Schreibanforderungssignalen und Leseanforderungssignal für einen Halbleiterspeicher oder die Konkurrenz von Schreibanforderungssignal, Leseanforderungssignal und Auffrischungsanforderungsignal bestimmt wird. Zwei oder mehrere Anforderungssignale können entweder miteinander synchronisiert oder nicht synchronisiert sein.
In letzter Zeit ist, da die Videoanwendungen in ihrer Funktion immer weiter fortgeschritten sind, die Systemsteuerung sehr schwierig geworden. Z. B. muß, wenn ein dynamischer Speicher mit wahlfreiem Zugriff (DRAM) als ein Feldspeicher in einem Videobandaufzeichnungsgerät verwendet wird, das Schreibn und Lesen von Daten bei dem DRAM gleichzeitig gemacht werden, wobei jedoch der DRAM das speichern und Lesen von Daten nicht gleichzeitig ausführen kann. Es ist demgemäß notwendig, die Konkurrenz des Schreibanforderungssignals und des Leseanforderungssignals an den DRAM zu entscheiden, damit irgendeine der Schreibanforderung oder der Leseanforderung ausgeführt wird.
Fig. 9 ist ein Blockdiagramm, das eine herkömmliche Arbitrierungsschaltung zeigt, und Fig. 10 ist ein Blockdiagramm, das ein RS Flip-Flop zeigt, das in der in Fig. 9 gezeigten Arbitrierungsschaltung verwendet wird.
Das RS Flip-Flop in Fig. 10 ist aus einem ersten und einem zweiten NICHTODER-TOR 100, 101 gebildet, von denen jedes zwei Eingangsklemmen hat. Die Ausgangsklemme des ersten NICHTODER-TORS 100 ist mit einer der Eingangsklemmen des zweiten NICHTODER-TORS 101 verbunden, während die Ausgangsklemme des zweiten NICHTODER-TORS 101 mit einer der Eingangsklemmen des ersten NICHTODER-TORS 100 verbunden ist. An den anderen Eingangsklemmen des ersten und zweiten NICHTODER-TORS 100, 101 wird jeweils ein Rücksetzsignal R und ein Setzsignal S angelegt. Von dem ersten und dem zweiten NICHTODER-TOR 100, 101 werden Ausgangssignale Q und NQ geliefert.
Das RS Flip-Flop in Fig. 10 hat eine Setzeingangsklemme und eine Rücksetzeingangsklemme und wird nachfolgend als 1R RS Flip-Flop bezeichnet.
Fig. 9 zeigt eine herkömmliche Arbitrierungsschaltung, die das 1R RS Flip-Flop verwendet. In Fig. 9 sind ein erstes RS Flip-Flop 102 bis viertes RS Flip-Flop 105 alle aus einem 1R RS Flip-Flop gebildet, das in Fig. 10 gezeigt ist. Ein Anforderungssignal A wird der Setzeingangsklemme S des ersten RS Flip-Flop 102 zugeführt, und ein Rücksetzsignal A wird der Rücksetzeingangsklemme R des ersten RS Flip-Flop zugeführt. Ein Ausgangssignal A1 des ersten RS Flip-Flop 102 wird einer der Eingangsklemmen eines ersten UND-Tors 106 zugeführt. Ein Ausgangssignal A2 des ersten UND-Tors 106 wird der Setzeingangsklemme S des zweiten RS Flip-Flop 103 zugeführt. Von einer ersten Ausgangsklemme Q des zweiten RS Flip-Flop 103 wird ein Annahmesignal A geliefert.
Eine erste Speicherschaltung 107 ist aus diesem ersten und zweiten RS Flip-Flop 102, 103 und dem ersten UND-Tor 106 gebildet.
Andererseits ist eine zweite Speicherschaltung 109 aus dem dritten und vierten RS Flip-Flop 104, 105 und dem zweiten UND-Tor 108 gebildet. Die Verbindungsausgestaltung bei der zweiten Speicherschaltung 109 ist die gleiche wie die bei der ersten Speicherschaltung 107. Ein Anforderungssignal B wird der Setzeingangsklemme S des dritten RS Flip-Flop 104 zugeführt, während ein Rücksetzsignal B der Rücksetzeingangsklemme R zugeführt wird. Eine Annahmesignal B wird von der ersten Ausgangsklemme Q des vierten RS Flip-Flop 105 geliefert.
Die Annahmesignale A, B werden den Eingangsklemmen des NICHTODER-TORS 110 zugeführt, und das Ausgangssignal NAB des NICHTODER-TORS 110 wird den anderen Eingangsklemmen des ersten und des zweiten UND-Tors 106, 108 zugeführt.
Um die Eingangsklemmen R des zweiten und vierten RS Flip- Flop 103, 105 zurückzusetzen, wird ein gemeinsames Anforderungsendesignal von einer äußeren Schaltung der Arbitrierungsschaltung (beispielsweise einem Speicherblock in einer DRAM Schaltung) zugeführt.
Fig. 11 ist ein Zeitdiagramm zum Erklären der grundsätzlichen Arbeitsweise der in Fig. 9 gezeigten Arbitrierungsschaltung.
Fig. 11 zeigt mögliche Weilenformen von jedem Knoten, wenn der Arbitrierungsschaltung der Fig. 9
(1) das Anforderungssignal A zugeführt wird und nach einer bestimmten Zeit das Rücksetzsignal A zugeführt wird;
(2) das Anforderungssignal A zugeführt wird und danach das Anforderungssignal B zugeführt wird, dann nach einer bestimmten Zeit das Anforderungssignal B zugeführt wird; und
(3) irgendeines von dem Anforderungssignal A oder B angenommen und nach einer bestimmten Zeit das Anforderungsendesignal zugeführt wird.
Bezugnehmend auf Fig. 11 wird die grundsätzliche Arbeitsweise der Arbitrierungsschaltung in Fig. 9 unten beschrieben.
An erster Stelle wird, wenn das Anforderungssignal A der Setzeingangsklemme S des ersten RS Flip-Flop 102 zugeführt wird, das Ausgangssignal A1 des ersten RS Flip-Flop 102 ein H (hoher) Pegel. Zu diesem Zeitpunkt sind die Annahmesignale A, B beide auf einem L (niedrigen) Pegel und das Ausgangssignal NAB des NICHTODER-TORS 110 ist auf einem H Pegel und daher wird das Signal der Setzeingangsklemme S des zweiten RS Flip-Flop 103 ein H Pegel. Als ein Ergebnis wird das Annahmesignal A ein H Pegel und das Anforderungssignal A wird angenommen.
Als nächstes wird, während das Annahmesignal A auf einem H Pegel ist, wenn das Anforderungssignal B der Setzeingangsklemme S des dritten RS Flip-Flop 104 zugeführt wird, das Ausgangssignal B1 des dritten RS Flip-Flop 104 ein H Pegel. In diesem Zustand jedoch ist, da das Annahmesignal A auf einem H Pegel ist, das Ausgangssignal NAB des NICHTODER-TORS 110 auf einem L Pegel. Demgemäß bleibt die Setzeingangsklemme S des vierten RS Flip-Flop 105 auf einem L Pegel und das Annahmesignal B bleibt auch auf einem L Pegel.
Nach Ablauf einer bestimmten Zeit, nachdem das Annahmesignal A ein H Pegel geworden ist, wird, wenn Rücksetzsignal A von einer äußeren Schaltung der Rücksetzeingangsklemme R des ersten RS Flip-Flop 102 zugeführt wird, das Ausgangssignal A1 zurückgesetzt und wird ein L Pegel. Bei dieser Zeitgabe wird jedoch, da das Annahmesignal B auf einem L Pegel ist, das Rücksetzsignal B der Rücksetzklemme R des dritten RS Flip- Flop 104 nicht zugeführt. Als ein Ergebnis bleibt das Ausgangssignal B1 des dritten RS Flip-Flop 104 auf einem H Pegel.
Ferner wird nahezu mit der gleichen Zeitgabe wie das Anforderungssignal B ein Anforderungsendesignal von einer äußeren Schaltung den Rücksetzeingangsklemmen R des zweiten und des vierten RS Flip-Flop 103, 105 zugeführt, und deshalb wird das Ausgangssignal Q des zweiten RS Flip-Flop 103 zurückgesetzt und das Annahmesignal A wird ein L Pegel. Infolgedessen wird das Ausgangssignal NAB des NICHTODER-TORS 110 ein H Pegel und die Setzeingangsklemme S des vierten RS Flip-Flop 105 wird ein H Pegel, so daß sich das Annahmesignal B zu einem H Pegel ändert. Somit wird das Anforderungssignal B angenommen.
Gemäß der Arbitrierungsschaltung, die in Fig. 9 gezeigt ist, wird, wie es hier beschrieben worden ist, selbst wenn das Anforderungssignal B zugeführt wird, während das Annahmesignal A auf einem H Pegel durch das Anforderungssignal A ist, die Konkurrenz der zwei Anforderungssignale A, B entschieden, und nur eines von ihnen kann akzeptiert werden.
So gibt es bei der Arbitrierungsschaltung in Fig. 9 keine besondere Schwierigkeit, solange ein Anforderungssignal, beispielsweise A angenommen wird, und das andere Anforderungssignal B zugeführt wird, nachdem sich das Ausgangssignal NAB des NICHTODER-TORS 110 auf einen L Pegel geändert hat, oder im Gegensatz, das andere Anforderungssignal B zuerst angenommen wird und das andere Anforderungssignal A zugeführt wird, nachdem sich das Ausgangssignal NAB des NICHTODER-TORS 110 auf den L Pegel geändert hat.
Jedoch findet, wenn zwei Anforderungssignale A, B nahezu gleichzeitig der Arbitrierungsschaltung zugeführt werden, eine solche Schwierigkeit statt, wie es in Fig. 12 gezeigt ist. Das heißt, wenn die Anforderungssignale A, B gleichzeitig der Arbitrierungsschaltung zugeführt werden, werden die Ausgangssignale A1, B1 des ersten und des dritten RS Flip-Flop 102, 104 beide ein H Pegel. Zu diesem Zeitpunkt sind die beiden Annahmesignale A, B auf einem L Pegel, und das Ausgangssignal NAB des NICHTODER-TORS 110 ist auf einem H Pegel, und daher sind die Setzeingangsklemmen S des zweiten und vierten RS Flip-Flop 103, 104 beide auf einem H Pegel, so daß das Anforderungssignal A und das Anforderungssignal B angenommen werden.
Somit wird bei der Arbitrierungsschaltung in Fig. 9, wenn zwei Anforderungssignale A, B nahezu gleichzeitig zugeführt werden, die ureigene Spezifizierung der Arbitrierungsschaltung zum Entscheiden der Konkurrenz von zwei Anforderungen und zum Auswählen von einem von ihnen nicht erfüllt.
Ferner tritt eine solche Schwierigkeit auf, wie sie in Fig. 13 gezeigt ist, daß, wenn ein Anforderungssignal A der Arbitrierungsschaltung zugeführt wird, unmittelbar bevor das Annahmesignal A ein H Pegel und das Ausgangssignal NAB des NICHTODER-TORS 110 ein L Pegel wird, wenn ein anderes Anforderungssignal B der Setzeingangsklemme S des dritten RS Flip-Flop 104 zugeführt wird und das Ausgangssignal B1 des dritten RS Flip-Flop 104 ein H Pegel wird.
Das heißt, unmittelbar, nachdem das Ausgangssignal B1 des dritten RS Flip-Flop 104 ein H Pegel wird, wird das Ausgangssignal NAB des NICHTODER-TORS 110 ein L Pegel, und daher wird das Ausgangssignal B2 des zweiten UND-Tors 108 pulsierend. Wenn die Impulsbreite dieses Impulses kürzer als die Verzögerungszeit von dem Zeitpunkt des Zuführens des Signals B2 an die Setzeingangsklemme S des vierten RS Flip- Flop 105 bis das Ausgangssignal (Annahmesignal B) gespeichert wird, fährt dieser Impuls fort, sich zwischen zwei NICHTODER-TOREN 100, 101 (siehe Fig. 10) in dem vierten RS Flip-Flop 105 fortzupflanzen, und deshalb schwingt das vierte RS Flip-Flop 105.
Im Gegensatz dazu schwingt das Ausgangssignal (Annahmesignal A) des zweiten Flip-Flop 103, wenn ein Anforderungssignal B der Arbitrierungsschaltung zugeführt wird, gerade bevor das Annahmesignal B ein H Pegel wird und das Ausgangssignal NAB des NICHTODER-TORS 110 ein L Pegel wird, wenn das andere Anforderungssignal A der Setzeingangsklemme S des ersten RS Flip-Flop 102 zugeführt wird und sein Ausgangssignal A1 ein H Pegel wird.
Es ist daher eine vorrangige Zielsetzung der Erfindung solche Schwierigkeiten zu lösen und eine Arbitrierungsschaltung zu bieten, die mehrere konkurrierende Anforderungssignale sogar einstellen kann, wenn die mehreren Anforderungssignale im wesentlichen zur gleichen Zeit zugeführt werden, oder wenn der Zeitunterschied der mehreren Anforderungssignale sehr klein ist.
Die vorliegende Erfindung schafft eine Arbitrierungsschaltung umfassend:
(a) mehrere Speicherschaltungen mit der gleichen Anzahl wie mehrere mögliche Anforderungssignale, wobei jede Speicherschaltung ein RS Flip-Flop der Eingangsstufe, das eine Setzeingangsklemme, der das genannte Anforderungssignal zugeführt wird, und eine Rücksetzeingangsklemme besitzt, der ein Rücksetzsignal zugeführt wird, und ein RS Flip-Flop der Ausgangsstufe enthält, das eine Setzeingangsklemme und mehrere Rücksetzeingangsklemmen besitzt,
(b) eine Einrichtung zum Steuern der Übertragung von Signalen von den genannten RS Flip-Flop der Eingangsstufe zu den genannten Setzeingangsklemmen der RS Flip-Flop der genannten Speicherschaltungen der Ausgangsstufe gemäß Signalen der ersten Ausgangsklemmen der genannten RS Flip-Flop der Ausgangsstufe der genannten Speicherschaltungen,
(c) eine Einrichtung zum Zuführen des genannten Signals der genannten ersten Ausgangsklemme des genannten RS Flip- Flop der Ausgangsstufe einer bestimmten Speicherschaltung aus den genannten mehreren Speicherschaltungen zu einer Rücksetzeingangsklemme des genannten RS Flip-Flop der Ausgangsstufe der anderen Speicherschaltung,
(d) mehrere Verzögerungsschaltungen, die zwischen einer zweiten Ausgangsklemme und einer Rücksetzeingangsklemme von jeweils jedem genannten RS Flip-Flop der Ausgangsstufe verbunden sind, und
(e) eine Einrichtung zum Zuführen eines gemeinsamen Rücksetzsignals an die anderen Rücksetzeingangsklemmen der genannten RS Flip-Flops der Ausgangsstufe.
Zusammengefaßt wird eine bevorzugte Form der Erfindung hergestellt, indem eine oder mehrere Rücksetzeingangsklemmen neben der Rücksetzeingangsklemme, der das Anforderungsendesignal zugeführt wird, in den RS Flip-Flop der Ausgangsstufe der mehreren Speicherschaltungen bereitgestellt werden, denen die mehreren Anforderungssignale zugeführt werden. Das Signal der ersten Ausgangsklemme des RS Flip-Flop der Ausgangsstufe einer bestimmten Speicherschaltung unter den mehreren Speicherschaltungen wird der Rücksetzeingangsklemme des RS Flip-Flop der Ausgangsstufe der anderen Speicherschaltung zugeführt, während eine Verzögerungsschaltung zwischen der zweiten Ausgangsklemme des RS Flip-Flop der Ausgangsstufe von jeder Speicherschaltung und der Rücksetzeingangsklemme verbunden ist.
Somit kann die Konkurrenz, wenn mehrere Anforderungssignale im wesentlichen zu der gleichen Zeit zugeführt werden, die Konkurrenz dieser Anforderungssignale entschieden werden. Übrigens kann eine Schwingung von jedem RS Flip-Flop der Ausgangsstufe verhindert werden, wenn die Verzögerungszeit jeder Verzögerungsschaltung länger als die Zeit gesetzt wird, die von dem Augenblick des Zuführens des Signals an die Setzeingangsklemme des entsprechenden RS Flip-Flop der Ausgangsstufe verlangt wird, bis das Signal in der Ausgangsklemme verriegelt ist.
Fig. 1 ist ein Schaltungsdiagramm, das eine Speicherschaltung zeigt, in der Arbitrierungsschaltung in einer ersten Ausführungsform der Erfindung vorgesehen ist,
Fig. 2 ist ein Blockdiagramm der Arbitrierungsschaltung in der ersten Ausführungsform der Erfindung,
Fig. 3 ist ein Blockdiagramm, das ein RS Flip-Flop zeigt, das in der Ausführungsform in Fig. 2 verwendet wird,
Fig. 4 ist ein Zeitdiagramm zum Erklären der Arbeitsweise der ersten Ausführungsform der Erfindung, die in Fig. 2 gezeigt ist,
Fig. 5 ist ein Zeitdiagramm zum Erklären der Arbeitsweise der ersten Ausführungsform der Erfindung, die in Fig. 2 gezeigt ist,
Fig. 6 ist ein Blockdiagramm einer Arbitrierungsschaltung in einer zweiten Ausführungsform der Erfindung,
Fig. 7 ist ein Blockdiagramm einer Arbitrierungsschaltung in einer dritten Ausführungsform der Erfindung,
Fig. 8 ist ein Blockdiagramm einer Arbitrierungsschaltung in einer vierten Ausführungsform der Erfindung,
Fig. 9 ist ein Blockdiagramm einer herkömmlichen Arbitrierungsschaltung,
Fig. 10 ist ein Blockdiagramm, das ein RS Flip-Flop zeigt, das in der herkömmlichen Arbitrierungsschaltung in Fig. 9 verwendet wird,
Fig. 11 ist ein Zeitdiagramm zum Erklären der Arbeitsweise der herkömmlichen Arbitrierungsschaltung in Fig. 9,
Fig. 12 ist ein Zeitdiagramm zum Erklären der Arbeitsweise der herkömmlichen Arbitrierungsschaltung in Fig. 9,
Fig. 13 ist ein Zeitdiagramm zum Erklären der Arbeitsweise der herkömmlichen Arbitrierungsschaltung in Fig. 9.
Fig. 1 ist ein Blockdiagramm einer Speicherschaltung, die eine Arbitrierungsschaltung in einer ersten Ausführungsform der Erfindung vorsieht.
In Fig. 1 wird beim Schreibmodus gemäß dem Schreibtakt ein Schreibanforderungssignal A von einer Schreibsteuerschaltung 1 einer Arbitrierungsschaltung 2 zugeführt. Eine Schreibadresse von einer Schreibadressenerzeugungsschaltung 3 wird einem Speicherblock 5 durch eine Adressenauswählschaltung 4 zugeführt. Im Lesemodus wird andererseits gemäß dem Lesetakt ein Leseanforderungssignal B von einer Lesesteuerschaltung 6 der Arbitrierungsschaltung 2 zugeführt. Eine Leseadresse von einer Leseadressenerzeugungsschaltung 7 wird dem Speicherblock 5 durch die Adressenauswählschaltung 4 zugeführt.
Wenn zu diesem Zeitpunkt die Schreibanforderung und die Leseanforderung konkurrieren sollten, wird die Konkurrenz in der Arbitrierungsschaltung 2 entschieden, und nur eine Anforderung von beiden wird angenommen. Beispielsweise wird, wenn die Schreibanforderung angenommen wird, das Annahmesignal A von der Arbitrierungsschaltung 2 dem Speicherblock 5 durch eine Logikschaltung 8 zugeführt, und die Eingabedate wird an einem bestimmten Speicherplatz in dem Speicherblock 5 entsprechend der Schreibadresse von der Adressenauswählschaltung 4 eingeschrieben. Andererseits wird, wenn die Leseanforderung angenommen wird, das Annahmesignal B von der Arbitrierungsschaltung 2 dem Speicherblock 5 durch die Logikschaltung 8 zugeführt, und die an dem bestimmten Speicherplatz in dem Speicherblock 5 gespeicherte Date wird entsprechend der Speicheradresse von der Adressenauswählschaltung 4 ausgelesen.
Fig. 2 ist ein Blockdiagramm der Arbitrierungsschaltung in der ersten Ausführungsform der Erfindung, die in die Speicherschaltung in Fig. 1 eingegliedert ist. Fig. 3 ist ein Blockdiagramm eines RS Flip-Flop, das in der Arbitrierungsschaltung in Fig. 2 verwendet wird.
Das RS Flip-Flop, das in Fig. 3 gezeigt ist, ist aus einem ersten NICHTODER-TOR 9, das vier Eingangsklemmen aufweist, und einem zweiten NICHTODER-TOR 10 zusammengesetzt, das zwei Eingangsklemmen aufweist. Die Ausgangsklemme des ersten NICHTODER-TORS 9 ist mit einer der Eingangsklemmen des zweiten NICHTODER-TORS verbunden, und die Ausgangsklemme des zweiten NICHTODER-TORS 10 ist mit einer der Eingangsklemmen des ersten NICHTODER-TORS 9 verbunden. Den verbleibenden drei Eingangsklemmen des ersten NICHTODER-TORS 9 werden Rücksetzsignale R1, R2 bzw. R3 zugeführt. Der anderen Eingangsklemme des zweiten NICHTODER-TORS 10 wird ein Setzsignal S zugeführt. Von dem ersten und dem zweiten NICHTODER- TOR 9, 10 werden Ausgangssignale Q und NQ geliefert.
Das RS Flip-Flop in Fig. 3 hat eine Setzeingangsklemme und drei Rücksetzeingangsklemmen und wird nachfolgend drei R-RS Flip-Flop genannt.
Fig. 2 zeigt die Arbitrierungsschaltung in der ersten Ausführungsform der Erfindung, wobei das 3R RS Flip-Flop in Fig. 3 verwendet wird. In Fig. 2 sind ein erstes RS Flip- Flop (RS Flip-Flop der Eingangsstufe) 11 und ein drittes RS Flip-Flop (RS Flip-Flop der Eingangsstufe) 13 aus dem 1R RS Flip-Flop gebildet, die in der herkömmlichen Arbitrierungsschaltung verwendet werden. Andererseits sind ein zweites RS Flip-Flop (RS Flip-Flop der Ausgangsstufe) 12 und ein viertes RS Flip-Flop (RS Flip-Flop der Ausgangsstufe) 14 aus dem 3R RS Flip-Flop gebildet, das in Fig. 3 gezeigt ist.
Ein Anforderungssignal A wird der Setzeingangsklemme S des ersten RS Flip-Flop 11 zugeführt, und ein Anforderungssignal A wird seiner Rücksetzklemme R zugeführt. Das Ausgangssignal A1 des ersten RS Flip-Flop 11 wird einer der Eingangsklemmen eines ersten UND-Tors 15 zugeführt. Das Ausgangssignal A2 des ersten UND-Tors 15 wird der Setzeingangsklemme S des zweiten RS Flip-Flop 12 zugeführt. Die erste Ausgangsklemme Q des zweiten RS Flip-Flop 12 liefert ein Annahmesignal A. Eine erste Verzögerungsschaltung 16 ist zwischen der zweiten Ausgangsklemme NQ und der Rücksetzeingangsklemme R1 des zweiten RS Flip-Flop 12 verbunden. Eine erste Speicherschaltung 17 ist aus diesem ersten und zweiten RS Flip-Flop 11, 12, dem ersten UND-Tor 15 und der ersten Verzögerungsschaltung 16 zusammengesetzt.
Andererseits ist eine zweite Speicherschaltung 20 aus dem dritten RS Flip-Flop 13, dem vierten RS Flip-Flop 14, dem zweiten UND-Tor 18 und der zweiten Verzögerungsschaltung 19 gebildet. Die Verbindungsausgestaltung bei der zweiten Speicherschaltung 20 ist die gleiche wie bei der ersten Speicherschaltung 17. Ein Anforderungssignal A wird der Setzeingangsklemme S des dritten RS Flip-Flop 13 zugeführt, und ein Rücksetzsignal B wird seiner Rücksetzeingangsklemme R zugeführt. Die erste Ausgangsklemme Q des vierten RS Flip- Flop 14 liefert ein Annahmesignal B.
Die Annahmesignale A, B werden der Eingangsklemme des NICHTODER-TORS 21 zugeführt, und das Ausgangssignal NAB des NICHTODER-TORS 21 wird der anderen Eingangsklemme des ersten und zweiten UND-Tor 15, 18 zugeführt. Den Rücksetzeingangsklemmen R2, R2 des zweiten und vierten RS Flip-Flop 12, 14 wird ein Anforderungsendesignal von dem Speicherblock 5, der in Fig. 1 gezeigt ist, durch die Logikschaltung 8 zugeführt. Der Rücksetzeingangsklemme R3 des zweiten RS Flip-Flop 12 wird das Annahmesignal B zugeführt, und die Rücksetzeingangsklemme R3 des vierten RS Flip-Flop 14 liegt auf Masse.
In der Arbitrierungsschaltung in Fig. 2 ist, wenn zwei Anforderungssignale A, B mit der in Fig. 11 gezeigten Zeitgabe eingegeben werden, die Arbeitsweise die gleiche wie bei dem Stand der Technik. Das heißt, nachdem die Anforderung A angenommen worden ist, wird das Ausgangssignal NAB des NICHTODER-TORS 21 ein L Pegel, und dann wird die Anforderung B eingegeben, oder, nachdem die Anforderung B angenommen worden ist, wird das Ausgangssignal NAB des NICHTODER-TORS 21 ein L Pegel, und dann wird die Anforderung B eingegeben, wobei die Konkurrenz der Anforderungen A, B ebenso wie beim Stand der Technik entschieden wird, und nur eine der Anforderungen wird ausgewählt.
Die Arbeitsweise bei der Zeitgabe, die bei der herkömmlichen Arbitrierungsschaltung eine Schwierigkeit hervorruft, das heißt, die Arbeitsweise, wenn die Anforderungen A und B im wesentlichen zur gleichen Zeit eingegeben werden, wird unten unter Bezugnahme auf Fig. 4 beschrieben.
Wenn die Anforderungen A, B gleichzeitig in die Arbitrierungsschaltung eingegeben werden, werden die Ausgangssignale A1, B1 des ersten und dritten RS Flip-Flop 11, 13 beide auf einem H Pegel gesetzt. Zu diesem Zeitpunkt sind die Annahmesignale A, B beide auf einem L Pegel und das Ausgangssignal NAB des NICHTODER-TORS 21 ist auf einem H Pegel, und deshalb sind die Ausgangssignale A2, B2 des ersten und zweiten UND- Tors 15, 16 beide auf einem H Pegel. Als ein Ergebnis sind die Ausgangssignale A3, B3 von den Ausgangsklemmen NQ des zweiten und vierten RS Flip-Flop 12, 14 beide auf einem L Pegel. Ferner werden, wenn die Ausgangssignale A4, B4 der ersten und zweiten Verzögerungsschaltung 16, 19 beide ein L Pegel werden, alle Rücksetzeingangsklemmen R1 bis R3 des zweiten und vierten RS Flip-Flop 12, 14 ein L Pegel, und deshalb werden die Annahmesignale A, B an den Ausgangsklemmen Q des zweiten und vierten RS Flip-Flop 12, 14 beide auf einen H Pegel gesetzt. Jedoch wird, wenn das Annahmesignal B ein H Pegel wird, die Rücksetzeingangsklemme R3 des zweiten RS Flip-Flop 12 ein H Pegel und das Annahmesignal A wird auf einen L Pegel zurückgesetzt. Als ein Ergebnis wird nur das Anforderungssignal B angenommen, das Anforderungssignal A wird nicht angenommen.
Auf diese Weise werden gemäß der Arbitrierungsschaltung in Fig. 2 selbst, wenn zwei Anforderungen A, B nahezu gleichzeitig eingegeben werden, beide Anforderungen A, B nicht angenommen, und zwei gegenseitig konkurrierende Anforderungen werden eingestellt, und eine von beiden wird ausgewählt, was die ureigene Spezifizierung der Arbitrierungsschaltung erfüllt.
Es wird als nächstes auf Fig. 5 Bezug genommen, in der die Arbeitsweise in dem Fall erläutert wird, daß ein zweites Anforderungssignal B in das dritte RS Flip-Flop 13 eingegeben wird, um zu bewirken, daß das Ausgangssignal B1 des dritten RS Flip-Flop 13 ein H Pegel wird, gerade bevor das Annahmesignal A ein H Pegel wird und das Ausgangssignal NAB des NICHTODER-TORS 21 ein L Pegel wird, nachdem ein erstes Anforderungssignal A in die Arbitrierungsschaltung eingegeben worden ist.
In diesem Fall wird unmittelbar nachdem das Ausgangssignal B1 des dritten RS Flip-Flop 13 ein H Pegel wird, das Ausgangssignal NAB des NICHTODER-TORS 21 auf einen L Pegel gesetzt. Demgemäß wird ebenso wie in der herkömmlichen Arbitrierungsschaltung das Ausgangssignal B2 des zweiten UND- Tors 18 pulsierend. Infolgedessen wird das Ausgangssignal B3 von der Ausgangsklemme NQ des vierten RS Flip-Flop 14 ebenfalls pulsierend. In diesem Fall werden, wenn die Verzögerungszeit der zweiten Verzögerungsschaltung 19 länger als die Verzögerungszeit von dem Zuführen des Signals B2 zu der ersten Setzeingangsklemme S des vierten RS Flip-Flop 14 bis das Ausgangssignal (Annahmesignal B) gespeichert ist, eingestellt wird, die Rücksetzeingangsklemrne R1 und die Ausgangsklemme NQ des vierten RS Flip-Flop 14 nicht beide auf einem L Pegel gleichzeitig gesetzt. Daher schwingt anders als die herkömmliche Arbitrierungsschaltung das vierte RS Flip-Flop 14 nicht.
Fig. 6 ist ein Blockdiagramm einer Arbitrierungsschaltung in einer zweiten Ausführungsform der Erfindung. In Fig. 6 sind die Blöcke, die im wesentlichen äquivalente Funktionen wie jene in Fig. 2 haben, mit den gleichen Bezugszeichen wie in Fig. 2 gekennzeichnet, und ihre Erklärung wird hier weggelassen. Was in Fig. 6 unterschiedlich von der Fig. 2 ist, ist die Zusammensetzung des vierten RS Flip-Flop 22, indem ein 2R RS Flip-Flop verwendet wird. Das heißt, das vierte RS Flip-Flop 22 hat zwei Rücksetzeingangsklemmen R1, R2, und ein Anforderungsendesignal wird einer Rücksetzeingangsklemme R2 zugeführt, und ein Ausgangssignal B4 der zweiten Verzögerungsschaltung 19 wird der anderen Rücksetzeingangsklemme R1 zugeführt.
Mit dieser Ausbildung wird die gleiche Funktion wie bei der Ausführungsform in Fig. 2 hergestellt.
Fig. 7 ist ein Blockdiagramm einer Arbitrierungsschaltung in einer dritten Ausführungsform der Erfindung. In Fig. 7 sind die Blöcke, die im wesentlichen äquivalente Funktionen wie jene in Fig. 2 und in Fig. 6 haben, mit den gleichen Bezugszeichen wie in Fig. 2 und Fig. 6 gekennzeichnet, und ihre Erläuterungen werden weggelassen.
Fig. 7 zeigt eine Arbitrierungsschaltung zum Entscheiden der Konkurrenz dieser Anforderungssignale A, B und C. In Fig. 7 ist in charakteristischer Weise das zweite RS Flip-Flop 23 aus dem 4R RS Flip-Flop gebildet, das heißt ein RS Flip- Flop, das vier Rückssetzeingangsklemmen R1 bis R4 hat. Das vierte RS Flip-Flop 24 ist auch aus einem 4R RS Flip-Flop gebildet. Ferner ist eine dritte Speicherschaltung 25 hinzugefügt, und die dritte Speicherschaltung 25 ist aus einem fünften RS Flip-Flop 26 gebildet, das aus einem 1R RS Flip- Flop, einem dritten UND-Tor 27, einem sechsten RS Flip-Flop 28, der von einem 4R RS Flip-Flop gebildet ist, und einer dritten Verzögerungsschaltung 29 gebildet, die zwischen der Ausgangsklemme NQ und der Rücksetzeingangsklemme R1 des sechsten RS Flip-Flop 28 verbunden ist. Das Annahmesignal B wird der Rücksetzeingangsklemme R3 des zweiten RS Flip-Flop 23 zugeführt, und das Annahmesignal C wird der Rücksetzeingangsklemme R4 des zweiten RS Flip-Flop 23 und der Rücksetzeingangsklemme R3 des vierten RS Flip-Flop 24 zugeführt. Übrigens sind die Rücksetzeingangsklemmen R4 des vierten RS Flip-Flop 24 und die Rücksetzeingangsklemmen R3, R4 des sechsten RS Flip-Flop 28 auf Masse.
Gemäß dem Aufbau in Fig. 7 kann die Konkurrenz diese drei Anforderungssignale A, B und C im wesentlichen nach dem gleichen Grundsatz wie in der Arbitrierungsschaltung entschieden werden, wie in Fig. 2 oder Fig. 4 gezeigt ist.
Fig. 8 ist ein Blockdiagramm, das eine Arbitrierungsschaltung in einer vierten Ausführungsform der Erfindung zeigt. In Fig. 8 sind die Blöcke, die im wesentlichen die äquivalenten Funktionen wie jene in Fig. 7 haben, mit den gleichen
Bezugszeichen wie in Fig. 7 gekennzeichnet, und ihre Erklärungen werden hier fortgelassen.
Was in Fig. 8 von der Fig. 7 unterschiedlich ist, ist, daß das vierte RS Flip-Flop 30 aus einem 3R RS Flip-Flop gebildet ist, und daß das sechste RS Flip-Flop 31 aus einem 2R RS Flip-Flop gebildet ist. Bei einer solchen Ausgestaltung kann ebenfalls die Konkurrenz der drei Anforderungssignale A, B und C entschieden werden.
Übrigens kann, wie es aus der Beschreibung hier klar ist, indem der Reihe nach eine vierte, fünfte, sechste oder mehr Speicherschaltungen hinzugefügt werden, die Konkurrenz von vier oder mehr Anforderungssignalen entschieden werden.
Die Beziehung zwischen der Anzahl von Anforderungssignalen, Speicherschaltungen und der Anzahl von Rücksetzeingangsklemmen des RS Flip-Flop, der jede Speicherschaltung bildet, in dem Konzept nach in Tabelle 1 gezeigt. TABELLE 1 Anforderungssignal Speicherschaltung RS Flip-Flop von jeder Speicherschaltung
In den vorstehenden Ausführungsformen sind Beispiele zum Einstellen der Datenspeicheranforderung und Datenleseanforderung in einer Speicherschaltung dargestellt worden, wobei aber die Erfindung auch bei anderen Anwendungen als der Speicherschaltung angewendet werden kann.

Claims

1. Eine Arbitrierungsschaltung umfassend:

(a) mehrere Speicherschaltungen (17, 20) mit der gleichen Anzahl wie mehrere mögliche Anforderungssignale, wobei jede Speicherschaltung ein RS Flip-Flop (11, 13) der Eingangsstufe, das eine Setzeingangsklemme, der das genannte Anforderungssignal zugeführt wird, und eine Rücksetzeingangsklemme besitzt, der ein Rücksetzsignal zugeführt wird, und ein RS Flip-Flop (12, 14) der Ausgangsstufe enthält, das eine Setzeingangsklemme und mehrere Rücksetzeingangsklemmen besitzt,

(b) eine Einrichtung (21, 18, 15) zum Steuern der Übertragung von Signalen von den genannten RS Flip-Flop (11, 13) der Eingangsstufe zu den genannten Setzeingangsklemmen der RS Flip-Flop der genannten Speicherschaltungen der Ausgangsstufe gemäß Signalen der ersten Ausgangsklemmen der genannten RS Flip-Flop der Ausgangsstufe der genannten Speicherschaltungen,

(c) eine Einrichtung zum Zuführen des genannten Signals der genannten ersten Ausgangsklemme des genannten RS Flip-Flop der Ausgangsstufe einer bestimmten Speicherschaltung aus den genannten mehreren Speicherschaltungen zu einer Rücksetzeingangsklemme des genannten RS Flip-Flop der Ausgangsstufe der anderen Speicherschaltung,

(d) mehrere Verzögerungsschaltungen (16, 19), die zwischen einer zweiten Ausgangsklemme und einer Rücksetzeingangsklemme von jeweils jedem genannten RS Flip-Flop (12, 14) der Ausgangsstufe verbunden sind, und

(e) eine Einrichtung zum Zuführen eines gemeinsamen Rücksetzsignals an die anderen Rücksetzeingangsklemmen der genannten RS Flip-Flops der Ausgangsstufe.

2. Eine Arbitrierungsschaltung gemäß Anspruch 1, in der die Verzögerungszeit der genannten Verzögerungsschaltungen (16, 19) länger als die Verzögerungszeit zum Zuführen der Signale an die genannten Setzeingangsklemmen der genannten RS Flip-Flops (12, 14) der Ausgangsstufe bis die genannten Signale in der genannten ersten und zweiten Ausgangsklemme der genannten RS Flip-Flop der Ausgangsstufe gespeichert sind.

3. Eine Arbitrierungsschaltung gemäß Anspruch 1, in der die genannten mehreren Speicherschaltungen umfassen eine erste Speicherschaltung (17), der ein erstes Anforderungssignal (A) zugeführt wird und deren RS Flip- Flop (12) der Ausgangsstufe eine Setzeingangsklemme und wenigstens drei Rücksetzeingangsklemmen besitzt, und eine zweite Speicherschaltung (20), der ein zweites Anforderungssignal (B) zugeführt wird und deren RS Flip-Flop (14, 22, 24) der Ausgangsstufe eine Setzeingangsklemme und wenigstens zwei Rücksetzeingangsklemmen besitzt,

wobei die genannte Zuführeinrichtung ausgebildet ist, das genannte Signal der genannten ersten Ausgangsklemme des RS Flip-Flop (14, 22, 24) der Ausgangsstufe der genannten zweiten Speicherschaltung (20) einer ersten Rücksetzeingangsklemme (R3) des genannten RS Flip-Flop (12) der Ausgangsstufe der genannten ersten Speicherschaltung (17) zuzuführen,

wobei die genannten mehreren Verzögerungsschaltungen umfassen eine erste Verzögerungsschaltung (16), die zwischen einer zweiten Ausgangsklemme und einer zweiten Rücksetzeingangsklemme des genannten RS Flip-Flop (12) der Ausgangsstufe der genannten ersten Speicherschaltung (17) verbunden ist, und eine zweite Verzögerungsschaltung (19), die zwischen einer zweiten Ausgangsklemme und einer ersten Rücksetzeingangsklemme (R1) des genannten RS Flip-Flop (14, 22, 24) der Ausgangsstufe der genannten zweiten Speicherschaltung (20) verbunden ist, und wobei die genannte Zuführeinrichtung für das Rücksetzsignal ausgebildet ist, ein gemeinsames Rücksetzsignal einer dritten Rücksetzeingangsklemme (R2) des genannten RS Flip-Flop (12) der Ausgangsstufe der genannten ersten Speicherschaltung und einer zweiten Rücksetzeingangsklemme (R2) des genannten RS Flip-Flop (14) der Ausgangsstufe der genannten zweiten Speicherschaltung zuzuführen.

4. Eine Arbitrierungsschaltung gemäß Anspruch 3, in der die Verzögerungszeit der genannten ersten und zweiten Verzögerungsschaltung länger eingestellt wird als die Verzögerungszeit von dem Zuführen von Signalen an die genannten Setzeingangsklemmen der genannten RS Flip- Flops der Ausgangsstufe der genannten ersten und zweiten Speicherschaltung bis die genannten Signale in den ersten und zweiten Ausgangsklemmen der genannten RS Flip-Flop der Ausgangsstufe gespeichert sind,

5. Eine Arbitrierungsschaltung gemäß Anspruch 3 oder 4, in der das genannte erste und zweite Anforderungssignal ein Schreibanforderungssignal und ein Leseanforderungssignal in einer Speichereinrichtung mit dynamischem, wahlfreiem Zugriff sind.

6. Eine Arbitrierungsschaltung gemäß Anspruch 3, und die umfaßt eine dritte Speicherschaltung (25), der ein drittes Anforderungssignal (C) zugeführt wird, und die ein RS Flip-Flop (26) der Eingangsstufe, das eine Setzeingangsklemme, der das genannte dritte Anforderungssignal zugeführt wird, und eine Rücksetzeingangsklemme besitzt, der ein drittes Rücksetzsignal zugeführt wird, und ein RS Flip-Flop (28) der Ausgangsstufe enthält, das eine Setzeingangsklemme und mindetens zwei Rücksetzeingangsklemmen besitzt,

wobei die genannte Zuführeinrichtung ausgebildet ist, das genannte Signal der genannten ersten Ausgangsklemme des genannten RS Flip-Flop (28) der Ausgangsstufe der genannten dritten Speicherschaltung (25) einer weiteren Rücksetzklemme (R4) des genannten RS Flip-Flop (23) der Ausgangsstufe der genannten ersten Speicherschaltung (17) und einer weiteren Rücksetzeingangsklemme (R3) des genannten RS Flip-Flop (24) der Ausgangsstufe der genannten zweiten Speicherschaltung (20) zuzuführen,

wobei die genannten mehreren Verzögerungsschaltungen ferner eine dritte Verzögerungsschaltung (29) umfassen, die zwischen einer zweiten Ausgangsklemme und einer ersten Rücksetzeingangsklemme des genannten RS Flip- Flop (28) der Ausgangsstufe der genannten dritten Speicherschaltung (25) verbunden ist, und

wobei die genannte Zuführeinrichtung für ein Rücksetzsignal ausgebildet ist, ein gemeinsames Rücksetzsignal einer weiteren Rücksetzeingangsklemme (R2) des genannten RS Flip-Flop (28) der Ausgangsstufe der genannten dritten Speicherschaltung zuzuführen.

7. Eine Arbitrierungsschaltung gemäß Anspruch 6, in der die Verzögerungszeit der genannten ersten, zweiten und dritten Verzögerungsschaltung länger als die Verzögerungszeit von dem Zuführen von Signalen der genannten Setzeingangsklemme der genannten RS Flip-Flops der Ausgangsstufe der genannten ersten, zweiten und dritten Speicherschaltung eingestellt ist, bis die genannten Signale in den genannten ersten und zweiten Ausgangsklemmen der genannten RS Flip-Flop der Ausgangsstufe gespeichert sind.

8. Eine Arbitrierungsschaltung gemäß Anspruch 6 oder 7, in der irgendeines des genannten ersten, zweiten und dritten Anforderungssignals bei einer Speichereinrichtung mit wahlfreiem dynamischen Zugriff ein Schreibanforderungssignal ist, ein anderes ein Leseanforderungssignal ist und das andere ein Auffrischungsanforderungssignal ist.