DE69123323T2 - IC-Gehäuse mit elektrischen Leitern in einem dielektrischen Verpackungskörper - Google Patents

IC-Gehäuse mit elektrischen Leitern in einem dielektrischen Verpackungskörper

Info

Publication number
DE69123323T2
DE69123323T2 DE69123323T DE69123323T DE69123323T2 DE 69123323 T2 DE69123323 T2 DE 69123323T2 DE 69123323 T DE69123323 T DE 69123323T DE 69123323 T DE69123323 T DE 69123323T DE 69123323 T2 DE69123323 T2 DE 69123323T2
Authority
DE
Germany
Prior art keywords
conductive film
dielectric
dielectric annular
annular element
grounded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69123323T
Other languages
English (en)
Other versions
DE69123323D1 (de
Inventor
Yoshiro Morino
Masaya Tamamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE69123323D1 publication Critical patent/DE69123323D1/de
Application granted granted Critical
Publication of DE69123323T2 publication Critical patent/DE69123323T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microwave Amplifiers (AREA)
  • Waveguides (AREA)
  • Waveguide Connection Structure (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein IC-Gehäuse, und im besonderen auf ein IC-Gehäuse mit elektrischen Leiterbahnen, welche Hochgeschwindigkeitssignale von einem externen Gerät zu einem internen integrierten Schaltkreis ubertragen.
  • Ein Halbleiterchip mit einem integrierten Schaltkreis, der zur Behandlung von Hochgeschwindigkeitssignalen wie Signalen von einigen Gigabit pro Sekunde (Gb/s) geeignet ist, ist in einem Gehäusekörper hermetisch eingekapselt. Figur 13 bis 15 der beigefügten Zeichnungen zeigen ein typisches herkömmliches IC-Gehäuse 71.
  • Das IC-Gehäuse 71 umfaßt einen Halbleiterchip 72 und einen dielektrischen Gehäusekörper zum Einkapseln des Halbleiterchips 72. Der Gehäusekörper weist ein Bodenelement 73 zur Halterung des Halbleiterchips 72 am Mittelbereich des Bodenelementes 73, dielektrische ringförmige Elemente 74a und 74b, die den Chiphaltebereich umschließen, und ein Deckelelement 75, das die dielektrischen ringförmigen Elemente 74a und 74b und den Chiphaltebereich bedeckt, auf. Elektrische Leiterbahnen 76, die auf der Oberfläche des dielektrischen ringförmigen Elementes 74a ausgebildet sind, werden erhalten durch Bemusterung eines leitfähigen Films zur Übertragung von Hochgeschwindigkeitssignalen zwischen einem externen Gerät und dem internen integrierten Schaltkreis sowie zur Zuführung von Strom an den internen integrierten Schaltkreis. Der Halbleiterchip 72 ist mit Elektrodenanschlußflächen ausgestattet, die mit den jeweiligen einen Enden der elektrischen Leiterbahnen 76 durch Kontaktdrähte 79 verbunden sind; die jeweiligen anderen Enden der elektrischen Leiterbahnen 76 sind mit äußeren Zuleitungen 77 verbunden.
  • Die elektrischen Leiterbahnen 76 für eine Übertragung von Signalen und eine Energieversorgung sind zwischen den dielektrischen ringförmigen Elementen 74a und 74b ausgebildet, d. h. auf der Oberfläche des dielektrischen ringförmigen Elementes 74a, und weiterhin sind die Leiterbahnen 76 zwischen einem zu erdenden und auf der unteren Oberfläche des dielektrischen ringförmigen Elementes 74a ausgebildeten leitfähigen Film 78a und einem zu erdenden und auf der oberen Oberfläche des dielektrischen ringförmigen Elementes 74b ausgebildeten leitfähigen Film 78b angeordnet, um so Übertragungsleitungen mit einem vorbestimmten Wellenwiderstand bereitzustellen.
  • In der oben beschriebenen Anordnung ist es erforderlich, die Endabschnitte der Leiterbahnen 76 am oberen dielektrischen ringförmigen Element 74b zugänglich zu lassen, um es zu ermöglichen, daß diese Endabschnitte an die Zuführungen 77 und die Kontaktdrähte 79 angeschlossen werden können, und dementsprechend ist die Breite des unteren dielektrischen ringförmigen Elementes 74a größer gemacht als die Breite des oberen dielektrischen ringförmigen Elementes 74b, das sich zwischenliegend auf dem unteren dielektrischen ringförmigen Element 74a befindet. Der mittlere Abschnitt der oberen Oberfläche des unteren dielektrischen ringförmigen Elementes 74a, bezeichnet durch das Zeichen X in Fig. 15, ist von dem oberen dielektrischen ringförmigen Element 74b bedeckt; der innere und der äußere Abschnitt, bezeichnet mit Y, sind der Luft zugänglich.
  • Dementsprechend besteht der Wellenleiter der Leiterbahnen 76 am mittleren Abschnitt X aus einer Streifenleitung und am inneren und äußeren Abschnitt Y aus einer Mikrostreifenleitung, was zu einem Problem führt, daß die Größe des Wellenwiderstands nicht einheitlich ist und wegen einer Impedanzfehlanpassung ein Reflexionsverlust auftritt.
  • Außerdem ist eine der Leiterbahnen 76 eine Energieversorgungsleitung, durch die ein Gleichstrom zugeführt wird, jedoch ändert sich der Pegel des Stroms abhängig vom Betrieb der Komponenten im integrierten Schaltkreis, und Strom durch die Energieversorgungsleiterbahn 76 enthält Komponenten eines Wechselstroms, und somit wird die Spannung des die Energieversorgungsleiterbahn 76 durchlaufenden Stroms durch den Wellenwiderstand beeinflußt. Die Variation der Energiespannung ändert sich erheblich aufgrund des Wellenwiderstands, der an der Mikrostreifenleitung groß wird, und ein Problem kommt dadurch zustande, daß der Betrieb des integrierten Schaltkreises instabil ist.
  • Zur Lösung dieser Probleme beschreibt die japanische ungeprüfte Patentveröffentlichung (Kokai) Nr. 61-239650 ein IC- Gehäuse, in dem Abschnitte der Leiterbahnen entsprechend dem Bereich der Mikrostreifenleitung verbreitert sind, um eine Impedanzanpassung zu bewirken. Diese Anordnung verursacht jedoch eine Verminderung des Integrationsgrades und eine Zunahme in der Länge der dielektrischen ringförmigen Elemente 74a und 74b, welche mit der Anzahl der Leiterbahnen 73 zunimmt, es wird schwierig, ein IC-Gehäuse mit einer geringen Größe zu bauen.
  • Eine andere Lösung für das Problem ist in der US-A- 4,890,155 beschrieben. Diese Lösung enthält das Vorsehen einer zusätzlichen metallisierten Schicht, die in den dielektrischen Schichten zur Modifizierung des Wellenwiderstandes der Mikrostreifenleitungen vorgesehen ist.
  • Entsprechend dieser Erfindung ist ein IC-Gehäuse vorgesehen, umfassend:
  • einen Halbleiterchip;
  • einen Gehäusekörper zum Einkapseln des Halbleiterchips, welcher Körper ein Bodenelement, ein erstes dielektrisches ringförmiges Element, das auf dem Bodenelement angeordnet ist und den Halbleiterchip umschließt, ein zweites dielektrisches ringförmiges Element, das auf dem ersten dielektrischen ringförmigen Element angeordnet ist, und ein Deckelelement, das am zweiten dielektrischen ringförmigen Element angebracht ist, aufweist, welches erste und zweite dielektrische ringförmige Element jeweils eine obere und eine untere Oberfläche, eine innere und eine äußere Kante sowie eine Breite zwischen der inneren und der äußeren Kante hat;
  • welche Breite des ersten dielektrischen ringförmigen Elementes größer ist als die Breite des zweiten dielektrischen ringförmigen Elementes, so daß ein erster Abschnitt der oberen Oberfläche des ersten dielektrischen ringfömigen Elementes vom zweiten dielektrischen ringförmigen Element bedeckt und ein zweiter Abschnitt der oberen Oberfläche des ersten dielektrischen ringförmigen Elementes zugänglich ist;
  • elektrische Leiterbahnen, die auf der oberen Oberfläche des ersten dielektrischen ringförmigen Elementes ausgebildet sind, um sich im wesentlichen zwischen der inneren und der äußeren Kante des ersten dielektrischen ringförmigen Elementes zu erstrecken, und Signalübertragungsleitungen und eine Energieversorgungsleitung umfassen;
  • einen ersten leitfähigen Film, der angeordnet ist, um geerdet zu werden, und auf der unteren Oberfläche des ersten dielektrischen ringförmigen Elementes ausgebildet ist, und einen zweiten leitfähigen Film, der angeordnet ist, um geerdet zu werden, und auf der oberen Oberfläche des zweiten dielektrischen ringförmigen Elementes ausgebildet ist, so daß eine Streifenleitung von dem zweiten leitfähigen Film, einem ersten Abschnitt der elektrischen Leiterbahnen und dem ersten leitfähigen Film entsprechend dem ersten bedeckten Abschnitt des ersten dielektrischen ringförmigen Elementes sowie eine Mikrostreifenleitung von einem zweiten Abschnitt der elektrischen Leiterbahnen und dem ersten leitfähigen Film entsprechend dem zweiten zugänglichen Abschnitt des ersten dielektrischen ringförmigen Elementes gebildet wird;
  • einen dritten leitfähigen Film, der angeordnet ist, um geerdet zu werden, und im ersten dielektrischen ringförmigen Element entsprechend wenigstens einem Teil des zweiten zugänglichen Abschnitts des ersten dielektrischen ringförmigen Elementes ausgebildet ist, welcher dritte leitfähige Film näher an den elektrischen Leiterbahnen ist als der erste leitfähige Film;
  • dadurch gekennzeichnet, daß ein vierter schmaler leitfähiger Film, der angeordnet ist, um geerdet zu werden, im ersten dielektrischen ringförmigen Element entsprechend der Energieversorgungsleitung zum Bilden einer Streifenleitung mit der Energieversorgungsleitung vorgesehen und mit dem dritten leitfähigen Film verbunden ist, und der dritte und der vierte leitfähige Film in einer Ebene parallel zu den elektrischen Leiterbahnen vorgesehen sind.
  • In dieser Anordnung ist der dritte leitfähige Film zusätzlich zu dem ersten leitfähigen Film und näher an den Leiterbahnen als der erste leitfähige Film angeordnet. Der dritte leitfähige Film bildet mit den Leiterbahnen eine weitere Mikrostreifenleitung, zusätzlich zu der ursprünglichen Mikrostreifenleitung, die von den elektrischen Leiterbahnen und einem zweiten zugänglichen Abschnitt des ersten leitfähigen Films gebildet wird. Der Wellenwiderstand der weiteren Mikrostreifenleitung kann kleiner sein als der der ursprünglichen Mikrostreifenleitung, da der dritte leitfähige Film den Leiterbahnen näher ist und die Dicke des dielektrischen Materials zwischen dem dritten leitfähigen Film und den Leiterbahnen dünner wird, und somit kann der Wellenwiderstand der weiteren Mikrostreifenleitung identisch mit dem Wellenwiderstand der Streifenleitung gemacht werden, die von dem zweiten leitfähigen Film, den elektrischen Leiterbahnen und dem ersten bedeckten Abschnitt des ersten leitfähigen Films gebildet wird. Dementsprechend ist der Wellenwiderstand für die gesamte Länge der Leiterbahnen gleich gemacht, und somit ist die Transmission wesentlich verbessert.
  • Darüber hinaus ist in dieser Anordnung der vierte schmale leitfähige Film der Energieversorgungsleiterbahn näher als der erste leitfähige Film und sorgt für einen niedrigen Wellenwiderstand. Auch ist bevorzugt ein zu erdender fünfter schmaler leitfähiger Film im zweiten dielektrischen ringförmigen Element entsprechend der wenigstens einen Energieversorgungsleitung vorgesehen, zusätzlich zum vierten schmalen leitfähigen Film.
  • Besondere Ausführungsformen von IC-Gehäusen in Übereinstimmung mit dieser Erfindung werden nun beschrieben und dem Stand der Technik gegenübergestellt werden, unter Bezugnahme auf die beigefügten Zeichnungen; von denen
  • Fig. 1 eine perspektivische Ansicht eines IC-Gehäuses ist, welche die vorliegende Erfindung veranschaulicht, mit entferntem Deckelelement;
  • Fig. 2 eine Querschnittsansicht des IC-Gehäuses von Fig. 1 ist, genommen entlang der Linie II-II in Fig. 4;
  • Fig. 3 eine Querschnittsansicht des IC-Gehäuses von Fig. 1 ist, genommen entlang der Linie III-III in Fig. 4;
  • Fig. 4 eine Querschnittsansicht des IC-Gehäuses von Fig. 1 ist, genommen entlang der Linie IV-IV in Fig. 2;
  • Fig. 5 eine Querschnittsansicht des IC-Gehäuses von Fig. 1 ist, genommen entlang der Linie V-V in Fig. 2;
  • Fig. 6 eine Ansicht ist, die eine Streifenleitung veranschaulicht;
  • Fig. 7 eine Ansicht ist, die eine Mikrostreifenleitung veranschaulicht;
  • Fig. 8 eine Querschnittsansicht eines IC-Gehäuses entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung ist;
  • Fig. 9 eine andere Querschnittsansicht als Fig. 8 ist;
  • Fig. 10 eine Querschnittsansicht eines IC-Gehäuses entsprechend einer dritten Ausführungsform der vorliegenden Erfindung ist;
  • Fig. 11 eine Querschnittsansicht eines IC-Gehäuses ist; und
  • Fig. 12 eine Querschnittsansicht eines IC-Gehäuses ist; und
  • Fig. 13 eine perspektivische Ansicht eines herkömmlichen ICs ist;
  • Fig. 14 eine Querschnittsansicht des IC-Gehäuses von Fig. 13 ist; und
  • Fig. 15 eine weitere Querschnittsansicht des IC-Gehäuses von Fig. 13 ist.
  • Figuren 1 bis 5 zeigen das IC-Gehäuse 30 entsprechend der ersten Ausführungsform der vorliegenden Erfindung. Das IC-Gehäuse 30 umfaßt einen Halbleiterchip 31 und einen dielektrischen Gehäusekörper zum Einkapseln des Halbleiterchips 31. Der Gehäusekörper weist ein Bodenelement 1 mit einem Chiphalter 2 an dessen Mittelbereich zur Halterung des Halbleiterchips 31, ein erstes dielektrisches ringförmiges Element 3, das auf dem Bodenelement 1 angeordnet ist und den Chiphalter 2 umschließt, ein zweites dielektrisches ringförmiges Element 7, das auf dem ersten dielektrischen ringförmigen Element 3 angeordnet ist, und ein Deckelelement 10, das die dielektrischen Elemente 3 und 7 bedeckt, auf. Das Bodenelement 1 und die dielektrischen ringförmigen Elemente 3 und 7 können beispielsweise aus einem isolierenden Keramikmaterial wie Tonerde bestehen sowie jeweils flache und parallele untere und obere Oberflächen haben, um es zu gestatten, daß eine auf der anderen ruht. Die dielektrischen ringförmigen Elemente 3 und 7 haben jeweils eine innere und eine äußere Umfangskante und eine Breite zwischen der inneren und der äußeren Kante.
  • Elektrische Leiterbahnen 5 und 6 sind auf der oberen Oberfläche des ersten dielektrischen ringförmigen Elementes 3 ausgebildet und werden erhalten durch Bemusterung eines leitfähigen Films aus beispielsweise Gold in Bahnen. Die elektrischen Leiterbahnen 5 und 6 erstrecken sich zwischen einer inneren Kante und einer äußeren Kante des ersten dielektrischen ringförmigen Elementes 3, wie in Fig. 4 deutlich dargestellt ist. Eine der elektrischen Leiterbahnen 5 führt dem internen integrierten Schaltkreis Energie zu, eine der elektrischen Leiterbahnen 6 kann mit der Erde verbunden sein, und die andere der elektrischen Leiterbahnen 6 überträgt Signale zwischen einem externen Gerät und dem internen integrierten Schaltkreis.
  • Ein erster zu erdender leitfähiger Film 4 ist auf der unteren Oberfläche des ersten dielektrischen ringförmigen Elementes 3 ausgebildet, und ein zweiter leitfähiger Film 8, angeordnet, um geerdet zu sein, ist auf der oberen Oberfläche des zweiten dielektrischen ringförmigen Elementes 7 ausgebildet. Die Breite des ersten dielektrischen ringförmigen Elementes 3 ist größer als die Breite des zweiten dielektrischen ringförmigen Elementes 7, zumindest in dem Bereich der elektrischen Leiterbahnen 5 und 6, so daß ein erster Abschnitt der oberen Oberfläche des ersten dielektrischen ringförmigen Elementes 3 durch das zweite dielektrische ringförmige Element 7 bedeckt und ein zweiter Abschnitt der oberen Oberfläche des ersten dielektrischen ringförmigen Elementes 3 zugänglich ist. Wie in Fig. 2 und 4 dargestellt, befindet sich der bedeckte Abschnitt des ersten dielektrischen ringförmigen Elementes 3 zwischenliegend zwischen dessen innerer und äußerer Kante, und der zweite zugängliche Abschnitt umfaßt einen inneren Abschnitt auf der inneren Seite des ersten bedeckten Abschnitts und einen äußeren Abschnitt auf der äußeren Seite des ersten bedeckten Abschnitts. Der mittlere bedeckte Abschnitt wird durch das Zeichen Za bezeichnet, und der innere und äußere zugängliche Abschnitt werden durch die Zeichen Zb bezeichnet.
  • Dementsprechend wird eine Streifenleitung Za von dem zweiten leitfähigen Film 8, den elektrischen Leiterbahnen 5 und 6 sowie einem ersten mittleren Abschnitt des ersten leitfähigen Films 4 entsprechend dem ersten bedeckten Abschnitt des ersten dielektrischen ringförmigen Elementes 3 gebildet. Auch werden Mikrostreifenleitungen Zb von den elektrischen Leiterbahnen 5 und 6 sowie einem zweiten Abschnitt des ersten leitfähigen Films 4 entsprechend dem zweiten zugänglichen Abschnitt des ersten dielektrischen ringförmigen Elementes 3 gebildet.
  • Ein zu erdender dritter leitfähiger Film ist entsprechend dem zweiten zugänglichen Abschnitt des ersten dielektrischen ringförmigen Elementes 3 vorgesehen. In Fig. 2 umfaßt der dritte leitfähige Film einen äußeren Filmabschnitt 9a auf der äußeren Seite des ersten bedeckten Abschnitts, bedeckt vom zweiten dielektrischen ringförmigen Element 7, und einen inneren Filmabschnitt 9b auf der inneren Seite des ersten bedeckten Abschnitts.
  • Der dritte leitfähige Film 9a, 9b ist im ersten dielektrischen ringförmigen Element 3 in einer Ebene parallel zu den Leiterbahnen 5 und 6 so vorgesehen, daß der dritte leitfähige Film 9a, 9b näher an den Leiterbahnen 5 und 6 ist als der erste leitfähige Film 4 und mit den Leiterbahnen 5 und 6 eine weitere Mikrostreifenleitung anstelle der ursprünglichen Mikrostreifenleitung bildet, wie oben mit Bezug auf das Zeichen Zb beschrieben ist. Der Wellenwiderstand der weiteren Mikrostreifenleitung (auch als Zb bezeichnet) kann kleiner sein als der der ursprünglichen Mikrostreifenleitung, da der dritte leitfähige Film 9a, 9b den Leiterbahnen 5 und 6 näher ist und die Dicke des dielektrischen Materials zwischen dem dritten leitfähigen Film 9a, 9b und den Leiterbahnen 5 und 6 dünner wird. Dementsprechend kann der Wellenwiderstand der weiteren Mikrostreifenleitung identisch mit dem Wellenwiderstand der Streifenleitung Za gemacht werden, und zwar durch geeignete Wahl des Abstands zwischen dem dritten leitfähigen Film 9a, 9b und den Leiterbahnen 5 und 6, so daß der Wellenwiderstand für sämtliche der Leiterbahnen 5 und 6 gleich gemacht ist, und somit ist die Charakteristik wesentlich verbessert.
  • Der Halbleiterchip 31 ist mit Elektrodenanschlußflächen ausgestattet, die mit jeweiligen einen Enden der elektrischen Leiterbahnen 5 und 6 durch Kontaktdrähte 11 verbunden sind, und die jeweiligen anderen Enden der elektrischen Leiterbahnen 5 und 6 sind mit äußeren Zuleitungen 12 verbunden. Auch sind Durchgangslöcher 13 an Positionen, an denen die Leiterbahnen 5 und 6 nicht vorliegen, zur Verbindung der leitfähigen Filme 4, 8 und 9a, 9b mit der Erdleitung vorgesehen. Man beachte, daß die Leiter aus beispielsweise Gold oder Aluminium gebildet sind.
  • Figur 6 und 7 zeigen schematisch die Prinzipien jeweils der Streifenleitung Za bzw. der Mikrostreifenleitung Zb. Der Wellenwiderstand Zs der Streifenleitung Za und der Wellenwiderstand Zm der Mikrostreifenleitung Zb können gemäß dem folgenden Zusammenhang berechnet werden, unter Benutzung der Breite W und der Dicke t der elektrischen Leiterbahnen 5 und 6, der Dielektrizitätskonstante εr des ersten und des zweiten dielektrischen ringförmigen Elementes 3 und 7 und der Dicke H des dielektrischen Materials zwischen dem ersten und dem zweiten leitfähigen Film 4 und 8 (Fig. 6) oder zwischen dem ersten leitfähigen Film 4 und den elektrischen Leiterbahnen 5 und 6 (Fig. 7).
  • Der Wellenwiderstand Zs der Streifenleitung Za ist unter der Bedingung (W « H, t/H < 0,25, W/(H - t) < 0,35):
  • mit d = 0,5 W + t (bei 0 &le; t/W &le; 0,1)
  • = 0,67 W (0,8 + t/W) (bei 0,1 < t/W).
  • Der Wellenwiderstand Zm der Mikrostreifenleitung Zb ist unter der Bedingung (W&sub0;/H &le; 1):
  • und unter der Bedingung (W&sub0;/H > 1):
  • mit &epsi;eff = (&epsi;r +1)/2 + {(&epsi;r - 1)/2} {1/ 1 + 10H/W&sub0;}
  • W&sub0; = W +&Delta;W
  • &Delta;W = t/&pi; ln(1 + 4&pi;W/t) (bei 1/2&pi; > W/H > 2t/H)
  • &Delta;W = t/&pi; ln(1 + 2H/t) (bei W/H > 1/2&pi; > 2t/H).
  • Die folgenden Beispiele sind die Ergebnisse von Rechnungen, die gemacht wurden, um denselben Wert 50&Omega; des Wellenwiderstands Zs der Streifenleitung Za zu erhalten, wobei die Breite W (mm), die Dicke t (mm) und die Dicke H (mm) variiert sind und die Dielektrizitätskonstante &epsi;r 10 ist.
  • Wenn W = 0,15
  • t = 0,003 0,005 0,010 0,015 0,020 0,025
  • H = 0,854 0,876 0,931 0,986 1,027 1,064.
  • Wenn W = 0,20
  • t = 0,003 0,005 0,010 0,015 0,020 0,025
  • H = 1,128 1,150 1,205 1,260 1,341 1,358.
  • Wenn W = 0,25
  • t = 0,003 0,005 0,010 0,015 0,020 0,025
  • H = 1,402 1,424 1,479 1,534 1,588 1,643.
  • Wenn W = 0,30
  • t = 0,003 0,005 0,010 0,015 0,020 0,025
  • H = 1,676 1,698 1,753 1,807 1,862 1,917.
  • Wenn W = 0,40
  • t = 0,003 0,005 0,010 0,015 0,020 0,025
  • H = 2,224 2,245 2,300 2,355 2,410 2,465.
  • Wenn W = 0,50
  • t = 0,003 0,005 0,010 0,015 0,020 0,025
  • H = 2,771 2,793 2,848 2,903 2,957 3,012.
  • Auch die folgenden Beispiele sind die Ergebnisse von Rechnungen, die gemacht wurden, um den identischen Wert 50 &Omega; des Wellenwiderstands Zm der weiteren Mikrostreifenleitung Zb zu erhalten.
  • Wenn W = 0,15
  • t = 0,003 0,005 0,010 0,015 0,020 0,025
  • H = 0,166 0,168 0,173 - - -.
  • Wenn W = 0,20
  • t = 0,003 0,005 0,010 0,015 0,020 0,025
  • H = 0,219 0,222 0,227 0,232 - -.
  • Wenn W = 0,25
  • t = 0,003 0,005 0,010 0,015 0,020 0,025
  • H = 0,273 0,276 0,282 0,287 0,291 -.
  • Wenn W = 0,30
  • t = 0,003 0,005 0,010 0,015 0,020 0,025
  • H = 0,327 0,330 0,336 0,341 0,346 0,350.
  • Dementsprechend ist es möglich, den Wellenwiderstand der Leiterbahnen 5 und 6, insbesondere der Signalleitungen 6, anzupassen und eine Reflexion von Hochfrequenzsignalen in den Leiterbahnen 5 und 6 selbst dann zu vermeiden, wenn Hochfrequenzsignale von einigen Gb/s gesendet und empfangen werden.
  • Wenn die weitere Mikrostreifenleitung nicht vorgesehen ist, hat der Wellenwiderstand Zm der ursprünglichen Mikrostreifenleitung Zb, die zwischen den Leiterbahnen 5 und 6 und dem ersten leitfähigen Film 4 ausgebildet ist, den Wert 74&Omega;, mit W = 0,03, t = 0,005 und H = 0,85.
  • Nunmehr ist unter Bezug auf die Fig. 3 und 5 ein zu erdender vierter schmaler leitfähiger Film 9c im ersten dielektrischen ringförmigen Element 3 entsprechend der Energieversorgungsleitung 5 vorgesehen und mit dem dritten leitfähigen Film 9a, 9b verbunden. Der vierte schmale leitfähige Film 9c ist auch für die Erdleitung vorgesehen und ist der Energieversorgungsleitung 5 näher als der erste leitfähige Film 4 und bildet mit dem zweiten leitfähigen Film 8 und der Energieversorgungsleitung 5 eine weitere Streifenleitung anstelle der ursprünglichen Streifenleitung. Der Wellenwiderstand dieser weiteren Streifenleitung ist geringer als der der ursprünglichen Streifenleitung. Es ist möglich, den Wellenwiderstand für die Energieversorgungsleitung 5 auf beispielsweise 43&Omega; durch Vorsehen dieser weiteren Streifenleitung im Vergleich mit dem Wellenwiderstand von 50&Omega; der ursprünglichen Mikrostreifenleitung zu erniedrigen, und daher wird die Spannung des Stroms, der durch die Energieversorgungsleiterbahn 5 hindurchfließt, vom Wellenwiderstand weniger beeinflußt, selbst wenn Hochfrequenzsignale verwendet werden, und die Änderung der Energiespannung ist klein genug um zu gewährleisten, daß der Betrieb des integrierten Schaltkreises stabil ist.
  • Die folgenden Beispiele sind erhalten für den vierten schmalen leitfähigen Film 9c für die Energieversorgungsleitung 5, mit der Breite W und der Dicke t = 0,005, der Dielektrizitätskonstante &epsi;r = 10, der Dicke H = 0,85 und dem Abstand zwischen dem vierten leitfähigen Film 9c und der Energieleitung 5:
  • Wenn der dritte leitfähige Film 9a, 9b und der vierte schmale leitfähige Film 9c nicht vorgesehen sind
  • W = 0,30 Zs = 50&Omega; Zm = 74&Omega;.
  • Wenn der dritte leitfähige Film 9a, 9b und der vierte schmale leitfähige Film 9c vorgesehen sind
  • W = 0,30 Zs = 43&Omega; Zm = 50&Omega;
  • W = 0,60 Zs = 32&Omega; Zm = 34&Omega;.
  • Der dritte leitfähige Film 9a, 9b und der vierte schmale leitfähige Film 9c sind im ersten dielektrischen ringförmigen Element 3 in einer Ebene parallel zu den Leiterbahnen 5 und 6 vorgesehen. Wenn der dritte leitfähige Film 9a, 9b und der vierte schmale leitfähige Film 9c gerade gebildet werden, werden diese nicht in Hohlräume des ersten dielektrischen ringförmigen Elementes 3 eingefüllt, sondern müssen auf einer Oberfläche eines dielektrischen Elementes abgeschieden werden. In diesem Zusammenhang weist das erste dielektrische ringförmige Element 3 getrennte Elemente 3a und 3b auf, die an einer Ebene des dritten leitfähigen Films 9a, 9b und des vierten schmalen leitfähigen Films 9c in Fig. 3 getrennt sind. Die getrennten Elemente haben einander überlappende Oberflächen, um das erste dielektrische ringförmige Element 3 zu vervollständigen, und der dritte leitfähige Film 9a, 9b und der vierte schmale leitfähige Film 9c sind auf einer der überlappenden Oberflächen ausgebildet.
  • Figuren 8 und 9 zeigen die zweite bevorzugte Ausführungsform der vorliegenden Erfindung. Diese Ausführungsform weist ebenfalls einen Gehäusekörper mit einem Bodenelement 1, einem ersten dielektrischen ringförmigen Element 3, einem zweiten dielektrischen ringförmigen Element 7 und einem Deckelelement auf, aber einige dieser Elemente sind in Fig. 8 und 9 nicht dargestellt. Auch sind elektrische Leiterbahnen 5 und 6 auf der oberen Oberfläche des ersten dielektrischen ringförmigen Elementes 3 ausgebildet, ein erster leitfähiger Film 4, der angeordnet ist, um geerdet zu werden, ist auf der unteren Oberfläche des ersten dielektrischen ringförmigen Elementes 3 ausgebildet, und ein zweiter leitfähiger Film 8, der angeordnet ist, um geerdet zu werden, ist auf der oberen Oberfläche des zweiten dielektrischen ringförmigen Elementes 7 ausgebildet.
  • Auch ist ein dritter zu erdender leitfähiger Film im ersten dielektrischen ringförmigen Element 3 entsprechend zumindest einem Teil des zweiten zugänglichen Abschnitts des ersten dielektrischen ringförmigen Elementes 3 vorgesehen. Diese Ausführungsform zeigt, daß der dritte leitfähige Film entsprechend dem inneren oder dem äußeren Abschnitt des zweiten zugänglichen Abschnitts des ersten dielektrischen ringförmigen Elementes 3 vorgesehen ist. Im besonderen ist der dritte leitfähige Film 9b im ersten dielektrischen ringförmigen Element 3 entsprechend dem inneren zugänglichen Abschnitt auf der inneren Seite des mittleren bedeckten Abschnitts vorgesehen. Deshalb ist die weitere Mikrostreifenleitung Zb nur auf der inneren Seite der Streifenleitung Za ausgebildet. Trotzdem ist die Breite jeder der elektrischen Leiterbahnen 5 und 6 in einem Bereich auf der äußeren Seite der Streifenleitung Za verbreitert, um eine Verminderung des Wellenwiderstands aufgrund einer Mikrostreifenleitung auszugleichen.
  • Figur 10 zeigt die dritte bevorzugte Ausführungsform der vorliegenden Erfindung. Diese Ausführungsform weist ähnlich der ersten Ausführungsform einen Gehäusekörper auf und umfaßt außerdem einen fünften schmalen leitfähigen Film 14, angeordnet, um geerdet zu werden. Der fünfte schmale leitfähige Film 14 ist im zweiten dielektrischen ringförmigen Element 7 entsprechend der Energieversorgungsleitung 5 ausgebildet, zusätzlich zum vierten schmalen leitfähigen Film 9c und parallel zur Energieversorgungsleitung 5. Daher wird eine weitere Streifenleitung vom fünften schmalen leitfähigen Film 14, der Energieversorgungsleitung 5 und dem vierten schmalen leitfähigen Film 9c ausgebildet, und diese weitere Streifenleitung sorgt für eine noch niedrigere Impedanz für die Energieversorgungsleitung 5. Der Wellenwiderstand dieser weiteren Streifenleitung ist 36&Omega;, wenn die Abstände zwischen dem vierten schmalen leitfähigen Film 9c und der Energieversorgungsleitung 5 sowie zwischen dem fünften schmalen leitfähigen Film 14 und der Energieversorgungsleitung 5 jeweils 0,33 mm sind.
  • Figur 11 zeigt einen anderen Weg zum Verbinden des Chips. Die Ausführungsform weist ähnlich der ersten Ausführungsform einen Gehäusekörper auf, jedoch obwohl die erste Ausführungsform Kontaktdrähte 11 verwendet, um den Halbleiterchip 31 mit den einen Enden der Leiterbahnen 5 und 6 zu verbinden, ist in der Ausführungsform von Fig. 11 der Halbleiterchip 31 mit einer Mehrzahl von Lötperlen 15 (nur eine dargestellt in Fig. 11) ausgestattet, an die Endanschlüsse 16 einer TAB-(automatisches Filmbonden) Bahn an die Leiterbahnen 5 und 6 durch Löten oder Eutektikum angeschlossen werden.
  • Figur 12 zeigt einen weiteren Weg zum Verbinden des Chips. Diese Ausführungsform benutzt eine Anordnung, bei der der Halbleiterchip 31 am Deckelelement 10 gehaltert und mit einer Mehrzahl Lötperlen 15 (nur eine dargestellt in Fig. 11) ausgestattet ist, die mit den Leiterbahnen 5 und 6 durch ein Flip-Chip-Verfahren verbunden sind.
  • Wie erläutert, ist ein IC-Gehäuse gemäß der vorliegenden Erfindung dadurch gekennzeichnet, daß ein dritter zu erdender leitfähiger Film im ersten dielektrischen ringförmigen Element entsprechend zumindest einem Teil des zweiten zugänglichen Abschnitts des ersten dielektrischen ringförmigen Elementes vorgesehen ist, welcher dritte leitfähige Film näher an den Leiterbahnen ist als der erste leitfähige Film und mit den Leiterbahnen eine weitere Mikrostreifenleitung bildet. Dementsprechend kann der Wellenwiderstand der weiteren Mikrostreifenleitung kleiner sein als der der ursprünglichen Mikrostreifenleitung, und daher kann der Wellenwiderstand der weiteren Mikrostreifenleitung identisch mit dem Wellenwiderstand der Streifenleitung gemacht werden, und dementsprechend wird die Transmission erheblich verbessert.
  • Auch ist ein vierter schmaler zu erdender Film im ersten dielektrischen ringförmigen Element entsprechend der Energieversorgungsleitung vorgesehen und mit dem dritten leitfähigen Film verbunden, um einen geringeren Wellenwiderstand für die Energieversorgungsleitung zu schaffen.

Claims (8)

1. IC-Gehäuse (30), umfassend
einen Halbleiterchip (31);
einen Gehäusekörper, der den Halbleiterchip einkapselt, welcher Körper ein Bodenelement (1), ein erstes dielektrisches ringförmiges Element (3), das auf dem Bodenelement (1) angeordnet ist und den Halbleiterchip (31) umschließt, ein zweites dielektrisches ringförmiges Element (7), das auf dem ersten dielektrischen ringförmigen Element (3) angeordnet ist, und ein Deckelelement (10), das am zweiten dielektrischen ringförmigen Element (7) angebracht ist, aufweist, welches erste (3) und welches zweite (7) dielektrische ringförmige Element jeweils eine obere und eine untere Oberfläche, eine innere und eine äußere Kante sowie eine Breite zwischen der inneren und der äußeren Kante hat;
welche Breite des ersten dielektrischen ringförmigen Elementes (3) größer ist als die Breite des zweiten dielektrischen ringförmigen Elementes (7), so daß ein erster Abschnitt der oberen Oberfläche des ersten dielektrischen ringfömigen Elementes vom zweiten dielektrischen ringförmigen Element bedeckt und ein zweiter Abschnitt der oberen Oberfläche des ersten dielektrischen ringförmigen Elementes zugänglich ist;
elektrische Leiterbahnen (5, 6), die auf der oberen Oberfläche des ersten dielektrischen ringförmigen Elementes (3) ausgebildet sind, um sich im wesentlichen zwischen der inneren und der äußeren Kante des ersten dielektrischen ringförmigen Elementes (3) zu erstrecken, und Signalübertragungsleitungen (6) und eine Energieversorgungsleitung (5) umfassen;
einen ersten leitfähigen Film (4), der angeordnet ist, um geerdet zu werden, und auf der unteren Oberfläche des ersten dielektrischen ringförmigen Elementes (3) ausgebildet ist, und einen zweiten leitfähigen Film (8), der angeordnet ist, um geerdet zu werden, und auf der oberen Oberfläche des zweiten dielektrischen ringförmigen Elementes (7) ausgebildet ist, so daß eine Streifenleitung (Za) von dem zweiten leitfähigen Film (8), einem ersten Abschnitt der elektrischen Bahnen (5, 6) und dem ersten leitfähigen Film (4) entsprechend dem ersten bedeckten Abschnitt des ersten dielektrischen ringförmigen Elementes (3) sowie eine Mikrostreifenleitung (Zb) von einem zweiten Abschnitt der elektrischen Leiterbahnen (5, 6) und dem ersten leitfähigen Film (4) entsprechend dem zweiten zugänglichen Abschnitt des ersten dielektrischen ringförmigen Elementes (3) gebildet wird;
einen dritten leitfähigen Film (9a, 9b), der angeordnet ist, um geerdet zu werden, und im ersten dielektrischen ringförmigen Element (3) entsprechend wenigstens einem Teil des zweiten zugänglichen Abschnitts des ersten dielektrischen ringförmigen Elementes (3) ausgebildet ist, welcher dritte leitfähige Film (9a, 9b) näher an den elektrischen Leiterbahnen (5, 6) ist als der erste leitfähige Film (4);
dadurch gekennzeichnet, daß ein vierter schmaler leitfähiger Film (9c), der angeordnet ist, um geerdet zu werden, im ersten dielektrischen ringförmigen Element (3) entsprechend der Energieversorgungsleitung (5) zum Bilden einer Streifenleitung mit dieser Energieversorgungsleitung (5) vorgesehen und mit dem dritten leitfähigen Film (9a, 9b) verbunden ist, und der dritte (9a, 9b) und der vierte (9c) leitfähige Film in einer Ebene parallel zu den elektrischen Leiterbahnen (5, 6) vorgesehen sind.
2. IC-Gehäuse nach Anspruch 1, bei dem das erste dielektrische ringförmige Element (3) getrennte Elemente (3a, 3b) mit einander überlappenden Oberflächen umfaßt sowie der dritte und der vierte leitfähige Film (9) auf einer der überlappenden Oberflächen ausgebildet sind.
3. IC-Gehäuse nach Anspruch 1 oder 2, bei dem der erste bedeckte Abschnitt des ersten dielektrischen ringförmigen Elementes (3) sich zwischen dessen innerer und äußerer Kante befindet sowie der zweite zugängliche Abschnitt einen inneren Abschnitt auf der inneren Seite des ersten bedeckten Abschnitts und einen äußeren Abschnitt auf der äußeren Seite des ersten bedeckten Abschnitts aufweist.
4. IC-Gehäuse nach Anspruch 3, bei dem der dritte leitfähige Film (9a, 9b) entsprechend dem inneren Abschnitt und dem äußeren Abschnitt des zweiten zugänglichen Abschnitts des ersten dielektrischen ringförmigen Elementes (3) vorgesehen ist.
5. IC-Gehäuse nach Anspruch 3, bei dem der dritte leitfähige Film (9a, 9b) nur entsprechend dem inneren Abschnitt oder dem äußeren Abschnitt des zweiten zugänglichen Abschnitts des ersten dielektrischen ringförmigen Elementes (3) vorgesehen ist.
6. IC-Gehäuse nach einem der vorhergehenden Ansprüche, bei dem ein fünfter schmaler leitfähiger Film (14), der angeordnet ist, um geerdet zu werden, im zweiten dielektrischen ringförmigen Element (7) entsprechend der Energieversorgungsleitung (5) zusätzlich zum vierten schmalen leitfähigen Film (9c) vorgesehen ist.
7. IC-Gehäuse nach einem der vorhergehenden Ansprüche, bei dem das erste dielektrische ringförmige Element (3) eine Dicke gleich einer Dicke des zweiten dielektrischen ringförmigen Elementes (7) hat, so daß der erste leitfähige Film (4) und der zweite leitfähige Film (8) von den elektrischen Leiterbahnen (5, 6) den gleichen Abstand haben.
8. IC-Gehäuse nach einem der vorhergehenden Ansprüche, bei dem der dritte leitfähige Film (9a, 9b) die Impedanz der Mikrostreifenleitung (Zb) an die der Streifenleitung (Za) anpaßt.
DE69123323T 1990-09-28 1991-09-04 IC-Gehäuse mit elektrischen Leitern in einem dielektrischen Verpackungskörper Expired - Fee Related DE69123323T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2259364A JPH0766949B2 (ja) 1990-09-28 1990-09-28 Ｉｃパッケージ

Publications (2)

Publication Number Publication Date
DE69123323D1 DE69123323D1 (de) 1997-01-09
DE69123323T2 true DE69123323T2 (de) 1997-04-03

Family

ID=17333091

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69123323T Expired - Fee Related DE69123323T2 (de) 1990-09-28 1991-09-04 IC-Gehäuse mit elektrischen Leitern in einem dielektrischen Verpackungskörper

Country Status (5)

Country Link
US (1) US5218230A (de)
EP (1) EP0478160B1 (de)
JP (1) JPH0766949B2 (de)
KR (1) KR950010107B1 (de)
DE (1) DE69123323T2 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0515508U (ja) * 1991-07-31 1993-02-26 三菱電機株式会社 マイクロ波用パツケージ
US5184095A (en) * 1991-07-31 1993-02-02 Hughes Aircraft Company Constant impedance transition between transmission structures of different dimensions
JPH05190721A (ja) * 1992-01-08 1993-07-30 Fujitsu Ltd 半導体装置及びその製造方法
US5376909A (en) * 1992-05-29 1994-12-27 Texas Instruments Incorporated Device packaging
US5455385A (en) * 1993-06-28 1995-10-03 Harris Corporation Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
JPH07288409A (ja) * 1994-04-20 1995-10-31 Nec Corp マイクロ波集積回路装置
US5672911A (en) * 1996-05-30 1997-09-30 Lsi Logic Corporation Apparatus to decouple core circuits power supply from input-output circuits power supply in a semiconductor device package
US5691568A (en) * 1996-05-31 1997-11-25 Lsi Logic Corporation Wire bondable package design with maxium electrical performance and minimum number of layers
WO1998020528A1 (en) * 1996-11-08 1998-05-14 W.L. Gore & Associates, Inc. METHOD FOR IMPROVING RELIABILITY OF THIN CIRCUIT SUBSTRATES BY INCREASING THE Tg OF THE SUBSTRATE
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
KR100218368B1 (ko) * 1997-04-18 1999-09-01 구본준 리드프레임과 그를 이용한 반도체 패키지 및 그의 제조방법
SE514425C2 (sv) * 1999-06-17 2001-02-19 Ericsson Telefon Ab L M Övergång mellan stripline och mikrostrip i kavitet i flerlagers mönsterkort
TW588532B (en) * 2002-03-29 2004-05-21 Realtek Semiconductor Corp Management device and method of NAT/NAPT session
US20040041254A1 (en) * 2002-09-04 2004-03-04 Lewis Long Packaged microchip
JP3938742B2 (ja) * 2002-11-18 2007-06-27 Ｎｅｃエレクトロニクス株式会社 電子部品装置及びその製造方法
KR100506738B1 (ko) * 2003-11-03 2005-08-08 삼성전기주식회사 리크를 방지할 수 있는 세라믹 패키지 밀봉 구조, 리크를방지할 수 있는 세라믹 패키지 및 상기 세라믹 패키지의제조 방법
GB2439862A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Conditioner with coplanar conductors
JP5588419B2 (ja) * 2011-10-26 2014-09-10 株式会社東芝 パッケージ
JP7005111B2 (ja) * 2018-02-09 2022-01-21 矢崎総業株式会社 電子部品実装品

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812887B2 (ja) * 1985-04-13 1996-02-07 富士通株式会社 高速集積回路パツケ−ジ
CA1320006C (en) * 1986-06-02 1993-07-06 Norio Hidaka Package for integrated circuit
JPH0793392B2 (ja) * 1986-10-25 1995-10-09 新光電気工業株式会社 超高周波素子用パツケ−ジ
US4922324A (en) * 1987-01-20 1990-05-01 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
JPS63216366A (ja) * 1987-03-05 1988-09-08 Fujitsu Ltd 集積回路用パツケ−ジ
JP2580674B2 (ja) * 1988-02-08 1997-02-12 三菱電機株式会社 高周波用モールド型パッケージ
JPH081918B2 (ja) * 1989-04-28 1996-01-10 日本電気株式会社 超高周波帯実装構造

Also Published As

Publication number Publication date
DE69123323D1 (de) 1997-01-09
KR920007134A (ko) 1992-04-28
JPH0766949B2 (ja) 1995-07-19
KR950010107B1 (ko) 1995-09-07
EP0478160A3 (en) 1993-03-31
EP0478160A2 (de) 1992-04-01
JPH04137655A (ja) 1992-05-12
US5218230A (en) 1993-06-08
EP0478160B1 (de) 1996-11-27

Similar Documents

Publication Publication Date Title
DE69123323T2 (de) IC-Gehäuse mit elektrischen Leitern in einem dielektrischen Verpackungskörper
DE69125703T2 (de) Packung für integrierte Mikrowellen-Schaltung
DE69313901T2 (de) Hochfrequenzsignal-Übertragungsband
DE2212735C3 (de) Hochfrequenz-Übertragungsleitung in Streifenleiterbauweise
DE69716498T2 (de) Packung für Mikrowellenschaltung
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE69223871T2 (de) Konstantimpedanzübergang zwischen Übertragungsstrukturen verschiedener Grössen
DE10239796B4 (de) Hochfrequenz-Leitungswandler, -Komponente, -Modul und Kommunikationsvorrichtung
DE60009962T2 (de) Hohlleiter-streifenleiter-übergang
DE69733115T2 (de) Millimeter-Hohlleiter und Schaltungsanordnung mit diesem Hohlleiter
DE3786844T2 (de) Packung für integrierte Schaltung.
DE69226398T2 (de) Halbleiterchip-Verpackung
DE602004006676T2 (de) Gefaltete flexible Verbindungsschaltung mit Rasterkontaktschnittstelle
DE69324112T2 (de) Verfahren und Gerät zur Verbindung von radiofrequenten (RF) monolithisch integrierten Mikrowellenschaltungen
DE69933619T2 (de) Hochfrequenzmodul
DE112010000886B4 (de) Hochfrequenzmodul
DE2100103B2 (de) Abgeschirmte halbleiteranordnung
DE10233647A1 (de) Abgeschirmte Befestigung eines koaxialen HF-Verbinders an einer integral abgeschirmten Dickfilmübertragungsleitung auf einem Substrat
DE69612322T2 (de) H-geknickte Verbindungseinrichtung für vertikale geerdete koplanare Wellenleiter
DE69835657T2 (de) Dielektrisches Bandsperrfilter, dielektrischer Duplexer und Kommunikationsgerät damit
EP0000384A1 (de) Anordnung zum Packen schnell schaltender monolitisch integrierter Halbleiterschaltungen, die für die Anschlusspunkte der Stromversorgung des Halbleiterplättchens Entkoppelkondensatoren aufweist, und ein Verfahren zur Herstellung der Anordnung.
DE60105725T2 (de) Wellenleiterkopplung
DE69216452T2 (de) Halbleiteranordnung mit elektromagnetischer Abschirmung
EP0082216B1 (de) Mehrschichtiges, keramisches Substrat für integrierte Halbleiterschaltungen mit mehreren Metallisierungsebenen
DE102007046351B4 (de) Hochfrequenzplatine, die einen Übertragungsmodus von Hochfrequenzsignalen wandelt

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee