DE69118146T2

DE69118146T2 - MESFET-Kanal

Info

Publication number: DE69118146T2
Application number: DE69118146T
Authority: DE
Inventors: Nobuhiro Kuwata
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1990-12-27
Filing date: 1991-12-27
Publication date: 1996-11-28
Anticipated expiration: 2011-12-28
Also published as: JPH04225533A; US5532505A; KR950007361B1; EP0492666A2; EP0492666B1; DE69118146D1; EP0492666A3; KR920013776A; JP2549206B2

Description

Der Erfindung zugrundeliegender allgemeiner Stand der Technik

(Gebiet der Erfindung)

Diese Erfindung bezieht sich auf einen Feldeffekt-Transistor (FET), insbesondere auf einen Aufbau eines Feldeffekt- Transistors, der für Integration geeignet ist und hohe Ausgangsleistungen und Verstärkungsfaktoren aufweist.

(Diesbezüglicher Stand der Technik)

Begleitet man in jüngster Zeit die schnelle Entwicklung von Informations-Netzsystemen, so nimmt das Erfordernis an Direkt-Nachrichtensatelliten-Kommunikationssystemen ebenso zu und das Frequenzband wird höher. Hochfrequenz-FET, insbesondere GaAs-Metall-Halbleiter-FET (MESFET) werden als Transistoren verwendet, die einen Durchbruch bei der charakteristischen Beschränkung der konventionell verwendeten Si-Bipolartransistoren bringen können. unlängst schritt zur Miniaturisierung, für niedrigere Preise und eine höhere Leistung der Systeme die Integration der Erststufen Verstärkerschaltungen eines Abwärtswandlers, der ein Hochfreguenzsignal zu einem Niederfrequenzsignal umwandelt, fort und die Schaltungen werden als monolithisch integrierte Mikrowellenschaltungen (MMIC's) ausgebildet.
Um eine höhere Ausgangsleistung und einen höheren Wirkungs grad bei GaAs-MESFET zu erzielen, ist es wichtig, einen Widerstand zwischen der Sourceelektrode und der Gateelektrode zu verringern, d. h., den Sourcewiderstand (Rs), um dadurch die Vorwärtssteilheit (gm) zu erhöhen und gleichzeitig den Drainspannungswiderstand zwischen der Gateelektrode und der Drainelektrode zu erhöhen. Im Hinblick darauf verwenden, wie dies in der japanischen Patentoffenlegungsschrift Nr. 177779/1986 beschrieben ist, die gewöhnlichen MESFET mit hoher Ausgangsleistung den Aufbau der Fig. 1 zum Herabsetzen des Sourcewiderstands Rs. D. h., es wird ein Gateaufbau verwendet, der als Aussparungsaufbau bezeichnet wird. In dem Aussparungsaufbau ist eine Aussparung 3 mit einer vorgegebenen Tiefe zwischen der Sourceelektrode 1 und der Drainelektrode 2 vorgesehen und die Gateelektrode 4 ist auf der Bodenfläche der Aussparung 3 ausgebildet. Ferner befindet sich die Gateelektrode 4 zum Erhöhen des Drainspannungswiderstands außermittig näher an der Sourceelektrode 1, so daß der Abstand zwischen der Gateelektrode 4 und der Drainelektrode 2 groß wird.
Jedoch tritt bei einem solchen Einrichtungsaufbau, z. B. bei einem n-Kanal-MESFET, ein Phänomen auf, das als Wirkung bzw. Effekt eines langen Gates bezeichnet wird, bei dem eine Gatevorspannung geringer ist, d. h., bei dem die Gatespannung einen negativen Wert aufweist, und sein absoluter Wert ist geringer. Diese Wirkung des langen Gates ist ein Phänomen insofern, als daß eine wirksame Gatelänge aufgrund eines Oberflächenverarmungsbereichs auf der Seite der Drainelektrode 2 zunimmt. Über dieses Phänomen wird in genauen Einzelheiten in The Institute of Electronics Information and Communication Engineers" (AED86-142, 1986) berichtet. Es ist bekannt, daß sich die Vorwärtssteilheit gm aufgrund dieser Wirkung des langen Gates verringert. Als ein Mittel zum Verbessern der Wirkung des langen Gates wurde der MESFET mit dem Aufbau der Fig. 2 in der japanischen Patentoffenlegungsveröffentlichung Nr. 260861/1989 offenbart. D. h., eine Aussparung 8 ist in einer betriebswirksamen Schicht 7 zwischen einer Sourceelektrode 5 und einer Drainelektrode 6 ausgebildet, eine Gateelektrode 9 ist auf der Bodenfläche der Aussparung 8 ausgebildet und die Aussparung 8 weist näher zur Drainelektrode 6 hin die abgestufte Seitenwand auf. Diese zweistufige Seitenwand verhindert die Wirkung des langen Gates.
Andererseits gibt es einen Hochfrequenz-MESFET mit einem Gateelektrodenbereich aus einem ebenen Aufbau ohne einen solchen Aussparungsaufbau. Bei diesem MESFET wird die Ionenimplantation von Dotierungsionen unter Verwendung einer Selbstausrichtung durchgeführt, wobei die Gateelektrode als eine Maske verwendet wird, um den Sourcewiderstand der betriebswirksamen Schicht zu verringern. Über die Integration dieses MESFET mit dem Gateelektrodenbereich eines solchen ebenen Aufbaus wird in "GaAs-IC-Symposium Technical Digest (1987)", Seiten 45 bis 48 und Seiten 49 bis 52 berichtet. Zudem gibt es einen MESFET, der einen Gateelektrodenbereich mit einem solchen ebenen Aufbau aufweist, der durch den Anmelder der vorliegenden Erfindung entwickelt wurde, und dieser MESFET ist in "IEEE MTT-S International Microwave Symposium Digest", 1990, Seiten 1081 bis 1084 beschrieben. Bei diesem MESFET wird eine Epitaxial-Halbleiterscheibe mit einem impulsdotierten Aufbau, der eine dünne Kanalschicht mit einer höheren Ladungsträgerdichte aufweist, und eine Deckschicht mit einer niedrigeren Ladungsträgerdichte verwendet, die auf der Kanalschicht ausgebildet ist. Die Integration dieses FET mit ebenem Aufbau, der einen solchen impulsdotierten Aufbau aufweist, ist in "GaAs-IC-Symposium Technical Digest", 1990, Seiten 237 bis 240 offenbart.
Jedoch weisen die entsprechenden konventionellen FET, die vorstehend beschrieben sind, die nachfolgenden technischen Probleme auf. Der MESFET mit dem Aussparungsaufbau der Fig. 2 hat das Auftreten der Wirkung des langen Gates gelöst, die dem Aussparungsaufbau-FET der Fig. 1 eigen ist, jedoch sind die Homogenität und Reproduzierbarkeit der hergestellten FET wegen dem Aussparungsaufbau nicht gut, der in dem Gateelektrodenbereich intrinsisch ausgebildet ist. Dies folgt aus der schlechten Steuerbarkeit des Aussparungsätzens beim Ausbilden der Aussparungen 3, 8, die Abweichungen bei einer geätzten Tiefe verursacht. Beim Integrieren insbesondere solcher MESFET auf Halbleitersubstraten als integrierte Schaltungseinrichtungen mit einer hohen Ausgangsleistung werden der Ertrag und die Produktivität gering.
Andererseits ist der MESFET mit ebenem Aufbau und ohne einen solchen Aussparungsaufbau in dem Gateelektrodenbereich frei von den vorstehend beschriebenen Problemen, die Homogenität und Reproduzierbarkeit mit sich bringen und die aus dem Aussparungsätzen folgen, weist aber das gleiche Problem wie der Aussparungsaufbau-FET der Fig. 1 auf. D. h., für eine höhere Ausgangsleistung und einen höheren Drainspannungswiderstand des FET ist, wie vorstehend beschrieben, die Gateelektrode außermittig weg von der Schicht, der n&spplus;- Ionen hinzugefügt wurden, näher zur Drainelektrode hin angeordnet. Jedoch tritt bei diesem Aufbau, wie vorstehend beschrieben, die Wirkung des langen Gates nachteilhaft dort auf, wo eine Gatevorspannung geringer ist, und die Vorwärtssteilheit gm wird nachteilhafterweise herabgesetzt. Ferner ist es bei dem MESFET, der einen solchen Gateelektrodenbereich mit ebenem Aufbau aufweist, nicht möglich, ein wirksames, verhinderndes Mittel zu finden, daß der MES- FET mit dem Aussparungsaufbau besitzt, d. h., das wirksame Mittel, das die Seitenwand der Aussparung wie in Fig. 2 zwei Stufen aufweist.

Darstellung der Erfindung

Eine Aufgabe dieser Erfindung besteht darin, einen FET mit einer hohen Ausgangsleistung vorzusehen, bei dem die vorstehend beschriebenen Probleme gelöst sind und der einen für die Integration geeigneten Aufbau mit einem ebenen Gate und einen Aufbau zum Unterdrücken einer Wirkung eines langen Gates aufweist.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, einen Feldeffekt-Transistor vorzusehen, der aufweist eine stark dotierte dünne Kanalschicht, die auf einem Substrat über einer nicht-dotierten Pufferschicht ausgebildet ist, eine Deckschicht, die auf der Kanalschicht ausgebildet ist, eine Gateelektrode, die auf der Deckschicht in Schottky-Kontakt mit dieser ausgebildet ist, und eine Sourceelektrode sowie eine Drainelektrode, die auf den beiden Seiten der Gateelektrode in ohmschem Kontakt mit der Deckschicht ausgebildet sind, wobei der Feldeffekt-Transistor dadurch gekennzeichnet ist, daß eine dotierte Schicht vom gleichen Leitfähigkeitstyp wie die Kanalschicht in der Deckschicht ausgebildet ist.
Bei einem FET gemäß der vorliegenden Erfindung wird die Ausdehnung eines Oberflächenverarmungsbereichs von einer Substratoberfläche in die Tiefe durch die dotierte Schicht verhindert, so daß die Oberflächenverarmungsschicht die Kanalschicht nicht beeinflußt und demzufolge nur der Verarmungsbereich unter der Gateelektrode die Kanalschicht beeinflußt. Demzufolge wird die Wirkung eines langen Gates nicht verursacht. Zudem ist zu diesem Zeitpunkt die dotierte Schicht selber durch den Oberflächenverarmungsbereich verarmt, so daß die Isolation zwischen dem Gate und dem Drain nicht verschlechtert ist. Da der FET einen ebenen Aufbau aufweist, ist ferner der Produktivitätsertrag bei dem FET höher als der bei dem FET mit einem Aussparungsaufbau.
Die vorliegende Erfindung wird aus der nachfolgend gegebenen detaillierten Beschreibung und den beiliegenden Zeichnungen besser verständlich, die lediglich zur Verdeutlichung gegeben sind und daher nicht als eine Beschränkung der vorliegenden Erfindung zu berücksichtigen sind.
Ferner wird der Anwendungsbereich der vorliegenden Erfindung aus der nachfolgend gegebenen detaillierten Beschreibung ersichtlich. Jedoch sollte es ersichtlich sein, daß die detaillierte Beschreibung und bestimmte Beispiele, während sie bevorzugte Ausführungsbeispiele der Erfindung zeigen, lediglich zur Verdeutlichung gegeben sind, da den Fachleuten verschiedene Anderungen und Modifikationen aus dieser detaillierten Beschreibung ersichtlich sein werden.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist eine Schnittansicht eines Beispiels der konventionellen MESFET;
Fig. 2 ist eine Schnittansicht eines anderen Beispiels der konventionellen MESFET;
Fig. 3 ist eine Schnittansicht des Aufbaus des MESFET gemäß einem Ausführungsbeispiel dieser Erfindung;
Fig.4A bis 4D sind Schnittansichten des MESFET der Fig. 3,
Fig. 5A und 5B sind Schnittansichten von dem FET gemäß dem Ausführungsbeispiel und von den konventionellen FET, wobei bei beiden die Kanäle vollständig durch Verarmungsbereiche geschlossen sind;
Fig. 6A und 6B sind Schnittansichten des FET gemäß dem Ausführungsbeispiel und der konventionellen FET, wobei deren Verarmungsschichten sich in ihren Zuständen befinden, bei denen eine Gatevorspannung geringer ist;
Fig. 7A und 7B sind Schnittansichten des FET gemäß dem Ausführungsbeispiel und der konventionellen FET, wobei deren Verarmungsbereiche sich in deren Zuständen befinden, bei denen die Gatevorspannung weiter herabgesetzt ist; und
Fig. 8 ist ein Diagramm der Drain-Vorwärtssteilheitgm-Abhängigkeit des FET gemäß dem Ausführungsbeispiel und der konventionellen FET gegenüber der Gatespannung Vg.

Beschreibung des bevorzugten Ausführungsbeispiels

Fig. 3 ist eine Schnittansicht des Aufbaus des MESFET gemäß einem Ausführungsbeispiel dieser Erfindung. Der Herstellungsprozeß dieses MESFET ist in den Schnittansichten der entsprechenden Herstellungsschritte der Fig. 4A bis 4D dargestellt. Um den Aufbau dieses MESFET zu verdeutlichen, werden zuerst dessen Herstellungsschritte erklärt und dann wird der Betrieb dieses MESFET erläutert. Zuerst wird eine nicht-dotierte GaAs-Pufferschicht 12 auf einem halbisoherenden GaAs-Halbleitersubstrat 11 ausgebildet (siehe Fig. 4A). Diese Pufferschicht 12 wird mittels eines Kristallwachstums-Verfahrens ausgebildet, wie z. B. MBE (Molekularstrahl-Epitaxie), OMVPE (organometallische Dampfphasen epitaxie), und um die Ladungsträgerabdichtung einer Kanalschicht 13 zu verbessern, die später erläutert wird, wird ein Zufuhrverhältnis zwischen einem V-Gruppenmaterial und einem Ill-Gruppenmaterial gesteuert, um eine p-Leitung auszubilden. Die Ladungsträgerkonzentration dieser GaAs- Pufferschicht 12 wird auf z. B. 2,5 × 10¹&sup5; cm³ gesetzt.
Dann wird eine Si-dotierte GaAs-Kanalschicht 13 auf der Pufferschicht 12 mit einer Ladungsträgerdichte in einer Höhe von 4 x 10¹&sup8; cm&supmin;³ und mit einer Dicke von 200 Å (10Å = mm) ausgebildet. Auf dieser Kanalschicht 13 wird nachfolgend eine nicht-dotierte n-Leitungs-GaAs-Schicht 14 mit einer Konzentration unter 1 × 10¹&sup5; cm&supmin;³ und mit einer Dicke von 150 Å ausgebildet (siehe Fig. 4B). Diese Schichten 13, 14 werden mittels eines Kristallwachstums-Verfahrens ausgebildet, beispielsweise MBE, OMVPE oder anderen.
Als nächstes wird auf der nicht-dotierten Schicht 14 eine dotierte Schicht 15 ausgebildet, die eine Si-dotierte GaAs- Schicht mit einer Ladungsträgerdichte von 4 × 10¹&sup8; cm&supmin;³ und mit einer Dicke von 50 Å ist. Dann wird auf dieser dotierten Schicht 15 eine nicht-dotierte n-Leitungs-Schicht 16 mit einer Ladungsträgerdichte unter 1 × 10¹&sup5; cm&supmin;³ und mit einer Dicke von 200 Å ausgebildet (siehe Fig. 4C). Diese Schichten 15, 16 werden auch mit Hilfe des vorstehend beschriebenen Kristallwachstumsverfahrens ausgebildet. Die nicht-dotierte Schicht 14, die dotierte Schicht 15 und die nicht-dotierte Schicht 16 bilden eine Deckschicht aus. Bei der vorstehend genannten Dicke und Dotierungskonzentration der dotierten Schicht 15 dieser Deckschicht verarmt ein Oberflächenverarmungsbereich, der durch einen Oberflächenzustand verursacht wird, die dotierte Schicht 15 selber, und als Folge erstreckt sich der Oberflächenverarmungsbereich nicht zu der Kanalschicht 13.
Nachfolgend wird eine Gateelektrode 17 auf einer epitaxialen Halbleiterscheibe eines solchen Aufbaus durch Aufdampfung, Lithographie, Ätzen oder andere Verfahren ausgebildet. Dann werden ein Oxyd oder andere Materialien auf der Seitenwand der Gateelektrode 17 ausgebildet und mit diesem Oxyd oder anderen Materialien als einer Maske werden Si- Ionen wahlweise in die Substratoberfläche implantiert.
Diese Ionenimplantation bildet einen n&spplus;-Si-ionenimplantierten Bereich 18, 19 aus (siehe Fig. 4D). In diesem Fall wird der ionenimplantierte Bereich 18, der sich auf der Drainseite befindet, entfernter von der Gateelektrode 17 ausgebildet.
Zuletzt werden eine Drainelektrode 20 und eine Sourceelektrode 21 in ohmschem Kontakt mit dem entsprechenden ionenimplantierten Bereich 18, 19 durch die gleiche Aufdampfung, Lithographie oder andere Verfahren ausgebildet. Wenn diese Elektroden vorbereitet sind, ist ein MESFET mit dem Aufbau der Fig. 3 vollständig.
Bei dem MESFET mit diesem Aufbau gemäß diesem Ausführungsbeispiel ist die Gateelektrode 17 auf der flachen Deckschicht ausgebildet und ein MESFET mit einem ebenen Aufbau ist ausgebildet. Folglich kann der Nachteil des FET beseitigt werden, der einen Aussparungsaufbau bei dem Gateelektrodenbereich aufweist, d. h., der Nachteil der niedrigeren Herstellungserträge, die aufgrund des Aussparungsätzens aus der schlechten Homogenität und Reproduzierbarkeit folgen.
Als nächstes wird die Funktionsweise des MESFET gemäß diesem Ausführungsbeispiel nachfolgend unter Bezug auf die Fig. 5A bis 7B in Vergleich mit den konventionellen MESFET erläutert.
Die Fig. 5A, 6A und 7A stellen den MESFET gemäß diesem Ausführungsbeispiel dar und die Teile, die mit jenen der Fig. 3 gemeinsam sind, weisen gleiche Bezugszeichen auf.
Die Fig. 5B, 6B und 7B stellen entsprechend MESFET mit einem Planaraufbau dar, der mittels der konventionellen Technologie ausgebildet wurde.
Bei diesem konventionellen MESFET ist die gleiche Kanalschicht 32 wie die Kanalschicht 13 bei diesem Ausführungs beispiel auf dem GaAs-Halbleitersubstrat 31 ausgebildet. Eine schwach dotierte Deckschicht 33 ist auf dieser Kanalschicht 32 ausgebildet. Der gleiche ionenimplantierte Bereich 34, 35 wie der ionenimplantierte Bereich 18, 19 bei diesem Ausführungsbeispiel ist auf beiden Seiten der Deck schicht 33 ausgebildet. Eine Gateelektrode 36, eine Drainelektrode 37 und eine Sourceelektrode 38 sind an den gleichen Stellen relativ zueinander ausgebildet wie jene dieses Ausführungsbeispiels.
Die Fig. 5A und 5B stellen die Zustände dieser MESFET dar, bei denen die gleiche negative Gatespannung Vg an deren entsprechende Gateelektrode 17, 36 angelegt ist, um deren entsprechende Sourceelektrode 21, 38 und den Kanal durch deren entsprechenden Verarmungsbereich direkt unter deren entsprechenden Gates vollständig zu schließen.
D. h., bei dem FET des in Fig. 5A dargestellten Ausführungsbeispiels schließt eine Verarmungsschicht unter der Gateelektrode 17, die durch schräge Striche gekennzeichnet ist, die Kanalschicht vollständig, und bei dem konventionellen FET der Fig. SB ist dies ebenso. Der Verarmungsbereich unter der Gateelektrode 36, der durch schräge Striche gekennzeichnet ist, schließt die Kanalschicht 32 vollständig. Der Oberflächenverarmungsbereich, der aus einer Oberflächen-Grenzflächenintensität zwischen den Gateelektroden 17, 36 der MESFET und dem n+-Si-ionenimplantierten Bereich 18, 34 auf der Seite der Drainelektroden resultiert, bildet mit dem Verarmungsbereich direkt unter den Gateelektroden ein Ganzes.
Die Fig. 6A und 6B stellen die Zustände des Verarmungsbereichs der MESFET in deren entsprechenden Zuständen der Fig. 5A und 5B für den Fall dar, daß die Gatevorspannungsspannung Vg herabgesetzt wird, d. h., die Gatespannung Vg allmählich auf 0-Spannung verringert wird. Der entsprechende Verarmungsbereich direkt unter den Gates wird flacher, während negative Ladungen abnehmen, die in der Gateelektrode 17, 36 angesammelt sind, und die Kanäle der entsprechenden Stromkanalschichten 13, 32 beginnen, sich zu öffnen. Wenn eine geeignete Spannung angelegt wird, läßt die angelegte Spannung einen Strom zwischen der entsprechenden Drain und Source fließen.
Die Fig. 7A und 7B stellen die Zustände des Verarmungsbereichs der MESFET dar, wenn die Gatespannung Vg bei den Zuständen der Fig. 6A und 6B weiter herabgesetzt wird. Wenn ein absoluter Wert der Gatespannung Vg allmählich auf einen Wert herab verringert wird, werden bei dem konventionellen MESFET der Fig. 7B eine Tiefe des Verarmungsbereichs direkt unter der Gateelektrode 36 und eine Tiefe des Oberflächenverarmungsbereichs auf der Seite der Drainelektrode 37, die sich zur Kanalschicht 32 erstreckt, im wesentlichen einander gleich. Folglich wird eine kurze wirksame Gatelänge La in Fig. 6B zu einer langen wirksamen Gatelänge Lb in Fig. 7B und eine Wirkung eines langen Gates findet statt. Folglich verringert sich aufgrund dieser Wirkung des langen Gates die Vorwärtssteilheit gm des konventionellen MESFET, was seine Hochfrequenzkennwerte nachteilhaft verschlechtert.
Im Gegensatz dazu wird bei dem MESFET gemäß diesem Ausführungsbeispiel der Fig. 7A durch die dotierte Schicht 15 das Wachstum des Oberflächenverarmungsbereichs von der Substratoberfläche aus tiefer herab verhindert. Folglich ist die Kanalschicht 13 auf der Seite der Drainelektrode 20 von dem Einfluß des Oberflächenverarmungsbereichs frei, aber sie wird durch den Verarmungsbereich direkt unter der Gateelek trode 17 beeinflußt. Demzufolge ändert sich eine wirksame Gatelänge Lc nicht und es tritt keine Wirkung eines langen Gates auf, wie dies bei dem konventionellen MESFET der Fall ist. Folglich öffnet sich ein Stromkanal, der in der Kanalschicht 13 ausgebildet ist, vollständig und der Wert einer Vorwärtssteilheit gm wird hoch beibehalten, bis der Strom gesättigt ist. Als eine Folge wird dessen Hochfrequenzcharakteristik in einem guten Zustand gehalten. Zu diesem Zeitpunkt wird die Isolierung zwischen der Gateelektrode 17 und der Drainelektrode 20 nicht herabgesetzt, da die dotierte Schicht 15 für sich vollständig durch den Oberflächenverarmungsbereich verarmt ist. Folglich ist es bei dem MESFET gemäß diesem Ausführungsbeispiel möglich, den Drainspannungswiderstand auf einem hohen Wert zu halten.
Fig. 8 stellt die Gatespannungs-Abhängigkeitskennkurve der Vorwärtssteilheit gm für den Fall, daß die Gatevorspannung wie vorstehend geändert wird, schematisch dar. In Fig. 8 ist die Gatespannung [V] längs der horizontalen Achse und die Vorwärtssteilheit gm [ms/mm] längs der vertikalen Achse aufgetragen. Die Kennkurve 41, die durch die durchgezogene Linie veranschaulicht ist, zeigt eine Charakteristik des MESFET gemäß diesem Ausführungsbeispiel und die Kennkurve 42, die durch die gepunktete Linie angezeigt ist, stellt Charakteristika des konventionellen MESFET dar. Wie aus Fig. 8 zu sehen ist, verringert sich bei dem konventionel len MESFET der Wert der Vorwärtssteilheit gm nicht, sondern wird auf einem bestimmten hohen Wert gehalten.
Aus der derart beschriebenen Erfindung wird es ersichtlich sein, daß die Erfindung in vielerlei Arten verändert werden kann. Solche Variationen sind nicht als eine Abweichung vom Schutzumfang der Erfindung zu betrachten und alle solche Modifikationen, wie sie einem Fachmann ersichtlich sein werden, sollen im Schutzumfang der nachfolgenden Ansprüche eingeschlossen sein.

Claims

1. Ein Feldeffekt-Transistor, der aufweist: eine stark dotierte dünne Kanalschicht (13) die über einer nicht-dotierten Pufferschicht (12) auf einem Substrat (11) ausgebildet ist;

eine Deckschicht (14, 16), die auf der Kanalschicht (13) ausgebildet ist;

eine Gateelektrode (17), die auf der Deckschicht in einem Schottky-Kontakt mit dieser ausgebildet ist; und

eine Sourceelektrode (21) und eine Drainelektrode (20) die auf den beiden Seiten der Gateelektrode (17) in ohmschen Kontakt mit der Deckschicht ausgebildet sind, dadurch gekennzeichnet, daß eine dotierte Schicht (15) vom gleichen Leitfähigkeitstyp wie die Kanalschicht (13) in der Deckschicht (14, 16) ausgebildet ist.

2. Ein Feldeffekt-Transistor nach Anspruch 1, wobei eine Dicke und eine Dotierungskonzentration der dotierten Schicht (15) so festgesetzt sind, daß die dotierte Schicht mit Hilfe eines Oberflächen- Verarmungsbereichs, der aus einer Grenzflächenintensität der Deckschichtoberfläche resultiert, verarmt ist, und daß sich der Oberf lächen-Verarmungsbereich nicht bis zu der Kanalschicht (13) erstreckt.

3. Ein Feldeffekt-Transistor nach Anspruch 1 oder 2, wobei ein Source- und ein Drainbereich (18, 19) vom gleichen Leitfähigkeitstyp wie die Kanalschicht sich von der Deckschichtoberfläche unter der Source- und der Drainelektrode (20, 21) zumindest zur Kanalschicht (13) erstrecken.

4. Ein Feldeffekt-Transistor nach Anspruch 1, 2 oder 31 wobei die Pufferschicht (12), die Kanalschicht (13) und die Deckschicht (14, 16) epitaxial gewachsene Schichten sind.

5. Bin Feldeffekt-Transistor nach Anspruch 1, 2, 3 oder 4,

wobei die Deckschicht (14, 16) mit der dotierten Schicht (15) aus einer unteren nicht-dotierten Deckschicht (14) der dotierten Schicht (15) und einer oberen nicht-dotierten Deckschicht (16) besteht.

6. Ein Feldeffekt-Transistor nach einem vorhergehenden Anspruch,

wobei die Ladungsträgerdichte der dotierten Schicht (15) im wesentlichen gleich der der Kanalschicht (13) ist.

7. Ein Feldeffekt-Transistor nach Anspruch 5, wobei die obere (16) und die untere (14) nicht-dotierte Deckschicht vom gleichen Leitfähigkeitstyp sind wie die Kanalschicht und eine Ladungsträgerdichte unter 1 x 10¹&sup5;cm&supmin;³ aufweisen.

8. Ein Feldeffekt-Transistor nach einem vorhergehenden Anspruch, wobei die nicht-dotierte Pufferschicht (12) von einem Leitfähigkeitstyp ist, der dem der Kanalschicht (13) entgegengesetzt ist, und eine Ladungsträgerdichte aufweist, die wesentlich geringer als die der Kanalschicht ist.

9. Ein Feldeffekt-Transistor nach einem vorhergehenden Anspruch, wobei der Abstand zwischen der Gateelektrode (17) und der Drainelektrode (20) größer als der zwischen der Gateelektrode und der Sourceelektrode (21) ist.