DE69026739T2

DE69026739T2 - Signalverarbeitungsvorrichtung

Info

Publication number: DE69026739T2
Application number: DE69026739T
Authority: DE
Inventors: Nakayama Tadayoshi
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1989-02-28
Filing date: 1990-02-23
Publication date: 1996-10-31
Anticipated expiration: 2010-02-24
Also published as: EP0674438A2; US5124790A; EP0385317A2; JPH02226982A; EP0385317A3; EP0385317B1; EP0674438A3; JP2925157B2; DE69026739D1

Description

Allgemeiner Stand der Technik

Gebiet der Erfindung

Diese Erfindung betrifft allgemein eine Datenverarbeitungsvorrichtung und insbesondere eine Datenverarbeitungsvorrichtung zur Bewirkung einer digitalen Informationsverarbeitung unter Verwendung eines Speicher großer Kapazität.

Beschreibung des Standes der Technik

In letzter Zeit haben sich die bitbezogenen Kosten von Speichern weitgehend verringert, und es haben Geräte größere Verbreitung gefunden, die mit vergleichsweise geringen Kosten für Heim- oder persönliche Anwendung hergestellt werden, die jedoch über Speicher mit großer Kapazität verfügen, wie beispielsweise Bild- oder Halbbildspeicher zur Bildsignalverarbeitung.
Fig. 1 zeigt in schematischer Weise die Anordnung einer herkömmlichen Bildsignal- Verarbeitungsschaltung mit einem Speicher großer Kapazität. Diese Anordnung enthält einen analogen Bildsignal- Eingangsanschluß 100, einen A/E- Wandler 101 zur Digitalisierung eines eingegebenen analogen Bildsignals, eine Signalverarbeitungsschaltung 102 zur Verarbeitung des digitalisierten Bildsignals, einen D/A- Wandler 103 zur Umsetzung des von der Signalverarbeitungsschaltung 102 in ein analoges Signal gewandelten digitalen Bildsignals, einen Halbbildspeicher 104 zur Bewirkung digitalen Signalaustauschs mit der Signalverarbeitungsschaltung 102, eine Amplitudensiebschaltung 105 zur Trennung eines Synchronsignals aus dem digitalen Bildsignal, das von dem A/D- Wandler 101 geliefert wird, und eine Speichersteuerschaltung 106 zur Steuerung des Zeitablaufs bei Schreib- und Leseoperationen im Halbbildspeicher 104 durch die Zeitvorgabe gemäß dem Synchronsignal, das von der Amplitudensiebschaltung 105 getrennt wurde.
In der in Fig. 1 dargestellten Anordnung können verschiedene Arten der Verarbeitung ausgeführt werden, indem der Aufbau der Signalverarbeitungsschaltung 102 und der Schreib/Lesemuster für den Halbbildspeicher 104 geeignet ausgewählt wird. In einem VTR- System kann eine spezielle Wiedergabe, wie beispielsweise die Stehbildwiedergabe oder die verlangsamte Wiedergabe, auf der Grundlage intermittierenden Schreibens und kontinuierlichen Lesens ausgeführt werden. Rauschverminderungsverarbeitungen eines halbbildbezogenen Zyklustyps oder Zusammensetzverarbeitungen unter Verwendung des Bildes gemäß dem Ausgangssignal aus dem A/D- Wandler 101 und dem Bild gemäß dem Ausgangssignal aus dem Halbbildspeicher 104 können auch auf der Grundlage kontinuierlicher Durchführung sowohl des Schreibens als auch des Lesens ausgeführt werden. Die Zusammensetzverarbeitung ist beispielsweise die Auslösch- oder Ausblendverarbeitung.
Beispiele von Systemen zur Bewirkung dieser Art von Verarbeitungen sind bekannt; ein Beispiel dieser speziellen Wiedergabe ist offenbart in der Schrift JP- A- 63 073 784, ein Beispiel der Rauschverminderungsverarbeitung ist offenbart in der Schrift JP- A- 1 194 578, und ein Beispiel der Zusammensetzverarbeitung ist offenbart in der Schrift JP- A- 2 121 475. Einzelheiten dieser Systeme werden in dieser Beschreibung nicht abgehandelt, weil der innere Aufbau der Signalverarbeitungsschaltung 102 nicht direkt die vorliegende Erfindung betrifft.
In der zuvor beschriebenen Anordnung wird eine Kapazität von 8 (bit) x 256 k (Abtastungen) = 2 M (bit) zur Speicherung des Bildsignals benötigt, wie beispielsweise eines NTSC- Signals oder eines PAL- Signals in dem Halbbildspeicher 104, ohne das Signal wesentlich zu verschlechtern. Obwohl die Entwicklung von Speichern großer Kapazität kürzlich Fortschritte gemacht hat, die sich in der Verringerung der Kosten pro Einheit niederschlagen, ist der Preis der Speicher mit einer Kapazität von 2 Mbit groß, und es ist ziemlich aufwendig, einen derartigen Speicher für Heim- oder persönliche Geräte zu verwenden.

Zusammenfassung der Erfindung

In Hinsicht auf diese Umstände ist es eine Aufgabe der vorliegenden Erfindung, eine Datenspeichervorrichtung zu schaffen, die die Anwendung der Signalverarbeitung unter Verwendung eines Speichers großer Kapazität für Heim- oder persönliche Anwendungen ermöglicht.
Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, eine kleine und kostengünstige Signalverarbeitungsvorrichtung mit einer Speicherkapazität für ein Bild zu schaffen.
Zur Lösung dieser Aufgaben schlägt die vorliegende Erfindung eine Datenverarbeitungsvorrichtung vor, wie sie im Patentanspruch 1 angegeben ist.
Weitere Aufgaben und Merkmale der vorliegenden Erfindung werden aus der nachstehenden Beschreibung von Ausführungsbeispielen nach der vorliegenden Erfindung in Verbindung mit der anliegenden Zeichnung deutlich.

Kurze Beschreibung der Zeichnung

Fig. 1 ist ein schematisches Diagramm des Aufbaues einer herkömmlichen Bildsignal- Verarbeitungsschaltung, die einen Speicher großer Kapazität verwendet;
Fig. 2 ist ein schematisches Diagramm des Aufbaues eines Beispiels einer Bildsignal- Verarbeitungsschaltung nach der vorliegenden Erfindung;
Fig. 3 ist ein Diagramm des Aufbaues einer Codiereinheit des Codiertyps mit Wertvorhersage;
Fig. 4 ist ein Diagramm des Aufbaues der Decodiereinheit, die mit der in Fig. 3 dargestellten Codiereinheit gepaart ist;
Fig. 5 ist ein Diagramm des Aufbaues eines weiteren Beispiels der Bildsignal- Verarbeitungsschaltung nach der vorliegenden Erfindung;
Fig. 6 ist ein Blockschaltbild des Aufbaues eines Beispiels einer Datenverarbeitungsvorrichtung nach der vorliegenden Erfindung; und
Fig. 7 ist ein Blockschaltbild des Aufbaues eines weiteren Beispiels der Datenverarbeitungsvorrichtung nach der vorliegenden Erfindung.

Detailierte Beschreibung der bevorzugten Ausführungsbeispiele

Die vorliegende Erfindung wird nun anhand ihrer Ausführungsbeispiele beschrieben.
Nach der vorliegenden Erfindung kann der in dem Halbbildspeicher zu speichernde Datenumfang reduziert werden, indem die Datenkompression unter Verwendung der Korrelation von Daten durchgeführt wird, um eine Verringerung der erforderlichen Kapazität des Halbbildspeichers zu ermöglichen.
Wenn beispielsweise der Umfang der Daten auf die Hälfte komprimiert wird, kann die Kapazität des Halbbildspeichers auf 1 Mbit beschränkt werden. In diesem Fall ist es jedoch notwendig, hocheffiziente Codier- und Decodierschaltungen vor und hinter den Halbbildspeicher zu schalten.
Fig. 2 zeigt in schematischer Weise den Aufbau eines Beispiels einer Bildsignalverarbeitungsschaltung nach der vorliegenden Erfindung, bei der die Datenmenge durch eine derartige hocheffiziente Codierung verringert wird, und effiziente Codiercodes werden danach in den Speicher gespeichert. In Fig. 2 sind identische Bauteile oder solche, die jenen der Fig. 1 entsprechen, mit den gleichen Bezugszeichen versehen, und eine erneute Beschreibung dieser erfolgt nicht. In Fig. 2 bedeuten Bezugszeichen 110 und 111 einen hocheffizienten Codierer und bzw. einen hocheffizienten Decodierer, der vor bzw. nach dem Halbbildspeicher 104 vorgesehen ist, wie in der Figur gezeigt, und die gleichzeitig betrieben werden können.
Im Falle der Reduzierung der Datenmenge auf der Grundlage hocheffizienter Codierung zur Verminderung der Speicherkapazität geht die Bedeutung der Verringerung der Speicherkapazität verloren, wenn Vorrichtungen oder Schaltungen mit hochkompliziertem Aufbau als Codierer 110 und als Decodierer 111 verwendet werden.
Aus diesem Grund ist ein Codierverfahren unter Verwendung einer einfachen Aufbaus geeignet, d. h., ein differentielles prädiktives Codierverf ahren (DPCM) zur hocheffizienten Codierung unter Verwendung des in Fig. 2 dargestellten Aufbaus.
DPCM ist ein Datenkompressionsverfahren auf der Grundlage der Verwendung einer hochgradigen Korrelation zwischen benachbarten Abtastwerten, die durch Abtastung eines Bild- oder Tonsignals gewonnen werden. Die Codieroperation nach diesem Verfahren beruht auf einem Prozess, bei dem ein decodierter Wert gemäß einem schon übertragenen Abtastwert verwendet wird, um einen Vorhersagewert für einen Abtastwert zu bekommen, der als nächster zu codieren ist, und der Wert der Differenz zwischen dem Vorhersagewert und dem Abtastwert (Vorhersagefehler) wird quantisiert. Die Quantisierungskennlinie kann zur Begrenzung der Verschlechterung der Daten auf einen minimalen Grad nichtliniar verlaufen, selbst wenn die Anzahl von bit des Differenzwertes auf etwa die halbe Anzahl der bit der eingegebenen Abtastwerte gesetzt wird.
Es sind bereits verschiedene Arten von DPCM unter Verwendung unterschiedlicher Systeme zur Erzeugung des Vorhersagewertes vorgeschlagen worden. Fig. 3 zeigt den Aufbau einer Codiereinheit mit einem Codiersystem zur Vorhersage des vorhergehenden Wertes, welches unter diesen die einfachste ist. Bei diesem Codiersystem mit Vorhersage des vorhergehenden Wertes wird der decodierte Wert gemäß dem Abtastwert einmal vorher als Vorhersagewert verwendet.
In Fig. 3 wird ein Abtastwert Xi, der durch einen Anschluß 201 eingegeben wird, einem Subtrahierer 202 zugeführt, und ein Vorhersagewert (decodierter Wert des vorhergehenden Wertes), der später beschrieben wird, wird von diesem abgezogen. Ein Quantisierer 202 quantifiziert den Differenzwert, der das Ausgangssignal aus dem Subtrahierer 202 ist, und gibt einen codierten Code Yi durch einen Ausgangsanschluß 204 ab. Der codierte Code Yi wird auch an einen Umkehrquantisierer 205 angelegt. Der Umkehrquantisierer 205 wandelt den codierten Code Yi in einen Differenzwert (repräsentativ quantisiert) und legt selbigen an den Addierer 206 an. Der Addierer 206 addiert den Vorhersagewert zu diesem Differenzwert, um den eingebenen Abtastwert wiederherzustellen. Weil der wiederhergestellte eingegebene Abtastwert einen Quantisierungsfehler enthält, kann ein Wert aufkommen, der real unmöglich ist. Dann wird die Amplitude des Ausgangssignals vom Addierer 206 auf einen Bereich des ursprünglich eingegebenen Originalabtastwertes von einen Begrenzer 207 begrenzt und wird als lokaldecodierter Wert an einen D- Flipflop 208 geliefert, der als Vorhersageglied dient. Da in diesem Beispiel der Wert mit Vorhergehwert- Decodierung als Vorhersagewert verwendet wird, wird ein D- Flipflop zur bloßen Datenverzögerung in dem Vorhersageglied verwendet. Das D- Flipflop 208 legt den lokaldecodierten Wert als Vorhersagewert im nächsten Taktzyklus an den Subtrahierer 202 und an den Addierer 206 an.
Fig. 4 zeigt den Aufbau eines Beispiels einer Decodiereinheit, die mit der in Fig. 3 dargestellten Codiereinheit gepaart ist.
In Fig. 4 wird der codierte Code Yi, der von der Codiereinheit gewonnen wird, durch einen Eingangsanschluß 301 an einen Umkehrquantisierer 205 angelegt. Jede Funktionsgruppe, dieser Umkehrquantisierer 205, ein Addierer 206, ein Begrenzer 207 und ein D- Flipflop 208 dieser Einheit hat die gleiche Funktion wie der Block der Codiereinheit von Fig. 5, der mit dem zugehörigen Bezugszeichen versehen ist. Das Ausgangssignal aus dem Begrenzer 207 dieser Decodiereinheit wird von einem Ausgangsanschluß 302 als decodierter Wert abgegeben.
In dem DPCM- Codiersystem treffen der lokaldecodierte Wert und der in der Codiereinheit erzeugte Vorhersagewert jeweils mit dem decodierten Wert und dem in der Decodiereinheit gewonnenen Vorhersagewert zusammen, der zeitweise letzterem entspricht. Der Grund für die Formulierung, daß diese Werte zeitweise einander entsprechen, ist der, daß der decodierte Wert und der in der Decodiereinheit gewonnene Vorhersagewert bezogen auf den lokaldecodierten Wert und den in der Codiereinheit gewonnenen Prädiktionswert verzögert sind.
Wenn Fehler in dem codierten Code durch den Einfluß von Rauschen oder dgl. während der Übertragung dieses Codes auftreten, weicht der decodierte Wert und der in der Decodiereinheit gewonnene Vorhersagewert von den normalen Werten ab und unterscheidet sich zeitweise entsprechend dem lokaldecodierten und dem Vorhersagewert in der Codiereinheit, wodurch Differenzkomponenten erzeugt werden. Selbst wenn keine weiteren Fehler bei der Übertragung auftreten, werden diese Differenzkomponenten als Fehler beibehalten (fortgepflanzt).
Um mit derartigen Übertragungsfehlern zu Rande zu kommen, werden die Operationen der Codier- und der Decodiereinheit periodisch neu gestaltet, um für die nachfolgenden Daten die Fortpflanzung der Differenzkomponenten (Fehler) zu vermeiden, die mit den Codefehlern erzeugt werden. Zum Beispiel ist ein Verfahren zur Datenübertragung ohne Prädiktionscodierung vorgeschlagen worden, oder ein Verfahren zur Einstellung der zeitweise entsprechenden Vorhersageglieder, die in den Codier- und Decodiervorrichtungen verwendet werden und auf einen gewissen Wert eingestellt werden.
Fig. 5 zeigt den Aufbau eines Beispiels einer Verarbeitungsschaltung nach der vorliegenden Erfindung, bei der eine Codier- und eine Decodiereinheit, die Operationen für diese Initialisierung ausführen, vor und nach dem Halbbildspeicher vorgesehen sind.
In Fig. 5 besitzt diese Verarbeitungsschaltung einen digitalen Dateneingangsanschluß 401, einen Subtrahierer 403, einen Quantisierer 405, Umkehrquantisierer 409 und 423, Vorhersageglieder 413 und 249, die durch Begrenzer und D- Flipflop gebildet sind, wie im Falle der Vorhergehwert- Decodierung beschrieben, Addierer 411 und 427 und einen weiteren Subtrahierer 403. Diese Komponenten arbeiten in gleicher Weise wie die entsprechenden Komponenten der anhand der Figuren 3 und 4 beschriebenen Codier- und Decodiereinheiten.
Die in Fig. 5 dargestellte Schaltung verfügt auch über einen Halbbildspeicher 421, einen Synchrongenerator 415, einen Datenauswähler 407, einen Zeitsignalgenerator 417 zur Initialisierung des Betriebs des Vorhersagegliedes 413 zur Steuerung des Wählers 407 und einen Synchronsignaldetektor 425.
Üblicherweise wählt der Wähler 407 einen codierten Code aus, der von dem Quantisier 405 abgegeben wird&sub1; und sendet den ausgewählten Code zum Halbbildspeicher 421. Vor der Initialisierung der Operation des Vorhersagegliedes 413 in der Codiereinheit wählt der Wähler 407 das Signal aus, das von dem Synchronsignalgenerator 415 auf der Grundlage des Steuersignals abgegeben wird, das von dem Zeitsignalgenerator 417 geliefert wird, und sendet das ausgewählte Signal zum Halbbildspeicher 421. Nachdem die Übertragung dieses Synchronsignals für eine vorbestimmte Zeitperiode bewirkt worden ist, wird ein Rücksetzsignal aus dem Zeitsignalgenerator 417 an das Vorhersageglied 413 gesandt. In Abhängigkeit von diesem Signal stellt das Vorhersageglied 413 den Vorhersagewert auf einen gewissen Einstellwert, um die Initialisierung der Operation zu bewirken. Zu dieser Zeit gibt der Subtrahierer 403 den Wert der Differenz (Vorhersagefehler) zwischen den Eingangsdaten (nachstehend als "Topdaten" bezeichnet) aus dem Anschluß 401 und dem Einstellwert, und der Quantisierer 405 gibt einen codierten Code (nachstehend als "Topcode" bezeichnet) ab, der durch Quantisierung dieses Differenzwertes erzeugt wird. Der Wähler 407 wird dann von dem Steuersignal aus dem Zeitsignalgenerator 417 umgeschaltet, um diesen Topcode an den Halbbildspeicher 421 auf das Synchronsignal hin zu übertragen. Danach werden codierte Codes aufeinanderfolgend übertragen.
Auf der Seite der Decodiereinheit wird andererseits das oben erwähnte Synchronsignal durch den Synchronsignaldetektor 425 aus dem Signal festgestellt, das vom Halbbildspeicher 421 abgegeben wird. Synchron mit der Feststellung des Synchronsignals wird die Operation des Vorhersagegliedes 429 für eine vorbestimmte Zeit initialisiert. Das heißt, der Vorhersagewert wird auf den zuvor erwähnten Einstellwert gebracht. Diese vorbestimmte Zeit entspricht der Zeit, durch die der Topcode in den Umkehrquantisierer 421 eingegeben wird. Das Ausgangssignal aus dem Umkehrquantisierer 423, das zu dieser Zeit gewonnen wird, hat einen Wert, der durch Umkehrquantisierung des vom Wert der Differenz zwischen den Topdaten und den eingestellten Wert quantisierten Wertes liegt. Folglich werden die Topdaten durch Addieren des Einstellwertes zu diesem ausgegebenen Wert mit dem Addierer 427 decodiert. Wenn einmal die Topdaten decodiert sind, können auch die nachfolgenden Daten decodiert werden.
In der in Fig. 5 dargestellten Anordnung sind der Synchronsignalgenerator 415 und der Datenwähler 407 zur Schaltungsinitialisierung auf Seite der Codiereinheit erforderlich, und der Synchronsignaldetector 425 wird speziell zur Initialisierung des Vorhersagegliedes auf der Seite der Decodiereinheit erforderlich. Diese Anordnung ist in Hinsicht auf die Schaltungsauslegung nicht effektiv.
Es gibt auch eine Fehlermöglichkeit bei der korrekten Ausführung der obigen Initialisierungsoperation aufgrund von Fehlern im Synchronsignal, das in den Halbbildspeicher eingegeben oder von diesem abgegeben wird.
Fig. 6 ist ein Blockschaltbild des Aufbaues eines Beispiels einer Signalverarbeitungseinrichtung nach der vorliegenden Erfindung. Diese Signalverarbeitungseinrichtung hat einen digitalen Bildsignal- Eingangsanschluß 10, einen Subtrahierer 12, einen Quantisierer 14, Umkehrquantisier 16 und 24, Addierer 18 und 26, Vorhersageglieder 20 und 28, einen digitalen Bilddaten Ausgangsanschluß 30, einen Eingangsanschluß 32 zum Empfang horizontaler und vertikaler Synchronsignale im eingegebenen Bildsignal, einen Speichersteuer- Signalgenerator 34, einen Halbbildspeicher 22, der aus einem Bildspeicher des Eingangsfolge- Bearbeitungstyps gebildet ist (wird nachstehend der Einfachheit halber mit "FIFO" bezeichnet).
Üblicherweise wird der FIFO allein von Steuersignalen in sechs Arten gesteuert, die den Schreibtakt, den Lesetakt, das Schreibaktivierungssignal, das Leseaktivierungssignal, das Schreibrücksetzsignal und das Leserücksetzsignal umfassen. Von diesen sechs Signalen betreffen lediglich das Schreibrücksetzsignal und das Leserücksetzsignal direkt die vorliegende Erfindung, und die anderen Signale sind deswegen nicht dargestellt.
Wenn das Schreibrücksetzsignal an den FIFO 22 angelegt wird, werden danach in den FIFO 22 eingegebene Daten aus der Topadresse im Speicher geschrieben. Wenn das Leserücksetzsignal an den FIFO 22 angelegt wird, werden danach Daten aufeinanderfolgend aus der Topadresse des Speichers zur Ausgabe ausgelesen. Das Schreibrücksetzsignal und das Leserücksetzsignal werden von dem Speichersteuer- Signalgenerator 34 einmal pro Halbbild von der Zeitsteuerung gemäß dem Horizontal- und dem Vertikal- Synchronsignal gesteuert, die durch den Anschluß 32 eingegeben werden.
Wenn in diesem Ausführungsbeispiel das Schreibrücksetzsignal an den FIFO 22 über eine Schreibrücksetzleitung 36 angelegt wird, wird dieses gleichzeitig an das Vorhersageglied 20 angelegt, und das Ausgangssignal aus dem Vorhersageglied 20 wird auf den zuvor erwähnten Setzwert gebracht. Folglich wird das codierte Codeausgangssignal aus dem DPCM- Codierer (von dem Quantisierer 14) der Code (Topcode), der durch Quantisierung des Wertes der Differenz zwischen dem Einstellwert und den eingegebenen Daten (Topdaten) erzeugt wird, und der in die Topadresse des FIFO 22 eingeschrieben wird.
Wenn in gleicher Weise das Leserücksetzsignal an den FIFO 22 über eine Leserücksetzleitung 38 angelegt wird, wird dieses gleichzeitig an das Vorhersageglied 28 angelegt, und das Ausgangssignal aus dem Vorhersageglied 28 wird auf den zuvor erwähnten Einstellwert gebracht. Folglich ist das Ausgangssignal aus dem FIFO 22 der zuvor erwähnte Topcode. Dieser Code wird der Umkehrquantifizierung durch den Umkehrquantifzierer 24 unterzogen, um den Differenzwert wiederherzustellen, und der wiederhergestellte Differenzwert und der Einstellwert, der von dem Vorhersageglied 28 abgegeben wird, wird miteinander in dem Addierer 26 summiert, wodurch die oben erwähnten Topdaten wiederhergestellt werden. Wenn einmal die Topdaten wiederhergestellt sind, können die gesamten nachfolgenden Daten durch die übliche Verarbeitung der Codierungscodes danach vom FIFO 22 ausgegeben werden.
Fig. 7 zeigt den Aufbau eines weiteren Beispiels der Signalverarbeitungsvorrichtung nach der vorliegenden Erfindung. In Fig. 7 werden Komponenten, die identisch sind oder mit denen der Fig. 6 übereinstimmen, mit den gleichen Bezugszeichen versehen, und deren Beschreibung wird nicht wiederholt.
Der Unterschied zwischen dem Ausführungsbeispiel, das in Fig. 7 gezeigt ist, und dem in Fig. 6 gezeigten Ausführungsbeispiel besteht darin, daß ein Bildspeicher 23 im letzteren nicht ein FIFO, sondern ein Bildspeicher des Typs mit wahlfreiern Zugriff (wird nachstehend der Einfachheit halber mit "RAM" bezeichnet) ist.
Folglich sind Adresseninformationen zur Steuerung der Schreib/Lese- Adressierung des RAM 23 erforderlich, und ein Schreibadressengenerator 40 zur Festlegung der Schreibadresse und ein Leseadressengenerator 41 zur Festlegung der Leseadresse sind vorgesehen. Alle Adreßdaten werden an den RAM 23 über eine Leitung 42 oder 43 angelegt.
Der Schreibadressengenerator 40 setzt die ausgegebenen Schreibadressendaten an die Adresse gemäß der Initialadresse durch das Schreibrücksetzsignal, das von dem Speichersteuer- Signalgenerator 34 geliefert wird, so, wie auch in Hinsicht auf das Ausführungsbeispiel gemäß Fig. 6 beschrieben. In gleicher Weise setzt der Leseadressengenerator 41 die abgegebenen Leseadressendaten an die Daten gemäß der Initialadresse durch ein Leserücksetzsignal zurück, das von dem Speichersteuer- Signalgenerator 34 geliefert wird. Wie im Falle des in Fig. 6 dargestellten Ausführungsbeispiels wird das Ausgangssignal aus dem Vorhersageglied 20 auf den oben erwähnten Setzwert durch das Anlegen des Schreibrücksetzsignals gesetzt, und das Ausgangssignal aus dem Vorhersageglied 28 wird auf den oben erwähnten Setzwert durch Anlegen des Leserücksetzsignals gebracht. Die Operationen der anderen Komponenten sind die gleichen wie in dem in Fig. 6 dargestellten Ausführungsbeispiel
Folglich wird der codierte Code (Topcode), der von dem Quantisierer 14 unmittelbar nach dem Rücksetzen des Vorhersageglieds 20 erzeugt wird, in der Initialadresse des RAM 23 gespeichert, und dieser Topcode wird vom RAM 23 gleichzeitig mit dem Rücksetzen des Vorhersagegliedes 28 der Decodiereinheit gelesen.
Auf diese Weise können in dem in Fig. 7 dargestellten Ausführungsbeispiel die Topdaten decodiert werden, mit der Zuverlässigkeit wie im Falle des in Fig. 6 dargestellen Ausführungsbeispiels, und Abtastwerte entsprechend den nachfolgenden codierten Codes können ohne Fehler decodiert werden.
In den Datenspeichervorrichtungen gemäß den zuvor beschrieben Ausführungsbeispielen werden die Synchronisation der Schreiboperation des Speichers und die Initialisierung der Operation der DPCM- Codiereinheit synchronisiert, wodurch die Decodieroperation der Decodiereinheit befähigt ist, von der Zeit der Initialisierung der Codiereinheit initialisiert zu werden. Auf diese Weise kann die Operation der Decodiereinheit durch die vereinfachte Schaltungsanordnung initialisiert werden.
In den zuvor beschriebenen Ausführungsbeispielen wird die Vorhergehwert- Differentialcodierung als Prädiktionscodierung ausgeführt. Jedoch ist auch eine in den Figuren 6 oder 7 dargestellte Anordnung effektiv, solange diese für eine Vorhersagecodierschaltung verwendet wird, die einen vergleichweise einfachen Schaltungsaufbau hat und die Initialisierung der Decodieroperation auf der Decodierseite erfordert.
Die Halbbildspeicher werden in den Speichern des zuvor beschriebenen Ausführungsbeispiels verwendet, und die Vorhersagecodiereinheit und die Decodiereinheit sind vor und hinter dem Speicher vorgesehen. Jedoch im Falle, bei dem die Komponenten, wie eine Verzögerungsschaltung und ein Datenwähler, zwischen dem Speicher und der Codier- und Decodiereinheit zur Verbesserung der Verarbeitung vorgesehen sind, kann die vorliegende Erfindung in gleicher Weise angewandt werden, wobei die Zeitverzögerung aufgrund dieser Schaltungsanordnung in Betracht gezogen wird. Zum Beispiel im Falle, bei dem eine 1- Horizontal- Abtastterm- Verzögerungszeile zwischen dem Quantisierer 14 und dem FIFO 22 der in Fig. 6 dargestellten Einrichtung besteht, kann die Zeitvorgabe der Initialisierung des Vorhersagegliedes 20 eingestellt werden, um schneller als die Zeitvorgabe der Rücksetzung des FIFO 22 durch einen Horizontalabtastterm erfolgen zu können.
Wie zuvor in Hinsicht auf die Signalverarbeitungsvorrichtungen der Figuren 6 und 7 beschrieben, kann die Initialisierung auf der Decodierseite mit erhöhter Zuverlässigkeit unter Verwendung einer einfachen Schaltungsanordnung durchgeführt werden, selbst wenn Speicherschreibfehler auftreten.
Eine Signalverarbeitungsvorrichtung, in der eine durch Codierung eines Eingangsinformationssignals auf der Grundlage der Verwendung einer Korrelation zwischen Komponenten gewonnenen komprimierte codierte Information wird in einen Speicher geschrieben, der in der Lage ist, gleichzeitig Schreib- und Leseoperationen durchzuführen, und die codierte aus dem Speicher ausgelesene Information wird zur Wiederherstellung des Informationssignals decodiert, während die Signalverarbeitung unter Verwendung des Informationssignals vor dem Codier- und Decodier- Informationssignal bewirkt wird.

Claims

1. Datenverarbeitungsvorrichtung, mit:

(a) Codiermitteln (110) zur Codierung eines Informationssignals unter Verwendung der Korrelation zwischen Komponenten desselben zur Ausgabe codierter Information mit einem komprimierten Informationsinhalt;

(b) einem Speicher (104; 421; 22; 23), der zum Schreiben und zum Lesen der codierten Information verwendet wird, wobei der Speicher (401; 421; 22; 23) in der Lage ist, die Ausleseoperation während die Schreiboperation auszuführen;

(c) Decodiermitteln (111) zur Decodierung der codierten, aus dem Speicher (104; 421; 22; 23) ausgelesenen Information, um das Informationssignal wiederherzustellen; und mit

(d) Signalverarbeitungsmitteln (102) zur Bewirkung der Signalverarbeitung durch gleichzeitige Anwendung des dem Codiermittel (110) eingegebenen Informationssignals und des von den Decodiermitteln (111) abgegebenen Informationssignals.

2. Vorrichtung nach Anspruch 1, deren Informationssignal ein Bildsignal ist und deren Speicher (104; 421; 22; 23) über eine Kapazität zur Speicherung wenigstens eines Bildes des Bildsignals verfügt.

3. Vorrichtung nach Anspruch 2, die des weiteren ausgestattet ist mit: Speichersteuermitteln (105; 106; 34) einschließlich einer Amplitudensiebschaltung (105) zur Trennung eines Synchronsignals aus dem in das Codiermittel (110) eingegebene Bildsignal, wobei das Speicherstuermittel (105; 106; 34) das Schreiben und Lesen mit dem Speicher (104; 421; 22; 23) unter Verwendung des von der Amplitudensiebschaltung getrennten Signals steuert.

4. Vorrichtung nach Anspruch 1, deren Codiermittel (110) über eine prädiktive Differentialcodierschaltung (208; 413; 20) verfügt.

5. Vorrichtung nach Anspruch 4, deren Codiermittel (110) des weiteren über eine Zeitvorgabeschaltung (417) zur Festlegung der Zeitgabe des Zurücksetzens einer Vorhersageoperation der prädiktiven Differentialcodierschaltung (413) enthält.

6. Vorrichtung nach Anspruch 5, deren Codiermittel (110) des weiteren eine Synchronisiersignal- Addiersschaltung (407) zum Addieren eines Synchronisiersignals mit der codierten Information durch die Zeitvorgabe gemäß der Zeitvorgabe der Rücksetzung der Vorhersageoperation der Zeitvorgabeschaltung (417).

7. Vorrichtung nach Anspruch 6, deren Decodiermittel (111) eine prädiktive Differentialdecodierschaltung (28) zur Decodierung der codierten Information, die aus dem Speicher (22) gelesen wurde, eine Amplitudensiebschaltung zur Trennung des Synchronisationssignals aus der codierten Information in die Decodierschaltung (28) enthält; sowie eine Zeitvorgabeschaltung (34) zur Festlegung der Zeitgabe des Rücksetzens einer Vorhersageoperation der Decodierschaltung (28) unter Verwendung des aus der Amplitudensiebschaltung getrennten Synchronisationssignals.

8. Vorrichtung nach Anspruch 4, die des weiteren mit Zeitsteuermitteln (34) zur Steuerung der Zeitgabe des Rücksetzens vom Schreiben in den Speicher (22) und der Zeitvorgabe des Rücksetzens vom Lesen aus dem Speicher (22) ausgestattet ist.

9. Vorrichtung nach Anspruch 8, deren Informationssignal ein Bildsignal ist und deren Zeitsteuermittel (34) eine Amplitudensiebschaltung zur Trennung eines Synchronisiersignals aus dem eingegebenen Bildsignals enthält, wobei die Zeitsteuermittel (34) die Schreibrücksetzzeitgabe unter Verwendung des Synchronisiersignals steuert, das von der Amplitudensiebschaltung getrennt wurde.

10. Vorrichtung nach Anspruch 8, deren Zeitsteuermittel (34) eine Vorhersageoperation der prädiktiven Differentialcodierschaltung (20) unter Verwendung der zu der Schreibrücksetz- Zeitvorgabe gehörenden Zeit zurücksetzt.

11. Vorrichtung nach Anspruch 10, deren Decodiermittel eine prädiktive Differential- Decodierschaltung (28) zur Decodierung der codierten Information enthält, die aus dem Speicher (22; 23) gelesen wurde, wobei das Zeitsteuermittel (34) eine Vorhersageoperation der Decodierschaltung (28) durch die Zeitvorgabe entsprechend der Leserücksetzzeitvorgabe zurücksetzt.

12. Vorrichtung nach einem der Ansprüche 8 bis 11, deren Zeitsteuermittel (34) eine erste Zeitvorgabe zur Rücksetzung einer Vorhersageoperation der Codiermittel (20) steuert, eine zweite Zeitvorgabe zur Rücksetzung einer Schreiboperation des Speichers (22; 23), eine dritte Zeitvorgabe zur Rücksetzung einer Vorhersageoperation der Decodiermittel (28) und/oder eine vierte Zeitvorgabe zur Rücksetzung einer Leseoperation des Speichers (22; 23), wobei die erste und die zweite Zeitvorgabe miteinander synchronisiert sind und wobei die dritte und die vierte Zeitvorgabe miteinander synchronisiert sind.

13. Vorrichtung nach Anspruch 12, deren Zeitsteuermittel (34) eingerichtet ist zur Angleichung der Anzahl von Rücksetzungen der Vorhersageoperation des Codiermittels an die der Anzahl von Rücksetzungen des Schreibens in den Speicher (22; 23) und oder zur Angleichung der Anzahl von Rücksetzungen der Vorhersageoperation des Decodiermittels (28) an die Anzahl von Rücksetzungen des Lesens aus dem Speicher (22; 23).

14. Vorrichtung nach Anspruch 12, deren Speicher ein Eingangsfolgebearbeitungsspeicher (22) ist, dessen zweite Zeitvorgabe die Zeitvorgabe zum Zurücksetzen der Schreiboperation in den Eingangsfolgebearbeitungsspeicher (22) ist, und wobei die vierte Zeitvorgabe die Zeitvorgabe zur Rücksetzung der Leseoperation aus dem Eingangsfolgebearbeitungsspeicher (22) ist.

15. Vorrichtung nach Anspruch 12, deren Speicher ein Speicher (23) mit wahlfreiem Zugriff ist, wobei die erste Zeitvorgabe die Zeitvorgabe zur Rücksetzung von Schreibadressen des Speichers (23) mit wahlfreiem Zugriff ist und wobei die vierte Zeitvorgabe die Zeitvorgabe zur Rücksetzung der Leseadressen des Speichers (23) mit wahlfreiern Zugriff ist.