DE2909155C2

DE2909155C2 - Digitale Phasenfangschaltung zur Synchronisierung eines zusammengesetzten Video-Signals mit einem Bezugssignal

Info

Publication number: DE2909155C2
Application number: DE2909155A
Authority: DE
Inventors: Masao Inaba; Yutaka Ito; Mineo Mizukami; Mikio Tokyo Shimizu
Original assignee: Tokyo Broadcasting System Inc TBS; Nippon Electric Co Ltd
Current assignee: NEC Corp; Tokyo Broadcasting System Inc TBS
Priority date: 1978-03-08
Filing date: 1979-03-08
Publication date: 1983-08-18
Also published as: GB2018064A; DE2909155A1; GB2018064B; CA1135399A; AU4488479A; FR2419631B1; AU521476B2; US4249198A; JPS6043707B2; FR2419631A1; JPS54118723A

Description

J5

Die Erfindung betrifft eine digitale Phasenfangschaltung der im Oberbegriff des Patentanspruches 1 angegebenen Art.

Eine derartige digitale Phasenfangschaltung ist aus der DE-OS 27 11 948 bekanntgeworden. Bei ihr wird in einer Eingangsschaltung der eigentliche Bildinhalt von den Zeilen-, Bild- und Farbsynchronsignalen getrennt und in einen Speicher eingelesen; das Auslesen des Bildinhaltes aus dem Speicher, die Rückumwandlung in analoge Signale und die Weitergabe bspw. an ein Videogerät erfolgt dann synchron zu einem externen BezugssynchronisationssignaL Ähnlich arbeiten die bekannten digitalen Phasenfangschaltungen nach der US-PS 39 09 839 und der US-PS 40 07 468 (= DE-OS 25 44 691).

Bei Fernsehsystemen wie NTSC, PAL und SECAM verwendet man eine Zeilensprungabtastung. Beispielsweise werden beim NTSC-System 30 Bilder pro Sekunde übertragen. Ein Rahmen für ein Bild besteht aus 2 Feldern, von denen eines geradzahlig, das andere ungeradzahüg ist. Beide Felder unterscheiden sich hinsichtlich ihrer Abtastposition um eine halbe horizontale Abtastzeile. Außerdem ist die Phasenlage des Farbhilfsträgers in zwei aufeinanderfolgenden Rahmen unterschiedlich. Nimmt eine Speicherkapazität von einem Feld an, so nimmt man den Fall an, daß der Inhalt des Speichers zur Duplizierung ausgelesen wird, d.h. einmal ausgelesen und durch die Daten des folgenden Feldes ersetzt worden ist (Auslesen mit Duplizieren) oder umgekehrt (Einschreiben mit Duplizieren), so ergibt das eine Phasenverschiebung des Auslesesignals derart, daß das vertikale Synchronisiersignal um die Hälfte ('/2 H) einer horizontalen Abtastperiode (1 H) phasenverschoben wird. 1st die Speicherkapazität gleich der für einen Rahmen, so führt das duplizierte Einlesen oder das duplizierte Ausschreiben zu einer weiteren Phasenverschiebung derart, daß das horizontale Synchronisiersignal um die Hälfte (ca. 140 Nanosekunden) einer Periode des Farbhilfsträgers verschoben wird. Diese Phasenverschiebungen im Auslesesignal sind im reproduzierten Bild auf der Fernsehröhre als Verschiebungen der reproduzierten Abtastzeile in vertikaler oder horizontaler Richtung sichtbar.

Die Häufigkeit des Auftretens derartig duplizierender Auslese- oder Einschreibvorgärge mit unerwünschten Wirkungen ist proportional der Differenz zwischen den Synchronisiersignalen im eingehenden Video-Signal und den Synchronisiersignalen in den Bezugssignalen und umgekehrt proportional der Speicherkapazität, sofern das Eingangssignal keine Frequenz-Fluktuation aufweist. Es sei die Frequenz-Differenz des Hilfsträger 3,58 MHz 10 Hz und die Speicherkapazität gleich einem Feld. Dann tritt eine solche Störung einmal in 1,66 Stunden auf. Das ist vernachlässigbar.

Andererseits weist ein z. B. von einem Video-Bandaufnahme- und Wiedergabegerät (im folgenden: Videogerät) reproduziertes Signal eine Frequenz-Fluktuation d. h. einen Fehler in der Zeitbasis auf. Um diesen in der Zeitbasis liegenden Fehler zu kompensieren, hat man seither eine Zeitbasis-Korrekturschaltung mit einem Kompensationsbereich von einigen horizontalen Abtastperioden verwendet. Im Videogerät wird Bezugssignal erzeugt und eingesetzt, das von der Korrekturschaltung zur Verfugung gestellt wird, um sicher zu stellen, daß die Phasenlage des vom Videogerät reproduzierten Signals sich innerhalb eines bestimmten Bereiches der Abweichung des Bezugssignals bewegt.

In den Fällen, in denen an das Viedogerät nicht gleichzeitig ein Bezugssignal abgegeben wird, wird im Videogerät unabhängig vom Bezugssignal das Video-Signal frei reproduziert. Dies frei reproduzierte Video-Si-

gnal gelangt direkt an die Rahmensynchronisationsschaltung. Sie weist auf: Einen Taktimpuls-Generator zur Erzeugung einer Folge von Einschreibtaktimpuisen, die der Fluktuation der Zeitbasis feigen; ferner einen Speicher mit mindestens der Speicherkapazität für ein Feld, um so den Fehler in der Zeitbasis zu kompensieren und das reproduzierte Signal mit dem Bezugssignal in Übereinstimmung zu bringen. Das im Videogerät reproduzierte Signal enthält jedoch den Zeitbasis-Feh-Ier. Wenn die Phase des reproduzierten Signals in die Nähe des Bezugssignals gerät, dann ist das Auslesen mit Duplizieren und das Einschreiben mit Duplizieren relativ häufig. Das ist die Ursache der häufigen visuellen Verschiebungen im auf der Röhre reproduzierten Bild.

Es ist daher Aufgabe der vorliegenden Erfindung, eine verbesserte Phasenfangschaltung der eingangs beschriebenen Art zu schaffen, die auch in der Lage ist, ein von einem Videogerät frei reproduziertes Videosignal mit einem ßezugssignal in Obereinstimmung zu bringen bzw. zu verriegeln, ohne daß eine sichtbare Verschiebung des reproduzierten Bildes eintritt.

Erfindungsgemäß wird diese Aufgabe durch die im Kennzeichen des Patentanspruches 1 angegebenen Merkmale gelöst. Das frei reproduzierte Video-Signal wird dabei zunächst in einem Kodierer in ein digitalisiertes Video-Signal umgewandelt, und zwar in Abhängigkeit einer ersten Folge von Taktimpulsen, die in Übereinstimmung mit den Synchronisiersignalen und/oder dem Farbburstsignal, die im frei reproduzierten Video-Signal enthalten sind, produziert werden. Das digitalisierte Signal wird dann entweder über eine erste Verzögerungsschaltung oder direkt an einen Speicher weitergeleitet, der die Kapazität zumindest eines Feldes des digitalisierten Signals aufweist. Das Einschreiben des digitalen Signals in diesem Speicher wird von einem Einschreibadressensignal gesteuert, das aus der ersten Folge von Taktimpulsen und dem Synchronisiersignal mit Hilfe eines Einschreibeadressensignal-Generators abgeleitet wird. Das Synchronisiersignal wird dann entweder indirekt über eine zweite Verzögerungsschaltung, die identisch der erstgenannten Verzögerungsschaltung ist, oder aber direkt an einen Einschreibeadressensignal-Generator weitergegeben; welcher Weg gewählt wird, hängt davon ab, daß das digitalisierte Signal die erste Verzögerungsschaltung durchlaufen hat. Ob das digitalisierte Signal, und damit dann auch das synchronisierte Signal über die Verzöpjerungsschaltung oder aber direkt an die nachgeordneten Schaltungen gelangen, hängt von der Phasendifferenz zwischen den Synchronisiersignalen im frei reproduzierten Signal und im Bezugssignal ab. Dar- im Speicher gespeicherte digitalisierte Signal wird von einem Ausleseadressensignal ausgelesen, das aus dem Bezugssignal abgeleitet wird. Die Erfindung betrifft ferner verschiedene vorteilhafte Weiterbildungen.

Von der eingangs erörterten DE-OS 27 11 948 unterscheidet sich die erfindungsgemäße Schaltung vorwiegend dadurch, daß bei der genannten DE-OS 27 11 948 der erwähnte Puffer (Bezugszeichen 12) zur Serien/Parallel-Umsetzung beim Einlesen der digitalen Daten aus dem A/D-Konverter 11 in den Speicher 20 dient (vgl. DE-OS 27 Il 948, Absatz 3, Zeilen 9=12). Dabei handelt es sich funktionell nicht um eine Verzögerung, wie sie nach dem Grundgedanken der vorliegenden Erfindung in Abhängigkeit des Phasenvergleichs im Phasenvergleicher entweder eingeschaltet oder nicht eingeschaltet wird, sondern um eine Umsetzung, wenngleich im formellen Sinne dabei auch eine Verzögerung auftreten kann, wie es die Bezeichnung »Puffer« zum Ausdruck bringt. Die Verzögerungsschaltung, die bei der Erfindung vorgesehen ist, gewährleistet im Gegensatz dazu, daß die Phasenlage des vom Videogerät reproduzierten Signals sich nicht mehr als bis auf einen ganz bestimmten Wert an die Phasenlage des Bezugssignals annähert, wie oben erwähnt

Im folgenden wird ein Ausführungsbeispiel der κι Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. Es stellt dar

F i g. 1 ein Blockschaltbild eines Ausführungsbeispiels,

Fig.2(A) bis 2(D) Wellenformen von Signalen an verschiedenen Stellen des Ausführungsbeispiels nach i> Fig. 1,

F i g. 3 ein Blockschaltbild eines Einschreibeadressensignal-Generators, wie er in F i g. 1 verwendet wird.

Beim Ausführungsbeispiel nach F i g. 1 gelangt das Video-Signal als Eingangssignal an die Eingangsklemme 2t) 1. Es wird von einem Videogerät in einer Station oder einem Aufnahmewagen unabhängig von einem Bezugssignal reproduziert Dies frei reproduzierte Video-Signal gelangt dann an einen Kodierir 2, einen Einschreibtaktimpuls-Generator 3 und einer Trennschaltung für das Synchronisiersignal (Separator) 4. Der Einschreibtaktimpuls-Generator 3 erzeugt eine Folge CPw von Sinschreibtaktimpulsen in einer Frequenz von ungefähr 10,74MHz (3,58 MHz χ 3), die mit einem Synchronisiersignal, das vom Separator abgegeben wird, und/oder mit dem im Video-Signal enthaltenen Farbburstsignal synchronisiert sind, die Folge CPw gelangt an den Kodierer 2, der das Video-Signal in ein zeitserielles 8-Bit-digitaIes Video-Signal mit einer Taktfrequenz von 10,74MHz kodiert. Das digitale Ji Video-Signal gelangt nun entweder über eine erste Verzögerungsschaltung 5 und einen Schalter 6/4 oder aber direkt über den Schalter 6/4 an einen ersten Speicher, der die Kapazität eines Feldes hat. Diese erste Verzögerungsschaltung 5 kann z. B. durch ein 8-paralle- -to les 3072-Stufen-( 1024 χ 3) Schieberegister gebildet werden, dem als Schiebeimpulse die Taktimpulse CPw zugeführt werden. Da die Anzahl der Taktimpulse innerhalb der Folge CPw während einer horizontalen

₄. Abtastperiode (1 H) gleich 682,5 (= — x 3^ ist, ist die Verzögerungszeit der ersten Verzögerungsschaltung 5 dann ungefähr 4,5 H.

Das Synchronisiersignal vom Separator 4 gelangt entweder über eine zweite Verzögerungsschaltung 8

μι oder aber direkt an einen Schalter 6Ä Die zweite Verzögerungsschaltung ist ebenfalls ein 3072-Stufen-Schieberegister, das von den Taktimpulsen CPw getrieben wird. Die Verzögerungszeit der zweiten Verzögerungsschaltung 8· ist gleich der der ersten

")> Veriög.-.rsingsschaltung 5, d. h. ca. 4.5 H.

Von dem Schalter 65 gelangt das Synchronisiersignal an einen Einschreibeadressensignal-Generator 9, an den ebenfalls die Einschreibetaktimpulse CPw gelangen. Dieser produziert das Einschreibeadressensignal. Der

w) Einschreibadressecisignal-Generafor 9 ist über einen Einschreib/Auslese-Schalter 10 dem Speicher 7 verbunden, so daß die zeitparallelen Zeichen des digitalisierten Video-Signals im Speicher 7 entsprechend gespeichert werden können, da der Einschreib/Auslese-Schalter 10 die Zuführung der Adressensignale für den Einschreibund den Auslesevorgang in das bzw. aus dem Speicher 7 steuert.
An der Eingangsklemme 11 wird der Schaltung ein

Bezugssignal REF zugeführt. Dieses gelangt an einen Ausleseiaktimpuls-Generator 12, der eine Folge CPn von Ausiesetaktimpulsen mit einer Frequenz von 10,74 MHz erzeugt, die mit dem Bezugssignal synchronisiert sind. Diese Folge CPr gelangt an den Auslegeadrcsscnsignal-Generator 13, an den auch das im Bezugssignal enthaltene Synchronisiersignal gelangt. Der Ausleseadressensignal-Generator 13 erzeugt ein Ausleseadressensignal, das über den Einschreib/Auslese-Schalter 10 an den Speicher 7 gelangen kann, und dort ein Auslesen der Daten veranlaßt, die an der Adresse gespeichert sind, die von dem Ausleseadressensignal bezeichnet wird. Diese Daten werden dann vom Ausgang des Speichers 7 an den Dekodierer 14 weitergegeben.

Das ausgelesene digitalisierte 8-Bit-Signal, das vom Speicher 7 an den Dekodierer 14 gelangt, ist ein digitalisiertes Video-Signal. Es wird bei Auftreten der Folge CPr von Auslesetaktimpulsen vom Dekodierer 14 in sin analoges Video-Signa! konvertiert. Das analoge Video-Signal gelangt dann an einen Prozeßverstärker 15; an diesen gelangt auch das Bezugssignal. Im IVozeßverstärker 15 wird das richtige Synchronisiersignal addiert. So entsteht am Ausgang des Prozeßverstärkers 15. d.h. an der Ausgangsklemme 16 der Schaltung ein zusammengesetztes mit dem Bezugssignal synchronisiertes Video-Signal.

Der detaillierte Aufbau und die Wirkungsweise der bis jetzt beschriebenen Schaltung geht aus den genannten Druckschriften hervor, so daß auf eine detaillierte Beschreibung hier verzichtet werden kann. Auf die Offenbarung in diesen Druckschriften wird verwiesen.

Zusätzlich enthält das Ausführungsbeispiel einen Phasenvergleich 17, der das ihm über den Schalter 6ß zugeführte Synchronisiersignal hinsichtlich seiner Phasenlage mit dem Synchronisiersignal des Bezugssignals vergleicht. Der Phasenvergleicher 17 erzeugt die in F i g. 2(A) dargestellten Impulse, wenn die Phasendifferenz zwischen dem über den Schalter 6ß zugeführten vertikalen Synchronisiersignalen Wund dem vertikalen Synchronisiersignal V« des Bezugssignals geringer ist als ein vorbestimmter Wert. z.B. 100 Mikrosekunden (ungefähr 1.57 H). Dieses Signal A. also das Ergebnis der genannten Feststellung gelangt an ein Flip-Flop 18. das das in Fig. 2(B) dargestellte Schaltsignal abgibt. Das Signal B steuert die Schalter 6A und 6ß so. daß dann, wenn das Signal B logisch den Wert »0« hat. sich die Schalter 6A und 65 in dem in Fig. 1 bezeichneten Zustand befinden, d. h. eine direkte Zuführung der Ausgänge vom Kodierer bzw. vom Separator 4 an sie erfolgt, und daß. j/enn B »1« ist. sich die Schalter 6/4 und 6fl im entgegengesetzten Zustand befinden, d. h. die Signale von den Ausgängen der Verzögerungsschaltungen 5 bzw. 8 an die Schalter 6A 6ögelangen.

Das Signal B gelangt auch an einen Adressensprung-

steuersignal-Generator 19. Er erzeugt ein Sprungsteuersignal C. wenn sich B von »0« auf »1« verändert und

■ ein Sprungsteuersignal D. wenn es sich von »1« auf »0« ändert.

Diese Sprungsteuersignale C und D gelangen an den Einschreibeadressensignal-Generator 9 und verursachen dort einen Sprung des Einschreibeadressensignals i" um einen vorbestimmten Wert Aj. Wenn das C anliegt, wird der Wert des Einschreibeadressensignals um den Aj verringert. Dieser Wert entspricht der Verzögerungszeit der Verzögerungsschaltungen 5 bzw. 8. Liegt hingegen Sprungsteuersignal D vor. dann erfolgt im ι'' Einschreibeadressensignal ein Sprung, derart, daß sein Wert um Aj erhöht wird. Der Wert Aj ist gleich der Anzahl der Stufen der Schieberegister, die die Verzögerungsschaltungen 5 bzw. 8 bilden.

Die Sprungsteuersignale C und D werden vom -" vertikalen Synchronisiersignal, das über den Schalter 6ß zugeführt wird, zurückgestellt.

Wie aus Fig. 3 zu ersehen, enthält der Einschreibadressensignal-Generator 9 einen Adressenzähler 91, der ein Einschreibeadressensignal abgibt. Zunächst '"> zählt er die Einschreibtaktimpulse der Folge CPw. Die Abgabe des Zählerstandes als Einschreibeadressensignal erfolgt beim Auftreten des Synchronisiersignals VV, das gleichzeitig als Rückstellimpuls dient. Ferner ist ein Sprun^signal-Generator 92 vorgesehen, der bei Auftre-)" ten der Sprungsteuersignale Cund Dein Sprungsignal erzeugt. Der Addierer 93 addiert das Sprungsignal zum Einschreibeadressensignal. Wenn weder das Sprungsteu- ' ersignal C noch das Sprungs'euersignal D von dem Adressensprung-Steuersignal-Generator 19 her an den ^ Sprungsignal-Generator 92 gelangt, wird kein Sprungsignal erzeugt, so daß das Einschreibeadressen.signal vom Adressenzähler 91 so wie es ist an den Speicher 7 weitergegeben wird. Der Sprungsignal-Generator 92 erzeugt hingegen Sprungsignaie +Aj bzw. — Aj bei ⁴⁽¹ Auftreten der Sprungsteuersignale Cbzw. D.

Das Sprungsignal +Aj bzw. -Aj wird dann im

Addierer 93 zu dem Einschreibeadressensignal addiert, das der Adressenzähler 91 abgibt. Derart wird das um den Sprung veränderte Einschreibeadressensignal erzeugt und an den Speicher 7 weitergegeben.

Bei der Phasenfangschaltung gemäß der Erfindung wird das am Eingang eingehende Video-Signal, das gespeichert wird, dann, wenn die Phasendifferenz zwischen den Synchronisiersignalen des Video-Signals am Eingang und einem Bezugssignal nahe einem vorbestimmten Wert ist, entweder verzögert oder aber vorgerückt, um die Phasendifferenz zu erhöht .r. Das macht es möglich, das Auftreten von sichtbaren Verschiebungen im reproduzierten Bild zu reduzieren.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Digitale Phasenfangschaltung zur Synchronisierung eines ein horizontales und ein vertikales Synchronisiersignal (erste Synchronisiersignale) sowie einen Farbhilfsträger umfassenden Videosignals, in dem ein Rahmen mindestens zwei Felder umfaßt, für die sich die Phasenlage der genannten Synchronisiersignale voneinander unterscheiden, mit einem ebenfalls ein horizontales und ein vertikales Synchronisiersignal (zweite Synchronisiersignale) sowie einen Farbhilfsträger umfassenden Bezugssignal, bei der das Videosignal in einem Kodierer (2) in ein digitalisiertesVideosignal umgesetzt und über eine Verzögerungsschaltung (5) in einen Speicher (7) eingelesen wird, wobei die Kodierung und das Einlesen in den Speicher (7) von ersten Taktimpulsen (CPw) gesteuert wird, die in einem Einschreibetaktimpulsgenerator (3) synchron zu den ersten Synchronisiersignalen erzeugt werden, bei der ferner das gespeicherte digitalisierte Videosignal aus dem Speicher (7) ausgelesen und in einem Dekodierer (9) rückumgesetzt wird, wobei das Auslesen aus dem Speicher (7) und die Dekodierung von zweiten Taktimpulsen (CPr) gesteuert wird, die in einem Auslesetaktimpulsgenerator (12) synchron zu den zweiten Synchronisiersignalen erzeugt werden, dadurch gekennzeichnet, daß ein Phasenvergleicher (17) vorgesehen ist, der ein bestimmtes (Vw) erstes Synchronisiersignal mit einem bestimmten (Vr) zweiten Synchronisiersignal vergleicht, und ein Steuersignal (A) erzeugt, wenn die Phasendifferenz der miteinander verglichenen Synchronisiersignale (Vw, Vr) einen bestimmten Wert unterschreitet, welches eine Schariteinrichtung (6A) betätigt, die eine Umschaltung von einer dLekten Zuführung des digitalisierten Videosignals vom Kodierer (2) an den Speicher (7) zu einer Zuleitung über die genannte Verzögerungsschaltung (5) bzw. umgekehrt bewirkt.

2. Phasenfangschaltung nach Anspruch 1, dadurch gekennzeichnet, daß ein Einschreibeadressensignal-Generator (9) aus der Folge (CPw) der ersten Taktimpulse und aus einem der ersten Synchronisiersignale (Vw) ein Einschreibeadressensignal abfeitet, das im Speicher (7) eine Adresse zur Speicherung des digitalen Video-Signals im Speicher (7) bezeichnet, und daß ferner das im Phasenvergleicher (17) abgeleitete Steuersignal in Abhängigkeit von der Phasendifferenz einen weiteren Schalter (6B) betätigt, der die Umschaltung einer direkten Zuleitung des aus dem empfangenen Video-Signal in einem Separator (4) abgeleiteten ersten Synchronisiersignals (Vw) zum Phasenvergleicher (17) auf eine indirekte Zuleitung des Synchronisiersignals über eine zwischengeschaltete weitere Verzögerungs-Schaltung (8) vornimmt.

3. Phasenfangschaltung nach Anspruch 2, dadurch gekennzeichnet, daß der Einschreibeadressensignal-Generator (9) eine Schalteinheit (92,93) aufweist, die in Abhängigkeit von dem im Phasenvergleicher (17) wj abgeleiteten Signal einen Sprung (±Aj) des Einschreibeadressen-Signals bewirkt.

30