DE69023613T2 - Codezeichen zum Übertragen von Daten von einem Netzwerkübertragungsmedium zu einer Station auf dem Netzwerk. - Google Patents
Codezeichen zum Übertragen von Daten von einem Netzwerkübertragungsmedium zu einer Station auf dem Netzwerk.Info
- Publication number
- DE69023613T2 DE69023613T2 DE69023613T DE69023613T DE69023613T2 DE 69023613 T2 DE69023613 T2 DE 69023613T2 DE 69023613 T DE69023613 T DE 69023613T DE 69023613 T DE69023613 T DE 69023613T DE 69023613 T2 DE69023613 T2 DE 69023613T2
- Authority
- DE
- Germany
- Prior art keywords
- line state
- symbol
- fddi
- symbols
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 title claims description 22
- 239000013307 optical fiber Substances 0.000 claims description 2
- 239000000835 fiber Substances 0.000 description 9
- 238000009432 framing Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 4
- 238000013475 authorization Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/12—Arrangements for remote connection or disconnection of substations or of equipment thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/433—Loop networks with decentralised control with asynchronous transmission, e.g. token ring, register insertion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Optical Communication System (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf Datenübertragungsnetzwerke und insbesondere auf ein Verfahren und eine Vorrichtung für die Codierung von Information, empfangen durch eine Station von einem Netzwerkübertragungsmedium für die Präsentation zu einer Empfangsstation oder für die Wiederholung zurück auf das Medium in einer verläßlichen, kompakten und pünktlichen Weise.
- Die Kommunikation zwischen Stationen in einem Datenübertragungsnetzwerk erfolgt durch die Übertragung einer Serie, oder eines "Rahmens", von Informationszeichen, wobei benachbarte Rahmen getrennt sind durch explizite oder implizite Start-Stop-Codemuster. Die Verwendung eines nur einmal verwendeten Startmusters ("Startbegrenzer") und eines nur einmal verwendeten Stopmusters ("Endbegrenzer") ermöglicht der empfangenden Station, den exakten Beginn und das exakte Ende jedes empfangenen Rahmens zu identifizieren.
- Ein bestimmter Typ von Netzwerkformat ist durch das Fiber- Distributed-Data-Interface-Protokoll (FDDI) definiert. Das FDDI-Protokoll ist eine amerikanische nationale Norm (ANS) für die Datenübertragung, die sich auf ein 100 Mbit/Sekunde-Berechtigungs-Ringnetzwerk bezieht, das ein optisches Faserübertragungsmedium verwendet. Das FDDI- Protokoll soll eine wechselseitige Verbindung hoher Leistungsfähigkeit zwischen Computern wie auch zwischen Computern und ihren zugeordneten Massenspeicher-Untersystemen und anderen Peripheriegeräten darstellen.
- Information wird auf einem FDDI-Ring in Rahmen übertragen, die aus einer Sequenz von 5-Bit-Zeichen oder "Symbolen" bestehen, wobei jedes Symbol 4 Datenbits repräsentiert. Die Information wird typischerweise in Symbolpaaren oder "Bytes" übertragen. Berechtigungen werden verwendet, um das Recht zur Übertragung von Information zwischen Stationen zu signalisieren.
- Von den zweiunddreißig Mitgliedern des FDDI-Standardsymbolsatzes sind sechzehn Datensymbole (von denen jedes 4 Bits gewöhnlicher binärer Daten repräsentiert) und acht Steuersymbole. Die acht Steuersymbole sind J (das erste Symbol eines Startbegrenzerbytes JK), K (das zweite Symbol eines Startbegrenzerbytes JK), I (Idle = Leerlauf), H (Halt), Q (Quiet = Ruhig), T (Endbegrenzer), S (Setzen) und R (Rücksetzen).
- Ein kontinuierlicher Strom von Steuersymbolmustern definiert einen Leitungszustand. Das FDDI-Protokoll definiert vier Leitungszustände:
- (1) Leerlaufleitungszustand (ILS), was ein kontinuierlicher Strom von Leerlaufsymbolen ist;
- (2) Ruhigleitungszustand (QLS), was ein kontinuierlicher Strom von Ruhigsymbolen ist;
- (3) Haltleitungszustand (HLS), was ein kontinuierlicher Strom von Haltsymbolen ist; und
- (4) Mutterleitungszustand (MLS), was ein kontinuierlicher Strom von abwechselnden Halt- und Ruhigsymbolen ist.
- Die restlichen acht Symbole des FDDI-Standardsymbolsatzes werden nicht verwendet, da sie die Codelauflänge verletzen oder die Gleichspannungsausgleichserfordernisse des Protokolls. TABELLE I FDDI-STANDARDSYMBOLESATZ SYMBOL CODE
- Fig. 1 zeigt die Felder, die innerhalb der FDDI-Rahmen- und Berechtigungsformate verwendet werden. Ein Präambelfeld (PA), das aus einer Sequenz von Leerlaufleitungszustandssymbolen besteht, geht jeder Übertragung voraus. Die Leerlaufsymbole stellen ein Maximalfrequenzsignal bereit, das verwendet wird für die Empfangstaktsynchronisation. Das Startbegrenzerfeld (SD) besteht aus einem Zweisymbol-Startbegrenzerpaar, das als einzigartig erkennbar ist, unabhängig von den Symbolbegrenzungen. Wie oben festgehalten, etabliert das Startbegrenzerbyte die Begrenzungen für die nachfolgende Information. Das Rahmensteuerfeld (FC) definiert den Typ von Rahmen und seine Charakteristiken; es unterscheidet Synchron- von asynchroner Übertragung, spezifiziert die Länge der Adresse und identifiziert den Typ des Rahmens. Das Rahmensteuerfeld unterscheidet in einzigartiger Weise eine Berechtigung. Das Endbegren zerfeld (ED) einer Berechtigung besteht aus zwei Endbegrenzersymbolen und vervollständigt eine Berechtigung. Das Bestimmungsadressfeld (DA) und Quellenadressfeld (SA) enthalten die Bestimmung bzw. die Quellenadressen des übertragenen Rahmens. Das Bestimmungsadressfeld und das Quellenadressfeld sind beide entweder zwei Bytes lang oder sechs Bytes lang, wie durch das Rahmensteuerfeld festgelegt. Die Bestimmungsadresse kann entweder eine individuelle Adresse oder eine Gruppenadresse sein. Das Rahmenprüfsequenzfeld (FCS), das vier Bytes lang ist, enthält einen zyklischen Redundanztest unter Verwendung eines Standardpolynoms. Das INFORMATIONS-Feld, wie dies der Fall ist für alle Felder, erfaßt von der Rahmentestsequenzprüfung, besteht nur aus Datensymbolen. Der Endbegrenzer eines Rahmens ist ein Endbegrenzersymbol (T), dem ein Rahmenstatusfeld (FS) folgt, bestehend aus drei Steuerindikatorsymbolen, welche anzeigen, ob die adressierte Station ihre Adresse erkannt hat, ob der Rahmen kopiert worden ist oder ob irgendeine Station einen Fehler in dem Rahmen erkannt hat. Das "T", gefolgt von drei Steuerindikatoren, repräsentiert das Minimalende der Rahmensequenz (EFS), erfordert durch das FDDI-Protokoll für einen Nichtberechtigungsrahmen. Das Protokoll läßt zusätzliche Paare von Steuersymbolen in dem EFS zu oder eine zusätzliche ungerade Zahl von Steuersymbolen, gefolgt von einem letzten "T"-Symbol. Alle angepaßten Realisierungen müssen in der Lage sein, diese ausgedehnten Rahmenendesequenzen ohne deren Verkürzung zu verarbeiten. Der Endbegrenzer "T" und die beiden Steuersymbole "R" und "S" sind in einzigartiger Weise codiert und unterscheidbar von entweder normalen Datenoder Leerlaufsymbolen.
- Fig. 2 zeigt die für eine Station erforderlichen Komponentenfunktionen, um in Übereinstimmung mit dem FDDI-Protokoll zu sein. Die identifizierten Komponenten umfassen eine Stations-Managementfunktion (SMT), die ein Teil des Netzwerk-Managements ist, das in jeder Station am Netzwerk vorgesehen ist zur Steuerung der Gesamtaktion der Station, um ihren richtigen Betrieb als ein Mitglied des Ringes sicherzustellen. Eine physikalische, mediumabhängige Ebene (PMD)-Funktion stellt die faseroptischen Verbindungen zwischen benachbarten Stationen an dem Ring bereit. Eine physikalische Ebenenprotokollfunktion (PHY) liefert die Codier-, Decodier-, Takt- und Synchronisationsfunktionen. Eine Mediumzugangssteuerfunktion (MAC) steuert den Zugang zu dem Übertragungsmedium unter Übertragung von Rahmen auf und den Empfang von Rahmen von der Mediumzugangssteuerfunktion anderer Stationen.
- Die PHY-Funktion empfängt und sendet gleichzeitig. Die Übertragungslogik der PHY-Funktion akzeptiert Symbole von der Mediumzugangssteuerfunktion, setzt diese Symbole in 5-Bit-Codegruppen um und sendet den codierten seriellen Strom auf das Medium. Die Empfangslogik der PHY-Funktion empfängt den codierten seriellen Strom von dem Medium, etabliert Symbolgrenzen basierend auf der Erkennung eines Startbegrenzersymbolpaares und beliefert die zugeordnete Mediumzugangssteuerfunktion mit decodierten Symbolen.
- Zusätzliche Hintergrundinformation für die vorliegende Erfindung betreffend das FDDI-Protokoll wird von Floyd E. Ross in "FDDI -an Overview", Digest of Papers, Computer Soc. Intl. Conf., Compcon '87, Seiten 434-444, präsentiert.
- Eine primäre Dienstleistung der FDDI-PHY-Funktion besteht darin sicherzustellen, daß Information, empfangen von dem faseroptischen Übertragungsmedium, der Mediumzugangssteuerfunktion in der möglichst zuverlässigen, kompakten und pünktlichen Weise präsentiert wird.
- Eine Fehlerquelle bei empfangener Information resultiert daraus, daß einlaufende Daten längs des Übertragungsmediums korrumpiert werden. Verschiedene Unterfunktionen innerhalb der PHY-Funktion alarmieren die Mediumzugangssteuerfunktion bezüglich möglicher Datenkorruptionen, so daß die Mediumzugangssteuerfunktion korrumpierte Rahmen verwerfen kann und andere angemessene Empfangsaktionen vornehmen kann.
- Eine andere Fehlerquelle bei empfangener Information resultiert aus dem Transit von Symbolen zwischen der PHY-Funktion und der Mediumzugangssteuerfunktion oder anderen PHY-Funktionen. Da es Anwendungen gibt, die das physische Plazieren der PHY-Funktionen und Mediumzugangssteuerfunktionen über verschiedene Platinen involviert, können potentielle Korruptionen über Bussen auftreten, gerade so, wie in jedem großen Bussystem auftreten können. Um die Erkennung solcher Fehler zu ermöglichen, kann die zwischen der PHY-Funktion und der Mediumzugangs steuerfunktion übertragene Information mit einem Paritätsbit codiert werden.
- Das FDDI-Protokoll erfordert auch, daß die PHY-Funktion Leitungszustände überwacht, die herrühren von der Akkumulation bestimmter empfangener Symbole. Diese Leitungszustandsiiberwachungsinformation wird der Stations-Managementfunktion berichtet, so daß die Stations-Managementfunktion entsprechende Maßnahmen treffen kann.
- U.S.-Patent Nr. 4,530,088 mit der Bezeichnung GROUP CODING SYSTEM FOR SERIAL DATA TRANSMISSION, erteilt 16. Juli 1985 an James R. Hamstra, Miterfinder der vorliegenden Erfindung, und Robert K. Moulton, offenbart ein System für das Codieren binärer Daten und Steuersignale, die seriell zwischen zwei oder mehr Kommunikationsstationen übertragen werden und anwendbar ist bei FDDI-Netzwerken. Das System umfaßt zwei Register: ein Datenregister, das Eingangsdatengruppen empfängt und speichert, und ein Steuerregister, das Eingangssteuercodes empfängt und speichert. Ein Eingangsselektor multiplexiert die Inhalte des Daten- und des Steuerregisters für eine Codierfunktion. Die codierten Daten- und Steuergruppen werden dann einem Schieberegister zugeführt, das sie seriell auf ein Übertragungsmedium gibt.
- Gemäß einer anderen bekannten PHY-Funktionsausführung für die Übertragung von FDDI-Symbolen von dem FDDI-Faseroptikübertragungsmedium zu einer Mediumzugangssteuerfunktion werden "nicht auf Null zurückgehende, auf Eins invertierte" (NRZI = Non-Return-to-Zero-Invert-on-One) FDDI-Daten, seriell empfangen von der PHY-Funktion von dem Medium, zuerst in ein Nicht-auf-Null-Rückkehrformat (NRZ) konvertiert. Dann führt ein Schieber serielle in 10-Bit-Parallalumsetzung der NRZ-Daten aus. Das 10-Bit-FDDI-Symbolpaar wird dann parallel in einen Rahmenbildner geladen. Der Rahmenbildner erkennt Muster in den 10-Bit-Binärkombinationen für das Etablieren von FDDI-Symbolbegrenzungen nach Erfordernis. Jedes der beiden FDDI-Symbole, das das verschobene 10-Bit-FDDI-Symbolpaar umfaßt, wird dann parallel in ein Register in einem 48/58-Decoder geladen. Der Decoder führt eine 48/58-Decodierung für die beiden Symbole aus und erzeugt Parität für den decodierten 10-Bit-Ausgang. Die Rahmenbildung und die Steuerlogik in Verbindung mit dem Rahmenbildner erzeugt Zeitlageimpulse zum Laden der zwei Decodierregister und zum Einschreiben von Daten von dem Decoder in einen Elastizitätspuffer. Daten werden dann von dem Elastizitätspuffer durch ein Synchronisationsregister getaktet. Das Synchronisationsregister zwingt Verletzungssymbole in einen Empfängermultiplexer unter zwei Bedingungen. Die erste Bedingung ist Übertrag/ Untertrag des Elastizitätspuffers. Die zweite Bedingung tritt ein, wenn die Leitungszustandsdecoderlogik das Vorhandensein von Ruhig-, Halt-, Haupt-, Leerlauf- oder Rauschleitungszuständen am Ausgang des Synchronisationsregisters feststellt; die Erkennung irgendeines dieser Leitungszustände bewirkt die Übertragung eines ungültigen Symbols aus dem Synchronisationsregister. Das ungültige Symbol identifiziert jedoch nicht den Typ des Leitungszustands. Der Ausgang des Synchronisationsregisters wird verfügbar gemacht über eine Glättungsfunktion zu einem Empfängerbus für Zugriff durch eine zugeordnete Mediumzugangssteuerfunktion.
- Das Dokument EP-A-299 251 offenbart die Kombination von Merkmalen, die in der Präambel der Patentansprüche 1 bzw. 2 wiedergegeben sind.
- Die Erfindung ist breit im Anspruch 1 definiert; Anspruch 2 spezifiziert sie bezüglich der FDDI-Anwendung. Generell schafft die vorliegende Erfindung eine Vorrichtung, die für das Codieren externer Informationszeichen, empfangen von einem Übertragungsmedium durch eine Station an einem Datenübertragungsnetzwerk, zu einem internen Satz von Codepunkten für die Wiedergewinnung oder Wiederübertragung durch die empfangende Station verwendet werden kann. Die Erzeugung von internen Codepunkten in Übereinstimmung mit der vorliegenden Erfindung sieht einen minimalen internen Symbolsatz vor, der vollständige Leitungszustandsinformation integriert, wodurch die Notwendigkeit für Extrasignale zur Anzeige der Leitungszustandsbedingung eliminiert wird. Zusätzlich wird Information integriert innerhalb der internen Codepunkte, um Fehlersituationen, wie Elastizitätspufferfehler, zu berichten. Die internen Codepunkte können auch durch den Stationssender akzeptiert werden, um codiert zu werden, und mit entsprechender Filterung auf das Übertragungsmedium wiederholt zu werden. Darüber hinaus können interne Codepunktgruppen optimiert werden derart, daß die Decodierlogik am empfangenden Ende minimiert wird, sei es die Mediumzugangssteuerfunktion der Station oder ihr Sender. Intern macht die Station vorzugsweise Gebrauch von den Codepunkten, um den Empfänger-Elastizitätspuffer zu synchronisieren, eine Einheit, die entscheidend ist um sicherzustellen, daß eine korrekte Replik der von dem Medium empfangenen Daten für die Wiedergewinnung oder Wiederübertragung vorgesehen wird.
- Andere Merkmale und Vorteile der vorliegenden Erfindung werden verständlich und gewürdigt unter Bezugnahme auf die detaillierte Beschreibung der Erfindung, die unten wiedergegeben ist, und welche in Verbindung mit den beigefügten Zeichnungen zu lesen ist.
- Fig. 1 ist ein Diagramm, das die Felder illustriert, die innerhalb des FDDI-Rahmen- und Berechtigungsformats verwendet werden.
- Fig. 2 ist ein Blockdiagramm zur Illustration der Komponenten, die für eine Station gemäß dem FDDI-Protokoll erforderlich sind.
- Fig. 3 ist ein Blockdiagramm einer physikalischen Funktion in Übereinstimmung mit dem FDDI-Protokoll.
- Fig. 4A und 4B sind eine Steuercodemappe bzw. eine Datencodemappe zur Illustration der Übersetzung des FDDI-Normsymbolsatzes auf interne Codepunkte gemäß der vorliegenden Erfindung.
- Fig. 5 ist eine schematische Darstellung des Formats eines Datenbytes, übertragen zwischen der physikalischen Funktion und der Mediumzugangssteuerfunktion gemäß der vorliegenden Erfindung.
- Fig. 6 ist ein Blockdiagramm zur Illustration einer Ausführungsform eines Empfängers der physikalischen Funktion für die Erzeugung interner Codepunkte gemäß der vorliegenden Erfindung.
- Fig. 7 ist eine Zustandstabelle zur Illustration der Codepunktumschreibung, vorgesehen durch einen Nachdecoder, der gemäß der vorliegenden Erfindung arbeitet.
- Fig. 3 zeigt ein Blockdiagramm eines Steuergerätes für eine physikalische Ebene (Player) 10, welches die physikalische Funktion implementiert, wie sie in dem Fiber Distributed Data Interface (FDDI)- Protokoll definiert ist.
- Der Player 10 umfaßt vier primäre Blöcke: einen Empfänger 12, einen Sender 14, einen Konfigurationsschalter 16 und eine Steuerbusschnittstelle 18. Der Player 10 umfaßt außerdem eine Anzahl von Speicherregistern, die Daten festhalten, die die Betriebscharakteristiken des Players 10 definieren.
- Der Empfänger 12 akzeptiert serielle, binäre Information entweder von der seriellen Schnittstelle mit dem FDDI-Netzwerk-Faseroptikempfänger (PMD) oder von dem Sender 14 über einen internen Rückführpfad. Der Empfänger 12 setzt den Informationsstrom von dem Nicht-auf-Nullzurück-invertier-in-Eins-(NRZI)-Format, verwendet auf dem FDDI-Medium, in Nicht-zurück-zu-Null-(NRZ)-Format um, wie es intern von der empfangenden Station verwendet wird, und decodiert die NRZ-Daten aus der externen Codierung in interne Codierung. Der Empfänger 12 etabliert die 5-Bit-Symbolgrenzen für den seriellen Bitstrom und synchronisiert den lokalen Stationstaktgeber auf den Taktgeber der stromaufliegenden Station. Der Empfänger 12 führt auch die Leitungszustandserkennung, Verbindungsfehlererkennung aus und präsentiert die Daten dem Konfigurationsschalter 16 als intern codierte Symbolpaare.
- Der Sender 14 akzeptiert Informationszeichen als Symbolpaare von dem Konfigurationsschalter 16. Er codiert die Symbolpaare aus der internen Codierung in die externe Codierung, filtert Codeverletzungen im Informationsstrom aus und verteilt Leerlaufbits, die von dem Elastizitätspuffer addiert oder unterdrückt wurden. Zusätzlich ist der Sender 14 in der Lage, Leerlauf-, Haupt-, Halt-, Ruhig- oder andere benutzerdefinierte Symbolpaare zu erzeugen. Der Sender 14 setzt auch den Datenstrom aus NRZ in NRZI um und präsentiert ihn entweder dem Empfänger 12 über den internen Rückführpfad oder dem faseroptischen FDDI-Sender (PMD) als einen seriellen Bitstrom.
- Die primäre Funktion des Konfigurationsschalters 16 besteht in der Konfigurierung des Informationsflusses für die Unterstützung multipler Stationskonfigurationen für unterschiedliche Stationstypen ohne externe Logik.
- Die Steuerbusschnittstelle 18 ermöglicht dem Benutzer, den Konfigurationsschalter 16 zu programmieren, Funktionen innerhalb des Empfängers 12 und des Senders 14 zu entsperren und zu sperren, Leitungszustände und Verbindungsfehler zu berichten, die von dem Empfänger 12 erfaßt wurden, und Fehlerbedingungen zu berichten.
- Fig. 4A und 4B stellen Steuer- bzw. Datensymbolcodemappen für die Umsetzung des Standard-FDDI-Externcodemusters, dargestellt in Tabelle 1 oben, auf interne Codepunkte gemäß der vorliegenden Erfindung dar. In den Symbolcodemappen der Fig. 4A und 4B bezeichnet V' ein PHY-ungültig oder ein Elastizitätspufferstopfbyte und I'-bezeichnet I in ILS oder ein Elastizitätspufferstopfbyte, wobei ein "Stopfbyte" ein bestimmtes Byte ist, das in den Elastizitätspuffer, wie unten beschrieben, gezwungen wird, unabhängig von dem aktuellen empfangenen Symbolpaar, wenn in den meisten Leitungszuständen außer dem aktiven Leitungszustand (ALS). Ein "N" bezeichnet den Empfang eines Datensymbols, das mit einem Steuersymbol gepaart ist; da ein Datensymbol gepaart mit einem Steuersymbol ein Fehler ist, wird er mit einem einzigen Fehlersteuerpunkt "N" berichtet, anstatt ihm einen spezifischen Wert zu geben. Ein "1" bezeichnet ein Leerlaufsymbol, das in einem aktiven Leitungszustand (ALS) empfangen wird, was der normale Ablauf von Ereignissen nach einem Rahmen ist; I' zeigt an, daß genug Leerlaufsymbole empfangen worden sind, um in den Leerlaufleitungszustand (ILS) überzugehen, was für alle praktischen Zwecke bedeutet, daß ein Leerlaufbyte empfangen worden ist. (Während dies nicht immer der aktuelle Fall ist, bedeutet es keinen Nachteil für den MAC oder den Sender, es auf diese Weise zu behandeln).
- Es ist festzuhalten, daß in der in Fig. 4A dargestellten Steuercodemappe interne Codepunkte in Codepunktgruppen organisiert sind derart, daß die Decodierunglogikerfordernisse sowohl des Empfängerblocks als auch des Senderblocks des Players 10 und der Mediumzugangssteuerfunktion minimal sind. Beispielsweise teilen sich die Steuersymbole T, 5 und R "10" als die D2- bzw. D3-Symboldigits. In ähnlicher Weise teilen sich die Leerlaufbytesymbole I und I' "01" als D2- bzw. D3-Bit.
- Es gibt bestimmte Codepunkte, die man von der Player-Empfangsfunktion unmöglich erhalten kann; diese Codepunkte sind mit "Egal", symbolisiert durch "X" in der Mappe der Fig. 4A, bezeichnet. Die Decodierung kann mit Vorteil von diesen "Egal"-Symbolen Gebrauch machen. Da Zeit zum Ausführen der Logik begrenzt ist, können um so mehr andere Logikfunktionen in derselben Taktperiode ausgeführt werden, je einfacher die Logik ist. Insgesamt spart dieser Ansatz Chipfläche, wie er auch die Latenz des diese Funktion enthaltenden Knotens reduziert, was seinerseits das Verhalten verbessert.
- Wie in Fig. 4A und 4B gezeigt, kann jedes interne Symbol entweder ein Steuercodepunkt oder ein Datencodepunkt sein. Wenn man jedoch den Vorteil der Tatsache benutzt, daß FDDI-Steuercodepunkte und -Datencodepunkte nicht legalerweise in einem Symbolpaar gemischt werden können, ist nur ein Steuerbit erforderlich für jedes Symbolpaar anstatt zwei Steuerbits. Das heißt, theoretisch sollte ein Steuerbit jedes Symbol begleiten, so daß der Typ jedes Symbols identifiziert werden kann. Da jedoch keine Station legitimerweise ein gemischtes Steuer-/Datensymbolpaar aussenden kann, kann der Player ein solches Paar als einen Fehler behandeln und das Datensymbol in einen speziellen Steuercodepunkt zwingen, der für diesen Zweck reserviert ist. Deshalb kann die Mediumzugangssteuerfunktion angewiesen werden, daß ein Fehler aufgetreten ist.
- Das Format eines FDDI-Bytes transferiert zwischen einer FDDI- PHY-Funktion, und die Mediumzugangssteuerfunktion ist in Fig. 5 gezeigt.
- Jedes FDDI-Symbolpaar wird durch ein Paritätsbit P geschützt. Der Player 10 erzeugt die Parität als Teil des Decodierprozesses, bevor Daten der Mediumzugangssteuerfunktion präsentiert werden und die Mediumzugangssteuerfunktion die Parität überprüft. Die Parität wird auch erzeugt, wenn die Mediumzugangssteuerfunktion Daten durch den Player 10 sendet und der Player 10 sie überprüft.
- Die vorliegende Erfindung sieht auch das Einschließen von Leitungszustandsinformation in dem Playerausgang über die internen Codepunkte vor. Wenn der Player 10 normale Daten in einem Rahmen empfängt, ist er im aktiven Leitungszustand (ALS), und die internen Codepunkte entsprechen den Symbolen, empfangen von dem faseroptischen Meidum. Wenn jedoch Symbole empfangen werden, die den Player 10 aus dem aktiven Leitungszustand (ALS) herausnehmen, können die internen Codes I' oder V' der Mediumzugangssteuerfunktion (MAC) und der Stations-Managementfunktion (SMT) präsentiert werden.
- Gemäß Fig. 5 und wie in größeren Einzelheiten unten beschrieben, identifiziert das zweite Symbol nach entweder einem I'- oder V'- Symbol immer den laufenden Leitungszustand. Die Stations-Managementfunktion oder irgendeine andere Einheit kann diese Leitungszustandsinformation verwenden, um Steuerentscheidungen zu treffen.
- Wenn der Player 10 eine PHY-Ungültigbedingung eingibt, bedeutet dies, daß die der Mediumzugangssteuerfunktion von dem Player 10 präsentierten Daten korrumpiert sind. Über die empfangenen Daten kann demgemäß die Mediumzugangssteuerfunktion vollständig diese Bedingung decodieren. Die Mediumzugangssteuerfunktion verwirft dann alle empfangen Daten und unternimmt entsprechende andere Wiedergewinnungsaktionen. Dieses Merkmal des Players 10 wird ebenfalls in größeren Einzelheiten unten diskutiert.
- Die Codepunkte stellen auch interne Synchronisation bereit. Eine Größe, genannt "Wiederholbares Symbol" wird verwendet, um dem Elastizitätspuffer des Players 10 zu ermöglichen, intelligente Entscheidungen während der Synchronisation des Empfangstaktes und des Sendetaktes zu treffen. Wiederholbare Symbole sind jene, die der Elastizitätspuffer unterdrücken oder duplizieren kann, das heißt I' oder V'.
- Demnach sind die internen Codepunkte, bereitgestellt an der Player-MAC-Schnittstelle, gemäß der vorliegenden Erfindung ein einzigartiger Satz von Codemustern, die alle vorgenannten Funktionen ausfüllen, welche sonst zusätzliche Chippins und Chiplogik verbrauchen würden.
- Ein Blockdiagramm einer Ausführungsform des Empfängerblocks 12 eines Players 10, die verwendet werden kann, um das Codieren der von dem Sendemedium empfangenen FDDI-Symbole in interne Codepunkte gemäß der vorliegenden Erfindung auszuführen, ist in Fig. 6 gezeigt.
- Der in Fig. 6 gezeigte Empfänger 12 empfängt einen seriellen Bitstrom von dem FDDI-Übertragungsmedium, identifiziert Standard-FDDI- Symbole von dem externen Symbolsatz, vorgesehen in der obigen Tabelle 1, decodiert die identifizierten externen Symbole zum Bereitstellen vorläufiger interner Codepunkte und justiert dann die vorläufigen internen Codepunkte nach Bedarf zum Bereitstellen interner Codepunkte in Übereinstimmung mit den Charakteristiken der empfangenen Daten.
- Genauer gesagt, werden die externen FDDI-Symbole seriell von dem FDDI-Faseroptikmedium mittels eines 12-Bit-seriell-ein, parallalaus-Schieberegisters 100 empfangen. Der 12-Bit-Ausgang des Schieberegisters 100, der die 10 Bit der laufenden Daten plus 2 historische "Rückblickbits" vom vorhergehenden Byte repräsentiert, wird der Rahmungslogik 102 zugeführt. Die Rahmungslogik 102 erkennt bestimmte Muster in dem empfangenen Bitstrom für das Etablieren von Bytebegrenzungen in dem einlaufenden Bitstrom je nach Erfordernis. Beispielsweise bei Erkennung eines Startbegrenzersymbolpaars JK notifiziert die Rahmungslogik einen Nachdecoder 114 dementsprechend, wie unten beschrieben. Die beiden historischen Bits ermöglichen eine größere Genauigkeit bei der Identifikation von Bitstrom-Charakteristiken, wie eine Leitungszustandsinformation.
- 5-Bits des 12-Bit-Ausgangs vom Schieberegister 100 werden einer 5-Bit-Latchschaltung 104 zugeführt, um der 5-Bit-Binärkombination das Ruhen zu ermöglichen.
- Das 5-Bit-Symbol, zwischengespeichert im Register 104, wird dann in einen Vordecoder 106 getaktet. Der Vordecoder 106 umfaßt eine Suchtafel, welche den 5-Bit-Eingang aus Register 104 in einen 6-Bit-Ausgang umsetzt, der ein entsprechendes vorläufiges 5-Bit- Codemuster plus ein Paritätsbit umfaßt. Der 6-Bit-Ausgang des Vordecoders 106 wird dann einer 6-Bit-Latchschaltung 108 zugeführt, um eine Kombination mit dem nächsten Symbol zu ermöglichen.
- Für das zweite Symbol jedes Paares wird der 6-Bit-Ausgang des Vordecoders 106 ebenfalls einer 12-Bit-Latchschaltung 110 zugeführt, die in Kombination mit dem vorherigen Ausgang, gespeichert in der 6-Bit- Latchschaltung 108, einen vorläufigen 12-Bit-Codemusterausgang bereitstellt, umfassend zwei 6-Bit-Muster "a" und "b" und mit dem folgenden Format:
- PaCa a3a2a1a0 PbCb b3b2b1b0
- Der Vordecoder 106 stellt auch decodierte Steuersymbole einem Leitungszustandsdetektor 112 zur Verfügung, der die minimale Anzahl sequentieller Leitungszustandssymbole innerhalb des empfangenen Symbolstroms erkennt, erforderlich zum Eingeben eines bestimmten Leitungszustands. Die untenstehende Tabelle II listet die Leitungszustände auf, abgestützt durch den Player 10: TABELLE II Aktiver Leitungszustand (ALS) Leerlaufleitungszustand (ILS) Superleerlaufleitungszustand Kein signal erkannt (NSD) Hauptleitungszustand (MLS) haltleitungszustand (HLS) Ruhigleitungszustand (QLS) Rauschleitungszustand (NLS) Leitungszustand unbekannt (ULS) Bei Empfang eines JK-Symbolpaares Zwei Leerlaufsymbolpaare Acht aufeinanderfolgende Leerlaufsymbolpaare Bei Fehlzugriff von TTLSD Acht aufeinanderfolgende Halt-Ruhig-Symbolpaare Acht aufeinanderfolgende halt-Halt-Symbolpaare Acht aufeinanderfolgende Ruhig-Ruhig-Symbolpaare Sechzehn Rauschereignisse Bei Empfang eines inkonsistenten Byte bezüglich des laufenden Leitungszustands
- Der Ausgang des Leitungszustandsdetektors 112, welcher den erkannten Leitungszustand identifiziert, wird einem Nachdecoder 114 zugeführt, der auch den Ausgang der 12-Bit-Latchschaltung 110 empfängt. Der Nachdecoder 114 reagiert auf den vorläufigen 12-Bit-Codemusterausgang von Latchschaltung 108, den Ausgang der Rahmungslogik 102 und den Ausgang des Leitungszustandsdetektors 112 zum Erzeugen eines 10 Bit umfassenden internen Codepunktsymbolpaars oder Bytes, formatiert, wie in Fig. 5 dargestellt.
- Wenn der Nachdecoder 114 im aktiven Leitungszustand (ALS) ist, dann überträgt er einfach eine Replik seines Eingangs auf den Elastizitätspuffer 118. Die Tabelle III liefert Beispiele von Symbolpaaren, erzeugt durch den Nachdecoder 114 (entsprechend dem Format der Fig. 5) im aktiven Leitungszustand (ALS). TABELLE III Symbolpaar Code Schlüssel: P = Paritätsbit C = irgendein eingangssteuersymbol {I,V,R,S,T,H,} n = irgendein Dateneingangssymbol {0,1,2...F} N = interner Codepunkt für Daten in einem Daten/Steuergemischten Byte W = irgendein Eingangssteuersymbol {R,S,T} x = irgendein Eingangssymbol {N,C} H = Haltsymbol I = Leerlaufsymbol in ALS empfangen V = Verletzungssymbol
- Wenn jedoch der Leitungszustandsdecoder 112 den Nachdecoder 114 informiert, daß ein abnormaler Leitungszustand erkannt worden ist, erzeugt der Nachdecoder 114 ein Symbolpaar, umfassend ein I'- oder V'- Symbol zur Anzeige einer Verletzung, begleitet von einem Symbol, das den erkannten Leitungszustand identifiziert. Die nachstehende Tabelle IV identifiziert Symbolpaare, erzeugt von dem Nachdecoder 114 (entsprechend dem Format der Fig. 5) unter diesen Bedingungen: TABELLE IV Symbolpaar Code Schlüssel : V' = PHY ungültig oder Stopfbyte vor JK U = Unbekanntes bit (Empfang von Symbol, das nicht zum Leitungszustand gehört) Unbekannt =1 Nicht Unbekannt = 0 LS = Leitungszustand: I' = irgendein Symbol in ILS wird herausgeglättet als I'; I' kann auch ein Stopfbyte vor einem JK repräsentieren)
- Wenn die Rahmungslogik 102 dem Nachdecoder 114 anzeigt, daß sie ein JK-Symbolpaar erkannt hat, erzeugt in ähnlicher Weise der Nachdecoder 114 ein I'- oder V'-Symbolpaar als ein Stopfbyte für einen Eingang zum Elastizitätspuffer 118. Ein JK-Symbolpaar wird niemals in den Elastizitätspuffer 118 eingeschrieben. Es wird jedoch aus dem Elastizitätspuffer 118 ausgelesen.
- Der Wunsch, sowohl den Vordecoder 106 als auch den Nachdecoder 114 anstatt eines einzigen Decoders zu verwenden, der Einstell-Logik mit Rawcode-Umsetzung inkorporiert, ergibt sich, weil, wie oben festgehalten, empfangene Symbole existieren, die in unterschiedliche interne Codepunkte umgesetzt werden können, abhängig von den Leitungszustandsbedingungen oder dem Auftreten eines Startbegrenzersymbolpaares JK. Wiederum, wie oben festgehalten, akzeptiert der Leitungszustandsdetektor 112 auch Steuersignale vom Vordecoder 106. Wenn eine kombinierte komplexe Decoderlösung genommen wird, würde dies zusätzliche Taktzyklen für den Leitungszustandsdetektor 112 erfordern, um aufgefrischte Information zu empfangen, die dann von dem kombinierten Decoder inkorporiert werden kann, womit die Empfangszeit auf dem Ring verlangsamt wird. Es ist wünschenswerter, den Vordecoder 106 so schnell wie möglich freizumachen,um ihm zu ermöglichen, das nächste empfangene Symbol zu decodieren, wodurch die Decodier- und Leitungszustanderkennungsfunktionen in ihre Kanäle gelenkt werden.
- Demgemäß hilft der Nachdecoder 114, Korruptionen in dem Leerlaufleitungszustand (ILS) auszufiltern, fügt ein Stopfbyte ein, wenn es erforderlich ist, eine Kompensaton für Zeitlagedifferenzen in dem Elastizitätspuffer 118 zu ermöglichen, inkorporiert die Leitungszustandsinformation in den Symbolpaaren, welche den Elastizitätspuffer verlassen, um synchronisierte Leitungszustandsinformation der Stations-Managementfunktion (SMT) über eine separate Anzapfung vom Leser des Elastizitätspuffers zuzuführen, um den gesamten Decodierprozeß zu beschleunigen (sonst würde zusätzliche Synchronisationslogik benötigt, um die Leitungszustandsinformation an SMT zu berichten), und ermöglicht J-Symbole und K-Symbole unterschiedlich unter unterschiedlichen Umständen zu interpretieren; beispielsweise werden J und K als Verletzungen behandelt, wenn sie nicht als ein Paar von der Rahmungslogik 102 verarbeitet werden.
- Gemäß einer Ausführungsform der Erfindung ist der Nachdecoder 114 als eine große Multiplexerbank ausgeführt. Wie in der Zustandstabelle gemäß Fig. 7 gezeigt, ist jedes der 10 Bits der Information, umfassend den Ausgang des Nachdecoders 114, der Ausgang einer Multiplexierung von mehreren Möglichkeiten für das betreffende Bit. Deshalb sind zehn Multiplexer erforderlich. Das Paritätsbit beispielsweise ist der Ausgang eines logischen 5 auf 1 Mux, wobei die Möglichkeiten sind: PA XNOR PB, PA, PB, 0, 1.
- Der Typ des Stopfbytes, das verwendet wird, um eine mögliche Zeitlücke zwischen Empfang eines Startbegrenzersymbolpaars JK und seinem Auslesen aus dem Elastizitätspuffer 118 zu füllen, wird in dem Nachdecoder 114 bestimmt mittels Überprüfung über ein 2-Bit-Signal, empfangen von der Sechsbit-Latchschaltung 108, ob das Byte vor dem JK-Byte ein Leerlaufbyte ist oder nicht. Wenn es eines ist, ist das Stopfbyte I'ULS; wenn es es nicht ist, ist das Stopfbyte V'ULS.
- Die bytebreiten internen Codepunkte, erzeugt durch den Nachdecoder 114, werden in einen Elastizitätspuffer 118 in Reaktion auf Steuersignale eingeschrieben, zugeführt von der Empfängerzeitlageschaltung 116, die auf die Ausgänge der Rahmungslogik 102 reagiert.
- Eine Verzögerung ist vorgesehen zwischen der Initialisierung des Schreibpointers des Elastizitätspuffers durch Empfang eines JK- Startbegrenzers unter Initialisierung des Elastizitätspuffer-Lesepointers. Bei jedem Lesezugriff des Elastizitätspuffers werden Daten byteweit von dem Elastizitätspuffer 118 zu einem Konfigurationsschalter 120 transferiert. Der Konfigurationsschalter 120 überträgt entweder die Daten für die Verarbeitung durch die Mediumzugangssteuerfunktion der Logikempfängerstation oder überträgt die Daten zu der Sendelogik des Players 10 für die Rückübertragung auf das FDDI- Medium, alles in Übereinstimmung mit dem FDDI-Protokoll.
- Wie in Fig. 6 angedeutet, resultiert ein Übertrag/Untertragzustand in dem Elastizitätspuffer 118 in der Erzeugung einer Übertrag/Untertragflagge, die ein PHY-Ungültigsymbol als Ausgang des Konfigurationsschalters 120 bereitzustellen bewirkt.
Claims (7)
1. Vorrichtung für die Übertragung eines Informationsstromes,
umfassend eine Sequenz von Mehrbit-Informationszeichen von einem
Übertragungsmedium zu einem empfangenden Knoten, welcher Informationsstrom
eine Mehrzahl von möglichen Leitungszuständen in Verbindung damit
aufweist, wobei jedes Mehrbit-Informationszeichen ein externes Codemuster
besitzt, das in eindeutig zugeordneter Weise das
Mehrbit-Informationszeichen identifiziert, welche Vorrichtung umfaßt:
(a) Mittel (100, 104, 106) für das Identifizieren von externen
Codemustern in dem Informationsstrom;
dadurch gekennzeichnet, daß die Vorrichtung ferner umfaßt:
(b) Mittel (106) für das Umsetzen jedes identifizierten
externen Codemusters in einen entsprechenden internen Codepunkt;
(c) Mittel (108, 110) für die Übertragung der internen
Codepunkte zu der empfangenden Station;
(d) Mittel (112) für das Erkennen des Leitungszustandes des
empfangenen Informationsstrom; und
(e) Mittel (114) für das Einstellen des zu der Empfangsstation
übertragenen internen Codepunktes, derart, daß spezifisch der erkannte
Leitungszustand identifiziert wird.
2. Vorrichtung für die Übertragung eines Datenstromes in einem
FDDI-Token-Ringnetzwerk, welche Vorrichtung eine Mehrzahl von externen
FDDI-Symbolen umfaßt, empfangen von dem FDDI-Optofaserübertragungsmedium
zu einem empfangenden Knoten, welcher Datenstrom eine Mehrzahl von
möglichen Leitungszuständen in Verbindung damit aufweist, welche
Vorrichtung gekennzeichnet ist durch:
(a) Vordecodiermittel (106) für das Identifizieren empfangener
externer FDDI-Symbole und für das Umsetzen jedes identifizierten
externen FDDI-Symbols in ein entsprechendes internes Codesymbol;
(b) einen Leitungszustanddetektor (112) für das Erkennen des
Leitungszustandes des empfangenen Datenstroms;
(c) Mittel (108, 110) für das Kombinieren interner Codesymbole
zum Bereitstellen von internen Codebytes; und
(d) Nachdecodiermittel (114), die auf den erkannten
Leitungszustand reagieren für das Einstellen des internen Codebytes zum
Bereitstellen eines Ausgangs, der den erkannten Leitungszustand identifiziert.
3. Vorrichtung nach Anspruch 2, bei der der Ausgang (10) des
Nachdecodiermittels (114) ein erstes Symbol und ein zweites Symbol
umfaßt, wobei das zweite Symbol den erkannten Leitungszustand
identifiziert.
4. Vorrichtung nach Anspruch 2, bei der der erkannte
Leitungszustand ausgewählt wird aus der Gruppe bestehend aus Aktiver
Leitungszustand (ALS), Leerlaufleitungszustand (ILS), Mutterleitungszustand (MLS),
Haltleitungszustand (HLS), Ruhigleitungszustand (QLS),
Rauschleitungszustand (NLS) und Unbekannter Leitungszustand (ULS) in Kombination damit,
daß sie in einem der vorhergehenden Leitungszustände gewesen ist.
5. Vorrichtung nach Anspruch 4, bei der der Ausgang 10 des
Nachdecodiermittels (114) eine Dreibit-Binärsequenz umfaßt, die den
erkannten Leitungszustand identifiziert, und ein Einzelbit umfaßt, das
anzeigt, ob der gegenwärtige Leitungszustand unbekannt ist.
6. Vorrichtung nach Anspruch 5, bei der die Übereinstimmung
zwischen der binären Dreibit-Sequenz und dem erkannten Leitungszustand
wie folgt ist:
ALS = 000
ILS = 001
MLS = 100
HLS = 101
QLS = 110
NLS = 111.
7. Vorrichtung nach Anspruch 1 und ferner umfassend Mittel für
das Identifizieren von Fehlern in dem empfangenen Informationsstrom und
wobei das Einstellmittel Mittel umfaßt für das Erzeugen von internen
Codepunkten, welche die identifizierten Fehler in dem empfangenen
Informationsstrom repräsentieren.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/444,561 US5046182A (en) | 1989-12-01 | 1989-12-01 | Code points for transferring data from a network transmission medium to a station on the network |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69023613D1 DE69023613D1 (de) | 1995-12-21 |
DE69023613T2 true DE69023613T2 (de) | 1996-07-11 |
Family
ID=23765426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69023613T Expired - Fee Related DE69023613T2 (de) | 1989-12-01 | 1990-11-21 | Codezeichen zum Übertragen von Daten von einem Netzwerkübertragungsmedium zu einer Station auf dem Netzwerk. |
Country Status (5)
Country | Link |
---|---|
US (1) | US5046182A (de) |
EP (1) | EP0430052B1 (de) |
JP (1) | JPH03212043A (de) |
KR (1) | KR0150211B1 (de) |
DE (1) | DE69023613T2 (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5179664A (en) * | 1989-04-14 | 1993-01-12 | National Semiconductor | Symbol-wide elasticity buffer with a read-only section and a read-write section |
EP0419750B1 (de) * | 1989-09-26 | 1994-11-30 | International Business Machines Corporation | Verteilermechanismus zur Herstellung von Verbindungen zwischen den Benutzer-Schnittstellen eines Kommunikationssystems |
US5128935A (en) * | 1989-11-08 | 1992-07-07 | National Semiconductor Corporation | Byte-wide repeat filter |
US5185863A (en) * | 1989-12-01 | 1993-02-09 | National Semiconductor Corporation | Byte-wide elasticity buffer |
US5539727A (en) * | 1992-04-14 | 1996-07-23 | Kramarczyk; Marian | Method and apparatus for configuring and maintaining token ring networks |
US5351242A (en) * | 1992-04-14 | 1994-09-27 | Marian Kramarczyk | Method and apparatus for configuring and maintaining token ring networks |
US5390183A (en) * | 1992-12-09 | 1995-02-14 | National Semiconductor Corporation | PCM pseudo code signalling user interface |
US5325360A (en) * | 1992-12-09 | 1994-06-28 | National Semiconductor Corporation | Controllable PCM state machine user interface |
US5726976A (en) * | 1993-04-06 | 1998-03-10 | Bay Networks Group, Inc. | Congestion sense controlled access for a star configured network |
KR0170681B1 (ko) * | 1995-08-09 | 1999-03-20 | 김광호 | Rll코드 데이터를 위한 부호화 및 복호화장치 |
US6597707B1 (en) * | 1999-09-08 | 2003-07-22 | Cypress Semiconductor Corp. | Circuitry, architecture and methods for synchronizing data |
US6594325B1 (en) | 1999-09-08 | 2003-07-15 | Cypress Semiconductor Corp. | Circuitry, architecture and method(s) for synchronizing data |
US6823767B2 (en) | 2001-10-24 | 2004-11-30 | Rheinmetall Landsysteme Gmbh | Method for fuze-timing an ammunition unit, and fuze-timable ammunition unit |
KR100442372B1 (ko) * | 2002-10-28 | 2004-07-30 | 엘지전자 주식회사 | 데이터 전송 장치 및 방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2016247B (en) * | 1978-03-04 | 1982-03-31 | Plessey Co Ltd | Method of signalling supervisory information in digital line transmission systems |
JPS58200654A (ja) * | 1982-05-18 | 1983-11-22 | Nec Corp | 通信装置 |
US4703486A (en) * | 1984-12-18 | 1987-10-27 | Advanced Micro Devices, Inc. | Communication data encoder/decoder component system architecture |
BE904913A (nl) * | 1986-06-13 | 1986-12-15 | Bell Telephone Mfg | Data overdrachtsysteem. |
US4954826A (en) * | 1986-12-27 | 1990-09-04 | Sony Corporation | Digital code conversion apparatus |
US4899146A (en) * | 1987-04-30 | 1990-02-06 | R. R. Donnelley & Sons Company | Method of and apparatus for converting digital data between data formats |
US4835776A (en) * | 1987-07-15 | 1989-05-30 | Advanced Micro Devices Inc. | Communication filter |
US4866704A (en) * | 1988-03-16 | 1989-09-12 | California Institute Of Technology | Fiber optic voice/data network |
US4878219A (en) * | 1988-04-28 | 1989-10-31 | Digital Equipment Corporation | Method and apparatus for nodes in network to avoid shrinkage of an interframe gap |
US4914652A (en) * | 1988-08-01 | 1990-04-03 | Advanced Micro Devices, Inc. | Method for transfer of data between a media access controller and buffer memory in a token ring network |
US4926418A (en) * | 1989-04-11 | 1990-05-15 | International Business Machines Corporation | Fairness algorithm for full-duplex buffer insertion ring |
-
1989
- 1989-12-01 US US07/444,561 patent/US5046182A/en not_active Expired - Lifetime
-
1990
- 1990-11-21 DE DE69023613T patent/DE69023613T2/de not_active Expired - Fee Related
- 1990-11-21 EP EP90122233A patent/EP0430052B1/de not_active Expired - Lifetime
- 1990-11-29 JP JP2326168A patent/JPH03212043A/ja active Pending
- 1990-11-29 KR KR1019900019463A patent/KR0150211B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPH03212043A (ja) | 1991-09-17 |
KR0150211B1 (ko) | 1998-11-02 |
US5046182A (en) | 1991-09-03 |
EP0430052A3 (en) | 1992-04-15 |
EP0430052B1 (de) | 1995-11-15 |
KR910013792A (ko) | 1991-08-08 |
DE69023613D1 (de) | 1995-12-21 |
EP0430052A2 (de) | 1991-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3587149T2 (de) | Datenuebertragungssysteme. | |
DE3586177T2 (de) | Datenstromsynchronisiereinrichtungen. | |
DE68928381T2 (de) | Vorrichtung für die Datenübertragung zwischen einem Zentralprozessor und entfernen Peripheriegeräten | |
DE69023613T2 (de) | Codezeichen zum Übertragen von Daten von einem Netzwerkübertragungsmedium zu einer Station auf dem Netzwerk. | |
DE69031934T2 (de) | Musterinjektor | |
DE69022359T2 (de) | Einrichtung zur Dekodierung von über eine Datenverbindung transportierten Rahmen. | |
DE69430175T2 (de) | Paralleles Datenübertragungssystem unter Verwendung spezifischer Muster zur Synchronisierung | |
DE69636547T2 (de) | Integrierter Repeater | |
DE69232163T2 (de) | Multiplexierungsschema für Modemsteuerungssignale | |
DE68925472T2 (de) | Verfahren und Vorrichtung zum Konfigurieren von Datenwegen innerhalb einer Netzwerkstation | |
DE69033679T2 (de) | Datenübertragungsadaptervorrichtung | |
DE69214873T2 (de) | Anordnung und Verfahren zum Verteilen von Taktimpulsen über ein asynchrones Ringnetz | |
DE69027578T2 (de) | Bytebreite elastische Puffereinrichtung | |
DE69429508T2 (de) | Bus-sender/empfänger mit binärem datenübertragungssmodus und ternären steuersignalübertragungssmodus | |
DE69532633T2 (de) | Signalisierungsverfahren und zur ausserbandübertragung von informationen in einem kommunikationsnetz geeignete struktur | |
DE69529522T2 (de) | Verfahren und gerat zur implementierung eines kodierers und dekodierers vom typ 8b6t | |
DE69028992T2 (de) | Fehlererkennung für verteilte über schnittstelle anschliessende glasfaserverbindung | |
EP2434695A1 (de) | Serielle ringförmige Kommunikationsanordnung und dementsprechendes Verfahren, wobei für die Übermittlung von einem Datenpaket von jedem Slave eine Adressinformation des Datenpakets geändert wird | |
DE3789815T2 (de) | Datenmodulations- und Demodulationssystem für ein magnetisches Aufzeichnungssystem. | |
EP0382680A1 (de) | Verfahren zum kryptographischen Behandeln von Daten und kryptographisches System | |
DE69333635T2 (de) | 5B6B-Kodierung für Verteiltkanalübertragung | |
DE19756540A1 (de) | Kommunikationsschnittstelle zur seriellen Übertragung digitaler Daten und korrespondierendes Datenübertragungsverfahren | |
DE3888412T2 (de) | Übertragungsfilter. | |
DE3729732C2 (de) | ||
DE68919696T2 (de) | Verteilermechanismus zur Herstellung von Verbindungen zwischen den Benutzer-Schnittstellen eines Kommunikationssystems. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8339 | Ceased/non-payment of the annual fee |