DE68925472T2

DE68925472T2 - Verfahren und Vorrichtung zum Konfigurieren von Datenwegen innerhalb einer Netzwerkstation

Info

Publication number: DE68925472T2
Application number: DE68925472T
Authority: DE
Inventors: Rajiv V Limaye; John F Mccool
Original assignee: Advanced Micro Devices Inc
Current assignee: Advanced Micro Devices Inc
Priority date: 1988-12-09
Filing date: 1989-11-29
Publication date: 1996-10-17
Anticipated expiration: 2009-11-30
Also published as: EP0372801A2; ES2083386T3; JPH02202247A; GR3019299T3; EP0372801A3; DE68925472D1; ATE133306T1; JP2619725B2; US4951280A; EP0372801B1

Description

HINTERGRUND DER ERFINDUNG

Die Erfindung betrifft Hochgeschwindigkeitsnetzwerksysteme und insbesondere Verfahren und Vorrichtungen zum Konfigurieren und Rekonfigurieren des Betriebsmodus einer Anlage für ein derartiges Netzwerk.
In Büros und Fabriken werden in zunehmendem Maße Lokalnetzwerke (LANS) verwendet. Zwar stehen zur Zeit mehrere LAN-Protokolle zur Verfügung, aber der Einsatz bei der Parallelverarbeitung, der industriellen Regelung, dem Arbeiten zwischen den Netzen und den Echtzeit-Sprach- und -Videosystemen erfordert Datengeschwindigkeiten, die die zur Zeit verfügbaren übersteigen.
Das X3T9 Committee of the American National Standards Institute (ANSI) hat einen Standard für (FDDI-)Fiber-Distributed-Data-Interface-Netzwerke definiert, um eine gesteigerte Netzwerkbandbreite zur Verfügung zu stellen. Das Fiber-Distributed-Data- Interface-(FDDI-)Netzwerk verwendet zwei Ringe aus optischen Fasern zum Verbinden von bis zu 500 Anlagen untereinander oder von Schaltungspunkten mit dem Netzwerk. Die Daten sind gegenläufig auf den Ringen und verwenden ein zeitgesteuertes Token- Passing-Zugriffsprotokoll. Der Doppelringansatz wird zum Minimieren von auf Kabelfehler oder Anlagen- bzw. Schaltungspunktversagen zurückzuführenden Problemen verwendet. Die faseroptischen Ringe selbst bestehen jeweils aus einer Serie von Punkt- Punkt-Verbindungen zwischen benachbarten Schaltungspunkten, wobei jeder Schaltungspunkt Daten für das Netzwerk wiederholen muß, damit ein erfolgreicher Betrieb möglich ist. Zur Datenübertragung wird ein Primärring verwendet. Ein Sekundärring (der manchmal als Redundanzring bezeichnet wird) wird ebenfalls zur Übertragung von Daten verwendet, ist jedoch auch als Ersatzring für den Fall eines Kabelverbindungs- oder Anlageversagens wirksam. Die Ringe weisen jeweils eine Bandbreite von 100 Mbits pro Sekunde auf.
Der FDDI-Standard spezifiziert vier unterschiedliche Protokollebenen:
Die (MAC-)Medienzugriffssteuerebene, die das Recht der Datenübertragung in dem Netzwerk unter den verschiedenen Anlagen in einem Netzwerk selektiv zuordnet. Die MAC-Ebene definiert ein spezielles Zeitsteuerungs-Token-Protokoll, das die effiziente Übertragung der Daten garantiert, indem gewährleistet ist, daß eine bestimmte Anlage innerhalb einer vorhersehbaren Zeit eine Mindestmenge an Information auf dem Ring senden kann.
Die (PHY-)Ebene des physikalischen Protokolls definiert einen mit 4B/5B bezeichneten Gruppenkodieralgorithmus und einen Elastizitätspuffer zum Beibehalten der Datensynchronisation zwischen dem Netzwerk und einer Anlage.
Die von physikalischen Medien abhängige (PMD-)Ebene definiert das optische Kabel, die Sender, Empfänger und Verbinder, die zum Implementieren des Standards verwendet werden.
Die Anlageverwaltungs-(SMT-)Ebene definiert die Bandbreitenzuordnungs- und Fehlereingrenzungsverfahren, koordiniert die Aktivität der PMD-, PHY- und MAC-Ebenen innerhalb einer Anlage und verwaltet die benachbarten physischen Verbindungen in dem Netzwerk.
Der FDDI-Standard verlangt zwei gegenläufige Ringe, wobei der Sekundärring für den Fall eines Leitungsdefekts in dem Primärring als Ersatzring dient. Die Ebene PMD der physischen Verbindung liefert zwei Paare von Anschlüssen an die Netzwerk-Faseroptikkabel: Primary-In/Primary-out und Secondary-In/Secondary- Out. Zum Implementieren einer Doppelringkonfiguration weist die Interface-Ausrüstung einen Empfänger zum Empfang der Eingangssignale PI von dem optischen Primärringkabel und einen Sender zum Senden von Ausgangssignalen PO an das optische Primärringkabel sowie einen Empfänger zum Empfang von Eingangssignalen SI von dem optischen Sekundärringkabel und einen Sender zum Senden von Ausgangssignalen SO zu dem zweiten optischen Ringkabel auf.
Der FDDI-Standard spezifiziert zwei Arten von Anlagen oder Schaltungspunkten: Doppelanschluß- und Einzelanschlußanlagen.
Doppelanschlußanlagen (DAS) sind direkt sowohl an den Primärals auch an den Sekundärring des FDDI-Netzwerks angeschlossen und ziehen einen Vorteil aus der zusätzlichen Bandbreite des Sekundärrings von 100 Mbits pro Sekunde, indem sie eine Doppel- MAC-Architektur oder -Systemkonfiguration verwenden.
Einzelanschlußanlagen (SAS) dagegen sind mittels eines Konzentrators nur an einen einzigen Ring angeschlossen. Ein Konzentrator ist eine spezielle Doppelanschlußanlage, die nicht nur an den Doppelring angeschlossen ist, sondem auch mehrere Ports aufweist, um eine physikalische Sternnetzwerktopologie zu ermöglichen.
Bei der Gestaltung einer FDDI-Anlage ist die Redundanz von Informationspfaden ein sehr wichtiger Aspekt, um verschiedene Kabel- und Ausrüstungsdefektbedingungen handhaben zu können. Alle Doppelanschlußanlagen wiederholen Informationen auf beiden Ringen. Folglich sind bestimmte Anlagen, die einem Netzwerk Schlüssel-Dienstleistungen offerieren, wie beispielsweise Fileserver, vorzugsweise Doppelanschlußanlagen, um Vorteil aus ihrer redundanten Sendefähigkeit zu ziehen.
Andererseits ist Mobilität ein wichtiger Aspekt beim Anschließen von Computerarbeitsstationen oder Personalcomputern, die den Standort wechseln. Einzelanschlußanlagen sind zweckmäßig in einer Umgebung, wie beispielsweise einem Buro, in der Mobilität ein wichtiger Aspekt bei der Systemgestaltung ist. Konzentratoren zum Anschließen von Einzelanschlußanlagen an das Netzwerk dienen zum Abschirmen des Netzwerks bei Abtrennen einer nomadischen Anlage und ferner zum Nachweisen, daß jede Einzelanschlußanlage beim Wiederanschluß einer Anlage korrekt arbeitet.
Eine Einzelanschluß-FDDI-Anlage weist eine mit einem einzigen PHY/PMD-Paar kombinierte Einzel-MAC auf. Eine Doppelanschlußanlage weist mindestens eine MAC und zwei PHY/PMD-Paare auf. Durch Verwenden einer Doppel-MAC kann eine Doppelanschlußanlage Nutzen aus der durch den Sekundärring bereitgestellten zusätzlichen Bandbreite ziehen.
Mittels der zwei unterschiedlichen Arten von FDDI-Anlagen lassen sich viele verschiedene Lokalnetzwerktopologien erzielen. Zur Unterstützung einer Baumtopologie beispielsweise stellt ein Einzelanschlußverdrahtungskonzentrator einem Netzwerk Zweit- Verknüpfungs-Verbindungen zur Verfügung. Durch Anschluß eines anderen Konzentrators an die Zweit-Verknüpfungs-Verbindung werden weitere Verknüpfungen oder Pegel eingeführt, usw.
Der FDDI-Standard spezifiziert, daß eine Doppelanschlußanlage in verschiedenen Modi zur Anpassung des Netzwerkes arbeitet, damit es sich auf einen Defektzustand in einem der optischen Kabel oder in einer der Anlagen an dem Netzwerk hin selbst rekonfiguriert.
Ein offensichtlicher Defekt tritt auf, wenn einer FDDI-Anlage oder einem FDDI-Schaltungspunkt kein Strom mehr zugeführt wird. In diesem Fall ist ein FDDI-Schaltungspunkt mit optischen Nebenschlußrelais versehen, die optische Primärringsignale von den optischen Primäreingangsanschlüssen direkt zu den optischen Primärringausgangsanschlüssen leiten. Für den optischen Sekundärring werden ähnliche optische Nebenschlußrelais verwendet. Der FDDI-Standard erlaubt das optische Nebenschließen von bis zu drei aufeinanderfolgenden Anlagen.
Ein erwünschtes Merkmal einer FDDI-Anlage wäre die Fähigkeit, die Anlage zur Anpassung an Kabelverbindungs- und Schaltungspunktdefektbedingungen zu rekonfigurieren.
Zwei Artikel, die den technischen Hintergrund in näheren Einzelheiten beschreiben und von Interesse sind, sind auf den Seiten 75 bis 79 von COMPUTER DESIGN, Band 26, Nr. 18, 26/10/87, Littleton, MA,US und Seiten 132-134 von EDN ELECTRICAL DESIGN NEWS, Band 32, Nr. 22, 29/10/1987, Newton, MA,US zu finden. Die erstgenannte Veröffentlichung drückt die bei einer Netzwerkanlage bestehende Notwendigkeit zur Rekonfiguration ihres Pfades bei Anschluß an eine defekte optische Faser aus, offenbart jedoch nichts darüber, wie dies geschehen soll. Die letztere Veröffentlichung offenbart die Chiparchitektur eines FDDI-Netzwerkes für einen Satz mit fünf Chips.
Die Anmelderin beschreibt eine Vorrichtung zum einfachen Konfigurieren einer Doppelringlokalnetzwerkanlage bzw. eines -schaltungspunkts in eine Konfiguration zum Anpassen an einen Ringdefekt oder einen Schaltungspunktdefekt.
Die Anmelderin beschreibt Module, die passend ausgewählt und gruppiert werden können, um eine flexible Architektur zum Konfigurieren und Rekonfigurieren von Lokalnetzwerkanlagen zu schaffen.
Die Anmelderin beschreibt eine Lokalnetzwerkanlage, die auf Steckkarten für einen Personalcomputer implementiert ist.
Diesen und anderen Aufgaben der Erfindung entsprechend, ist eine Vorrichtung zum Rekonfigurieren der verschiedenen Datenpfade innerhalb eines Doppelring-Lokalnetzwerks vorgesehen. Es sei darauf hingewiesen, daß eine Netzwerkanlage eine Anzahl unterschiedlicher Schaltungen aufweist, wie beispielsweise bestimmte, von Advanced Micro Devices, Inc., in deren Warenzeichenfamille SUPERNET zur Verfügung gestellte Schaltungen oder Chipsätze der im folgenden beschriebenen integrierten FDDI-Netzwerkschaltungen. Die Am79C83 FORMAC implementiert die Funktion der FDDI- Medienzugriffssteuereinrichtung MAC. Der Am7984-Sender und der Am7985-Empfänger bilden zusammen einen ENDEC zum Implementieren der FDDI-PHY-Funktionen. Um eine Doppelring-FDDI-Lokalnetzwerkanlage als gedruckte Schaltungsmodule zu implementieren, die beispielsweise in einen Personalcomputer wie einen PC/AT oder dergleichen gesteckt werden, sind verschiedene andere Elemente wie optische Datenverbindungsbauteile, AT-Bus-Interface-Schaltungen, Pufferspeicher-Interface-Schaltungen, CMT-Logikschaltungen und FDDI-Konfiguration-Interface-Schaltungen erforderlich. Die vorliegende Anordnung paßt diese Bauteile an und verwendet sie, um eine rekonfigurierbare Netzwerkanlage zu schaffen. Generell ist die Erfindung nicht auf Platinen oder auf irgendeine bestimmte Art von Modulen begrenzt. Vorzugsweise ist die Erfindung auf die Implementierung einer Anlage für ein Lokalnetzwerk in einem Personalcomputer unter Verwendung von Steckschaltungsmodulen oder -karten, wie beispielsweise der von Advanced Micro Devices, Inc. hergestellten FAST-Karte, anwendbar.
Eine Doppelzugriffsstation hat Zugriff sowohl auf den Primärring als auch auf den Sekundärring eines Doppelringkabels. Bei einer Doppelzugriffsstation fur ein Doppelringnetzwerk sind ein erstes Modul und ein zweites Modul, die jeweils eine MAC, einen ENDEC und einen Verbindungsbus aufweisen, vorgesehen. Die ENDECs sind jeweils mit einem Leiter des Primärrings und mit einem Leiter des Sekundärrings verbunden. Jedes Modul enthält ferner einen Multiplexer zum Wählen bestimmter Signale bilden einen betreffenden Verbindungsbus. Ferner sind Haltespeicher zum Einspeisen von Signalen in den Bus, insbesondere in den RB/TB-Bus, vorgesehen, welcher ein Empfangsbus für die zweite MAC und ein Sendebus für den zweiten ENDEC ist. Ferner ist eine Einrichtung zum Steuern der Multiplexer und der Datenpfade durch jeweilige MACs und ENDECs zum selektiven Konfigurieren der Netzwerkanlage in einem bestimmten Betriebsmodus vorgesehen. Die Steuerung der Konfiguration, das heißt, die Wahl der Datenpfade, ist beispielsweise von einem Hostcomputer oder dem Schaltungspunktprozeß aus oder auf der Schaltkarte vorgesehen. Ferner ist eine Taktwähllogik zum Wählen zwischen einem Lokaltakt oder einem externen Referenztakt vorgesehen, der beispielsweise von einem der Module geliefert wird. Ferner arbeitet eine Anlage, der ein anderes Modul zugesetzt worden ist, um als Einzelanschlußanlage der Klasse B zu dienen, als Konzentrator.
Nach einem Aspekt der Erfindung ist eine Vorrichtung zum Konfigurieren der Datenpfade innerhalb einer Lokalnetzwerkanlage mit Doppelzugriff auf sowohl einen Primärring als auch einen Sekundärring eines Doppelring-Lokalnetzwerks vorgesehen, mit: einer ersten Medienzugriffsteuer-MAC-Einrichtung und einer ersten Kodier-/Dekodier-ENDEC-Einrichtung, wobei die erste ENDEC- Einrichtung einen mit dem Primärring gekoppelten Eingangsanschluß und einen mit dem Sekundärring gekoppelten Ausgangsanschluß aufweist;
einer zweiten Medienzugriffsteuer-MAC-Einrichtung und einer zweiten Kodier-/Dekodier-ENDEC-Einrichtung, wobei die zweite ENDEC-Einrichtung einen mit dem Sekundärring gekoppelten Eingangsanschluß und einen mit dem Primärring gekoppelten Ausgangsanschluß aufweist; einer ersten Busvorrichtung zum Verbinden von Signalen zwischen der ersten MAC-Einrichtung und der ersten ENDEC-Einrichtung;
einer zweiten Busvorrichtung zum Verbinden von Signalen zwischen der zweiten MAC-Einrichtung und der zweiten ENDEC-Einrichtung;
dadurch gekennzeichnet, daß die Vorrichtung ferner aufweist:
eine erste Multiplexeinrichtung zum Wählen bestimmter Signale aus der ersten Busvorrichtung und zum Koppeln der gewählten Signale mit der zweiten Busvorrichtung;
eine zweite Multiplexeinrichtung zum Wählen bestimmter Signale aus der zweiten Busvorrichtung und zum Koppeln der gewählten Signale mit der ersten Busvorrichtung;
eine Einrichtung zum Steuern der ersten und der zweiten Multiplexeinrichtung zur Steuerung der Verbindung von Datensignalpfaden innerhalb der Lokalnetzwerkanlage durch die ersten und die zweiten MAC-Einrichtungen und ENDEC-Einrichtungen, um die Netzwerkanlage zum Betrieb in einem vorbestimmten Betriebsmodus selektiv zu konfigurieren.
Nach einem zweiten Aspekt der Erfindung ist ein Modulsystem zum Konfigurieren von Datenpfaden innerhalb einer Lokalnetzwerkanlage vorgesehen, mit: einem ersten Modul, mit: einer ersten Medienzugriffsteuer-MAC-Einrichtung und einer ersten Kodier-/Dekodier-ENDEC-Einrichtung;
einer ersten Busvorrichtung zum Verbinden von Signalen zwischen der ersten MAC-Einrichtung und der ersten ENDEC-Einrichtung;
dadurch gekennzeichnet, daß die Vorrichtung ferner aufweist:
eine erste Multiplexeinrichtung zum Wählen bestimmter Signale aus der ersten Busvorrichtung und zum Liefern der gewählten Signale auf einem ersten Multiplexausgabebus;
eine Einrichtung zum Steuern der ersten Multiplexeinrichtung und zum Steuern der Datenpfade durch die erste MAC-Einrichtung und die erste ENDEC-Einrichtung.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Die beigefügten Zeichnungen, die in diese Beschreibung eingebracht sind und einen Teil derselben bilden, veranschaulichen Ausführungsbeispiele der Erfindung und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Erfindung:
FIGUR 1 ist ein Blockdiagramm einer FDDI-Anlage, die durch Verbindung eines integrierten Schaltungschipsatzes Supernet von Advanced Micro Devices, Inc. untereinander implementiert ist,
FIGUR 2 ist ein Blockdiagramm einer integrierten Schaltung, die das MAC-Ebenen-Protokoll für den FDDI-Standard implementiert.
FIGUR 3 ist ein Blockdiagramm von integrierten Sender- und Empfängerschaltungen, die das physikalische elektrische Interface für ein FDDI-Netzwerk implementieren.
FIGUR 4 ist ein Diagramm, das ein FDDI-Netzwerk implementiert, dessen Anlagen als Einzelanschluß-, Doppelanschluß- oder Konzentratoranlagen betrieben sind.
FIGUR 5 ist ein Diagramm, das das FDDI-Netzwerk von FIGUR 4 repräsentiert, welches aufgrund eines Kabeldefektes rekonfiguriert ist, und zeigt Anlagen im Wickelmodus und im Durchgangsmodus.
FIGUR 6 ist ein detailliertes Blockdiagramm einer der beiden ähnlichen Anlagen-Schaltkarten und zeigt die erfindungsgemäßen Multiplexer und Haltespeicher zum Verbinden von Signalen zwischen den Karten.
FIGUR 7 ist ein Blockdiagramm, das nur bestimmte Elemente einer FDDI-Anlagen-Karte zeigt, die einen Ausgangsmultiplexer und Eingangshaltespeicher aufweist, die zur Rekonfiguration der Anlage gemäß der Erfindung ausgebildet sind.
FIGUR 8 ist ein Blockdiagramm, das eine bestimmte Implementierung des Ausgangsmultiplexers und der Eingangshaltespeicher von Figur 7 zeigt.
FIGUR 9 ist ein Blockdiagramm, das eine bestimmte Implementierung der Multiplexsteuerlogikschaltungen zeigt.
FIGUR 10 ist ein Blockdiagramm für ein Taktwähl- und -verteilungssystem für eine erfindungsgemäße FDDI-Anlagen-Karte.
FIGUREN 11A, 11B und 11C zeigen eine Doppelanschlußanlagenkonfiguration mit einer Einzel-MAC, um für eine Anlage THROUGH-, WRAP-A- bzw. WRAP-B-Betriebsmodi zu ermöglichen.
FIGUREN 12A, 12B und 12C zeigen eine Doppelanschlußanlagenkonfiguration mit zwei MACs, um für eine Anlage den THROUGH-, alternierenden TRHOUGH- bzw. den WRAP-Betriebsmodus zu ermöglichen.
FIGUREN 13A, 13B und 13C zeigen eine Konzentratoranlagenkonfiguration mit einer Einzel-MAC, um für eine Anlage THROUGH-, WRAP- A- und WRAP-B-Betriebsmodi zu ermöglichen.
FIGUREN 14A, 14B und 14C zeigen eine Konzentratoranlagenkonfiguration mit zwei MACs, um für eine Anlage den THROUGH-, einen alternativen THROUGH- und zwei WRAP-Betriebsmodi zu ermöglichen.

AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Im folgenden wird im einzelnen auf die bevorzugten Ausführungsbeispiele der Erfindung Bezug genommen, von welcher Beispiele in den beigefügten Zeichnungen dargestellt sind. Die Erfindung wird zwar im Zusammenhang mit den bevorzugten Ausführungsbeispielen beschrieben, doch sei angemerkt, daß diese die Erfindung nicht auf diese Ausführungsbeispiele beschränken. Die Erfindung soll im Gegenteil Alternativen, Modifizierungen und Äquivalente abdecken, die im Rahmen der Erfindung, wie er durch die angehängten Ansprüche definiert ist, enthalten sein können.
Wie aus FIGUR 1 der Zeichnungen hervorgeht, ist ein Blockdiagramm einer Standard-FDDI-Anlage durch Untereinanderverbinden von integrierten Schaltungsbauteilen, geliefert von Advanced Micro Devices, Inc., Sunnyvale, California, als der Supernet- Familie integrierter Schaltungen für den FDDI-Standard implementiert. Die ANSI X3T9.5-Spezifikation, die auch als Fiber Distributed Data Interface (FDDI) bezeichnet wird, definiert eine Einrichtung zum Verbinden der Ausrüstung mit einer Hochgeschwindigkeitsnetzwerk. Der vorgeschlagene Standard, der bei einer Datengeschwindigkeit von 100 Mbps über faseroptisches Kabel liegt, bietet das Zehnfache der Geschwindigkeit von Ethermet, eine ausgezeichnete Rauschimmunität und ein zeitgesteuertes Token-Passing-Protokoll, das jedem Schaltungspunkt Zugriff auf das Netzwerk garantiert. Die 5-Chip-SUPERNET-Familie entspricht dem Standard und bietet viele verschiedene zusätzliche Systemmerkmale. Die SUPERNET-Architektur teilt die Pufferverwaltungsfunktionen, die für die meisten Netzwerkprotokolle gelten, auf zwei Chips auf, die Am79C81-RAM-Puffer-Steuereinrichtung (RBC) 12 und die Am79C82-Datenpfadsteuereinrichtung (DPC) 14. Die RBC 12 stellt DMA-Kanäle zur Verfügung und entscheidet über den Zugriff auf den Netzwerkpufferspeicher 16; die DPC 14 steuert den Datenpfad zwischen dem Pufferspeicher 16 und dem Medium. Spezielle FDDI-Verbindungsebenen-Funktionen sind in die Am79C83- Faseroptikringmedienzugriffsteuereinrichtung FORMAC 18 gepackt. Die durch den ANSI-Standard definierten Aufgaben der physikalischen Ebene werden von einer Zwei-Chip-Kodier/Dekodier-Funktion 20 (dem Am7984-ENDEC-Sender oder ETX 22 und dem Am7985-ENDEC- Empfänger 24 oder ERX) und einer optischen Datenverbindung durchgeführt. Der in dem Diagramm gezeigte Modusprozessor (NP) 26 ist nicht nur ein Chip, sondem vielmehr eine ausgefeilte Steuereinrichtung zum vorübergehenden Speichern von Daten bei deren Durchgang durch das Interface zwischen dem Hostcomputer 28 und dem Medium 30. Die Primärfunktion des SUPERNET-Chipsatzes besteht darin, als Interface zwischen einem Hostcomputer und dem Netzwerkmedium zu arbeiten, Daten zu übertragen und sie zwischen der parallelen Form (an dem Host) und der seriellen Form (am Medium) umzuwandeln.

Systemdatenpfade

Der Schaltungspunkt empfängt Daten in serieller Form von dem Netzwerkmedium 30. Die optische Datenverbindung 32 ist an das Medium angeschlossen und der ERX erhält Taktinformationen aus dem kodierten Strom, wobei er diese an die FORMAC weiterleitet. Die FORMAC sendet auf dem Y-Bus 36 8-Bit-Paralleldaten an die DPC 14. Die DPC wandelt diese in einen 32-Bit-Parallelbus um, der als D-Bus 38 bezeichnet wird, und die RBC 12 stellt Adressen auf dem 16-Bit-ADDR-Bus auf, um das Paket in dem Pufferspeicher zu speichern.
Diese Daten werden schließlich auf einem 32-Bit-D-Bus 38 zu dem Hostprozessor gesendet. Es sei angenommen, daß der Hostprozessor 32 Bits breit ist; trifft dies nicht zu, wird zum Angleichen der Busbreiten eine Interface-Logik verwendet. Der Schaltungspunktprozessor (NP), der ein System mit einer Breite von 16 oder 32 Bits sein kann, ist über einen als NP-Bus bezeichneten 16-Bit- Bus an die RBC, die DPC, die FORMAC und den ETX angeschlossen. Der NP verwendet diesen Bus üblicherweise zur Initialisierung und Steuerung. Ferner kann der NP auch, falls erwünscht, über den 32-Bit-D-Bus direkt an den Speicher angeschlossen sein.
An der RBC, der DPC und der FORMAC sind zur Bestimmung des Datenstroms auf allen Bussen Steuer- und Handshake-Leitungen vorgesehen.

SYSTEMBAUTEILE

Hostsystem.

Der Ausdruck "Host" wird hier zur Bezeichnung eines beliebigen Hauptrahmens, Arbeitsstation, Minicomputers oder Computerperipheriegerätes (wie beispielsweise einem Diskettenlaufwerk oder einem Drucker), an die ein Netzwerk-Interface angeschlossen ist, verwendet. In einem großen System kann ein leistungsfähiger NP für verschiedene netzwerkspezifische Aufgaben verwendet werden. In einfacheren Systemen können der Host und der NP derselbe sein, was bedeutet, daß der Hostcomputer alle NP-Funktionen ausübt. Kostengünstigere Systeme verwenden üblicherweise diese Konfiguration.

Schaltungspunktprozessor.

Der Schaltungspunktprozessor (NP) kann ein mikroprogrammiertes oder herkömmliches, auf einem Mikroprozessor basierendes System sein, das zur Beaufsichtigung des Betriebs des SUPERNET-Chipsatzes verwendet wird. Seine Hauptfunktion besteht in der Initialisierung dieser Chips und der Reaktion auf verschiedene Interrupts auf System- und Paketebene. Im einfachsten Fall kann er eine Minimal-Zustandsmaschine sein. Komplexere Architekturen können alle die zur Ausführung der Protokolle der oberen Ebenen, die durch das Modell der sieben Ebenen der International Standards Organization (ISO) spezifiziert sind, erforderliche Ausgefeiltheit aufweisen.
Der NP kommuniziert unter Verwendung des NP-Busses und verschiedenen Bus-Handshake- und -Befehlsleitungen mit dem SUPERNET- Chipsatz. Sein Handshake mit dem Hostsystem ist anwenderdefiniert und hängt von der Aufteilung der Funktionen zwischen dem Host- und dem Schaltungspunktprozessor ab.
Durch Ausgabe einer NP-Anforderung an die RBC und Verwendung eines DPC-gesteuerten 32-Bit-D-Busses oder durch Softwarebefehle an die RBC und Zugriff auf Daten in dem Pufferspeicher durch die internen Register der DPC kann der NP mit dem Pufferspeicher kommunizieren. Ein typischer NP könnte aus einem Mikroprozessor mit sortierten Peripheriechips (für DMA, Interrupts usw.) und einem Lokalspeicher bestehen. Der NP behandelt den SUPERNET- Chipsatz als peripher für Netzwerkfunktionen. Der NP hat die volle Kontrolle über (und Kenntnis von) dem Zustand des SUPERNET-Chipsatzes und des Pufferspeichers. Diese Chips machen ihren Status für den NP verfügbar, um ihm zu helfen, diese Kontrolle beizubehalten.
In bezug auf den Netzwerktakt kann der NP entweder synchron oder asynchron laufen. Jegliche erforderliche Synchronisierung mit ICS, die den SUPERNET-Chipsatz umgeben, wird von der RBC an dem RBC-NP-Interface durchgeführt.

Pufferspeicher.

Der Pufferspeicher 16, der aus einem statischen RAM besteht, wird zum Zwischenspeichern von Datenübertragungsblöcken verwendet. Ihre Adressen werden von der RBC 12 erzeugt. In einem typischen Fall speichern die RBC und die DPC einen empfangenen Datenübertragungsblock in dem Speicher. Der NP führt jede Verarbeitung durch, die notwendig ist, um dem Host zu versichern, daß der Datenübertragungsblock gut ist. Schließlich wird der Datenübertragungsblock zu dem Host übertragen. Das Senden der Datenübertragungsblöcke erfolgt genau umgekehrt. Mit einer Datengeschwindigkeit von 100 Mbps ist eine Zugriffszeit von 55 ns im allgemeinen angemessen. Es können sowohl separate I/O- als auch gemultiplexte I/O-Konfigurationen verwendet werden. Wahlweise kann der Speicher so erstellt werden, daß er Byteparität hat.
Auf den Speicher kann mittels der DPC, des NP und des Hosts zugegriffen werden. Es kann nur jeweils einer von diesen auf den Speicher zugreifen, und die RBC entscheidet über alle Anforderungen, um zu bestimmen, wer auf den Speicher zugreifen kann.

Am79CB1-RAM-Puffersteuereinrichtung (RBC).

Die RBC 12 erzeugt Adressen für den Pufferspeicher 16 für empfangene und gesendete Datenübertragungsblöcke. Die empfangenen Datenübertragungsblöcke werden aus der FORMAC 18 entnommen, von der DPC 14 aus der 8- Bit- in die 32-Bit-Form umgewandelt und in dem Pufferspeicher 16 gespeichert. Die zu sendenden Datenübertragungsblöcke werden aus dem Pufferspeicher entnommen und zu der FORMAC gesendet. Die RBC hat drei DMA-Kanäle und entscheidet über die DMA-Anforderungen seitens der DPC, des NP und des Hosts. Ferner handhabt die RBC die Pufferverwaltung. Sie läßt den Puffer-RAM als zyklischen FIFO zum Speichern empfangender Datenübertragungsblöcke durch Manipulieren seiner verschiedenen internen Adressenverweise erscheinen und verwendet eine Verbundlistenstruktur zum Senden von Datenübertragungsblöcken.
Die RBC-Interfaces sind unter Verwendung von Handshake-Signalen an die DPC angeschlossen, um Pufferspeicheradressen für gesendete oder empfangene Datenübertragungsblöcke zu erzeugen. Unter Verwendung von Befehls- und Bus-Interface-Leitungen ist sie an den NP angeschlossen. Fenrer weist sie einen DMA-Anforderungskanal auf, der es dem NP ermöglicht, den Pufferspeicher zu verwenden. Ferner liefert die RBC Interrupts an den NP. Das einzige Interface der RBC zu dem Host sind die DMA-Anforderungskanäle, die dem Host die Verwendung des Pufferspeichers ermöglichen. Sein Interface zu dem Speicher geht unmittelbar durch die Adreß- und Steuerleitungen.

Am79C82-Datenpfadsteuereinrichtung (DPC).

Die Primärfunktion der DPC 14 besteht in der Umwandlung von Daten in den empfangenen Datenübertragungsblöcken von bytebreiten Formaten in 32-Bit- Wort-Formate und in der Umwandlung von Daten in übertragenen Datenübertragungsblöcken von 32-Bit-Formaten in bytebreite Formate. Bei Empfang eines Datenübertragungsblockes sendet die FORMAC 18 8-Bit-Paralleldaten auf den Y-Bus. Diese 8-Bit-Bytes der Daten werden von der DPC auf dem D-Bus in 32-Bit-Parallelform rekonfiguriert und in dem Pufferspeicher gespeichert. Das Senden von Datenübertragungsblöcken ist die Umkehrung dieses Prozesses. Die DPC führt ferner Paritätsprüfungen durch und erzeugt den Datenübertragungsblock- und Schaltungspunktstatus. Unter Verwendung der Befehls- und Bus-Interface-Leitungen ist sie an den NP angeschlossen und liefert Interrupts an den NP. Die DPC ist unter Verwendung von Handshake-Signalen, die die RBC zur Erzeugung von Adressen in dem Pufferspeicher für gesendete oder empfangene Datenübertragungsblöcke auffordern, an den RBC angeschlossen. Der Anschluß der DPC an die RBC ermöglicht ferner, daß sie die Parität bei den Host- oder NP-DMA-Lese- oder Schreibabläufen in bezug auf den Pufferspeicher prüft. Die DPC ist unter Verwendung von Handshake-Signalen an die FORMAC angeschlossen, die ihr ermöglichen, mit dem Senden oder Empfangen von Datenübertragungsblöcken zu beginnen. Ihr Anschluß an den Speicher erfolgt direkt durch den Datenbus.

Am79C83-Faseroptik-Ring-Medienzugriffsteuereinrichtung (FORMAC).

Die FORMAC führt das Protokoll der (MAC-)Medienzugriffsteuerebene für die FDDI-Standard-Netzwerkkonfiguration aus. Die FOR- MAC bestimmt, wann ein Schaltungspunkt Zugriff auf das Netzwerk bekommen kann, und implementiert die für die Token-Handhabung, die Adressenerkennungen und die zyklische Blockprüfung erforderliche Logik.
Bei Empfang eines Datenübertragungsblocks entfernt die FORMAC 18 sämtliche Kopfsätze der physikalischen Ebene, bevor sie den Datenübertragungsblock zu der DPC sendet. Jegliche Präambel oder jeglicher Start von Paketbegrenzern werden von der FORMAC erkannt und gestrichen. In derselben Weise werden auch jegliche Datenübertragungsblockendzeichen oder jegliche Postambel entfernt. Die FORMAC überprüft die eingehenden Datenübertragungsblöcke hinsichtlich ihrer Bestimmungsadresse und benachrichtigt die DPC, wenn keine Übereinstimmung auftritt. Ferner erzeugt und prüft sie CRC paketweise.
Die FORMAC 18 erzeugt Statusbits, die die Schaltungspunktbedingungen und den Datenübertragungsblockstatus bezeichnen. Der Datenübertragungsblockstatus wird von der DPC in den Pufferspeicher geschrieben. Die DPC erkennt den Status durch einen speziellen Handshake. Der Schaltungspunktstatus und die Betriebsinformation sind in einem internen Statusregister gespeichert, auf das der NP-Bus zugreift.
Das Interface zwischen der DPC und der FORMAC ist ein 8-Bit- Datenpfad. Die DPC ist eine Halbduplexvorrichtung, das heißt, sie kann auf ihrem 8-Bit-Bus entweder senden oder empfangen. Die FORMAC stellt eine optionale Vollduplexfähigkeit zur Verfügung.
Dieses Merkmal ist von der FDDI-Spezifikation nicht gefordert; falls dieses Merkmal nicht gewünscht ist, können die FORMAC-YR- und -YT-Busse mit dem Y-Bus der DPC verbunden werden, um ein Halbduplexsystem zu implementieren.
Das Interface zwischen der FORMAC und dem ETX und dem ERX besteht aus drei 11-Bit-(acht Daten-, zwei Steuer- und einem Paritätsbit)Bussen. Zwei davon handhaben die empfangenen Datenübertragungsblöcke, während der dritte zum Senden von Daten verwendet wird. Die Daten auf diesen Bussen bewegen sich synchron mit dem Byteratentakt (BCLK).

Am7984-ENDEC-Sender (ETX).

Die FORMAC sendet Datenübertragungsblöcke in Form von 8-Bit-Bytes zusammen mit zwei Steuerzeichen und einem Paritätsbit. Dann führt der ETX 22 eine 48/5B-Kodierung durch, die den Gleichstromausgleich in der Ausgangswellenform aufrechterhält und garantiert, daß nicht mehr als drei aufeinanderfolgende 0 in einem kodierten Muster vorhanden sind. Dann wandelt der ETX die Daten aus dem Parallel- ins Seriellformat um und sendet einen NRZI-(Ohne-Rückkehr-zu-Null-, Inversion bei Einsen)-Bitstrom zu dem faseroptischen Sender. Der ETX kommuniziert ebenfalls mit dem NP, um die FDDI-spezifizierten Leitungszustände auf das Medium zu zwingen, verschiedene Rückschleifenfunktionen durchzuführen und auszuwählen, welcher Sende- oder Empfangsbus aktiv sein wird. Der von dem Rest des Netzwerk-Interfaces verwendete Bytetakt wird ebenfalls von dem ETX erzeugt.

Am7985-ENDEC-Empfänger (ERX).

Der ERX extrahiert den Empfangsbittakt aus den seriellen Datenübertragungsblöcken, die von dem Netzwerkmedium empfangen werden. Diese Zeitsteuerungsinformation wird verwendet, um eine Dekodierung von NRZI zu NRZ durchzuführen, den Bitstrom in 5-Bit-Parallelform umzuwandeln, eine 48/5B- Dekodierung durchzuführen und dann die Daten zu dem Empfangs-MUX in dem ETX zum Weitersenden zu der FORMAC zu senden. Ein Elastizitätspuffer an dem ERX ermöglicht es den Schaltungspunkten, mit geringfügig anderen Taktgeschwindigkeiten zu arbeiten (±0,0005%, wie durch den FDDI-Standard festgelegt).

Optische Datenverbindung (ODL).

Faseroptikempfänger 32,42 bestehen üblicherweise aus einer PIN-Diode, einem Verstärker, einem Entzerrer, einer Schwundausgleichsschaltung und einem Komparator. Die PIN-Diode empfängt ein optisches Signal von der Faser und wandelt sie in eine elektrische Wellenform um. Das Signal wird dann verstärkt und konditioniert. Der Verstärkungsfaktor ist variabel und hängt von der Größe des eingehenden Signals ab. Die konditionierte Wellenform wird dann durch einen Komparator geleitet, der bestimmt, ob der Ausgang eine logische "1" oder "0" sein sollte. Der sich ergebende Bitstrom wird dann mit einem Paar Differentialtreibern dem ERX zugeführt.
Ein Faseroptiksender 34,44 akzeptiert ein Differentialsignal von dem ETX und wandelt es mittels einer lichtemittierenden Diode (LED) in einen optischen Ausgang zum Senden auf das Faseroptikkabel um.
FIGUR 2 zeigt ein Blockdiagramm einer integrierten Schaltung oder eines Chips 50 einer faseroptischen Medienzugriffsteuereinrichtung (FORMAC) Am79C83 von Advanced Micro Devices, Inc. Dieser Chip ist eine CMOS-Vorrichtung, die ein zeitgesteuertes Token-Passing-Protokoll, wie durch den FDDI-Standard spezifiziert, implementiert. Sie führt Datenübertragungsblockbildungsfunktionen wie das Erzeugen von Präambel, CRC und Statusinformation durch. Diese integrierte Schaltung liefert auch die von der Anlagenverwaltungssoftware für die Ringdiagnose und die statistische Netzwerkcharakterisierung benötigte Information. Sieben Busse sorgen für den Anschluß der FORMAC an externe Schaltungen. Der NP-Bus 52 bildet einen Pfad zur Initialisierung und Steuerung des Chips. Der RA-Bus, der RB-Bus und der X-Bus versorgen die FORMAC mit einem Interface zu der physikalischen Ebene. Von den faseroptischen Medien empfangene Datensignale werden gewählt, um über einen Multiplexer, der einen der R-Busse auswählt, in den Chip eingegeben zu werden. Auf dem X-Bus werden die Datensignale zu den faseroptischen Medien gesandt. Auf dem gewählten R-Bus empfangene Datenübertragungsblöcke werden auf dem X-Bus wiederholt. Datenübertragungsblöcke werden nicht wiederholt, wenn die FORMAC in einem Datensende-, Tokenausgabe-, Forderungs- oder Bakenzustand ist.
FIGUR 3 zeigt einen Sender 62 und Empfänger 64 eines ENDEC 60, die das physikalische elektrische Interface für ein FDDI-Netzwerk bilden. Der Sender sorgt für die Codeumwandlung und Interfaces für die Anschlußverwaltung. Der Empfänger handhabt die Taktrückgewinnung, Byteausrichtung, Dekodierung und Taktfehlanpassungspufferung.
Der FDDI-Standard stellt drei Typen von Netzwerkschaltungspunkten oder -anlagen vor: eine Einzelanschlußanlage (SAS), eine Doppelanschlußanlage (DAS) und eine Konzentratoranlage. Eine Einzelanschlußanlage ist nur mit einem der Ringe verbunden. Eine Doppelanschlußanlage ist sowohl mit dem Primärring als auch mit dem Sekundärring verbunden. Eine Doppelanschlußanlage verwendet eine oder mehr MACs und zwei ENDECs. Eine Doppelanschlußanlage wird in einem von zwei Modi, einem Durchgangsmodus und einem Wickelmodus, betrieben.
In dem Durchgangsmodus werden von dem Primärring kommende Eingangssignale für die Anlage durch die Anlage und dann an den Primärring ausgekoppelt.
In dem Wickelmodus werden von dem Primärring kommende Eingangssignale für die Anlage durch die Anlage und dann an den Sekundärring ausgekoppelt.
Für eine Doppelanschlußanlage mit einer MAC ist der Wickelmodus entweder als eine WRAP-A- oder eine WRAP-B-Konfiguration implementiert. Bei der WRAP-A-Konfiguration wird das Eingangssignal von dem Primärring zu der Station durch einen Datenpfad in der MAC und dann hinaus zu dem Sekundärring geleitet. Da nur eine MAC verwendet wird, wird das Sekundärringeingangssignal bei der WRAP-A-Konfiguration nur über einen Datenpfad innerhalb des ENDEC und dann hinaus zu dem, Primärring geleitet. In der WRAP-B- Konfiguration wird das Primärringeingangssignal zu der Anlage nur innerhalb des ENDEC über einen Datenpfad und dann hinaus zu dem Sekundärring geleitet.
Bei einer Doppelanschlußanlage mit zwei MACs wird nur ein Wikkelmodus WRAP implementiert. Das Eingangssignal von dem Primärring zu der Anlage wird durch eine der MACs hindurch und dann hinaus zu dem Sekundärring geleitet. Bei dem WRAP-Modus wird das Eingangssignal von dem Sekundärring zu der Anlage durch die andere MAC und dann hinaus zu dem Primärring geleitet.
FIGUR 4 zeigt ein aus Doppelanschlußanlagen 72,74,76 und Einzelanschlußanlagen 78,80,82 zusammengesetztes FDDI-Netzwerk 70. Der Verdrahtungskonzentrator 84 ist eigentlich ein spezieller Fall einer Doppelanschlußanlage. Er weist zwei Verbindungen zu dem Promärring und Einzelverbindungen zu den Einzelanschlußanschlüssen auf. FIGUR 4 zeigt einen vollständig konfigurierten Ring ohne unterbrochenes Kabel. Die Pfeilspitzen geben die Richtung des Datenstroms auf den gegenläufig arbeitenden Ringen an. Die Einzelanschlußanlagen sind über den Konzentrator nur mit dem Primärring verbunden. Alle Anlagen sind mit Duplexfaserkabel an den Ring angeschlossen. Das Kabel nimmt beide optischen Fasern in einer einzigen Ummantelung auf, und die beiden Fasern enden mit einem einzigen Duplexverbinder. Doppelanschluß-zu-Einzelanschluß ist mit demselben Verbindertyp an Konzentrator-zu-Einzelanschluß angeschlossen.
FIGUR 5 zeigt das FDDI-Netzwerk von FIGUR 4 mit einem Kabeldefekt zwischen Anlage D 84 und Anlage G 76. Das FDDI-Netzwerksystem gleicht diese Unterbrechung durch Zurückleiten der Datensignale durch den Sekundärring aus. Wenn die defekte Kabelverbindung von den benachbarten Anlagen G und D erkannt wird, wird sie isoliert.
FIGUR 6 zeigt die Verbindungen zwischen den MAC- und ENDEC-Einheiten, wobei der ENDEC als FDDI-PHY-Einheit in einer sogenannten FAST-Platine 100 funktioniert. Die Figur zeigt ein detailliertes Blockdiagramm für eine FAST-Platine, d.h. eine FDDI- PC/AT-SUPERNET-Technologie-Platine, die von Advanced Micro Devices, Inc. als FDDI-Systemauswertungsplatine erhältlich ist, die in einen IBM-PC/AT-Computer einsteckbar ist. Eine FAST-Platine in einem PC/AT-Personalcomputer arbeitet als eine Einzelanschlußanlage (SAS:Single Attachment Station). Bei Verwendung von zwei oder mehr Platinen können andere FDDI-Anlagentypen wie DAS (Dual Attachment Station:Doppelanschlußanlage) oder (CONC:Concentrator) Konzentrator realisiert werden. Zum Konstruieren einer DAS oder eines CONC sind zwei oder mehr MAC (Medienzugriffsteuereinrichtung) und zwei oder mehr PHY (physikalische Ebene) nötig. Verschiedene Verbindungen zwischen den MAC- und PHY-Einheiten erzeugen unterschiedliche FDDI-Anlagetypen. Somit besteht der Schlüssel bei der Verwendung von mehreren FAST-Karten für DAS und CONC in der Manipulation der drei die PHY- und MAC-Einheiten verbindenden Busse. Die Rekonfigurationsmultiplexer steuern die drei Busse. Die Rekonfiguration wird durch die MAC und die PHY, die ebenfalls eine interne Kontrolle über diese Busse haben, weiter vereinfacht.
Die FAST-Karte ist als FDDI-Demonstrationsgerät verfügbar und hat alle Merkmale einer FDDI-Anlagenkarte. Selbst wenn sie als Einzelanschlußanlage (SAS) konzipiert ist, sind Hardware- Abzweige oder Interfaces vorgesehen worden, damit die Doppelanschlußanlagen- (DAS)- und Konzentrator-(CON)-Konfigurationen verschiedener Typen unter Verwendung von zwei oder mehr Platinen konstruiert werden können. Diese Hardware-Abzweige sind unter Verwendung von drei Dreizustandspuffern (mit miteinander kurzgeschlossenen Ausgängen wirken sie als 10-Bit-, Drei-zu-Eins-Multiplexer), zwei Registern und zwei 26-Pin-Verbindern realisiert. Unter Verwendung von etwa 4 inch langen Bandkabeln und den 26- Pin-Verbindern können die benachbarten FAST-Platinen, die auch in dasselbe AT-Motherboard eingesteckt sind, miteinander verbunden werden.
FIGUR 7 zeigt das Rekonfigurationsmultiplexerschema in näheren Einzelheiten. Der auf der Platine befindliche Sendebus der FOR- MAC 110, der X-Bus 112, ist mit dem TA-Bus des ENDEC verbunden. Der X-Bus ist Ausgang der FORMAC und der TA-Bus ist Eingang zu dem auf der Platine befindlichen ENDEC. Der auf der Platine befindliche FORMAC-Empfangsbus RA-Bus 114 ist mit dem auf der Platine befindlichen ENDEC-R-Bus verbunden. Der RA-Bus nimmt die von dem ENDEC auf dem R-Bus gesendeten Daten an. Der zweite Empfangsbus 116 der auf der Platine befindlichen FORMAC, der RE- Bus, der auch als WC-Bus bezeichnet wird, ist mit dem Empfangsbus, dem TE-Bus, des auf der Platine befindlichen ENDEC verbunden. Die von der benachbarten Karte kommenden Daten werden auf dem RB/TB-Bus empfangen und entweder die FORMAC oder der ENDEC können diese Daten anehmen.
FIGUR 8 zeigt die drei Busse X/TA, RA/R und RB/TB, die ebenfalls mit den Eingängen eines 10-Bit-, Drei-zu-Eins-Multiplexers verbunden sind, der unter Verwendung dieser drei 10-Bit-Dreizustandspuffer Am29C827 120, 122, 124 gebildet ist. Die Pufferfreigaben sind unter Softwaresteuerung. Die Pufferausgänge sind zur Bildung eines Drei-zu-Eins-, 10-Bit-Multiplexers miteinander verbunden. Wie in Figur 7 gezeigt, ist der 10-Bit-Multiplexerausgang an einem 26-Pin-Verbinder J1 verfügbar, von dem aus er über ein 26-Pin-Kabel zu einer anderen Platine geliefert werden kann. Zwei Register Am29C821 nehmen die von einer anderen FAST- Karte über J2, den zweiten 26-Pin-Verbinder, kommenden Daten an. Ein 26-Pin-Kabel verbindet J1 der einen Platine mit J2 der zweiten Platine. Die Daten strömen immer von einem Verbinder J1 zu einem Verbinder J2.
FIGUR 9 zeigt eine Reihe von D-Flipflops 130,132,134 zur Steuerung des Multiplexers.

BCLK-Synchronisation zwischen Platinen.

FIGUR 10 zeigt eine Taktwähl- und -verteilungsanordnung 140. Wenn zur Konstruktion des DAS- oder CON-FDDI-Anlagentyps mehrere Platinen verwendet werden, sollte nur eine Platine BCLK übernehmen und alle anderen Platinen sollten diesen Takt lokal regenerieren, so daß alle die Platinen, die ein System bilden, synchron miteinander arbeiten. Der BCLK auf der ersten Platine ist invertiert. Dieser invertierte Takt wird über ein Bandkabel zu anderen Platinen gesendet und nach seiner Pufferung zur internen Verwendung verfügbar gemacht. Dieser gepufferte BCLK* wird an jeder der Platinen, einschließlich der Sourceplatine, wieder invertiert. Die Sourceplatine gibt den invertierten Takt auf G2 aus und die zweite Platine empfängt ihn auf G2. Die zweite Platine sendet diesen Takt auf G1 zu der dritten Platine usw. Auf jeder Platine wählt ein Jumper-Block W20 den geeigneten Takt für den Platinenbetrieb aus. Die Sourceplatine verwendet den internen Takt, und all anderen Platinen (in einem DAS- oder Konzentratormodus) wählen einen externen Takt für die Platinenoperationen. Auf jeder Platine wird der gewählte Takt gepuffert und dann wieder invertiert, um die korrekte Taktpolarität zu erhalten. Dieses Schema ergibt eine Mindestlast auf dem zwischen den Platinen passierenden Taktsignal. Die Gesamttaktsignallast auf jeder Platine wird unter den drei Treibern BCLK1, BCLK2 und BCLK3 geteilt.

Datensynchronisation zwischen Platinen.

Zwei oder mehr FAST- Platinen in einem einzelnen AT-Chassis können zur Bildung eines FDDI-Station-DAS- oder CON-Typs miteinander verbunden werden. Die Daten strömen von der FORMAC oder dem ENDEC auf einer Platine zu der FORMAC oder dem ENDEC auf einer anderen Platine. Die Datenvorbereitungs- und -haltezeiten für FORMAC und ENDEC müssen gewahrt werden, um eine fehlerfreie Datenübertragung zu erreichen. Die ungünstigsten Zeitsteuerungen treten auf, wenn Daten auf dem R-Bus von ENDEC auf einer Platine übernommen und von der FORMAC auf dem RB-Bus auf einer anderen Platine empfangen werden. Die von einer Platine zu einer zweiten weitergegebenen Daten werden gespeichert, sobald sie an der zweiten Platine angekommen sind, und zwar unter Verwendung eines Lokal-BCLK auf der Platine. Dieselben Daten werden unter Verwendung von BCLK* neugetaktet und dann für die FORMAC und den ENDEC verfügbar gemacht. Dieses Schema bietet die maximale mögliche Datenvorbereitungs- und -haltezeit.

Taktwahl.

Auf der FAST-Karte ist eine Jumper-Anordnung vorgesehen worden, um den Takt aus einer der drei Quellen zu wählen. Zwei separate Jumper-Sätze treffen eine Primär- und eine Sekundärtaktwahl. Der Jumper W11 trifft eine Wahl zwischen einem ENDED-erzeugten Takt oder einem oszillatorerzeugten Takt für den Anlagenbetrieb. Der zweite Jumper-Satz W20 trifft eine Wahl zwischen einem Takt auf der Platine und einem externen Takt für den Anlagenbetrieb. Ferner stellt er Abschlußwiderstände zur Verfügung. Die Jumper des zweiten Satzes haben eine Vorgabeeinstellung, so daß sie den Platinentakt verwenden, wird jedoch eine DAS oder ein CON unter Verwendung von zwei oder mehr Platinen konstruiert, können der externe Takt und/oder die Abschlußwiderstände gewählt werden. Tabelle 1: BCLK-Wahl auf FAST-Karte TAKTWAHL JUMPER INSTALLIEREN ZWISCHEN ENDED-Takt (BCLKOUT) Oszillatortakt Tabelle 2: Taktwahl für DAS- oder Konzentratorkonfigurationen TAKTWAHL JUMPER KOMMENTAR Interner Takt, auch die Abschlußwiderstände verwenden. Externer Takt Source-Termination End-Termination Diese Karte übernimmt Takt von anderer Platine verwenden, keine Abschlußwiderstände verwenden. 150-Ohm-Abschlußwiderstand

FDDI-ANLAGENKONFIGURATION

FIGUREN 11A bis 14C zeigen verschiedene FDDI-Anlagetypen, die unter Verwendung mehrerer FAST-Karten vom oben beschriebenen Typ konfiguriert werden können. Die Informationssignalpfade durch die FORMACs und ENDECs sind unter der Softwaresteuerung des Schaltungspunktprozessors konfiguriert. Die Rekonfigurationsmultiplexer der FAST-Karten zum Senden der Informationssignale zwischen den FAST-Karten sind ebenfalls unter der Steuerung des Schaltungspunktprozessors konfiguriert.
Es ist erwünscht, daß eine Einzelleiterplatinenkonstruktion als FAST-Karte verwendet wird. Daher können bestimmte integrierte Schaltungen vorhanden sein oder von der Karte gelöscht werden, um den Systemanforderungen zu genügen. Eine Doppelanschlußkonfiguration, die eine Einzel-MAC verwendet, kann beispielsweise eine integrierte MAC-Schaltung von einer der beiden FAST-Karten beseitigen. Andere Supernet-Familien-Bauteile können, falls erforderlich, ebenfalls beseitigt werden. Dieses Vorhandensein oder Löschen einer bestimmten integrierten SUPERNET-Schaltung von einer Karte wird als Besetzen oder Entleeren einer Karte bezeichnet.
Die internen Datenpfade innerhalb einer Anlage sind rekonfigurierbar, um eine Anzahl von unterschiedlichenn Anlagenkonfigurationen zur Verfügung zu stellen. Bei einr Doppelanschlußanlage kann ein THROUGH-Modus oder ein WRAP-Modus erhalten werden. Ferner müssen Konzentratoren die Fähigkeit haben, angeschlossene Anlagen zwischenzuschalten oder zu umgehen. Ferner ist es erwünscht, daß ein Konzentrator in der Lage ist, eine angeschlossene Anlage mit einer MAC innerhalb des Konzentrators zum diagnostischen Testen der angeschlossenen Anlage zu verbinden, während der Netzwerkdatenpfad durch den Konzentrator beibehalten wird.
Die Bauteile der SUPERNET-Chipsatz-Familie liefern die Datenpfadwählfähigkeit zum Rekonfigurieren der Datenpfade innerhalb einer Anlage. Diese Fähigkeit in Kombination mit den oben beschriebenen FAST-Karten-Multiplexerwählfunktionen ergibt eine "Modul"-Platine für die Konfiguration der verschiedenen Anlagentypen. Da die Datenpfadkonfigurationen und -rekonfigurationen sich insbesondere auf die Verbindungen zwischen der FORMAC und dem ENDEC konzentrieren, sind die FIGUREN 11A bis 14C vereinfacht worden, damit sie nur bestimmte Bauteile der FAST-Karten für eine Netzwerkanlage zeigen. Figur 6 zeigt die anderen Bauteile, während Figur 11A bis 14C nur FORMACs, ENDECs, Eingangshaltespeicher und Ausgangsmultiplexer für jede der Karten zeigt.
FIGUR 11A zeigt eine Doppelanschluß-,Einzel-MAC-Anlage im THROUGH-, alternativ THRU-, MODUS, aus zwei Karten konstruiert. Die zweite Karte wird in bezug auf den FORMAC-, RBC-, DPC- und Pufferspeicher entleert. Die Haltepfade in der Figur zeigen die Pfade für den THROUGH-Modus. Die Multiplexer und Eingangshaltespeicher sind veranschaulichend dargestellt.
FIGUR 11B zeigt eine Doppelanschluß-, Einzel-MAC-Anlage in dem WRAP-A-Modus, in dem die Primärringdaten durch den MAC und hinaus auf den Sekundärring geleitet werden. Die Sekundärringdaten werden unter Verwendung eines Datenpfades, der, nur die ENDEC- Datenpfade umfaßt, hinaus zu dem Primärring geleitet.
FIGUR 11C zeigt eine Doppelanschluß-, Einzel-MAC-Anlage in dem WRAP-B-Modus, wie gezeigt.
FIGUR 12A zeigt eine Doppelanschluß-, Doppel-MAC-Anlage im THROUGH-Modus. Beide MACs, RBCs, DPCs und Pufferspeicher werden verwendet. Sowohl die Primär- als auch die Sekundärringpfade sind im THROUGH-Modus. FIGUR 12B zeigt eine alternative THROUGH- Modus-Konfiguration.
FIGUR 12C zeigt eine Doppelanschluß-, Doppel-MAC-Anlage im WRAP- Modus, wobei beide FORMACs verwendet werden.
FIGUR 13A und die folgenden Figuren zeigen einen Doppelanschluß- Einzel-MAC-Konzentrator mit drei Anschaltkarten. In allen Figuren implementieren alle Karten jeweils die dieselben vier Funktionen wie nachfolgend beschrieben. Die Anlage ist im "THRU"- Modus. Die Zustände einer Anschlußkarte sind wie folgt:

ON-LINE 1:

Eine externe Anlage ist durch einen ENDEC in das Netzwerk konfiguriert. Die FORMAC hat keinen Anteil an dieser Verbindung. Wird dieses ON-LINE-Schema verwendet, können die FORMAC, DPC, REP und die Wartungslogik auf dieser Anschlußkarte entleert werden.

ON-LINE 2:

Eine externe Anlage ist durch die FORMAC in das Netzwerk konfiguriert. Dies ermöglicht die Verwendung der FORMAC- Statistikzähler für die On-line-Diagnose der angeschlossenen Anlage.

DIAGNOSE.

Dieser Modus gestattet einen ununterbrochenen Netzwerkbetrieb, während die Anschlußanlage und die Anschlußkarte in einen Diagnosedialog eintreten.
Eine halbbesetzte Karte jedoch (FORMAC und ZÄHLER) könnte genauso einen Operationsring diagnostizieren wie eine Fehl- und Fehlerzählstandstatistik.

BYPASS.

In diesem Modus ist eine Anlage nicht an den Konzentratorport angeschlossen (oder abgeschaltet) und der Netzwerkdatenpfad verläuft ununterbrochen durch die Karte.
FIGUR 13B zeigt einen Doppelanschluß-, Einzel-MAC-Konzentrator im WRAP-A-Modus.
FIGUR 13C zeigt einen Doppelanschluß-, Einzel-MAC-Konzentrator im WRAP-B-Modus.
FIGUR 14A zeigt einen Doppelanschluß-, Doppel-MAC-Konzentrator im THROUGH-Modus.
FIGUR 14B zeigt einen Doppelanschluß-, Doppel-MAC-Konzentrator in einem alternativen THROUGH-Modus.
FIGUR 14C zeigt einen Doppelanschluß-, Doppel-MAC im WRAP-Modus.
Aus den obigen Beschreibungen geht hervor, daß unter Verwendung der Karten oder Module eine Reihe von Konfigurationen und Rekonfigurationen von Datenpfaden innerhalb der Anlage zur Verfügung stehen, um sich an verschiedene Operationsanforderungen oder Defekte an einem Kabel oder System anzupassen.
Die obenstehenden Beschreibungen der bestimmten Ausführungsbeispiele der vorliegenden Erfindung wurden zum Zwecke der Veranschaulichung und Beschreibung angeführt. Sie sollen nicht erschöpfend sein oder die Erfindung auf die prazisen offenbarten Formen beschränken, und offensichtlich sind im Lichte der obigen Lehre viele Modifikationen und Variationen möglich. Die Ausführungsbeispiele wurden gewählt und beschrieben, um die Prinzipien der Erfindung und ihre praktische Anwendbarkeit auf beste Weise zu erläutern, um es anderen Fachleuten zu ermöglichen, die Erfindung und verschiedene Ausführungsbeispiele mit verschiedenen Variationen, wie sie für die bestimmte, in Betracht gezogene Verwendung geeignet sind, zu verwenden. Der Rahmen der Erfindung soll durch die hier angehängten Ansprüche und deren Äquivalente definiert sein.

Claims

1. Vorrichtung zum Konfigurieren von Datenpfaden innerhalb einer Lokalnetzwerkanlage mit Doppelzugriff auf sowohl einen Primärring (P1/P0) als auch einen Sekundärring (S1/S0) eines Doppelring-Lokalnetzwerks, mit:

einer ersten Medienzugriffsteuer-MAC-Einrichtung (18,110) und einer ersten Kodier-/Dekodier-ENDEC-Einrichtung (20), wobei die erste ENDEC-Einrichtung einen mit dem Primärring (P1) gekoppelten Eingangsanschluß und einen mit dem Sekundärring (S0) gekoppelten Ausgangsanschluß aufweist;

einer zweiten Medienzugriffsteuer-MAC-Einrichtung (18,110) und einer zweiten Kodier-/Dekodier-ENDEC-Einrichtung (20), wobei die zweite ENDEC-Einrichtung (20) einen mit dem Sekundärring (S1) gekoppelten Eingangsanschluß und einen mit dem Primärring (P0) gekoppelten Ausgangsanschluß aufweist;

einer ersten Busvorrichtung (112,114,116) zum Verbinden von Signalen zwischen der ersten MAC-Einrichtung und der ersten ENDEC-Einrichtung;

einer zweiten Busvorrichtung zum Verbinden von Signalen zwischen der zweiten MAC-Einrichtung und der zweiten ENDEC- Einrichtung;

dadurch gekennzeichnet, daß die Vorrichtung ferner aufweist:

eine erste Multiplexeinrichtung (120,122,124,J1) zum Wählen bestimmter Signale aus der ersten Busvorrichtung und zum Koppeln der gewählten Signale mit der zweiten Busvorrichtung;

eine zweite Multiplexeinrichtung zum Wählen bestimmter Signale aus der zweiten Busvorrichtung und zum Koppeln der gewählten Signale mit der ersten Busvorrichtung;

eine Einrichtung (130,132,134) zum Steuern der ersten und der zweiten Multiplexeinrichtung zur Steuerung der Verbindung von Datensignalpfaden innerhalb der Lokalnetzwerkanlage durch die ersten und die zweiten MAC-Einrichtungen und ENDEC-Einrichtungen, um die Netzwerkanlage zum Betrieb in einem vorbestimmten Betriebsmodus selektiv zu konfigurieren.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der vorbestimmte Betriebsmodus einen Durchgangsmodus umfaßt, in dem Eingangssignale auf dem Primärring (P1) an den Primärring (P0) ausgekoppelt werden.

3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der vorbestimmte Betriebsmodus einen Wickelmodus umfaßt, in dem Eingangssignale für die Anlage auf dem Primärring (P1) zu dem Sekundärring (S0) ausgekoppelt werden.

4. Vorrichtung nach den Ansprüchen 1, 2 oder 3, dadurch gekennzeichnet, daß

die erste Busvorrichtung (112,114,116) eine erste X-BUS- Einrichtung (112), welche ein Sendebus für die erste MAC- Einrichtung ist, eine erste RA-BUS-Einrichtung (114), welche ein Empfangsbus für die erste MAC-Einrichtung ist, und eine erste RB/TB-BUS-Einrichtung (116) aufweist, welche ein Empfangsbus für die erste MAC-Einrichtung und ein Sendebus für die erste ENDEC-Einrichtung ist;

die zweite Busvorrichtung eine zweite X-BUS-Einrichtung, welche ein Sendebus für die zweite MAC-Einrichtung ist, eine zweite RA-BUS-Einrichtung, welche ein Empfangsbus für die zweite MAC-Einrichtung ist, und eine zweite RB/TB-BUS- Einrichtung aufweist, welche ein Empfangsbus für die zweite MAC-Einrichtung und ein Sendebus für die zweite ENDEC-Einrichtung ist;

die erste Multiplexeinrichtung (120,122,124,J1) einen Ausgabebus (J1) aufweist, mit dem Signale von einer der ersten X-, RA-, RB/TB-BUS-Einrichtungen der ersten Busvorrichtung selektiv verbunden sind;

die zweite Multiplexeinrichtung einen Ausgabebus (J2) aufweist, mit dem Signale von einer der zweiten X-, RA-, RB/TB-BUS-Einrichtungen der zweiten Busvorrichtung selektiv verbunden sind.

5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Vorrichtung ferner aufweist:

eine erste Eingaberegistereinrichtung (126,127), die mit dem Ausgabebus (J2) der zweiten Multiplexeinrichtung gekoppelte Eingangsanschlüsse und mit der ersten RB-BUS-Einrichtung gekoppelte Ausgangsanschlüsse aufweist;

eine zweite Eingaberegistereinrichtung, die mit dem Ausgabebus (J1) der ersten Multiplexeinrichtung gekoppelte Eingangsanschlüsse und mit der zweiten RB-BUS-Einrichtung gekoppelte Ausgangsanschlüsse aufweist.

6. Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Vorrichtung ferner eine Einrichtung (140) zum Erzeugen eines lokalen Taktes für die Anlage und eine Taktwähllogikeinrichtung (140) zum Wählen zwischen dem lokalen Takt und einer externen Taktquelle für die erste MAC-Einrichtung und die erste ENDEC-Einrichtung und für die zweite MAC-Einrichtung und die zweite ENDEC-Einrichtung aufweist.

7. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Netzwerkanlage als Konzentrator (84) arbeitet, der Signale auf dem Primärring mit einer Sekundäranlage (78,80,82) koppelt.

8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Sekundäranlage (78,80,82) aufweist:

eine dritte Medienzugriffsteuer-MAC-Einrichtung und eine dritte Kodier-/Dekodier-ENDEC-Einrichtung (20), wobei die dritte ENDEC-Einrichtung einen mit einem Tertiärring gekoppelten Eingangsanschluß und einen mit dem Tertiärring gekoppelten Ausgangsanschluß aufweist;

eine Tertiärbusvorrichtung zum Verbinden von Signalen zwischen der dritten MAC-Einrichtung und der dritten ENDEC- Einrichtung;

eine dritte Multiplexeinrichtung zum Wählen bestimmter Signale aus der dritten Busvorrichtung;

eine Einrichtung zum Steuern der dritten Multiplexeinrichtung und zum Steuern der Datenpfade durch die dritte MAC- Einrichtung und die dritte ENDEC-Einrichtung, um die Sekundäranlage zum Betrieb in einem der folgenden gewählten Modi selektiv zu konfigurieren:

einen ersten On-line-Modus, in dem Eingangssignale für die Sekundäranlage von dem Primärring durch die dritte MAC-Einrichtung und durch die dritte ENDEC-Einrichtung gekoppelt werden,

einen zweiten On-line-Modus, in dem Eingangssignale für die Sekundäranlage von dem Primärring nur durch die dritte EN- DEC-Einrichtung gekoppelt werden;

einen dritten Bypass-Modus, in dem Eingangssignale für die Sekundäranlage von dem Primärring durch die Sekundäranlage gekoppelt werden, ohne durch die dritte MAC-Einrichtung oder die dritte ENDEC-Einrichtung hindurchzugehen; und

einen vierten Diagnose-Modus, in dem zwischen der dritten MAC-Einrichtung und der dritten ENDEC-Einrichtung ein Diagnosepfad zu dem Tertiärring gebildet wird.

9. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste und die zweite Multiplexeinrichtung Dreizustandspuffer (120,122,124) aufweisen, deren Ausgangsanschlüsse miteinander verbunden sind.

10. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung zur Steuerung der ersten und der zweiten Multiplexeinrichtung (120,122,124,J1) Flipflopschaltungen (130,132,134) mit mit Steueranschlüssen der ersten und der zweiten Multiplexeinrichtung (120,122,124,J1) gekoppelten Ausgangsanschlüssen aufweist.

11. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Netzwerkanlage in einem Ein-MAC-Modus oder -Betrieb zur Verwendung lediglich einer der ersten (18,110) und der zweiten MAC-Einrichtungen (18,110) konfiguriert ist.

12. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß:

die erste Busvorrichtung (112,114,116) und die erste MAC- Einrichtung (18,110) und die erste ENDEC-Einrichtung (20) mit anderen Bauelementen einer Netzwerkanlage in einem ersten Schaltungsmodul enthalten sind;

die zweite Busvorrichtung und die zweite MAC-Einrichtung und die zweite ENDEC-Einrichtung mit anderen Bauelementen einer Netzwerkanlage in einem zweiten Schaltungsmodul enthalten sind; und

wobei die Vorrichtung eine Einrichtung zum Verbinden des ersten und des zweiten Schaltungsmoduls miteinander aufweist, um eine Doppelringnetzwerkanlage zu bilden.

13. Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß das erste und das zweite Schaltungsmodul in einen Computer einsteckbare Schaltkarten sind.

14. Modulsystem zum Konfigurieren von Datenpfaden innerhalb einer Lokalnetzwerkanlage, mit: einem ersten Modul, mit:

einer ersten Medienzugriffsteuer-MAC-Einrichtung (18,110) und einer ersten Kodier-/Dekodier-ENDEC-Einrichtung (20);

einer ersten Busvorrichtung (112,114,116) zum Verbinden von Signalen zwischen der ersten MAC-Einrichtung (18,110) und der ersten ENDEC-Einrichtung (20);

dadurch gekennzeichnet, daß die Vorrichtung ferner aufweist:

eine erste Multiplexeinrichtung (120,122,124,J1) zum Wählen bestimmter Signale aus der ersten Busvorrichtung und zum Liefern der gewählten Signale auf einem ersten Multiplexausgabebus (J1);

eine Einrichtung zum Steuern (130,132,134) der ersten Multiplexeinrichtung und zum Steuern der Datenpfade durch die erste MAC-Einrichtung und die erste ENDEC-Einrichtung.

15. System nach Anspruch 14, mit einem zweiten Modul, mit:

einer zweiten Medienzugriffsteuer-MAC-Einrichtung (18,110) und einer zweiten Kodier-/Dekodier-ENDEC-Einrichtung (20);

dadurch gekennzeichnet, daß die Vorrichtung ferner aufweist:

eine zweite Multiplexeinrichtung zum Wählen bestimmter Signale aus der zweiten Busvorrichtung und zum Liefern der gewählten Signale auf einem zweiten Multiplexausgabebus;

eine Einrichtung zum Steuern der zweiten Multiplexeinrichtung und zum Steuern der Datenpfade durch die zweite MAC- Einrichtung und die zweite ENDEC-Einrichtung;

eine erste Einrichtung zum Koppeln des ersten Multiplexausgabebusses mit der zweiten Busvorrichtung;

eine zweite Einrichtung zum Koppeln des zweiten Multiplexausgabebusses mit der ersten Busvorrichtung.

16. System nach Anspruch 15, bei dem das erste und das zweite Modul zur Bildung einer Netzwerkanlage für eine Doppelringlokalnetzwerkanlage angeordnet sind, welche aufweist:

eine Einrichtung zum Koppeln eines Primärleiters des Doppelringnetzwerks mit einem Eingangsanschluß der ersten ENDEC-Einrichtung;

eine Einrichtung zum Koppeln eines Sekundärleiters des Doppelringnetzwerks mit einem Ausgangsanschluß der ersten ENDEC-Einrichtung;

eine Einrichtung zum Koppeln eines Sekundärleiters des Doppelringnetzwerks mit einem Eingangsanschluß der zweiten ENDEC-Einrichtung;

eine Einrichtung zum Koppeln eines Primärleiters des Doppelringnetzwerks mit einem Ausgangsanschluß der zweiten ENDEC-Einrichtung.

17. System nach Anspruch 16, bei dem die Netzwerkanlage zum Betrieb in einem Durchgangsmodus konfiguriert ist, in dem Eingangssignale für die Anlage von dem Primärring (P1) aus der Netzwerkanlage auf den Primärring (P0) ausgekoppelt werden.

18. System nach Anspruch 16, bei dem die Netzwerkanlage zum Betrieb in einem Wickelmodus konfiguriert ist, in dem Eingangssignale für die Anlage von dem Primärring (P1) auf den Sekundärring (S0) ausgekoppelt werden.

19. System nach Anspruch 15, bei dem die von dem ersten und dem zweiten Modul gebildete Netzwerkanlage zum Betrieb als Konzentrator (84) für eine Sekundäranlage (78,80,82) konfiguriert ist, wobei die Sekundäranlage ein drittes Modul aufweist, welches aufweist:

eine dritte Medienzugriffsteuer-MAC-Einrichtung und eine dritte Kodier-/Dekodier-ENDEC-Einrichtung (20);

eine dritte Busvorrichtung zum Verbinden von Signalen zwischen der dritten MAC-Einrichtung und der dritten ENDEC- Einrichtung;

eine dritte Multiplexeinrichtung zum Wählen bestimmter Signale aus der dritten Busvorrichtung und zum Liefern der gewählten Signale auf einem dritten Multiplexausgabebus;

eine Einrichtung zum Steuern der dritten Multiplexeinrichtung und zum Steuern der Datenpfade durch die dritte MAC- Einrichtung und die dritte ENDEC-Einrichtung;

wobei der erste Multiplexausgabebus mit der dritten Busvorrichtung gekoppelt ist;

wobei der dritte Multiplexausgabebus mit der zweiten Busvorrichtung gekoppelt ist.

20. System nach Anspruch 19, mit einem oder mehreren Modulen, die den dritten Modulen ähnlich sind, wobei eines oder mehrere Module zwischen dem ersten Multiplexausgabebus und der zweiten Busvorrichtung in Reihe gekoppelt sind.

21. System nach Anspruch 15, bei dem die erste und die zweite Koppeleinrichtung jeweils eine Einrichtung zum Halten von aus den Multiplexausgabebussen gekoppelter Information aufweisen.