DE69022423T2

DE69022423T2 - Phasendetektor.

Info

Publication number: DE69022423T2
Application number: DE69022423T
Authority: DE
Inventors: Frederick Martin
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1989-07-24
Filing date: 1990-06-18
Publication date: 1996-05-02
Anticipated expiration: 2010-06-19
Also published as: CA2059273A1; JP2876426B2; CN1058498A; EP0483260A1; CA2059273C; KR920704414A; EP0483260A4; US4975650A; KR960001075B1; NZ234592A; MY105938A; ATE127972T1; CN1023368C; IE902039A1; IL94646A; EP0483260B1; IE61813B1; FI920339A0; JPH04507333A; WO1991002405A1

Description

Technisches Gebiet

Die Erfindung betrifft allgemein das Gebiet der Phasendetektoren, und insbesondere einen Phasendetektor, welcher sowohl eine Zweizustands- als auch eine Dreizustands-Phasendetektorzelle aufweist.

Stand der Technik

In elektronischen Systemen werden häufig Frequenzsynthesizer verwendet, die PLL-Schaltungen aufweisen. Insbesondere bei Kommunikationssystemen sind Frequenzsynthesizer in der Hinsicht vorteilhaft, daß sie den Schaltungsaufwand verringern, der zum Senden und Empfangen von Signalen bei unterschiedlichen Frequenzen erforderlich ist. Derartige PLL-Schaltungen sind im Stand der Technik wohlbekannt. Digitale PLL-Schaltungen können dazu verwendet werden, eine Anzahl von Frequenzen aus einer Bezugsfrequenz zu erzeugen, einfach durch Änderung eines Teilungsfaktors.
Bei der Beurteilung eines Synthesizersystems stellt dessen Verriegelungs- oder Einschwingzeit einen wesentlichen Parameter dar. Die Einschwingzeit ist der Zeitraum, der vergeht, bevor die PLL-Schaltung einen stabilen Zustand erreicht, nachdem sie von einer Frequenz auf eine andere Frequenz umgeschaltet wurde. Eine PLL-Schaltung mit einer größeren Schleifenbandbreite sorgt gewöhnlich für eine schnellere Einschwingzeit. Die Frequenzauflösung der PLL-Schaltung stellt einen weiteren wesentlichen Parameter dar, der berücksichtigt werden muß, und wird in Systemen, welche einen ganzzahligen Teiler aufweisen, durch die Bezugsfrequenz bestimmt. Eine 5 kHz-Bezugsfrequenz sorgt beispielsweise für eine Frequenzauflösung von 5 kHz pro Teilerschritt. Wenn die Bezugsfrequenz erhöht wird, so ist es im allgemeinen möglich, die Bandbreite der PLL-Schaltung zu erhöhen. Allerdings erzeugt eine Erhöhung der Bezugsfrequenz eine gröbere Auflösung für die PLL-Schaltung. Um eine feinere Auflösung zu erzielen, können Bruchteilsteiler in der Rückkopplung der Schleife verwendet werden. Allerdings erzeugt der Bruchteilsteiler niederfrequente Störungen, wenn das Ausgangssignal eines spannungsgesteuerten Oszillators (VCO) unterteilt wird. Störungen erscheinen als Frequenzmodulationsseitenbänder auf dem VCO-Ausgangssignal. Diese niederfrequenten Störungen können in dem Bruchteilsteiler selbst verringert werden. Ein Frequenzsynthesizer mit Störungskompensation ist in meinem U.S.-Patent Nr. 4 816 774 beschrieben. Um jedoch die Regenerierung dieser niederfrequenten Störungen abzumildern, ist ein Phasendetektor erforderlich, der eine lineare Übertragungscharakteristik aufweist. Darüber hinaus ist bei einigen Anwendungen, bei welchen Bruchteilsteiler eingesetzt werden, infolge des engen Einschwingbereiches der PLL-Schaltung und des Frequenzbereiches, innerhalb dessen die PLL-Schaltung arbeiten muß, eine Frequenzsteuerung zwingend erforderlich.
Ein digitaler Phasendetektor bildet ein wesentliches Teil eines digitalen PLL-Systems. Der digitale Phasendetektor erzeugt ein Ausgangssignal, welches durch die Phasendifferenz zwischen einem ersten Bezugsfrequenzsignal und einem zweiten unterteilten VCO-Signal gekennzeichnet ist. Die Verwendung von Zweizustands-Phasendetektoren oder Dreizustands-Phasendetektoren in digitalen PLL-Schaltungen ist wohlbekannt.
Ein Dreizustands-Phasendetektor erzeugt ein Ausgangssignal, welches drei Zustände aufweist, entsprechend einer positiven Phasendifferenz, einer negativen Phasendifferenz und einer Phasendifferenz von Null, zwischen dem ersten und zweiten Eingangssignal. Der Dreizustands-Phasendetektor sorgt für eine Frequenzsteuerung. Allerdings stellt ein Dreizustands-Phasendetektor nicht die erforderliche Linearität in dem Phasendifferenzerfassungsbereich zur Verfügung. Es sind adaptive Dreizustandssysteme bekannt, bei welchem der Ausgangsstrom in dem adaptiven Betriebszustand erhöht wird, um eine schnelle Frequenzsteuerung zu erleichtern.
Ein Zweizustands-Phasendetektor stellt ein Ausgangssignal zur Verfügung, welches ein Tastverhältnis aufweist, das durch die Phasendifferenz zwischen dem ersten und dem zweiten Eingangssignal gekennzeichnet ist. Weisen das erste und das zweite Eingangssignal die gleiche Frequenz auf, und sind um 180º phasenverschoben, so wird am Ausgang ein Tastverhältnis von 50 % zur Verfügung gestellt. In der Praxis kann das Tastverhältnis des Ausgangssignals des Phasendetektors in eine physikalische Größe, wie beispielsweise einen Strom, umgewandelt werden. Im allgemeinen arbeitet ein Zweizustands-Phasendetektor linear innerhalb eines Phasendifferenzerfassungsbereiches von 360º. Ein Hauptnachteil eines Zweizustands-Phasendetekors besteht darin, daß er nicht dazu fähig ist, die Frequenz in die richtige Richtung zu steuern. Da der Phasendetektor die Erfassung eines vollständigen Zyklus bei einem der Eingangssignale überspringt, tritt daher ein "Zyklussprung" auf. Es ist daher gewünscht, einen linearen Phasendetektor zur Verfügung zu stellen, welcher eine Frequenzsteuerfähigkeit aufweist.
Aus der GB-A-2 194 714 ist eine PLL-Schaltung bekannt, welche eine Phasendetektorzelle und eine Frequenzdetektorzelle aufweist, die ständig parallel arbeiten, und von denen jede Ausgangssignale zur Verfügung stellt, welche jeweils eine Stromquelle bzw. eine Stromsenke steuern, wobei die Ausgangssignale kombiniert werden.

Zusammenfassung der Erfindung

Das Ziel der vorliegenden Erfindung besteht daher in der Bereitstellung eines Phasendetektors, welcher einen Zweizustands-Phasendetektor verwendet und eine Frequenzsteuerfähigkeit aufweist.
Kurz gefaßt wird gemäß der Erfindung ein Phasendetektor zur Verfügung gestellt, um die Phasendifferenz zwischen einem ersten Eingangssignal und einem zweiten Eingangssignal zu erfassen und ein entsprechendes Ausgangssignal zur Verfügung zu stellen.
Der Phasendetektor gemäß der Erfindung weist einen Zweizustands-Phasendetektor auf, einen Dreizustands-Phasendetektor, einen Steuereingang zum Empfang eines Steuersignals, sowie ein Steuersystem, welches auf den Zweizustands- und den Dreizustands-Phasendetektor reagiert. Der Zweizustands-Phasendetektor erfaßt die Phasendifferenz zwischen dem ersten Eingangssignal und dem zweiten Eingangssignal. Der Dreizustands- Phasendetektor vergleicht die Phasendifferenz zwischen dem zweiten Eingangssignal und dem Inversen des ersten Eingangssignals. Das Steuersystem wählt den Ausgang des Zweizustands- Phasendetektors, wenn es durch ein Signal zum Steuereingang aktiviert wird, und wählt den Ausgang des Dreizustands-Phasendetektors, wenn es durch ein Signal für den Steuereingang aktiviert wird.

Kurzbeschreibung der Zeichnungen

Fig. 1 ist ein Blockschaltbild einer PLL-Schaltung, welche einen Phasendetektor gemäß der vorliegenden Erfindung verwendet.
Fig. 2 ist eine schematische Darstellung des Phasendetektors von Fig. 1.
Fig. 3 ist eine schematische Darstellung des adaptiven Schleifenfilters von Fig. 1.
Fig. 4 ist eine schematische Darstellung der Zweizustands- Phasendetektorzelle von Fig. 2.

Detaillierte Beschreibung der bevorzugten Ausführungsform

In Figur 1 ist schematisch eine PLL-Schaltung gezeigt, welche den bevorzugten Phasendetektor verwendet. Die PLL-Schaltung arbeitet so, daß sie die Ausgangsfrequenz eines spannungsgesteuerten Oszillators (VCO) 40 auf einem gewünschten Wert hält. Der VCO 40 wird durch eine Stromquelle in einem Phasendetektor 20 gesteuert, dessen Ausgang an den Eingang des adaptiven Schleifenfilters 30 angeschlossen ist. Das adaptive Schleifenfilter 30 ist vom Transimpedanztyp, bei welchem Strom am Eingangsport empfangen wird, und Spannung am Ausgangsport zur Verfügung gestellt wird. Die Stromquellen des Phasendetektors variieren die Spannung in dem adaptiven Schleifenfilter 30 durch Zufuhr oder Ableitung von Strom. Die Ausgangsspannung des adaptiven Schleifenfilters 30 ist an den Eingang des VCO 40 angeschlossen. Der VCO 40 ist ein Oszillator, dessen Ausgangsfrequenz auf die Eingangsspannung von dem adaptiven Schleifenfilter 30 reagiert.
Das Ausgangssignal des VCO 40 wird an einen Schleifenteiler 50 angelegt. Das geteilte Ausgangssignal des Schleifenteilers 50, FV, wird an den Phasendetektor 20 angelegt. Das Ausgangssignal FR eines Bezugsoszillators 10 wird ebenfalls an den Phasendetektor angelegt. Die PLL-Schaltung hält die Phasenbeziehung von FV zu FR dadurch aufrecht, daß sie ein Signal am Ausgang des Phasendetektors erzeugt, welches den VCO 40 so beeinflußt, daß Differenzen zwischen FV und FR korrigiert werden.
In Figur 2 ist ein bevorzugter Phasendetektor 20 gezeigt. Während der normalen Betriebsart der PLL-Schaltung, die in Figur 1 gezeigt ist, wird ein Zweizustands-Phasendetektor 28 dazu verwendet, die Differenz zwischen der VCO-Frequenz und der Bezugsfrequenz zu vergleichen, und ein entsprechendes Ausgangssignal 38 zu erzeugen. Zwar wurde die Verwendung eines einzigen Zweizustands-Phasendetektors 28 beschrieben, jedoch kann, wenn eine Frequenzsteuerung des Zweizustands- Phasendetektors erwünscht ist, auch eine solche Anordnung eingesetzt werden, wie sie in meiner gleichzeitig anhängigen Anmeldung WO-A-90/15482 beschrieben ist, welche ein Prioritätsdatum vom 30. Mai 1989 hat, und welche die Stellung der entsprechenden europäischen Anmeldung EP-A-0 474 671 gemäß Artikel 158(1) EPÜ einnimmt, und daher Stand der Technik entsprechend Artikel 54(3) EPÜ darstellt, für die benannten Vertragsstaaten. Sie kann daher nicht zur Beurteilung einer erfinderischen Tätigkeit herangezogen werden. Diese Anmeldung verwendet zwei Zweizustands-Vorrichtungen, um einen vergrösserten Bereich zur Verfügung zu stellen. Wenn es jedoch erforderlich wird, daß sich die Eigenschaften der PLL-Schaltung schnell ändern, so wird eine konventionelle Dreizustands- Phasendetektorzelle 32 verwendet, bei welcher ein Inverter 34 an deren Bezugseingangsport angeschlossen ist, um die Differenz zwischen der VCO-Frequenz und der Bezugsfrequenz zu vergleichen, und das entsprechende Ausgangssignal 42 zur Verfügung zu stellen. Die Dreizustands-Phasendetektorzelle 32 ist so ausgelegt, daß sie einen höheren Ausgangsstrom zur Verfügung stellt als der Zweizustands-Phasendetektor 28. Hierdurch kann der Phasendetektor 20, falls erforderlich, eine schnelle Steuerung durchführen. Eine schnelle Steuerung wird dadurch erzielt, daß der Strom vergrößert wird, der dem oder vom Phasendetektor 20 dem adaptiven Schleifenfilter 30 zur Verfügung gestellt wird, was dazu führt, daß die Spannung des Filters schneller geladen oder entladen wird. Eine Dreizustands-Phasendetektorzelle ist in dem U.S.-Patent 4 764 737 beschrieben, welches am 16. August 1988 erteilt wurde, und diese Zelle stellt eine schnelle Steuerung zur Verfügung. Eine Steuereinrichtung wählt das Ausgangssignal entweder der Zweizustands-Phasendetektorzelle 28 oder der Dreizustands- Phasendetektorzelle 32 aus, abhängig von den Anforderungen der PLL-Schaltung. Eine externe Quelle, gewöhnlich ein Mikroprozessor, stellt ein Eingangssignal für den Steuereingang 2 zur Verfügung, welches die Steuereinrichtung aktiviert.
Die Steuereinrichtung weist auf: einen Steuereingang 2, einen Inverter 8, und UND-Gates 12, 14 und 16. Die Steuereinrichtung arbeitet so, daß sie einen der Phasendetektoren 28 oder 32 abschaltet, der nicht im Betrieb ist, während eines bestimmten Betriebszustandes. Der Ausgang weist auf: eine Stromquelle 18, eine Stromsenke 22, eine Stromquelle 24 und eine Stromsenke 26. Die Ausgangsstromquellen des Zweizustands- Phasendetektors sind 18 und 22. Eine der Zweizustands-Phasendetektor-Ausgangsstromquellen weist einen festen Stromwert von I/2 auf, und die andere Stromquelle weist einen geschalteten Stromwert von I auf. Die beiden Stromquellen sind paarweise angeordnet, wobei die eine eine Quelle und die andere eine Senke ist. Befindet sich der Zweizustands-Phasendetektor im stabilen Zustand, so weisen die Eingänge 4 und 6 die gleiche Frequenz und eine Phasenverschiebung von 180º auf. Die Stromquelle 18 ist 50 % der Zeit eingeschaltet, und die Netto-Übertragungsladung am Ausgang 38 ist über einen Zyklus gleich Null. Der Ausgang 42 der Dreizustands-Detektorzellen wird durch Stromquellen 24 und 26 zur Verfügung gestellt.
Im eingeschalteten Zustand ist das Ausgangssignal 42 der Stromquellen 24 und 26 höher als das Ausgangssignal 38 des Zweizustands-Phasendetektors 28, welches durch die Stromquellen 18 und 22 zur Verfügung gestellt wird. Hierdurch kann der Dreizustands-Phasendetektor eine schnelle Steuerung in der PLL-Schaltung durchführen.
Nimmt man an, daß der Inverter 8 ein Logiksignal auf hohem Pegel von dem Steuereingang 2 empfängt, so wird von dem Inverter 8 ein Logiksignal mit niedrigem Pegel zur Verfügung gestellt und von einem der Eingangsports des UND-Gates 12 empfangen. Wenn der Port "aufwärts" der Zweizustands-Phasendetektorzelle 28 ein logisch hohes Signal erzeugt, welches von dem anderen Eingangsport des UND-Gates 12 empfangen wird, dann stellt das UND-Gate 12 kein logisch hohes Signal zur Verfügung, um die aktive Hochstromquelle 18 zu aktivieren. Die Stromquelle 18 ist nicht fähig, Strom dem Ausgang 38 zur Verfügung zu stellen. Darüber hinaus aktiviert das logisch niedrige Signal, welches von dem Inverter 8 zur Verfügung gestellt wird, nicht die Stromsenke 22, und daher ist der Ausgang der Zweizustands-Phasendetektorzelle 28 abgeschaltet. Wird im Gegensatz hierzu angenommen, daß der Inverter 8 ein logisch niedriges Signal von dem Steuereingang 2 empfängt, so wird von dem Inverter 8 ein logisch hohes Signal erzeugt, und von einem der Eingangsports des UND-Gates 12 empfangen. Wenn der Port "aufwärts" der Zweizustands-Phasendetektorzelle 28 ein logisch hohes Signal erzeugt, welches von dem anderen Eingangsport des UND-Gates 12 empfangen wird, dann erzeugt das UND-Gate 12 ein Logiksignal zum Aktivieren der Stromquelle 18. Die Stromquelle 18 stellt einen Strom für den Ausgang 38 zur Verfügung. Die Stromquelle 22 ist abgeschaltet.
Nimmt man an, daß der Steuereingang 2 ein logisch hohes Signal empfängt, so wird für einen der Eingangsports des UND-Gates 14 ein logisch hohes Signal zur Verfügung gestellt. Wenn der Port "abwärts" der Dreizustands-Phasendetektorzelle 32 ein logisch niedriges Signal erzeugt, welches von dem anderen Eingangsport des UND-Gates 14 empfangen wird, dann stellt das UND-Gate 14 kein Logiksignal zum Aktivieren der Stromsenke 26 zur Verfügung. Wenn der Port "abwärts" der Dreizustands-Phasendetektorzelle 32 auf einem logisch hohen Signal liegt, so ist die Stromsenke 26 freigeschaltet. Nimmt man umgekehrt an, daß der Steuereingang 2 ein logisch niedriges Signal empfängt, so wird ein logisch niedriges Signal von einem der Eingangsports des UND-Gates 14 empfangen. Wenn der Steuereingang 2 ein logisch niedriges Signal empfängt, so ist die Stromsenke 26 ausgeschaltet, unabhängig davon, ob der Port "abwärts" des Dreizustands-Phasendetektors ein hohes oder niedriges Signal empfängt.
Nimmt man an, daß der Steuereingang 2 ein logisch hohes Signal empfängt, so wird ein logisch hohes Signal von einem der Eingangsports des UND-Gates 16 empfangen. Wenn der Port "aufwärts" der Dreizustands-Phasendetektorzelle 32 ein logisch hohes Signal erzeugt, welches von dem anderen Eingangsport des UND-Gates 16 empfangen wird, so erzeugt das UND-Gate 16 ein logisch hohes Signal zum Aktivieren der aktiv hohen Stromquelle 24. Die Stromquelle 24 stellt Strom für den Ausgang 42 zur Verfügung. Nimmt man andererseits an, daß der Steuereingang 2 ein logisch niedriges Signal empfängt, so wird von einem der Eingangsports des UND-Gates 16 ein logisch niedriges Signal empfangen. Wenn der Port "aufwärts" der Dreizustands-Phasendetektorzelle 32 ein logisch hohes Signal erzeugt, welches von dem anderen Eingangsport des UND-Gates 16 empfangen wird, so stellt das UND-Gate 16 nicht das Logiksignal zum Aktivieren der Stromquelle 24 zur Verfügung. Die Stromquelle 24 erzeugt keinen Strom für den Ausgang 42. Wenn der Steuereingang 2 ein niedriges Signal empfängt, sind daher die Dreizustands-Ausgangsstromquellen abgeschaltet.
In Figur 3 ist schematisch das adaptive Schleifenfilter 30 dargestellt. Ein Eingang 44 ist an den Ausgang 38 des Phasendetektors angeschlossen, während der Eingang 46 mit dem Ausgang 42 verbunden ist. Ein Gate 64, welches durch das adaptive Signal des Eingangs 2 gesteuert wird, wird zum Schalten des Eingangs 46 direkt auf den Ausgang des Schleifenfilters verwendet, um hierdurch direkt den Ausgangskondensator 62 zu laden. Ein Widerstand 48 koppelt den Eingang 46 an einen Kondensator 56. Der Eingang 44 ist auf konventionelle Weise durch eine Parallelschaltung von Widerstand 52 und Kondensator 54 mit dem Kondensator 56 verbunden, und über den Widerstand 58 mit dem Filterausgang. In der normalen Praxis hat der Kondensator 62 eine erheblich geringere Größe als der Kondensator 56. Daher stellt der Kondensator 56 das primäre Speicherelement in dem adaptiven Schleifenfilter 30 dar. Die über den Kondensator 46 gespeicherte Ladung stellt die Stabilzustandsspannung dar, die zur Einstellung der VCO-Frequenz verwendet wird.
In Figur 4 ist eine bevorzugte Zweizustands-Phasendetektorzelle 28 gezeigt. Die Zweizustands-Phasendetektorzelle 28 weist D-Flip-Flops 70 und 80 auf. Bei der bevorzugten Ausführungsform der Erfindung sind die Flip-Flops 70 und 80 flankengesteuerte Flip-Flops, und reagieren auf einen Vorderflankenübergang an ihrem Takteingang (CLK). Ein logisch hohes oder logisch niedriges Signal bei der bevorzugten Ausführungsform kann jedes geeignete Spannungspotential sein, beispielsweise +5 V für ein logisch hohes und 0 V für ein logisch niedriges Signal. Ein logisch hohes Signal am Rücksetzeingang (R) verursacht ein logisch niedriges Signal an dem Q-Ausgang und ein logisch hohes Signal an dem Qbar-Ausgang der Flip-Flops. Ein erstes Digitalsignal 6, welches ein Bezugsfrequenzsignal für eine PLL-Schaltung sein kann, wird bei FR empfangen, und wird an die Takteingänge des Flip-Flops 70 angelegt. Ein zweites Digitalsignal 4, welches ein heruntergeteiltes VCO- Signal sein kann, wird bei FV empfangen, und an die Takteingänge des Flip-Flops 80 angelegt. Die D-Eingänge des Flip- Flops 70 und 80 sind an einen logisch hohen Pegel angeschlossen.
Der Betriebsablauf der Zweizustands-Phasendetektorzelle 28 läßt sich am besten dadurch verstehen, daß man annimmt, daß die Phasendifferenz zwischen der Vorderflanke des ersten Eingangssignals 6 und des zweiten Eingangssignals 4 kleiner als 360º ist, und daß die Vorderflanke des ersten Signals 6 vor der Vorderflanke des zweiten Signals 4 auftritt. In diesem Zustand weist das zweite Signal 4 nur eine Vorderflanke auf, die innerhalb eines Zyklus des ersten Signals 6 vorhanden ist. In diesem Fall zwingt die Vorderflanke des ersten Signals 6 den Q-Ausgang 74 des Flip-Flops 70 auf ein logisch hohes Signal. Der Ausgang Qbar des Flip-Flops 70 stellt ein logisch niedriges Signal für den Rücksetzeingang des Flip- Flops 80 zur Verfügung. Beim Auftreten der Vorderflanke des zweiten Signals 4 setzt ein logisch hohes Signal am Q-Ausgang des Flip-Flops 80 das Flip-Flop 70 zurück und zwingt den Ausgang 74 auf ein logisch niedriges Signal. Daher ist das Tastverhältnis des Ausgangs 74, also das Signal "aufwärts", für das UND-Gate 12, proportional zur Phasendifferenz zwischen dem ersten und zweiten Signal. Weiterhin setzt ein logisch hohes Signal am Ausgang Qbar des Flip-Flops 70 das Flip- Flop 80 zurück, und zwingt den Q-Ausgang dieses Flip-Flops auf ein logisch niedriges Signal. Das logisch niedrige Signal am Q-Ausgang des Flip-Flops 80 läßt das Flip-Flop 70 auf die folgende Vorderflanke des ersten Signals 6 reagieren. Diese Anordnung läßt den Zweizustands-Phasendetektor 28 auf den Vorderflankenübergang reagieren, wobei er nicht durch die Impulsbreite des ersten und zweiten Eingangssignals 6 und 4 beeinflußt wird.
Zwar wurde die Verwendung eines einzigen Zweizustands-Phasendetektors 28 beschrieben, jedoch kann, falls gewünscht, eine solche Anordnung verwendet werden, wie sie in meiner voranstehend erwähnten, gleichzeitig anhängigen Anmeldung WO-A-90/15482 beschrieben ist, falls es gewünscht ist, eine Frequenzsteuerung des Zweizustands-Phasendetektors zur Verfügung zu stellen. Diese Anmeldung verwendet zwei Zweizustands-Vorrichtungen zur Bereitstellung eines vergrößerten Bereichs.

Claims

1. Phasendetektor (20) zur Erfassung der Phasendifferenz zwischen einem ersten Eingangssignal (6) und einem zweiten Eingangssignal (4), und zur Bereitstellung eines Ausgangssignals, mit:

einem Zweizustands-Phasendetektor (28, 18, 22), welcher das erste Eingangssignal und das zweite Eingangssignal empfängt und ein Ausgangssignal (38) zur Verfügung stellt;

einem Dreizustands-Phasendetektor (32, 24, 26) welcher das erste Eingangssignal und das zweite Eingangssignal empängt und ein Ausgangssignal (42) zur Verfügung stellt;

einem Steuereingang (2) zum Empfang eines Steuersignals; und

einer Steuereinrichtung (8, 12, 14, 16), die auf das zugeführte Steuersignal reagiert, um selektiv entweder den Zweizustands-Phasendetektor oder den Dreizustands-Phasendetektor zur Bereitstellung des Ausgangssignals zu betätigen.

2. Phasendetektor nach Anspruch 1, bei welchem der Zweizustands-Phasendetektor eine Stromquelleneinrichtung und eine Stromsenkeneinrichtung zur Bereitstellung des Ausgangssignals aufweist.

3. Phasendetektor nach Anspruch 2, bei welchem entweder die Stromquellen- oder die Stromsenkeneinrichtung kontinuierlich arbeitet, wogegen die andere intermittierend arbeitet.

4. Phasendetektor nach Anspruch 3, bei welchem die andere Einrichtung unter der Stromquelle und der Stromsenke eine Ausgangsleistung aufweist, die im wesentlichen das Doppelte jener der einen Einrichtung beträgt.

5. Phasendetektor nach Anspruch 1, bei welchem der Dreizustands-Phasendetektor zumindest eine Stromquelle und eine Stromsenke zur Bereitstellung eines Ausgangssignals aufweist.

6. Phasendetektor nach Anspruch 1, bei welchem der Steuereingang zumindest einen Inverter zur Bereitstellung eines invertierten Steuersignals aufweist.

7. Phasendetektor nach Anspruch 1, bei welchem die Höhe des Ausgangssignals der Dreizustands-Phasendetektorzelle größer ist als die Höhe des Ausgangssignals der Zweizustands- Phasendetektorzelle.

8. Phasendetektor nach Anspruch 6, bei welchem die Zweizustands- und die Dreizustands-Phasendetektoreinrichtung flankengetriggert sind.

9. Phasendetektor nach Anspruch 1, bei welchem eine Einrichtung zum Invertieren des ersten Eingangssignals das Inverse des ersten Eingangssignals für die Dreizustands-Phasendetektorzelle zur Verfügung stellt.

10. Phasendetektor nach Anspruch 9, bei welchem die Einrichtung zum Invertieren des ersten Eingangssignals ein binärer Inverter ist.

11. Phasendetektor nach Anspruch 1, bei welchem das erste Eingangssignal ein Tastverhältnis von im wesentlichen 50 % aufweist.

12. Verfahren zur Erfassung der Phasendifferenz zwischen einem ersten Eingangssignal (6) und einem zweiten Eingangssignal (4) und zur Bereitstellung eines entsprechenden Ausgangssignals, mit folgenden Schritten:

a) Empfangen eines Steuersignals an dem Steuereingang (2);

b) Verwendung des Steuersignals des Steuereingangs zum selektiven Betätigen entweder eines Zweizustands- Phasendetektors (28, 18, 22) oder eines Dreizustands- Phasendetektors (32, 24, 26);

c) Verwenden des ausgewählten Phasendetektors zur Erfassung der Phasendifferenz zwischen dem ersten Eingangssignal und dem zweiten Eingangssignal; und

d) Bereitstellen eines Ausgangssignals entsprechend der erfaßten Phasendifferenz.