DE69011414T2 - In Kunststoff eingekapseltes Halbleiterelement. - Google Patents

In Kunststoff eingekapseltes Halbleiterelement.

Info

Publication number
DE69011414T2
DE69011414T2 DE69011414T DE69011414T DE69011414T2 DE 69011414 T2 DE69011414 T2 DE 69011414T2 DE 69011414 T DE69011414 T DE 69011414T DE 69011414 T DE69011414 T DE 69011414T DE 69011414 T2 DE69011414 T2 DE 69011414T2
Authority
DE
Germany
Prior art keywords
semiconductor chip
chip
cooling fin
semiconductor
plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69011414T
Other languages
English (en)
Other versions
DE69011414D1 (de
Inventor
Toshio Ishigami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69011414D1 publication Critical patent/DE69011414D1/de
Application granted granted Critical
Publication of DE69011414T2 publication Critical patent/DE69011414T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32506—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung betrifft eine plastikgeformte Halbleitervorrichtung und insbesondere eine plastikgeformte Vielchip-Halbleitervorrichtung.
  • Eine plastikgeformte Vielchip-Halbleitervorrichtung, in der eine Vielzahl von Halbleiterchips in einer Verpackung versiegelt sind, ist herkömmlicher Weise bekannt.
  • Als herkömmliche plastikgeformte Vielchip- Halbleitervorrichtungen gibt es eine Halbleitervorrichtung, bei der eine Vielzahl von Logikelementchips jeweils mit einem niedrigen Stromverbrauch versiegelt ist, und eine Halbleitervorrichtung, bei der eine Vielzahl von Hochleistungselementchips jeweils mit einem hohen Stromverbrauch versiegelt ist. Jedoch können bei der herkömmlichen Halbleitervorrichtung Halbleiterchips verschiedener Typen, wie z.B. ein Logikelementchip und ein Hochleistungselementchip, nicht in derselben Verpackung versiegelt werden.
  • Bei einer herkömmlichen Vielchip-Halbleitervorrichtung sind zu versiegelnde Halbleitervorrichtungen klassifiziert durch einen Stromverbrauch, und Chips desselben Typs werden in einer Verpackung aus folgendem Grund versiegelt.
  • Ein Hochleistungselementchip mit einem hohen Stromverbrauch muß eine Wärmeabstrahlungs-Kühlrippe zum Abstrahlen von Wärme, welche vom Chip erzeugt wird, haben, und die Kühlrippe wird benutzt als ein gemeinsamer Montagebereich (Bettabschnitt) für Halbleiterchips. Aus diesem Grund müssen zum Vereinheitlichen von Chippotentialen einer Vielzahl von Chips, Chips des gleichen Typs montiert werden. Falls ein Logikelement mit einem niedrigen Stromverbrauch auf die Wärmeabstrahlung-Kühlrippe montiert wird, welche als der Bettabschnitt dient, wird der Logikelementchip beeinflußt durch Wärme, die erzeugt wird bei einem Hochleistungselementchip, um eine Degradation der elektrischen Charakteristika des Logikelementchips oder eine Änderung in seinen Charakteristika zu verursachen.
  • Zusätzlich ist die Wärmeabstrahlungs-Kühlrippe, welche als der Bettabschnitt dient, normalerweise aus einem leitfähigen Material, wie z.B. einem Metall, hergestellt. Deshalb sind, wenn eine Vielzahl von Halbleiterchips montiert ist auf der Wärmeabstrahlungs-Kühlrippe, diese Chips schwierig voneinander elektrisch zu isolieren. Als Gegenmaßnahme dagegen können die Halbleiterchips befestigt sein auf der Wärmeabstrahlungs-Kühlrippe unter Benutzung eines isolierenden Substrats oder einer isolierenden Paste. Beispielsweise kann bei einer plasitkgeformten Vielchip- Halbleitervorrichtung, aufgebaut durch nur eine Vielzahl von Hochleistungselementchips, das vorhergehende Verfahren, d.h. das Verfahren der Benutzung eines isolierenden Substrats, verwendet werden für eine plastikgeformte Vielchip- Halbleitervorrichtung, aufgebaut aus einer Vielzahl von Hochleistungselementchips. Da jedoch das isolierende Substrat benutzt wird, sind die Produktionskosten erhöht. Somit vermeidet dieses Verfahren, Niedrigpreisprodukte zu schaffen. Andererseits kann beim letzteren Verfahren, da die Isolierpaste benutzt wird, eine Elektrode nicht extrahiert werden von der unteren Oberfläche des Halbleiterchips.
  • Da der Hochleitsungselementchip eine große Wärmemenge erzeugt und eine Elektrode extrahiert werden muß von der unteren Oberfläche des Halbleiterchips, wird ein Befestigungsverfahren durch Löten oder ein eutektisches Die- Bonding-Verfahren, welches exzellente Ohmsche Charakteristika und thermische Leitfähigkeitscharakteristika hat, benutzt als eine Einrichtung zum Fixieren eines Halbleiterchips auf einem Bettabschnitt. Im Gegensatz dazu wird an einem Logikelementchip, welche eine kleine Wärmemenge erzeugt, zum Erhalten eines billigen Produkts Bonden unter Benutzung eines leitfähigen Haftmittels verwendet. Aus diesem Grund ist, falls eine plastikgeformte Vielchip-Halbleitervorrichtung, bei der ein Hochleistungselementchip und ein Logikelementchip hybridisiert gebildet sind, ein Aufbauprozess kompliziert aufgrund verschiedener Die-Bonding-Verfahren für verschiedene Typtypen, um dadurch die Produktionskosten zu erhöhen. Zusätzlich hat ein leitfähiges Haftmittel einen armseligen thermischen Widerstand, um eine Degradation des Haftmittels und eine Änderung in den Eigenschaften des Haftmittels zu verursachen.
  • Sogar falls ein Die-Bonding-Verfahren benutzt wird, sind Charakteristka der Chips degradiert, und die Produktionskosten sind erhöht.
  • Wie oben beschrieben, ist herkömmlicher Weise eine plastikgeformte Vielchip-Halbleitervorrichtung, bei der eine Vielzahl von Halbleiterchips verschiedener Typen, wie z.B. Hochleitungselementchip oder Logikelementchip in einer einzelnen Verpackung versiegelt sind, schwierig zu realisieren.
  • Zusätzlich muß ein bei einer plastikgefomten Vielchip- Halbleitervorrichtung, bei der eine Vielzahl von Hochleitungselementchips versiegelt sind, ein isolierendes Substrat benutzt werden, und das Produkt ist teuer. Hochleitsungselementchips verschiedener Typen sind schwierig in einer einzelnen Verpackung anzubringen.
  • Aus der FR-A-2 618 944 ist eine harzgeformte Halbleitervorrichtung bekannt mit einer plattenartigen metallenen Wärmeabstrahlungs-Kühlrippe deren obere Oberfläche als eine erste Halbleiterchip- Anbringsungsoberfläche dient, wobei ein erster Halbleiterchip angebracht ist auf einem Abschnitt der oberen Oberfläche der Kühlrippe, wobei ein Zuführungsrahmen eine Vielzahl dünner Zuführungsanschlüsse umfaßt, welche angeordnet sind mit zumindest ihren inneren Enden im allgemeinen parallel zu oberhalb der Kühlrippe; wobei eine der Anschlußzuführungen einen plattenartiges inneres Ende hat, um somit eine zweite Halbleiterchips Anbringungsoberfläche an einem zweiten Abschnitt der obereen Oberfläche der Kühlrippe zu schaffen, wobei die zweite Halbleiterchip-Anbringungsoberfläche parallel zur Kühlrippe ist; wobei ein zweiter Halbleiterchip gebondet ist auf die zweite Halbleiterchip-Anbringungsoberfläche unter Benutzung eines elektrisch leitfähigen Haftmittels; und wobei ein elektrisch isolierendes Element vorgesehen ist zwischen der untersten Oberfläche des gebogenden Abschnitts der einen Anschlußzuführung und der oberen Oberfläche zum thermischen Bonden des zweiten Halbleiterchips an die Kühlrippe.
  • Die vorliegende Erfingung wurde in Anbetracht der obigen Punkte geschaffen und hat als ihre Aufgabe, eine billige (mit niedrigen Produktionskosten) plastikgeformte Vielchip- Halbleitervorrichtung zu schaffen, bei der eine Vielzahl von Hochleistungselementchips verschiedener Typen oder eine Kombination einer Vielzahl von Hochleistungselementchips und zumindest einem Logikelementchip in einer einzelnen Verpackung angebracht werden kann.
  • Gemäß der vorliegenden Erfindung wird diese Aufgabe gelöst durch eine plastikgeformte Halbleitervorrichtung mit:
  • einer plattenartigen metallenen Wärmeabstahlungs-Kühlrippe, deren obere Oberfläche als eine erste Halbleiterchips Anbringungsoberfläche dient;
  • einem ersten Halbleiterchip, der in einem Abschnitt der oberen Oberfläche der Kühlrippe angebracht ist;
  • einem Zuführungsrahmen mit einer Vielzahl dünner Anschlußzuführungen, welche mit zumindest ihren inneren Enden im allgemeinen parallel zu und oberhalb der Kühlrippe angeordnet sind;
  • wobei eine der Anschlußzuführungen ihr inneres Ende zum Schaffen einer zweiten Halbleiterchip-Anbringungsoberfläche an einem zweiten Abschnitt der oberen Oberfläche der Kühlrippe hat, wobei die zweite Halbleiterchips Anbringungsoberfläche parallel zur Kühlrippe ist;
  • einen zweiten Halbleiterchip, der angebracht ist an die zweite Halbleiterchip-Anbringungsoberfläche unter Benutzung eines elektrisch leitenden Haftmittels;
  • einem elektrisch isolierenden Element, welches vorgsehen ist zwischen der unteren Oberfläche des inneren Endes der einen Anschlußzuführung und der oberen Oberfläche zum thermischen Bonden des zweiten Halbleiterchips an die Kühlrippe, dadurch gekennzeichnet, daß
  • die eine Anschlußzuführung ihr besagtes inneres Ende gebogen hat, um nahe an die Kühlrippe zu kommen.
  • Die Figuren zeigen im einzelnen:
  • Figur 1 eine Querschnittsansicht zum Zeigen einer Element struktur einer plastikgeformten Halbleitervorrichtung nach einer Ausführungsform der vorliegenden Erfindung; und
  • Figur 2 eine perspektivische Ansicht zum Zeigen der äußeren Erscheinungsform der plastikgeformten Halbleitervorrichtung der obigen Ausführungsform.
  • Eine plastikgeformte Halbleitervorrichtung nach einer Ausführungsform der vorliegenden Erfindung wird im folgenden beschrieben werden mit Bezug auf die begleitende Zeichnung.
  • Wie in Figur 1 gezeigt, ist ein erster Hochleistungselementchip 13 mit einem hohen Stromverbrauch angebracht und befestigt auf einem ersten Bettabschnitt 12 einer Wärmeabstahlungs-Kühlrippe 11 zum Anbringen eines Halbleiterchips durch z.B. Löten. Ein Lötmaterial, benutzt zum Löten des ersten Hochleistungselementchips 13, ist dargestellt durch Bezugszeichen 14 in Figur 1.
  • Ein Teil eines Endes eines Zuführungsrahmens 15, geformt durch z.B. Ausstanzen einer dünnen Metallplatte ist gebogen, und ein zweiter Hochleistungselementchip 17 ist angebracht und befestigt auf einem zweiten Bettabschnitt 16, der gebogen ist um nahe an die Wärmeabstrahlungs-Kühlrippe 11 zu kommen, nämlich durch beispielsweise Hochtemperatur-Die- Bonden. Beispielsweise wird ein Au-Si Eutektik-Material benutzt für das Hochtemperatur-Die-Bonden und ist dargestellt durch Bezugszeichen 18 in Figur 1.
  • Beispielsweise ist eine isolierende Paste 19 eingefüllt zwischen der unteren Oberfläche des zweiten Bettabschnitts 16 und der oberen Oberfläche des ersten Bettabschnitts (der Wärmeabstrahlungs-Kühlrippe 11). Aus diesem Grund sind der zweite Bettabschnitt 16 und der erste Bettabschnitt elektrisch voneinander isoliert.
  • Zusätzlich ist ein dritter Bettabschnitt 21 eingerichtet in einem vorbestimmten Bereich an einem Ende eines weiteren Zuführungsrahmens 20, welcher verschieden ist vom obigen Zuführungsrahmen 15 und hergestellt ist aus einer dünnen metallenen Platte. Auf dem dritten Bettabschnitt 21 ist ein Logikelementchip 22 mit einem niedrigen Stromverbrauch angbracht und befestigt durch ein leitfähiges Haftmittel 23, wie z.B. eine Silberpaste. Es sei bemerkt, daß, obwohl nur zwei Zuführungsrahmen in Figur 1 gezeigt sind, eine erforderliche Anzahl weiterer Zuführungsrahmen (nicht gezeigt) neben der Zuführungsrahmen 15 und 20 angeordnet sind.
  • Drähte (nicht gezeigt) sind verbunden mit oberen Elektroden (nicht gezeigt) der Halbleiterchips 13, 17 und 22. Diese Chips sind elektrisch miteineander verbunden durch diese Drähte, und andere Zuführungsrahmen verschieden von den Zuführungsrahmen 15 und 20 sind elektrisch mit den Chips durch diese Drähte verbunden. Die resultierende Struktur ist vollständig versiegelt durch ein isolierendes synthetisches Harzmaterial (isolierende Plastik), um eine Verpackung 24 zu bilden.
  • Eine Vielzahl von Zuführungrahmen 25, wie z.B. die Zuführungsrahmen 25, sind herausgeführt von zwei Seitenoberflächen der Verpackung 24, um einander gegenüber zu stehen, wie gezeigt in Figur 2. Die Halbleitervorrichtung dieser Ausführungsform ist eine DIP (Dual In Line) Typ Halbleitervorrichtung.
  • Bei der plastikgeformten Halbleitervorrichtung mit der obigen Struktur können der erste Hochleistungelementchip 13, angebracht auf dem ersten Bettabschnitt 12 der Wärmeabstrahlungs-Kühlrippe 11, und der zweite Hochleistungselementchip 17, angebracht auf dem zweiten Bettabschnitt 16, geformt durch Eindellen des Zuführungsrahmens 15, elektrisch isoliert sein voneinander, ohne ein isolierenden Substrat zu benutzen. Wärmeabstrahlungspfade der Hochleistungselementchips 13 und 17 werden folgendermaßen beschreiben. Wärme, welche erzeugt wird von dem ersten Leitungselement 13, wird abgestrahlt über die Wärmeabstrahlungs-Kühlrippe 11, und Wärme, die erzeugt wird von dem zweiten Hochleistungselementchip 17, wird abgestrahlt durch die Wärmeabstrahlungs-Kühlrippe 11 und dem Zuführungsrahmen 15. In diesem Fall ist die vorliegende Erfindung weiter effektiv, wenn die isolierende Paste 19 einen exzellenten Wärmewiderstand und eine Wärmeleitungscharakteristik hat.
  • Da zusätzlich die Hochleistungselemente 13 und 17 angebracht sind auf den Bettabschntten 12 und 16 aufeinander elektrisch isolierte Art und Weise, können verschiedene Typen von Chips benutzt werden als die beiden Hochleistungselementchips 13 und 17. Da die Hochleistungselementchips 13 und 17 befestigt sind durch Löten oder Hochtemperatur-Die-Bonden unter Benutzung eines eutektischen Materials, können Elektroden und dergleichen extrahiert werden von den unteren Oberflächen der Hochleistungselementchips 13 und 17. Somit kann eine plastikgeformte Vielchip-Halbleitervorrichtung geschaffen werden, bei der Hochleistungselementchip verschiedener Typen versiegelt sind, und zwar mit niedrigen Produktionskosten.
  • Bei der obigen Ausführungsform ist der Logikelementchip 22 mit niedrigem Stromverbrauch versiegelt zusätzlich zu den Hochleistungselementchips 13 und 17. Der Logikelementchip 22 kann versiegelt werden mit dem Hochleistungselementchips 13 und 17 unter Benutzung des dritten Bettabschnitts 21, der eingerichtet ist auf dem Zuführungsrahmen 20. Herkömmlicherweise ist, da die Hafteigenschaften eines leitfähigen Haftmittels, dienend als eine Einrichtung zum Befestigen eines Logikelementchips, degradieren aufgrund einer Temperatur, und Charakteristika des Logikelementchips geändert und degradiert werden, der Logikelementchip schwierig anzubringen zusammen mit einem Hochleistungselementchip in einer einzelnen Verpackung. Da, wie oben beschrieben, gemäß der vorliegenden Erfindung der Zuführungsrahmen 20 als ein Bettabschnitt benutzt wird, ist in der Logikelementchip 22 thermisch und elektrisch isoliert von dem ersten und zweiten Bettabschnitt 12 und 16 zum Anbringen der Hochleistungselementchips 13 und 17. Da somit die ersten und zweiten Bettabschnitte zum Anbringen der Hochleistungselementchips thermisch und elektrisch isoliert sind von dem dritten Bettabschnitt zum Anbringen des Logikelementchips, können sowohl der Logikelementchipe mit niedrigem Stromverbrauch als auch der Hochleistungselementchip angebracht werden in einer einzelnen Verpackung.
  • Wenn Hochleistungselementchips verschiedener Typen und ein Logikelementchip angebracht werden in einer einzelnen Verpackung, können Halbleitervorrichtungen von einer plastikgeformten Halbleitervorrichtung mit einer Funktion des Ansteuerns eines elektrischen Antriebsteils, wie z.B. einem elektrischen Motor, bis plastikgeformten Hochzuverlässigkeits-Halbleitervorrichtungen, wie z .B. einer CPU mit einer Arithmetikfunktion, geschaffen werden. Gemäß der vorliegenden Erfindung kann sogar solch eine plastikgeformte Hochzuverlässigkeits-Halbleitervorrichtung zu niedrigen Produktionskosten, d.h. niedrig im Preis geschaffen werden.
  • Es sei bemerkt, daß bei der obigen Ausführungsform die vorliegende Erfindung verwendet wird für eine plastikgeformte DIP-Halbleitervorrichtung, aber nicht auf den DIP-Typ beschränkt ist. Beispielsweise kann die Erfindung angewendet werden auf eine SIL-(Single In Line) Typ-Halbleitervorrichtung verwendet werden. Zusätzlich kann die vorliegende Erfindung verwendet werden für Halbleitervorrichtungen, bei der Zuführungsrahmen extrahiert werden aus drei Seitenoberflächen einer Verpackung und bei der Zuführungsrahmen extrahiert werden aus vier Seitenoberflächen einer Verpackung, d.h. einem QFP-(Quad Flat Package)-Typ, oder die vorliegende Erfindung kann ebenfalls angewendet werden auf andere Typen von Halbleitervorichtungen als die oben beschriebenen Typen.
  • Wie oben beschrieben, wird gemäß der vorliegenden Erfindung eine plastikgeformte Vielchip-Halbleitervorrichtung mit niedrigen Kosten (niedrigen Produktionskosten) geschaffen, bei der eine Vielzahl von verschiedenen Typen von Hochleistungselementchips, eine Kombination einer Vielzahl von Hochleistungselementchips und zumindest einem Logikelementchip in einer einzelnen Verpackung eingebracht werden kann. Bezugszeichen in den Patentansprüchen sind zum besseren Verständnis und sollen den Schutzumfang nicht beschränken.

Claims (5)

1. Plastikgeformte Halbleitervorrichtung mit:
einer plastikartigen metallenen Wärmeabstrahlungs Kühlrippe (11), deren obere Oberfläche als eine erste Halbleiterchip-Anbringungsoberfläche dient;
einem ersten Halbleiterchip (13), angebracht in einem Abschnitt (12) der oberen Oberfläche der Kühlrippe (11);
einem Zuführungsrahmen mit einer Vielzahl von dünnen Anschlußzuführungen (15, 20), welche mit zumindest ihren inneren Enden im allgemeinen parallel zu und oberhalb der Kühlrippe (11) angeordnet sind;
wobei eine der Anschlußzuführungen (15) ihr inneres Ende hat zum Schaffen einer zweiten Halbleiterchips- Anbringungsoberfläche (16) an einem zweiten Abschnitt der oberen Oberfläche der Kühlrippe (11), wobei die zweite Halbleiterchip-Anbringungsoberfläche (16) parallel zu der Kühlrippe (11) ist;
einem zweiten Halbleiterchip (17), der gebondet ist an die zweite Halbleiterchip-Anbringungsoberfläche (16) unter Benutzung eines elektrisch leitenden Haftmittels;
einem elektrisch isolierenden Element (19), welches vorgesehen ist zwischen der unteren Oberfläche des inneren Endes der einen Anschlußzuführung (15) und der oberen Oberfläche (12) zum thermischen Bonden eines zweiten Halbleitertyps an die Kühlrippe (11),
dadurch gekennzeichnet, daß
die eine Anschlußzuführung (15) ihr inneres Ende gebogen hat, um nahe an die Kühlrippe (11) zu kommen.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
ein dritter Halbleiterchip-Anbringungsabschnitt (21) elektrisch und thermisch isoliert von der Kühlrippe (11) eingerichtet ist an einer weiteren (20) der Vielzahl von Zuführungen (15, 20) und ein dritter Halbleiterchip (22) angebracht ist auf dem dritten Halbleiterchip-Anbringungsbereich (21) über ein leitfähiges Haftmittel (23).
3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß
der erste Halbleiterchip (13) und der zweite Halbleiterchip (17) Hochleistungselementchips sind, welche jeweils relativ große Wärmemenge erzeugen.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß
der erste Halbleiterchip (13) und der zweite Halbleiterchip (17) verschiedene Typen von Hochleistungselementchips sind, an die Chippotentiale unabhängig zugeführt werden müssen.
5. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß
der dritte Halbleiterchip (22) ein Logikelementchip ist, welcher eine relativ kleine Wärmemenge erzeugt.
DE69011414T 1989-05-22 1990-05-22 In Kunststoff eingekapseltes Halbleiterelement. Expired - Fee Related DE69011414T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1128313A JPH0671061B2 (ja) 1989-05-22 1989-05-22 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
DE69011414D1 DE69011414D1 (de) 1994-09-15
DE69011414T2 true DE69011414T2 (de) 1995-01-26

Family

ID=14981686

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69011414T Expired - Fee Related DE69011414T2 (de) 1989-05-22 1990-05-22 In Kunststoff eingekapseltes Halbleiterelement.

Country Status (5)

Country Link
US (1) US5057906A (de)
EP (1) EP0399447B1 (de)
JP (1) JPH0671061B2 (de)
KR (1) KR930002804B1 (de)
DE (1) DE69011414T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103132B4 (de) * 2012-03-27 2020-03-19 Infineon Technologies Ag Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049973A (en) * 1990-06-26 1991-09-17 Harris Semiconductor Patents, Inc. Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s)
US5377077A (en) * 1990-08-01 1994-12-27 Staktek Corporation Ultra high density integrated circuit packages method and apparatus
EP0509065A1 (de) * 1990-08-01 1992-10-21 Staktek Corporation Gehäuse für integrierte schaltung von ultrahoher dichte, verfahren und gerät
US5367766A (en) * 1990-08-01 1994-11-29 Staktek Corporation Ultra high density integrated circuit packages method
US5475920A (en) * 1990-08-01 1995-12-19 Burns; Carmen D. Method of assembling ultra high density integrated circuit packages
US5446620A (en) * 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
JP3074736B2 (ja) * 1990-12-28 2000-08-07 富士電機株式会社 半導体装置
JP2857725B2 (ja) * 1991-08-05 1999-02-17 株式会社日立製作所 樹脂封止型半導体装置
US5448450A (en) * 1991-08-15 1995-09-05 Staktek Corporation Lead-on-chip integrated circuit apparatus
JPH05218233A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2708320B2 (ja) * 1992-04-17 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置及びその製造方法
JP2850640B2 (ja) * 1992-04-28 1999-01-27 株式会社デンソー 混成集積回路装置
US5702985A (en) * 1992-06-26 1997-12-30 Staktek Corporation Hermetically sealed ceramic integrated circuit heat dissipating package fabrication method
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
US6205654B1 (en) 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5644161A (en) * 1993-03-29 1997-07-01 Staktek Corporation Ultra-high density warp-resistant memory module
US5801437A (en) * 1993-03-29 1998-09-01 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
US5369056A (en) * 1993-03-29 1994-11-29 Staktek Corporation Warp-resistent ultra-thin integrated circuit package fabrication method
US5969414A (en) * 1994-05-25 1999-10-19 Advanced Technology Interconnect Incorporated Semiconductor package with molded plastic body
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
US5541453A (en) * 1995-04-14 1996-07-30 Abb Semiconductors, Ltd. Power semiconductor module
EP0757442A3 (de) * 1995-07-31 1998-12-30 Delco Electronics Corporation Zundspulentreibermodul
US6025642A (en) * 1995-08-17 2000-02-15 Staktek Corporation Ultra high density integrated circuit packages
US6066890A (en) * 1995-11-13 2000-05-23 Siliconix Incorporated Separate circuit devices in an intra-package configuration and assembly techniques
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
DE19543920C2 (de) * 1995-11-24 2000-11-16 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul
JP3540471B2 (ja) * 1995-11-30 2004-07-07 三菱電機株式会社 半導体モジュール
JPH09199645A (ja) * 1996-01-17 1997-07-31 Mitsubishi Electric Corp 半導体装置および半導体モジュール
US5945732A (en) 1997-03-12 1999-08-31 Staktek Corporation Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
KR100342589B1 (ko) * 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
DE10041079A1 (de) * 2000-08-22 2002-03-14 Osram Opto Semiconductors Gmbh Lasermodul mit Ansteuerschaltung
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
KR100403608B1 (ko) * 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
KR100867573B1 (ko) * 2001-06-11 2008-11-10 페어차일드코리아반도체 주식회사 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
KR100799562B1 (ko) * 2002-03-25 2008-01-31 페어차일드코리아반도체 주식회사 반도체 전력 모듈 및 그 제조방법
US7145223B2 (en) * 2002-05-22 2006-12-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US6892578B2 (en) * 2002-11-29 2005-05-17 Hitachi Metals Ltd. Acceleration sensor
US6775145B1 (en) * 2003-05-14 2004-08-10 Cyntec Co., Ltd. Construction for high density power module package (case II)
JP2005005681A (ja) * 2003-05-20 2005-01-06 Sharp Corp 半導体発光装置およびその製造方法
US7019394B2 (en) * 2003-09-30 2006-03-28 Intel Corporation Circuit package and method of plating the same
JP4100332B2 (ja) * 2003-11-12 2008-06-11 株式会社デンソー 電子装置およびその製造方法
US7109822B2 (en) * 2004-02-26 2006-09-19 Bae Systems Information And Electronic Systems Integration Inc. Method and apparatus for rapid prototyping of monolithic microwave integrated circuits
TW200631154A (en) * 2004-11-03 2006-09-01 Koninkl Philips Electronics Nv Inner bridges for chip-to-chip interconnections in a multi-chip IC package
WO2007102042A1 (en) * 2006-03-09 2007-09-13 Infineon Technologies Ag A multi-chip electronic package with reduced stress
JP4335263B2 (ja) * 2007-02-07 2009-09-30 ソニー株式会社 半導体装置および半導体装置の製造方法
KR101469770B1 (ko) * 2007-11-21 2014-12-09 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US7633143B1 (en) * 2008-09-22 2009-12-15 Powertech Technology Inc. Semiconductor package having plural chips side by side arranged on a leadframe
US9287765B2 (en) 2010-07-15 2016-03-15 Delta Electronics, Inc. Power system, power module therein and method for fabricating power module
CN102340233B (zh) * 2010-07-15 2014-05-07 台达电子工业股份有限公司 功率模块
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
US8581416B2 (en) * 2011-12-15 2013-11-12 Semiconductor Components Industries, Llc Method of forming a semiconductor device and leadframe therefor
EP2680305A3 (de) * 2012-06-29 2014-02-26 Samsung Electro-Mechanics Co., Ltd Halbleitergehäuse
WO2016157394A1 (ja) * 2015-03-30 2016-10-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE212021000180U1 (de) * 2020-03-10 2021-12-15 Rohm Co., Ltd. Elektronikbauteil

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614865A1 (de) * 1967-09-27 1970-12-23 Telefunken Patent Optoelektronische Halbleiteranordnung
US3820153A (en) * 1972-08-28 1974-06-25 Zyrotron Ind Inc Plurality of semiconductor elements mounted on common base
DE2510982A1 (de) * 1975-03-13 1976-09-30 Bosch Gmbh Robert Hybrides halbleiterbauelement
US4518982A (en) * 1981-02-27 1985-05-21 Motorola, Inc. High current package with multi-level leads
IT1222152B (it) * 1987-07-28 1990-09-05 Sgs Microelettronica Spa Dispositivo a piu' piastrine di materiale in contenitore di metallo e resina
JPH064595Y2 (ja) * 1988-02-24 1994-02-02 日本電気株式会社 ハイブリッドｉｃ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103132B4 (de) * 2012-03-27 2020-03-19 Infineon Technologies Ag Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung

Also Published As

Publication number Publication date
EP0399447B1 (de) 1994-08-10
KR900019207A (ko) 1990-12-24
DE69011414D1 (de) 1994-09-15
JPH0671061B2 (ja) 1994-09-07
KR930002804B1 (ko) 1993-04-10
EP0399447A2 (de) 1990-11-28
US5057906A (en) 1991-10-15
EP0399447A3 (de) 1991-01-09
JPH02306656A (ja) 1990-12-20

Similar Documents

Publication Publication Date Title
DE69011414T2 (de) In Kunststoff eingekapseltes Halbleiterelement.
DE102006047989B4 (de) Leistungshalbleitervorrichtung und Verfahren zu deren Herstellung
DE69637488T2 (de) Halbleiter und Halbleitermodul
DE102007019809B4 (de) Gehäuste Schaltung mit einem wärmeableitenden Leitungsrahmen und Verfahren zum Häusen einer integrierten Schaltung
DE3887801T2 (de) Mit einer Wärmeabfuhrvorrichtung versehene gedruckte Schaltung.
DE3786861T2 (de) Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln.
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE69430513T2 (de) Harzvergossenes Halbleiterbauteil und dessen Herstellungsverfahren
DE10331335B4 (de) Leistungs-Halbleitervorrichtung
DE69304304T2 (de) Kombination einer elektronischen Halbleiteranordnung und einer Wärmesenke
DE69532700T2 (de) Steuerschaltungsmodul
DE69525420T2 (de) In Harz eingegossenes Halbleiterbauelement mit Kühlteil und Verfahren zu seiner Herstellung
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE4021871C2 (de) Hochintegriertes elektronisches Bauteil
DE10221891A1 (de) Halbleitervorrichtung
DE102009055648A1 (de) Leistungshalbleitermodul
DE69123298T2 (de) Leistungshalbleiteranordnung, geeignet zur Automation der Herstellung
DE3814469A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE4031051C2 (de) Modul mit mindestens einem Halbleiterschaltelement und einer Ansteuerschaltung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE4316639C2 (de) Halbleitermodul mit verbesserter Wärmeableitung und Verfahren zu seiner Herstellung
DE2653833A1 (de) Halbleitervorrichtung
DE4130899C2 (de) Halbleitervorrichtung
DE112019005234T5 (de) Leistungshalbleitervorrichtung
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee