DE69011233T2 - Einbrennstruktur für TAB-montierte Chips. - Google Patents
Einbrennstruktur für TAB-montierte Chips.Info
- Publication number
- DE69011233T2 DE69011233T2 DE69011233T DE69011233T DE69011233T2 DE 69011233 T2 DE69011233 T2 DE 69011233T2 DE 69011233 T DE69011233 T DE 69011233T DE 69011233 T DE69011233 T DE 69011233T DE 69011233 T2 DE69011233 T2 DE 69011233T2
- Authority
- DE
- Germany
- Prior art keywords
- tape
- power supply
- band
- reference potential
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004020 conductor Substances 0.000 claims description 21
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 239000007788 liquid Substances 0.000 claims description 6
- 238000012360 testing method Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 5
- 230000035882 stress Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006353 environmental stress Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- RVZRBWKZFJCCIB-UHFFFAOYSA-N perfluorotributylamine Chemical compound FC(F)(F)C(F)(F)C(F)(F)C(F)(F)N(C(F)(F)C(F)(F)C(F)(F)C(F)(F)F)C(F)(F)C(F)(F)C(F)(F)C(F)(F)F RVZRBWKZFJCCIB-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
- Diese Erfindung betrifft das Einbrennpüfen von TAB-gepackten Halbleiterbausteinen (d. h. Chips) und insbesondere das Einbrennpüfen von TAB-gepackten Chips, während sie sich noch auf dem Bandstreifen befinden.
- Das Einbrennen ist ein bekanntes Verfahren, um eine höhere Zuverlässigkeit von Halbleiterchips zu fördern. Es ist im wesentlichen ein Verfahren, um in einem Element oder Aufbau verborgene Fabrikationsfehler zu beseitigen, die sonst zu frühen Fehlfunktionen des Feldes führen können. Das Einbrennen wird durchgeführt, indem der zu prüfende Baustein oder Aufbau zeitlich gerafft Umwelt- und Betriebsbeanspruchungen ausgesetzt wird. Die Beanspruchungsfaktoren umfassen sowohl die Temperatur als auch die für die Konstruktion vorgesehenen Grenzspannungen.
- Einbrennen wird auf vielen Stufen der Komponentenhierarchie von Systemen durchgeführt, die Halbleiter enthalten, wie z. B. Computer. Es wird beispielsweise bei ungepackten Chips, der zweiten Aufbaustufe, gepackten Komponenten und höheren Stufen durchgeführt bis hin zum Einbrennen der abschließenden Systemebene. Es ist häufig am kostengünstigsten, das Einbrennen auf der untersten Packungsstufe durchzuführen. Hier können die Belastungen auf die spezielle Stufe der Packung abgestimmt werden, so daß höhere Packungsstufen keinen belastenderen Bedingungen ausgesetzt werden, als solchen, denen sie sonst konstruktionsgemäß angepaßt sein müßten. Diese Prüfungsstufe verhindert auch, daß fehlerhafte Bausteine in die folgenden Herstellungsschritte eingehen, wo sie höhere Kosten verursachen, die sich aus möglichen Nachbearbeitungen oder gegebenenfalls einer Aussonderung des Aufbaus auf der höheren Stufe ergeben.
- Die klassische Vorgehensweise beim Einbrennen von Packungen auf der ersten Stufe besteht darin, die Chips auf einzelnen Sockeln einer Einbrennleiterplatte aufzubauen. Die gesamte Leiterplatte wird dann der belastenden Umgebung ausgesetzt. Dieses Verfahren erfordert eine aufwendige Behandlung der Chippackungen und ist ziemlich teuer. In letzter Zeit hat ein neues Packungsverfahren, das als "Tape-Automated Bonding" oder TAB-Packen bekannt ist, an Bedeutung gewonnen. Bei diesem Verfahren werden Chips auf einem Trägerband befestigt, und das Band wird für die Verwendung bei anschließenden automatischen Vorgängen auf einer Rolle gelagert.
- Das TAB-Trägerband ähnelt einem 35mm-Film und ist ein mehrschichtiger Aufbau mit einer isolierenden Filmgrundlage und einer leitenden Schicht, typischerweise mit Gold plattiertes Kupfer. Auf dem Band werden Schaltungsmuster angelegt, die Plätze für den Chipaufbau und Zuleitungen festzulegen, die mit dem Chip Kontakt haben und sich dann fächerförmig ausbreiten. An jedem Platz wird ein integrierter Schaltungschip nahe bei den Befestigungspunkten angeordnet, so daß die Kontaktpunkte des Chips mit den Zuleitungen ausgerichtet sind, und anschließend werden alle Punkte thermisch mit den Zuleitungen verbunden.
- Während das TAB-Verfahren einen geeigneten Weg darstellt, Chips bei automatisierten Aufbauvorgängen zu verarbeiten, gibt es bei TAB-Einbrennverfahren keine Fortschritte, die denen beim Packungskonzept vergleichbar wären. Zum Beispiel wird in US-A-4 779 047 eine Vielzahl von integrierten Schaltungen, die auf einem kurzen Trägerstreifen angeordnet sind, in eine Haltevorrichtung eingefügt, das dann den Kontakt zwischen den Schaltungszuleitungen und einem Kontaktfeld in der Haltevorrichtung herstellt. Haltevorrichtung und IC-Streifen werden dann dem Einbrennvorgang ausgesetzt. In US-A-4 716 124 wird ein TAB-Band mit den darauf angeordneten Chips nach einem Prüfplatz, wo Prüfanschlußleiter, die von Teilen des Trägerbandes gebildet werden, mit elektrischen Kontakten verbunden werden, um das Prüfen jedes einzelnen Chips zu ermöglichen. In US-A-4 763 409 wird ein TAB- gepackter Chip in eine Einzelchip-Prüfhaltevorrichtung gebracht, wo er angeschlossen wird und eine Spannung angelegt wird.
- Wie die zuvor genannten Zitate deutlich machen, bleiben sie alle dabei, die Einbrennprüfungen von TAB-montierte Halbleiterbausteinen entweder einzeln nacheinander oder in kleinen Gruppen durchzuführen.
- Eine weiterer Variante der Einbrennprüfung, die einige Anwendung gefunden hat, ist die eines Wärmebades mit regelbarer Temperatur, um die zu prüfenden Bausteine einer erhöhten Temperatur auszusetzen. Solche Vorrichtungen werden in US-A-3 560 849, US-A-3 761 808 und US-A-4 745 354 vorgestellt. Bei jedem dieser Patente werden einzelne Halbleiterbausteine oder Gruppen aus ihnen in ein Wärmebad getaucht, um sie einer erhöhten Temperatur auszusetzen. In keinem der zuvor genannten Zitate wird angedeutet, daß ein solches Verfahren auf TAB-Packungen anwendbar ist.
- Dementsprechend ist es eine Aufgabe dieser Erfindung, eine Einbrennprüfvorrichtung zur Verfügung zu stellen, die es ermöglicht, eine große Anzahl TAB-gepackter Chips gleichzeitig dem Einbrennen auszusetzen.
- Es ist eine noch weitere Aufgabe dieser Erfindung, eine Anordnung zu liefern, um eine ganze Rolle TAB-gepackter Chips gleichzeitig einem Einbrennvorgang auszusetzen, wobei auch die Zahl der Anschlüsse an die TAB-Rolle minimiert wird.
- Es ist eine weitere Aufgabe dieser Erfindung, eine Flüssigkeitseintauchanordnung für die Wärmebeanspruchung in der Einbrennvorrichtung für TAB-Packungen einzusetzen.
- Die anspruchsgemäße Erfindung löst die oben genannten Aufgaben. So umfaßt eine TAB-Packung ein langes Band mit einer Vielzahl von darauf angeordneter Gruppen von Streifenanschlüssen und einer Vielzahl von elektronischen Bausteinen, die mit den Streifenanschlüssen verbunden sind. Wenigstens ein erster Streifenanschluß jeder Gruppe ist bei jedem Baustein mit dem Anschluß eines Bezugspotentials verbunden, und wenigstens ein zweiter Streifenanschluß jeder Gruppe ist bei jedem Baustein mit einem Stromversorgungsanschluß verbunden. Der Bus des Bezugspotentials erstreckt sich in der Längsrichtung des Bandes und ist mit den ersten Streifenanschlüssen verbunden, während ein Stromversorgungsbus, der sich auch in der Längsrichtung des Bandes erstreckt, mit den zweiten Streifenanschlüssen verbunden ist. Durch das Anlegen einer Spannung an den Stromversorgungsbus und das gleichzeitige Erden des Busses des Bezugspotentials können alle elektronischen Bausteine auf dem Band gleichzeitig in Betrieb genommen und anschließend für die statische Einbrennprüfung einer Umgebung mit erhöhter Temperatur ausgesetzt werden.
- Ein solches Trägerband gemäß dem Vorspann von Anspruch 1 ist aus US-A-4 792 532 bekannt.
- Um die Stromleitung im Stromversorgungsbus und dem Bus des Bezugspotentials zu verbessern, ist die Erfindung durch ein Zwischenband gemäß dem kennzeichnenden Teil von Anspruch 1 gekennzeichnet. Ein Band, das ein Paar aus Zwischen-/Leiterbändern umfaßt, wird der Länge nach über das die Chips tragende Band gelegt. Über das Zwischenband kann ein zusätzliches Abstandshalterband gelegt werden, um den Kontakt zwischen den Zwischenleitern und dem Stromversorgungsbus und dem Bus des Bezugspotentials zu erzwingen und so deren Leitfähigkeit zu verbessern.
- Zum besseren Verständnis der vorliegenden Erfindung zusammen mit weiteren Aufgaben und Vorteilen wird im folgenden ein bevorzugtes Ausführungsbeispiel der Erfindung beschrieben, wobei auf die anliegenden Abbildungen Bezug genommen wird, von denen:
- Fig. 1 eine perspektivische Ansicht eines TAB-montierten Chips auf einem Band ist, wobei der Aufbau gemäß dem Vorspann von Anspruch 1 entworfen ist;
- Fig. 2 eine perspektivische Ansicht der Erfindung ist, die das Anlegen einer genaueren Einbrennspannung an den zu prufenden Chip ermöglicht;
- Fig. 3 eine Ansicht im Schnitt durch Fig. 2 entlang der Linie 3-3 ist;
- Fig. 4 eine schematische Ansicht des TAB-Bandes ist, das auf eine Spule gewickelt ist und während des Einbrennens in ein Wärmebad getaucht wird.
- Fig. 5 eine perspektivische Ansicht einer Modifikation des in Fig. 2 dargestellten Aufbaus ist, die kein Bestandteil der Erfindung ist.
- Nun wird auf Fig. 1 Bezug genommen, wo das Band 10 ein langer Polymerstreifen ist, der mit Transportlöchern 12, 14 usw. versehen ist. Bekannterweise wird bei der Herstellung eine leitende Schicht durch Laminieren, Plattieren oder andere Mittel auf das Band aufgebracht und mit einem Muster versehen, um Kontaktbereiche zu schaffen, die mit leitenden Kontaktierungsbereiche der darauf anzuordnenden Chips zusammenpassen. Im Regelfall ist das Leitungsmuster auch mit einer sehr dünnen Goldbedeckung versehen, um einen Schutz gegen Korrosion zu bieten und das Verbindungsverhalten zu verbessern. Bei dem in Fig. 1 gezeigten Bandaufbau laufen ein Paar Leiterbusse 16 und 18 das gesamte Band 10 entlang und dienen als Masse bzw. Stromversorgungsbus. An jedem Chipplatz befinden sich eine Vielzahl von Signalleitungen 26, um die Verbindung zu dem jeweiligen Chip 28 herzustellen. Zusätzlich verbindet eine Stromversorgungsleitung 30 den Stromversorgungsbus 18 mit dem Chip 28, und eine Masseleitung 32 verbindet den Massebus 16 mit dem Chip 28.
- Unter jeder Gruppe von Signalleitern befinden sich zwei Öffnungen im Band 10, die es ermöglichen, die Signalleiter während der Bearbeitung der TAB-Packung einzeln zu durchtrennen. Vor dem Anbringen der Chips auf dem Band 10 werden alle Leiter mit einer dünnen Goldschicht elektrop1attiert. Während dieses Elektroplattierungsvorgangs müssen alle Leiter des Bandes 10 mit einer Potentialquelle verbunden sein, um eine saubere Elektroplattierung zu gewährleisten. Anschließend (entweder vor oder nach dem Anbringen des Chips) werden die Signalleiter durch das Einführen eines Werkzeugs durch die äußeren öffnungen 34, 36, 38 und 40 von den Bussen 16 und 18 abgetrennt. Sobald der Chip 28 also auf den Signalleitern angebracht ist, ist er nur über die Leiter 32 und 30 mit dem Massebus 16 bzw. dem Stromversorgungsbus 18 verbunden. Alle übrigen Signalleiter sind abgetrennt (siehe z. B. Fig. 2) . Natürlich können weitere Masse- und Stromversorgungsanschlüsse über die Signalleiter an einem Chip angebracht werden.
- Auf dieser Stufe ist die Schaltung für statisches Einbrennen bereit (d. h. es werden keine Signale an die Signalleiter angelegt) . An den Stromversorgungsbus 18 wird eine Spannungsquelle angeschlossen, und der Massebus 16 wird an ein Bezugspotential angeschlossen. Wenn das Band 10 nicht zu lang ist, ist der Spannungsabfall über dem Widerstand des Busses genügend klein, so daß das Einbrennen ohne weitere Schaltungsmodifikationen stattfinden kann.
- Während des Einbrennens werden das Band 10 und die daran befestigten Chips einer umgebungsbedingten Beanspruchungssituation ausgesetzt (z. B. erhöhte Temperatur), und die Stromversorgung der Busse wird für eine erforderliche Zeitspanne aufrechterhalten. Auf diese Weise kann eine gesamte Bandlänge mit Chips dem Einbrennen zugeführt werden, während die Chips noch mit dem TAB- Band verbunden sind.
- Nun wird auf Fig. 2 Bezug genommen, die den Aufbau der Erfindung zeigt, der die Verwendung eines längeren TAB-Bands (mit befestigten Chips) beim Einbrennen ermöglicht. Da die Dicke der Masse- und Stromversorgungsbusse 16 und 18 ziemlich klein sein kann, können darin auftretende Spannungsverluste über eine größere Bandlänge von Bedeutung sein. Um diesen Spannungsabfall zu verkleinern, ist ein Zwischenband 41 vorgesehen, das über die gesamte Länge von Band 10 verläuft. Das Zwischenband 41 umfaßt einen isolierenden Bandtei1 42, mit dem ein Paar leitender Teilstücke 44 und 46 verbunden ist. Die leitenden Teilstücke 44 und 46 bilden eine parallele Leitungsbahn entlang des Massebusses 16 und des Stromversorgungsbusses 18, wodurch es möglich wird, den Spannungsabfall entlang des TAB-Bandes 10 zu minimieren.
- Um einen guten elektrischen Kontakt der leitenden Teilstücke 44 und 46 mit dem Massebus 16 bzw. dem Stromversorgungsbus 18 zu gewährleisten, wird ein Abstandshalterband 50 über das Band 10 gelegt. Das Abstandshalterband 50 ist isolierend und enthält elastische, verdickte Kantenbereiche 52 und 54. Die verdickten Kantenbereiche pressen die leitenden Streifen 44 und 46 gegen die Busse 16 und 18, wenn der Schichtaufbau aus den Bändern auf eine Spule gewickelt wird. Es hat zwischen einander benachbarten Schichten von Bandwicklungen auch eine isolierende Funktion.
- Abstandshalterbänder sind im Handel erhältlich, und die 3M Company liefert ein 35mm-Abstandshalterband mit der Artikelnummer 8735-0100. Andere nichtleitende Elastomerbänder mit verdickten Kantenbereichen können in gleicher Weise verwendet werden.
- In Fig. 3 wird ein Querschnitt durch den in Fig. 2 dargestellten Aufbau gezeigt, der die Anordnung des Zwischenbandes 40 bezüglich des TAB-Bandes 10 und des Abstandshalterbandes 50 verdeutlicht. Es sei festgestellt, daß das Isolatorteilband 42 des Zwischenbandes 41 einen Kurzschluß zwischen den leitenden Teilbändern 44 und 46 und den darunterliegenden Signalleitern verhindert.
- Nun wird Fig. 4 betrachtet, wo das TAB-Band 10, das Zwischenband 41 und das Abstandshalterband 50 auf eine Bandspule gewickelt sind und für die statische Einbrennprüfung bereit sind. An den Stromversorgungsbus 18 ist eine Spannungsquelle 60 angeschlossen, und der Massebus 16 ist mit einem Bezugspotential verbunden. Zusätzlich ist die Spannungsquelle 60 auch an das andere Ende des Stromversorgungsbusses 18 angeschlossen. In gleicher Weise ist das andere Ende des Massebusses 16 mit dem Bezugspotential verbunden. Es sollte klar sein, daß die Stromversorgungs- und Masseanschlüsse mit den leitenden Teilstücken des Zwischenbandes anstelle der Masse- und Stromversorgungsbusse ausgeführt werden können. Darüber hinaus können zusätzliche Anschlüsse entlang des Mittelteils der Bänder angebracht werden, um übermäßig große Spannungsabfälle zu vermeiden.
- Die gesamte Spule wird dann in ein Einbrennbad 70 eingetaucht, das eine aufgeheizte Flüssigkeit 72 enthält. Die Flüssigkeit ist eine inerte, nicht reaktive Flüssigkeit wie etwa ein auf dem Markt erhältliches Perfluorkohlenwasserstoff. Ein solcher Perfluorkohlenwasserstoff ist "Fluorinert" von der Dupont Corporation, Welmington, DE. Diese Flüssigkeiten zeigen im wesentlichen keine Wechselwirkung mit einer breiten Palette von Packungen einschließlich den TAB-Packungen und sind mit vielen verschiedenen Siedepunkten entsprechend der gewünschten Einbrenntemperatur erhältlich.
- Bei der Verwendung dieser Erfindung könnte, sollte ein zu prüfender Chip vollständig versagen, durch einen geringen Widerstand zwischen dem Stromversorgungs- und dem Massebus ein Kurzschluß auftreten. Dies beeinflußt die richtige Spannungsversorgung der anderen Chips, wenn ein durch den defekten Chip fließender Strom vorliegt, der größer ist als im Normalfall. Zwischen jeden Bus und eine oder mehrere der Stromversorgungs- oder Masseleiter zu einem Chip wird vorzugsweise ein eingeschnürter Bereich 100 eingefügt, für den noch einmal auf Fig. 1 verwiesen wird. Falls ein Chip versagt oder innerer Widerstand deutlich abfällt, bringt der durch diesen Bereich 100 fließende Strom das Segment zum Schmelzen (d. h. wie eine Sicherung), wodurch der defekte Chip aus der Parallelschaltung herausgenommen wird.
- Eine Modifikation des Band/Chip-Aufbaus wird in Fig. 5 gezeigt, die keine durchgehenden Stromversorgungs- und Massebusse auf dem Band 10 erforderlich macht. Statt dessen sind einzelne leitende Kontaktstücke 80 und 82 mit den Stromversorgungs- und Masseanschlüssen 30 bzw. 32 der einzelnen Chips verbunden. In diesem Fall stellt das Zwischenband 41 die Stromversorgungs- und Masseverbindungen mit den jeweiligen einzelnen Kontaktstücken her, wenn das Band mit dem Zwischenband auf eine Spule aufgewickelt wird.
Claims (7)
1. TAB-Aufbau mit:
einem Trägerband (10), das eine Längsrichtung und eine
Vielzahl von darauf angebrachten Leiterstreifengruppen (26)
hat;
wenigstens einem elektronischen Baustein (28), den das Band
trägt und der mit einer entsprechenden Gruppe der
Leiterstreifen elektrisch verbunden ist, wenigstens einem ersten
Leiterstreifen (32) aus der entsprechenden Gruppe, der mit
einem Bezugspotentialanschluß des Bausteins verbunden ist,
und wenigstens einem zweiten Leiterstreifen (30) aus der
entsprechenden Gruppe, der mit einem
Stromversorgungsanschluß des Bausteins verbunden ist;
einem Bezugspotentialbus (16), der entlang der Längsrichtung
des Bandes verläuft und mit dem ersten Leiterstreifen
verbunden ist; und
einem Stromversorgungsbus (18), der entlang der
Längsrichtung des Bandes verläuft und mit dem zweiten Leiterstreifen
verbunden ist; dadurch gekennzeichnet, daß
sich ein Zwischenband (41) in Kontakt mit dem Trägerband
befindet, das Zwischenband einen Bezugspotentialbereich (44)
und einen StromversQrgungsbereich (46) hat, das Zwischenband
gegenüber dem Trägerband so ausgerichtet ist, daß sein
Bezugspotentialbereich und Stromversorgungsbereich mit dem
Bezugspotentialbus bzw. dem Stromversorgungsbus des
Trägerbandes ausgerichtet sind und mit diesen Kontakt haben, wobei
die Zwischenbandbereiche (44, 46) parallele Leitungswege für
die Busse darstellen.
2. Aufbau gemäß Anspruch 1, der ferner folgendes enthält:
Stromversorgungsmittel (60), die zwischen den
Bezugspotentialbereich und den Stromversorgungsbereich des
Zwischenbandes geschaltet sind.
3. Aufbau gemäß einem der vorherigen Ansprüche, der ferner
folgendes enthält:
ein Abstandshalterband (50), das über das Zwischenband
gelegt wird, um das Zwischenband gegen das Trägerband zu
drücken.
4. Aufbau gemäß Anspruch 3, wobei das Abstandshalterband mit
verdickten Kanten (52, 54) ausgestattet ist, die auf den
Bezugspotential- und Stromversorgungsbereich des
Zwischenbandes drücken, wenn das Abstandshalterband und das
Zwischenband zueinander ausgerichtet in Kontakt gebracht werden.
5. Aufbau gemäß Anspruch 3 oder 4, wobei ein aus dem
Abstandshalterband, dem Zwischenband und dem Trägerband bestehender
Schichtaufbau um eine Spule gewickelt wird, und der ferner
folgendes umfaßt:
Mittel mit einer geheizten Flüssigkeit (70, 72), um die
aufgerollten Bänder aufzunehmen und deren Temperatur zu
erhöhen.
6. Aufbau gemäß einem der vorherigen Ansprüche, wobei die
Verbindungen zwischen den elektronischen Bausteinen und den
Bussen Bereiche (100) mit verringertem Querschnitt
enthalten, die bei zu großen Strömen schmelzen.
7. Aufbau gemäß einem der Ansprüche 2 bis 6, wobei das
Stromversorgungsmittel an einem Ende des Bandes mit dem
Bezugspotential- und dem Stromversorgungsbereich verbunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/381,623 US4956605A (en) | 1989-07-18 | 1989-07-18 | Tab mounted chip burn-in apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69011233D1 DE69011233D1 (de) | 1994-09-08 |
DE69011233T2 true DE69011233T2 (de) | 1995-03-09 |
Family
ID=23505745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69011233T Expired - Fee Related DE69011233T2 (de) | 1989-07-18 | 1990-05-22 | Einbrennstruktur für TAB-montierte Chips. |
Country Status (4)
Country | Link |
---|---|
US (1) | US4956605A (de) |
EP (1) | EP0408863B1 (de) |
JP (1) | JPH0691143B2 (de) |
DE (1) | DE69011233T2 (de) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5408190A (en) * | 1991-06-04 | 1995-04-18 | Micron Technology, Inc. | Testing apparatus having substrate interconnect for discrete die burn-in for nonpackaged die |
KR970004752B1 (ko) * | 1989-03-07 | 1997-04-03 | 로-무 가부시기가이샤 | 전자장치의 제조방법 및 그 제조에 사용되는 소재기판 및 이 소재기판으로부터의 프린트기판의 절단장치 |
US5196785A (en) * | 1990-12-12 | 1993-03-23 | Hewlett-Packard Company | Tape automated bonding test apparatus for thermal, mechanical and electrical coupling |
US5086269A (en) * | 1991-03-08 | 1992-02-04 | Hewlett-Packard Company | Burn-in process and apparatus |
US5302891A (en) * | 1991-06-04 | 1994-04-12 | Micron Technology, Inc. | Discrete die burn-in for non-packaged die |
US6340894B1 (en) | 1991-06-04 | 2002-01-22 | Micron Technology, Inc. | Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect |
US5342807A (en) * | 1991-06-04 | 1994-08-30 | Micron Technology, Inc. | Soft bond for semiconductor dies |
US5336649A (en) * | 1991-06-04 | 1994-08-09 | Micron Technology, Inc. | Removable adhesives for attachment of semiconductor dies |
US5541524A (en) * | 1991-08-23 | 1996-07-30 | Nchip, Inc. | Burn-in technologies for unpackaged integrated circuits |
JPH06510122A (ja) * | 1991-08-23 | 1994-11-10 | エヌチップ インコーポレイテッド | パッケージされていない集積回路のバーン・イン技術 |
JP2688548B2 (ja) * | 1991-09-10 | 1997-12-10 | シャープ株式会社 | 液晶パネル駆動用半導体装置 |
JP2665424B2 (ja) * | 1992-02-07 | 1997-10-22 | タバイエスペック株式会社 | パッケージ搬送装置及びパッケージテスト装置 |
JP2812627B2 (ja) * | 1992-10-30 | 1998-10-22 | 三菱電機株式会社 | テープキャリア、半導体装置試験方法及び装置 |
US5440231A (en) * | 1993-04-19 | 1995-08-08 | Motorola, Inc. | Method and apparatus for coupling a semiconductor device with a tester |
JP3038284B2 (ja) * | 1993-09-17 | 2000-05-08 | 株式会社東芝 | 半導体素子用バーイン装置 |
US5455518A (en) * | 1993-11-23 | 1995-10-03 | Hughes Aircraft Company | Test apparatus for integrated circuit die |
US6064217A (en) * | 1993-12-23 | 2000-05-16 | Epi Technologies, Inc. | Fine pitch contact device employing a compliant conductive polymer bump |
JP3519534B2 (ja) * | 1996-02-19 | 2004-04-19 | 株式会社東芝 | ベアチッププローバ装置及びベアチップハンドリング方法 |
US6137305A (en) * | 1998-10-26 | 2000-10-24 | Lucent Technologies Inc. | Method and apparatus for testing laser bars |
JP3512655B2 (ja) * | 1998-12-01 | 2004-03-31 | シャープ株式会社 | 半導体装置およびその製造方法並びに該半導体装置の製造に使用される補強用テープ |
US6373268B1 (en) * | 1999-05-10 | 2002-04-16 | Intel Corporation | Test handling method and equipment for conjoined integrated circuit dice |
JP3757852B2 (ja) * | 2001-11-27 | 2006-03-22 | 横河電機株式会社 | Tcp用ハンドラ及びtcpテープの走行方法 |
US7371970B2 (en) * | 2002-12-06 | 2008-05-13 | Flammer Jeffrey D | Rigid-flex circuit board system |
JP3751938B2 (ja) * | 2002-12-09 | 2006-03-08 | 日東電工株式会社 | Tab用テープキャリアおよびその製造方法 |
JP4464237B2 (ja) * | 2004-09-30 | 2010-05-19 | Necエレクトロニクス株式会社 | バーンイン試験方法,及び,それに用いるバーンイン用測定プログラム |
JP2008170289A (ja) * | 2007-01-12 | 2008-07-24 | Yokogawa Electric Corp | デバイス搬送装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3560849A (en) * | 1967-08-15 | 1971-02-02 | Aai Corp | Liquid temperature controlled test chamber and transport apparatus for electrical circuit assemblies |
US3761808A (en) * | 1970-07-08 | 1973-09-25 | Aai Corp | Testing arrangement |
US4587548A (en) * | 1982-04-26 | 1986-05-06 | Amp Incorporated | Lead frame with fusible links |
JPS60117635A (ja) * | 1983-11-29 | 1985-06-25 | Fujitsu Ltd | 集積回路パッケ−ジ |
US4716124A (en) * | 1984-06-04 | 1987-12-29 | General Electric Company | Tape automated manufacture of power semiconductor devices |
US4745354A (en) * | 1985-05-20 | 1988-05-17 | Fts Systems, Inc. | Apparatus and methods for effecting a burn-in procedure on semiconductor devices |
DE3686990T2 (de) * | 1985-08-23 | 1993-04-22 | Nippon Electric Co | Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird. |
JPS62150728A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Ltd | テ−プキヤリアおよびそれを用いた半導体装置 |
US4779047A (en) * | 1986-06-23 | 1988-10-18 | Vtc Incorporated | Burn-in apparatus for integrated circuits mounted on a carrier tape |
US4855672A (en) * | 1987-05-18 | 1989-08-08 | Shreeve Robert W | Method and process for testing the reliability of integrated circuit (IC) chips and novel IC circuitry for accomplishing same |
-
1989
- 1989-07-18 US US07/381,623 patent/US4956605A/en not_active Expired - Fee Related
-
1990
- 1990-05-22 DE DE69011233T patent/DE69011233T2/de not_active Expired - Fee Related
- 1990-05-22 EP EP90109739A patent/EP0408863B1/de not_active Expired - Lifetime
- 1990-07-17 JP JP2187349A patent/JPH0691143B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0396246A (ja) | 1991-04-22 |
DE69011233D1 (de) | 1994-09-08 |
EP0408863B1 (de) | 1994-08-03 |
JPH0691143B2 (ja) | 1994-11-14 |
US4956605A (en) | 1990-09-11 |
EP0408863A3 (en) | 1991-06-12 |
EP0408863A2 (de) | 1991-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69011233T2 (de) | Einbrennstruktur für TAB-montierte Chips. | |
DE3686990T2 (de) | Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird. | |
DE69321864T2 (de) | Verfahren und Vorrichtung zur Verkapselung von dreidimensionalen Halbleiterplättchen | |
DE69219165T2 (de) | Prüf- und Einbrennsystem für einen Wafer und Methode für deren Herstellung | |
DE1615957C3 (de) | ||
DE2554965C2 (de) | ||
DE69211445T2 (de) | Speicherungspackung | |
DE112006002516B4 (de) | Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand | |
DE69132685T2 (de) | Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren | |
DE69311353T2 (de) | Sockel für integrierte schaltungen mit mehreren anschlussdrähten | |
DE2843144C2 (de) | ||
DE3850467T2 (de) | Anzeigevorrichtung. | |
EP0022176B1 (de) | Modul für Schaltungschips | |
DE4015788C2 (de) | Baugruppe | |
DE3887849T2 (de) | Integrierte Schaltungspackung. | |
DE2233578A1 (de) | Mehrschichtige gedruckte schaltungsplatte | |
DE3850224T2 (de) | Verbindungstechnik mit dielektrischen Schichten. | |
DE3616494A1 (de) | Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung | |
DE2247902A1 (de) | Gedruckte schaltungsplatte und verfahren zu deren herstellung | |
DE69126115T2 (de) | Direkte Entkupplung einer Mikroschaltung | |
DE2319011A1 (de) | Verfahren zum eektrischen pruefen eines chips untereinander verbindenden leiternetzes auf einem substrat | |
DE69006252T2 (de) | Elektrischer Steckerstift und Verfahren zu seiner Herstellung. | |
DE112016006638T5 (de) | Speicherbatteriemodul | |
DE69523025T2 (de) | Träger für integrierten Schaltkreis zur Kontaktierung eines anderen Trägers mittels Kontaktkugeln | |
DE69118308T2 (de) | Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |