DE10228518B4 - Verfahren zum Kristallisieren von Polysilicium, Verfahren zum Herstellen eines Dünnschichttransistors unter Verwendung desselben sowie Verfahren zum Herstellen eines zugehörigen Flüssigkristalldisplays - Google Patents

Verfahren zum Kristallisieren von Polysilicium, Verfahren zum Herstellen eines Dünnschichttransistors unter Verwendung desselben sowie Verfahren zum Herstellen eines zugehörigen Flüssigkristalldisplays Download PDF

Info

Publication number
DE10228518B4
DE10228518B4 DE10228518.7A DE10228518A DE10228518B4 DE 10228518 B4 DE10228518 B4 DE 10228518B4 DE 10228518 A DE10228518 A DE 10228518A DE 10228518 B4 DE10228518 B4 DE 10228518B4
Authority
DE
Germany
Prior art keywords
layer
polysilicon layer
polysilicon
grains
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10228518.7A
Other languages
English (en)
Other versions
DE10228518A1 (de
Inventor
Se Jin Chung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE10228518A1 publication Critical patent/DE10228518A1/de
Application granted granted Critical
Publication of DE10228518B4 publication Critical patent/DE10228518B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

Verfahren zum Kristallisieren von Polysilizium, mit folgenden Schritten: – Herstellen einer Pufferoxidschicht (11) auf einem Substrat (20), – Herstellen einer Polysiliziumschicht (23) auf der Pufferoxidschicht (11), wobei die Polysiliziumschicht (23) Körner mit einer Vielzahl von Orientierungen einschließlich einer bevorzugten Orientierung <2,2,0> als vertikaler Orientierung aufweist; – Ausführen einer Si-Ionenimplantation in die Polysiliziumschicht (23), so dass die Körner der Polysiliziumschicht (23) mit Ausnahme der Körner mit der bevorzugten Orientierung, die gleich der Richtung der Si-Ionenimplantation ist, amorph werden; und – anschließendes Rekristallisieren der Polysiliziumschicht (23) unter Verwendung der Körner mit der bevorzugten Orientierung als Wachstumskeime, wobei die Kristallisation der Polysiliziumschicht (23) das aufwärts Wachsen der Kristalle ausgehend von einer Wachstumskeimschicht (23a) der bevorzugten Orientierung im gesamten unteren Gebiet der Polysiliziumschicht (23) umfasst.

Description

  • Diese Anmeldung beansprucht den Nutzen der am 11. Juli 2001 eingereichten koreanischen Patentanmeldung Nr. P2001-41668 , die hiermit durch Bezugnahme eingeschlossen wird.
  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die Erfindung betrifft ein Flüssigkristalldisplay (LCD) und spezieller betrifft sie ein Verfahren zum Kristallisieren von Polysilicium, ein Verfahren zum Herstellen eines Dünnschichttransistors unter Verwendung desselben sowie ein Verfahren zum Herstellen eines zugehörigen Flüssigkristalldisplays, wobei es möglich ist, eine Schicht aus Polysilicium mit gleichmäßig orientierten Kristallkörnern mit hoher Qualität herzustellen.
  • Erörterung der einschlägigen Technik
  • Im Allgemeinen verwendet ein Flüssigkristalldisplay (nachfolgend als LCD abgekürzt) als Videovorrichtung mit einer Anzahl von Anwendungen einen Dünnschichttransistor als Schaltbauteil. Eine Halbleiterschicht in einem Dünnschichttransistor (nachfolgend als TFT abgekürzt) wird als Schicht aus amorphem Silicium hergestellt, was von Vorteil ist, um ein kleines TFT-LCD herzustellen, jedoch für die Anwendung bei der Herstellung eines großen TFT-LCD wegen niedriger Elektronenbeweglichkeit von Nachteil ist.
  • Demgemäß erfolgen viele Anstrengungen zum Untersuchen eines TFT aus Polysilicium unter Verwendung einer Polysiliciumschicht mit hervorragender Elektronenbeweglichkeit als Halbleiterschicht. Ein derartiger Polysilicium-TFT kann leicht bei der Herstellung eines großen TFT-LCD angewandt werden, und er ist auch hinsichtlich der Integration und der Kosten sehr wettbewerbsfähig, da er gemeinsam mit einem Treiber-IC auf einem TFT-Arraysubstrat integriert werden kann.
  • Die Polysiliciumschicht wird durch verschiedene Verfahren, wie durch Direktabscheidung von Polysilicium, Kristallisation von amorphem Silicium in Polysilicium und dergleichen, hergestellt. Im Allgemeinen wird das letztere Verfahren verwendet, so dass eine auf einem Substrat hergestellte Schicht aus amorphem Silicium durch Ausführen einer Kristallisation an ihr in eine Polysiliciumschicht umgewandelt wird.
  • Zu den ersteren Verfahren gehören PECVD (plasmaverstärkte chemische Dampfabscheidung) unter Verwendung eines SiF4/SiH4/H2-Mischgases bei einer Abscheidungstemperatur unter 400°C und dergleichen. Jedoch bestehen bei PECVD Schwierigkeiten beim Steuern des Kornwachstums, wodurch die Wachstumsrichtung unregelmäßig wird, was Oberflächeneigenschaften eines Polysiliciumfilms beeinträchtigt.
  • Zu den letzteren Verfahren gehören SPC (Festphasenkristallisation), wobei amorphes Silicium zur Kristallisation in einem Ofen erwärmt wird, ELA (Excimerlaser-Temperung), wobei ein Film durch Einstrahlen eines Excimerlaserstrahls eines Impulslasers mit hoher Ausgangsleistung zum Einbringen von Wärme in den Film momentan kristallisiert wird, MIC (Metallinduzierte Kristallisation), wobei eine Kristallisation von amorphem Silicium, auf dem ein Metall selektiv abgeschieden wurde, dadurch induziert wird, dass ein elektrisches Feld angelegt wird, wobei das Metall als Keim verwendet wird, FEMIC (durch FE-Metall induzierte Kristallisation), was aus MIC entwickelt wurde, und dergleichen.
  • Das ELA-Verfahren, bei dem hohe Energie kurzer Wellenlänge (λ = 0,3 μm) in Impulsform auf eine 300–800 Å (10 Å 1 nm) dicke Siliciumschicht aufgebracht wird, um sie zu schmelzen, ermöglicht es, eine schnelle Kristallisation zu realisieren und hervorragende Kristalleigenschaften zu erzeugen, um die Elektronenbeweglichkeit zu verbessern.
  • Genauer gesagt, verwendet die kurze Wellenlänge eines Excimerlasers eine Energiekonzentration von Laserstrahlen, um es dadurch zu ermöglichen, genaues örtliches Tempern innerhalb kurzer Zeit auszuführen, ohne dass es zu irgendwelchen thermischen Schäden an einer unteren Siliciumschicht kommt.
  • Indessen kann die Korngröße einer durch ELA hergestellten Polysiliciumschicht dadurch genau kontrolliert werden, dass die Dicke einer Schicht aus amorphem Silicium, die Dichte einer durch den Laser erzeugten UV-Strahlung und die Temperatur eines unteren Substrats variiert werden.
  • Nachfolgend werden ein Verfahren zum Kristallisieren von Polysilicium, ein Verfahren zum Herstellen eines Dünnschichttransistors unter Verwendung desselben sowie ein Verfahren zum Herstellen eines zugehörigen Flüssigkristalldisplays gemäß der einschlägigen Technik erläutert.
  • Die 1A bis 1C zeigen Schnittansichten zu einem Kristallisationsprozess für Polysilicium gemäß einer einschlägigen Technik.
  • Gemäß der 1A wird SiO2 auf einem Glassubstrat 10 abgeschieden, um eine Pufferoxidschicht 11 zu bilden. Auf der Pufferoxidschicht 11 wird eine Schicht 12 aus amorphem Silicium dadurch hergestellt, dass amorphes Silicium bei 300–400°C unter Verwendung von PECVD, LPCVD (chemische Dampfabscheidung bei Niederdruck), Sputtern und dergleichen abgeschieden wird.
  • Die Pufferoxidschicht 11 verhindert, dass Teilchen im Substrat 10 in die Schicht 12 aus amorphem Silicium diffundieren, und sie blockiert auch den Zustrom von Wärme in das Substrat 10 bei einem späteren Kristallisationsprozess.
  • Gemäß der 1B wird ein Excimerlaserstrahl auf die Schicht 12 aus amorphem Silicium gestrahlt, um dieser momentan Energie zuzuführen, um sie zu schmelzen. In diesem Fall existiert in einem unteren Abschnitt der Schicht 12 aus amorphem Silicium eine Wachstumskeimschicht 13, die nicht schmilzt.
  • Danach wird die geschmolzene Schicht aus amorphem Silicium zum Erstarren gebracht, damit Kristalle wachsen, so dass eine Umwandlung in eine Polysiliciumschicht erfolgt. Kristallwachstum konzentriert sich um die Wachstumskeimschicht 13 herum, und diese diffundiert, wie es in der 1C dargestellt ist, durch die Energie des Laserstrahls in solcher Weise, dass sie sich in gleichmäßiger Richtung bewegt, um eine Kristallisation auszuführen.
  • Genauer gesagt, hängt die bevorzugte Orientierung beim Kornwachstum von der Ausrichtung der Keimwachstumsschicht ab. Im Allgemeinen ist die hauptsächliche Orientierung beim Kristallwachstum die zu einem Substrat geneigte Orientierung <1,1,1>, gefolgt von Orientierungsordnungen <2,2,0>, <3,1,1> und. dergleichen, um die Wachstumsrichtungen von Körnern zu bestimmen.
  • Stattdessen herrschen, in Mikro-Polysilicium, Körner mit der Orientierung <2,2,0> rechtwinklig zu einem Substrat vor, Körner mit der Orientierung <1,1,1> belegen ungefähr 40%, und Körner mit der Orientierung <3,1,1> belegen ungefähr 10%.
  • In der Polysiliciumschicht existieren nach der Lasertemperung verschiedene Wachstumsorientierungen von Körnern, wodurch Wachstumspfade der jeweils wachsenden Körner unterbrochen werden. So gelingt es nicht, dass die Körner leicht wachsen. Darüber hinaus nimmt die Korngrenzendichte zu, was die Elektronenbeweglichkeit verringert.
  • Ein Polysilicium-TFT gemäß einer einschlägigen Technik wird wie folgt hergestellt.
  • Zuerst werden Siliciumoxid und amorphes Silicium auf einem Substrat abgeschieden, um eine Pufferschicht bzw. eine Schicht aus amorphem Silicium herzustellen. An der Schicht aus amorphem Silicium wird ein Temperungsvorgang unter Verwendung eines Excimerlasers ausgeführt, um die Schicht aus amorphem Silicium in eine Polysiliciumschicht zu kristallisieren.
  • Dann wird die kristallisierte Polysiliciumschicht strukturiert, um eine Halbleiterschicht zu bilden. Außerdem werden Fremdstoffe selektiv in die Halbleiterschicht implantiert, um Source/Drainbereiche zu bilden. In diesem Fall wird die Fremdstoffimplantation unter Verwendung einer gegen die Halbleiterschicht isolierten Gateelektrode als Maske ausgeführt, wodurch ein Bereich, der durch die Gateelektrode maskiert ist, so dass keine Fremdstoffe in der Polysiliciumschicht implantiert werden, zu einem Kanalbereich wird.
  • Danach werden Source- und Drainelektroden aus Metallmaterial so hergestellt, dass sie mit den Source- bzw. Drainbereichen verbunden sind. in diesem Fall sind die Source- und Drainelektroden durch eine Isolierschicht gegen die Gateelektrode isoliert.
  • So wird ein Polysilicium-TFT mit Polysilicium als Halbleiterschicht fertiggestellt.
  • Indessen verfügt ein Flüssigkristalldisplay (LCD) mit diesem Polysilicium-TFT über ein erstes Substrat, ein zweites Substrat sowie eine zwischen das erste und das zweite Substrat eingefügte Flüssigkristallschicht. Das erste Substrat verfügt über Gate- und Datenleitungen, die einander schneidend angeordnet sind, um ein Pixelgebiet, einen Polysilicium-TFT und eine Pixelelektrode zu definieren. Außerdem verfügt das zweite Substrat über eine Farbfilterschicht und eine gemeinsame Elektrode.
  • Unglücklicherweise zeigen das Verfahren zum Kristallisieren von Polysilicium, das Herstellverfahren für einen Polysilicium-TFT unter Verwendung desselben sowie ein zugehöriges LCD-Herstellverfahren gemäß der einschlägigen Technik die folgenden Nachteile oder Probleme.
  • In der durch Excimerlasertemperung kristallisierten Polysiliciumschicht existieren verschiedene Wachstumsorientierungen der jeweiligen Körper, so dass die Störung zwischen den wachsenden Körner das Kornwachstum unterbricht. Außerdem ist die Korngrenzendichte erhöht, so dass die Beweglichkeit von Elektronen oder Löchern verringert ist.
  • Darüber hinaus gelingt es bei einem Flüssigkristalldisplay unter Verwendung einer Polysiliciumschicht als Kanalschicht nicht, gute Zuverlässigkeit als große Anzeigevorrichtung mit hoher Auflösung und Schärfe zu erzielen.
  • Aus der US 5,753,544 A ist ein Kristallisationsprozess zur Herstellung einer polykristallinen Siliciumschicht auf einem Halbleitersubstrat bekannt, bei dem zunächst eine Polysiliciumschicht auf einem Substrat hergestellt wird. Auf der Polysiliciumschicht wird eine erste Ionenimplantationsmaske ausgebildet. Unter Verwendung der ersten Ionenimplantationsmaske werden dann Siliciumionen implantiert, um in einem Bereich der Polysiliciumschicht amorphes Silicium herzustellen. Anschließend wird auf dem amorphen Siliciumgebiet eine zweite Ionenimplantationsmaske ausgebildet, um dann Siliciumionen in einen zweiten Bereich zu implantieren, in dem die Körner der Polysiliciumschicht amorph werden, die nicht in einer bestimmten Richtung orientiert sind.
  • Anschließend wird eine Wärmebehandlung zum Rekristallisieren des ersten amorphen Bereichs durchgeführt, wobei die Rekristallisation ausgehend von dem zweiten Bereich von links nach rechts, also parallel zur Polysiliciumschicht, fortschreitet und so das amorphe Gebiet rekristallisiert.
  • Bei einem anderen Verfahren zum Kristallisieren von Polysilicium erfolgt gemäß US 5,753,544 A die Siliciumionenimplantation in der Art, dass der Bereich der Polysiliciumschicht unter der Ionenimplantationsmaske vollständig amorph wird, während die Bereiche der Polysiliciumschicht, die nicht mit der Maske bedeckt waren nur teilweise amorph werden, und nach wie vor solche Kristallkörner enthalten, die in einer bestimmten Richtung orientiert sind. Bei der Rekristallisation aufgrund der Wärmebehandlung erfolgt diese wieder, wie bei dem ersten Ausführungsbeispiel, parallel zur Ebene der zu kristallisierenden Polysiliciumschicht.
  • Die US 5,885,884 A betrifft ein Verfahren zum Herstellen von mikrokristallinen Siliciumstrukturen, bei denen die Kristallkörner zufällige Kristallstrukturen und eine Größe von 5 bis 50 nm aufweisen. Hier ist also lediglich gezeigt, dass mikrokristalline Polysiliciumstrukturen dem Fachmann allgemein bekannt sind.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der Erfindung, ein Verfahren zum Kristallisieren von Polysilicium, ein Verfahren zum Herstellen eines Dünnschichttransistors unter Verwendung desselben sowie ein Verfahren zum Herstellen eines zugehörigen Flüssigkristalldisplays zu schaffen, die es ermöglichen, eine Polysiliciumschicht hoher Qualität mit gleichmäßig ausgerichteten Körnern und größeren Körner herzustellen.
  • Diese Aufgabe wird durch die Verfahren gemäß den unabhängigen Ansprüchen gelöst.
  • Erfindungsgemäß ist es somit möglich, die Elektronenbeweglichkeit in Polysilicium der Polysiliciumschicht zu erhöhen, sodass diese ausgezeichnete elektrische Eigenschaften aufweist.
  • Erfindungsgemäß wird also die Implantation von Siliziumionen in einer Richtung rechtwinklig zur Polysiliziumschicht ausgeführt, um dafür zu sorgen, dass Körner, die in anderen Richtungen außer der vertikalen Richtung ausgerichtet sind, amorph werden, um zu Kornwachstum in der vertikalen Richtung nur auf Grundlage des Prinzips zu führen, dass unter geeigneten Abscheidungsbedingungen abgeschiedenes Polysilicium zu Mikro-Polysilicium wird, das eine Vielzahl vertikal ausgerichteter Körner enthält. Daher ermöglicht es die Erfindung, Körner mit großen Abmessungen sowie eine Kornverteilung mit Ausrichtung in einer gleichmäßigen Richtung zu erzielen.
  • Es ist zu beachten, dass sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung der Erfindung beispielhaft und erläuternd sind und für eine weitere Erläuterung der beanspruchten Erfindung sorgen sollen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen, die vorhanden sind, um für ein weiteres Verständnis der Erfindung zu sorgen, und die in diese Anmeldung eingeschlossen sind und einen Teil derselben bilden, veranschaulichen eine Ausführungsform (Ausführungsformen) der Erfindung, und sie dienen gemeinsam mit der Beschreibung dazu, das Prinzip der Erfindung zu erläutern.
  • 1A bis 1C sind Schnittansichten zu einen Prozess zum Kristallisieren von Polysilicium gemäß einer einschlägigen Technik;
  • 2A bis 2D sind Schnittansichten zu einem Prozess zum Kristallisieren von Polysilicium gemäß der Erfindung;
  • 3 veranschaulicht ein Layout und eine Schnittansicht eines Polysilicium-TFT gemäß der Erfindung zum Erläutern eines zugehörigen Herstellverfahrens; und
  • 4 ist eine Schnittansicht eines LCD gemäß der Erfindung zum Erläutern eines zugehörigen Herstellverfahrens.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Nun wird detailliert auf die bevorzugten Ausführungsformen der Erfindung Bezug genommen, zu denen Beispiele in den beigefügten Zeichnungen dargestellt sind. Wo immer möglich, werden in allen Zeichnungen dieselben Bezugszahlen dazu verwendet, dieselben oder ähnliche Teile zu kennzeichnen.
  • Die 2A bis 2D sind Schnittansichten zu einem Prozess zum Kristallisieren von Polysilicium gemäß der Erfindung; die 3 veranschaulicht ein Layout und eine Schnittansicht eines Polysilicium-TFT gemäß der Erfindung zum Erläutern eines zugehörigen Herstellverfahrens; und die 4 ist eine Schnittansicht eines LCD gemäß der Erfindung zum Erläutern eines zugehörigen Herstellverfahrens.
  • Gemäß der 2A wird eine Polysiliciumschicht auf die folgende Weise kristallisiert. Siliciumoxid (SiOx) wird gleichmäßig und dünn auf der gesamten Oberfläche eines Substrats 20 abgeschieden, um eine Pufferoxidschicht 21 herzustellen. Außerdem wird durch CVD Polysilicium auf der Pufferoxidschicht 21 abgeschieden, um eine Polysiliciumschicht 23 zu bilden. In diesem Fall werden die Abscheidungsbedingungen geeignet so kontrolliert, dass die Polysiliciumschicht 23 zu einer Schicht aus Mikro-Polysilicium mit Körnern mit der bevorzugten Orientierung <2,2,0> wird.
  • Gemäß der 2B wird an der Polysiliciumschicht 23 Implantation von Silicium(Si)ionen in vertikaler Richtung ausgeführt, wodurch andere Körner mit anderen Orientierungen, wie <1,1,1> und dergleichen, außer <2,2,0>, amorph werden. In diesem Fall können die einfallenden Siliciumionen mit der Orientierung <2,2,0> die gleichmäßige Ausrichtung mit der Orientierung <2,2,0> beschleunigen.
  • Gemäß der 2C wird ein Excimerlaserstrahl auf die Polysiliciumschicht 23 gestrahlt, um eine vorbestimmte Dicke derselben aufzuschmelzen. Der aufgeschmolzene Teil der Polysiliciumschicht 23 wird dann zum Erstarren gebracht, um dabei zu kristallisieren.
  • Wenn Excimerlasertemperung ausgeführt wird, um die Polysiliciumschicht 23 wieder zu kristallisieren, führt eine Wachstumskeimschicht 23a mit der Orientierung <2,2,0>, die in einem unteren Gebiet der Polysiliciumschicht 23 existiert, das nicht aufgeschmolzen wurde, zu Kornwachstum.
  • Gemäß der 2D wachsen nur die Körner mit der Orientierung <2,2,0> zu großer Größe, so dass nur sie in der vertikalen Richtung ausgerichtet werden. Demgemäß ist die Eigenschaft der Elektronenbeweglichkeit verbessert.
  • Die 3 veranschaulicht ein Layout und eine Schnittansicht eines erfindungsgemäßen Polysilicium-TFT zum Erläutern eines zugehörigen Herstellverfahrens.
  • Als Erstes wird Siliciumoxid, SiO2, auf der gesamten Oberfläche eines Substrats 30 abgeschieden, um eine Pufferoxidschicht 31 herzustellen. Außerdem wird auf der Pufferoxidschicht 31 eine Schicht aus Mikro-Polysilicium mit vorherrschend Körnern mit der Orientierung <2,2,0> für einen Züchtungsvorgang abgeschieden.
  • Anschließend wird Ionenimplantation zum Injizieren von Siliciumionen in die Polysiliciumschicht 33 ausgeführt, wodurch Korngrenzen mit den Orientierungen <1,1,1> und <3,1,1>, mit Ausnahme von <2,2,0>, amorph werden.
  • Auf die Polysiliciumschicht 33 mit einer Korngrenze alleine der Orientierung <2,2,0> wird von einem Excimerlaser erzeugte UV-Strahlung mit Strahlform aufgestrahlt. Dann wird Energie durch den Excimerlaserstrahl auf der Schicht aus Mikro-Polysilicium konzentriert, um eine Temperatur von ungefähr 1400°C zu erzielen, die zum Aufschmelzen einer Siliciumschicht ausreicht, wodurch die Polysiliciumschicht durch diese Temperatur aufgeschmolzen wird. In diesem Fall wachsen Grenzen zentriert um die Wachstumskeimschicht der Orientierung <2,2,0> herum, die nicht aufgeschmolzen wurde. Daher wird eine Polysiliciumschicht 33 aus großen Körnern, die in einer gleichmäßigen Richtung verteilt sind, erhalten.
  • Danach wird die Schicht 33 aus kristallisiertem Polysilicium strukturiert, um eine Halbleiterschicht 33 zu bilden. Außerdem wird auf der gesamten Oberfläche mit der Halbleiterschicht 33 eine anorganische Isolierschicht, wie eine solche aus Siliciumnitrid (SiNx), Siliciumoxid (SiOx) oder dergleichen, abgeschieden, um eine erste Isolierschicht 34 zum Erzeugen einer Gateisolierschicht auszubilden.
  • Auf der gesamten Oberfläche mit der ersten Isolierschicht 34 wird ein Metallmaterial mit niedrigem Widerstand, wie Al, eine Al-Legierung oder dergleichen, abgeschieden. Das Metallmaterial wird durch Fotolithografie strukturiert, um in einem vorbestimmten Abschnitt über der Halbleiterschicht 33 eine Gateelektrode 35 auszubilden.
  • An der Halbleiterschicht 33 wird unter Verwendung der Gateelektrode 35 als Maske Fremdstoffionen-Implantation ausgeführt, um Source-/Drainbereiche 33a und 33c zu bilden. In diesem Fall erfolgt im durch die Gateelektrode 35 maskierten restlichen Abschnitt der Halbleiterschicht 33 keine Implantation, so dass dies ein Kanalbereich 33b wird.
  • Auf der gesamten Oberfläche mit der Gateelektrode 35 wird eine anorganische Isolierschicht hergestellt, um eine zweite Isolierschicht 36 zum Erzeugen einer Isolierzwischenschicht herzustellen. Abschnitte der ersten und der zweiten Isolierschicht 36 und 34 werden selektiv entfernt, um Kontaktlöcher zu bilden, die vorbestimmte Abschnitte der Source-/Drainbereiche 33a bzw. 33c freilegen.
  • Abschließend wird ein Metallmaterial mit niedrigem Widerstand, wie Al, eine Al-Legierung oder dergleichen, auf der zweiten Isolierschicht 36 abgeschieden, um die Kontaktlöcher einzubetten. Außerdem wird das Metallmaterial durch Fotolithografie strukturiert, um Source- und Drainelektroden 37a und 37b herzustellen, die durch die Kontaktlöcher hindurch mit den Source-/Drainbereichen 33a bzw. 33b verbunden sind.
  • So wird ein Polysilicium-Dünnschichttransistor unter Verwendung von Polysilicium hoher Beweglichkeit als Kanalgebiet fertiggestellt. Genauer gesagt, verfügt das Polysilicium gemäß der Erfindung über Körner mit gleichmäßiger Ausrichtung und großer Größe, um die Wahrscheinlichkeit zu verringern, dass Elektronen oder Löcher durch Korngrenzen eingefangen werden. Demgemäß sind die Beweglichkeitseigenschaften eines Bauteils stark verbessert.
  • Die 4 zeigt eine Schnittansicht eines LCD gemäß der Erfindung zum Erläutern eines zugehörigen Herstellverfahrens.
  • Als Erstes wird auf der gesamten Oberfläche eines ersten Substrats 40 unter Verwendung von Siliciumoxid eine Pufferoxidschicht 41 hergestellt. Außerdem wird Mikro-Polysilicium mit vorwiegend der Orientierung <2,2,0> abgeschieden, damit es auf der Pufferoxidschicht 41 wächst.
  • Anschließend wird an der Polysiliciumschicht 43 eine Ionen-Selbstimplantation ausgeführt, um Siliciumionen in vertikaler Richtung zu implantieren. Demgemäß werden Körner der Orientierung <2,2,0> als vertikaler Richtung verstärkt, wobei jedoch die restlichen Körner einen Schock erfahren und amorph werden.
  • Dann erfolgt an der Polysiliciumschicht 43 mit Korngrenzen alleine der Orientierung <2,2,0> eine Temperung unter Verwendung eines Excimerlasers, um die Schicht aus amorphem Silicium zu schmelzen und wieder zu kristallisieren. In diesem Fall werden Kristalle so erzeugt, dass sie aus einer Züchtungskeimschicht der Orientierung <2,2,0> wachsen, die in einem unteren Abschnitt der Polysiliciumschicht existiert.
  • Daher werden Körner mit gleichmäßiger Ausrichtung so erzeugt, dass sie ohne Hindernisse, die das Kristallwachstum unterbrechen würden, groß wachsen.
  • Nach Abschluss der Kristallisation wird die umkristallisierte Polysiliciumschicht 43 durch Fotolithografie strukturiert, um eine Halbleiterschicht 43 mit der Form isolierter Inseln auszubilden.
  • Anschließend wird auf die gesamte Oberfläche mit der Halbleiterschicht 43 Siliciumnitrid aufgetragen, um eine Gateisolierschicht 44 zu bilden. Auf dieser Gateisolierschicht 44 wird ein Metall niedrigen Widerstands, wie Al, Mo, Cu oder dergleichen, abgeschieden. Außerdem wird das abgeschiedene Metall durch Fotolithografie strukturiert, um eine Vielzahl von Gateleitungen (in der Zeichnung nicht dargestellt) und eine von einer entsprechenden Gateleitung abzweigende Gateelektrode 45, die in einem vorbestimmten Abschnitt der Halbleiterschicht 43 liegen soll, zu bilden.
  • Dann werden an der Halbleiterschicht 43 unter Verwendung der Gateelektrode 45 als Maske Fremdstoffionen-Implantationsvorgänge ausgeführt, um Source-/Drain- und Kanalbereiche 43a/43c und 43b herzustellen.
  • Danach wird auf die gesamte Oberfläche der Gateelektrode 45 Siliciumnitrid aufgetragen, um eine Isolierzwischenschicht 46 zu bilden. Außerdem werden Abschnitte der Isolierzwischenschicht 46 und der Gateisolierschicht 44 selektiv entfernt, um Kontaktlöcher auszubilden, die die Source-/Drainbereiche 43a bzw. 43c freilegen.
  • Anschließend wird auf der Isolierzwischenschicht 46 ein Metall niedrigen Widerstands, wie Al, Mo, Cu, Cr oder dergleichen, abgeschieden, um die Kontaktlöcher einzubetten. Außerdem wird das abgeschiedene Metall durch Fotolithografie strukturiert, um eine die Gateleitungen schneidende Datenleitung 47 sowie Source-/Drainelektroden 47a/47b herzustellen, die durch die Kontaktlöcher hindurch mit den Source-/Drainbereichen 43a bzw. 43c verbunden sind.
  • In diesem Fall definieren eine Datenleitung 47 und eine diese schneidende Gateleitung ein Pixel, und die Halbleiterschicht 43, die Gateelektrode 45a und die Source-/Drainelektroden 47a/47b an der Schnittstelle zuwischen den Daten- und Gateleitungen bilden einen Polysilicium-Dünnschichttransistor.
  • Danach wird auf der gesamten Oberfläche mit den Source-/Drainelektroden 47a/47b eine organische Isolierschicht aus BCB, Acrylharz oder dergleichen oder eine anorganische Isolierschicht aus Siliciumoxid, Siliciumnitrid oder dergleichen mit einer vorbestimmten Dicke abgeschieden, um eine Passivierungsschicht 48 zu bilden.
  • Nachdem die Passivierungsschicht 48 selektiv entfernt wurde, um ein die Drainelektrode 47b freilegendes Kontaktloch auszubilden, wird auf ihr eine Pixelelektrode 49 aus ITO (Indiumzinnoxid) hergestellt, damit diese durch das Kontaktloch hindurch mit der Drainelektrode 47b verbunden ist.
  • Obwohl es in der Zeichnung nicht dargestellt ist, wird auf einem vorbestimmten Abschnitt eines zweiten Substrats eine Schwarzmatrix so hergestellt, dass ein Auslecken von Licht verhindert wird, zwischen der Schwarzmatrix wird eine Farbfilterschicht für die Farben R (Rot), G (Grün) und B (Blau) zum Erzielen von Farben hergestellt, und dann wird auf der Farbfilterschicht eine gemeinsame Elektrode aus ITO hergestellt.
  • Abschließend werden das erste und das zweite Substrat miteinander so verbunden, dass sie einander gegenüber stehen, in einen einige um dicken Raum zwischen dem ersten und dem zweiten Substrat werden Flüssigkristalle injiziert, und dann wird der Flüssigkristall-Injiziereinlass abgedichtet, um ein Flüssigkristalldisplay fertigzustellen.
  • Außerdem wird bei der obigen Ausführungsform der Erfindung Ionenimplantation in der Richtung <2,2,0> ausgeführt. Ferner wird bei der Erfindung die Richtung der Ionenimplantation eingestellt, um dadurch eine Steuerung der Ausrichtung von Körnern zu ermöglichen.
  • Demgemäß weisen ein Verfahren zum Kristallisieren von Polysilicium, ein Verfahren zum Herstellen eines Dünnschichttransistors unter Verwendung desselben sowie ein Verfahren zum Herstellen eines zugehörigen Flüssigkristalldisplays gemäß der Erfindung die folgenden Effekte oder Vorteile auf.
  • Erstens werden Siliciumionen in der Richtung einer bevorzugten Orientierung von Körnern implantiert, um es dadurch zu ermöglichen, eine Polysiliciumschicht mit großen Körnern gleichmäßiger Orientierung herzustellen.
  • Zweitens wird die Richtung bei der Ionenimplantation geeignet eingestellt, um die Verteilung polykristalliner Körner mit gleichmäßiger Ausrichtung zu kontrollieren.
  • Drittens wird durch das Vergrößern der Abmessungen von Körnern die Wahrscheinlichkeit verringert, dass Elektronen oder Löcher an Korngrenzen eingefangen werden, was es ermöglicht, die Bauteil-Beweglichkeit, zu verbessern.
  • Viertens kann bei einem TFT oder LCD mit einer Kanalschicht aus Polysilicium mit großen Körnern die Elektronenbeweglichkeit verbessert sein, so dass Eignung für ein großes Bauteil mit hoher Auflösung besteht.

Claims (9)

  1. Verfahren zum Kristallisieren von Polysilizium, mit folgenden Schritten: – Herstellen einer Pufferoxidschicht (11) auf einem Substrat (20), – Herstellen einer Polysiliziumschicht (23) auf der Pufferoxidschicht (11), wobei die Polysiliziumschicht (23) Körner mit einer Vielzahl von Orientierungen einschließlich einer bevorzugten Orientierung <2,2,0> als vertikaler Orientierung aufweist; – Ausführen einer Si-Ionenimplantation in die Polysiliziumschicht (23), so dass die Körner der Polysiliziumschicht (23) mit Ausnahme der Körner mit der bevorzugten Orientierung, die gleich der Richtung der Si-Ionenimplantation ist, amorph werden; und – anschließendes Rekristallisieren der Polysiliziumschicht (23) unter Verwendung der Körner mit der bevorzugten Orientierung als Wachstumskeime, wobei die Kristallisation der Polysiliziumschicht (23) das aufwärts Wachsen der Kristalle ausgehend von einer Wachstumskeimschicht (23a) der bevorzugten Orientierung im gesamten unteren Gebiet der Polysiliziumschicht (23) umfasst.
  2. Verfahren nach Anspruch 1, bei dem das Rekristallisieren ein Aufschmelzen einer vorbestimmten Dicke der Polysiliziumschicht (23) und ein Erstarren des aufgeschmolzenen Polysiliziums umfasst.
  3. Verfahren nach Anspruch 2, bei dem das Aufschmelzen einer vorbestimmten Dicke der Polysiliziumschicht durch Excimerlasertemperung ausgeführt wird.
  4. Verfahren zum Herstellen eines Polysilizium-Dünnschichttransistors, mit den folgenden Schritten: – Herstellen einer Polysiliziumschicht (33) auf einem Substrat (30), unter Verwendung eines Verfahrens nach einem der vorstehenden Ansprüche; – selektives Strukturieren der Polysiliziumschicht (33) und Herstellen einer Isolierschicht (34) auf der gesamten Oberfläche einschließlich der strukturierten Polysiliziumschicht (33); – Herstellen einer Gateelektrode (35) in einem vorbestimmten Gebiet auf der Isolierschicht (34) über der Polysiliziumschicht (33); und – Implantieren von Fremdstoffen in die Polysiliziumschicht (33) unter Verwendung der Gateelektrode (35) als Maske, um Source-/Drainbereiche (33a, 33c) auszubilden.
  5. Verfahren zum Herstellen eines Flüssigkristalldisplays, mit den folgenden Schritten: – Herstellen einer Polysiliziumschicht (43) auf einem Substrat (40) unter Verwendung eines Verfahrens nach einem der Ansprüche 1 bis 3; – selektives Strukturieren der Polysiliziumschicht (43) und Herstellen einer Isolierschicht (44) auf der gesamten Oberfläche einschließlich der strukturierten Polysiliziumschicht (43); – Herstellen einer Gateelektrode (45) in einem vorbestimmten Gebiet auf der Isolierschicht (44) über der Polysiliziumschicht (43); – Implantieren von Fremdstoffen in die Polysiliziumschicht (43) unter Verwendung der Gateelektrode (45) als Maske, um Source-/Drainbereiche (43a, 43c) auszubilden; – Ausbilden von mit den Source-/Drainbereichen (43a, 43c) verbundenen Source-/Drain-Elektroden (47a, 47b); – Ausbilden einer mit der Drain-Elektrode (47b) verbundenen Pixelelektrode (49); und – Verbinden des ersten Substrats (40) mit einem zweiten Substrat in solcher Weise, dass sie einander zugewandt sind, und Injizieren von Flüssigkristallen in einen Raum zwischen den miteinander verbundenen ersten und zweiten Substraten.
  6. Verfahren nach Anspruch 5, bei dem eine Gateleitung gemeinsam mit der Gateelektrode (45) hergestellt wird und eine die Gateleitung schneidende Datenleitung (47) gemeinsam mit den Source-/Drainelektroden (47a, 47b) hergestellt wird.
  7. Verfahren nach Anspruch 5, bei dem ferner auf der gesamten Oberfläche einschließlich der Gateelektrode (45) nach der Herstellung der Source-/Drainbereiche (43a, 43c) eine Isolierzwischenschicht (46) hergestellt wird.
  8. Verfahren nach Anspruch 5, bei dem ferner auf der gesamten Oberfläche einschließlich den Source-/Drainelektroden (47a, 47b) nach deren Herstellung eine Passivierungsschicht (48) hergestellt wird.
  9. Verfahren nach Anspruch 8, bei dem die Passivierungsschicht (48) aus Siliciumnitrid, Siliciumoxid, Benzocyclobuten oder Acrylharz hergestellt wird.
DE10228518.7A 2001-07-11 2002-06-26 Verfahren zum Kristallisieren von Polysilicium, Verfahren zum Herstellen eines Dünnschichttransistors unter Verwendung desselben sowie Verfahren zum Herstellen eines zugehörigen Flüssigkristalldisplays Expired - Fee Related DE10228518B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR01-41668 2001-07-11
KR10-2001-0041668A KR100487426B1 (ko) 2001-07-11 2001-07-11 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법

Publications (2)

Publication Number Publication Date
DE10228518A1 DE10228518A1 (de) 2003-03-20
DE10228518B4 true DE10228518B4 (de) 2015-06-18

Family

ID=19712064

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10228518.7A Expired - Fee Related DE10228518B4 (de) 2001-07-11 2002-06-26 Verfahren zum Kristallisieren von Polysilicium, Verfahren zum Herstellen eines Dünnschichttransistors unter Verwendung desselben sowie Verfahren zum Herstellen eines zugehörigen Flüssigkristalldisplays

Country Status (6)

Country Link
US (1) US7172952B2 (de)
JP (1) JP4282954B2 (de)
KR (1) KR100487426B1 (de)
CN (1) CN1291452C (de)
DE (1) DE10228518B4 (de)
TW (1) TW548851B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
CN100459041C (zh) * 2002-08-19 2009-02-04 纽约市哥伦比亚大学托管会 激光结晶处理薄膜样品以最小化边缘区域的方法和***
CN1757093A (zh) * 2002-08-19 2006-04-05 纽约市哥伦比亚大学托管会 具有多种照射图形的单步半导体处理***和方法
KR100490552B1 (ko) * 2003-03-13 2005-05-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
US7385223B2 (en) * 2003-04-24 2008-06-10 Samsung Sdi Co., Ltd. Flat panel display with thin film transistor
KR100544117B1 (ko) * 2003-05-01 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
CN1295751C (zh) * 2003-06-16 2007-01-17 友达光电股份有限公司 多晶硅薄膜的制造方法
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029549A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
CN1327478C (zh) * 2004-02-03 2007-07-18 统宝光电股份有限公司 一种利用激光结晶工艺制作薄膜晶体管的方法
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US7355675B2 (en) * 2004-12-29 2008-04-08 Asml Netherlands B.V. Method for measuring information about a substrate, and a substrate for use in a lithographic apparatus
WO2009018472A1 (en) * 2007-07-31 2009-02-05 The Regents Of The University Of California Low-temperature formation of polycrystalline semiconductor films via enhanced metal-induced crystallization
KR20100074179A (ko) * 2007-09-25 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 측방향으로 결정화된 박막상에 제조된 박막 트랜지스터 장치에 높은 균일성을 생산하기 위한 방법
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN101919058B (zh) * 2007-11-21 2014-01-01 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的***和方法
CN102760697B (zh) * 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
JP6020079B2 (ja) * 2012-11-19 2016-11-02 ソニー株式会社 表示装置およびその製造方法、ならびに電子機器
CN104992899A (zh) * 2015-06-09 2015-10-21 深圳市华星光电技术有限公司 多晶硅薄膜的制备方法及多晶硅tft结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753544A (en) * 1994-07-07 1998-05-19 Lg Semicon Co., Ltd. Crystallization process and method of manufacturing thin film transistor using same
US5885884A (en) * 1995-09-29 1999-03-23 Intel Corporation Process for fabricating a microcrystalline silicon structure

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4385937A (en) * 1980-05-20 1983-05-31 Tokyo Shibaura Denki Kabushiki Kaisha Regrowing selectively formed ion amorphosized regions by thermal gradient
JPS5893221A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体薄膜構造とその製造方法
CA1239706A (en) * 1984-11-26 1988-07-26 Hisao Hayashi Method of forming a thin semiconductor film
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
ATE132919T1 (de) * 1990-04-10 1996-01-15 Canon Kk Verfahren zur herstellung einer halbleiterdünnschicht
JPH0492413A (ja) * 1990-08-08 1992-03-25 Canon Inc 結晶薄膜の成長方法
JP2875380B2 (ja) * 1990-11-19 1999-03-31 三菱電機株式会社 半導体装置およびその製造方法
US5221630A (en) * 1990-11-19 1993-06-22 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having a two layered structure gate electrode
JPH04330717A (ja) * 1991-02-08 1992-11-18 Nippon Sheet Glass Co Ltd 半導体膜の製造方法
US5403756A (en) * 1991-11-20 1995-04-04 Sharp Kabushiki Kaisha Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor
US5336335A (en) * 1992-10-09 1994-08-09 Astropower, Inc. Columnar-grained polycrystalline solar cell and process of manufacture
JPH06140631A (ja) * 1992-10-28 1994-05-20 Ryoden Semiconductor Syst Eng Kk 電界効果型薄膜トランジスタおよびその製造方法
JP3240719B2 (ja) * 1992-12-10 2001-12-25 ソニー株式会社 半導体薄膜結晶の成長方法
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP3157985B2 (ja) * 1993-06-10 2001-04-23 三菱電機株式会社 薄膜トランジスタおよびその製造方法
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP3254072B2 (ja) * 1994-02-15 2002-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3539821B2 (ja) * 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH09186336A (ja) * 1995-12-27 1997-07-15 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US6383899B1 (en) * 1996-04-05 2002-05-07 Sharp Laboratories Of America, Inc. Method of forming polycrystalline semiconductor film from amorphous deposit by modulating crystallization with a combination of pre-annealing and ion implantation
US5970368A (en) * 1996-09-30 1999-10-19 Kabushiki Kaisha Toshiba Method for manufacturing polycrystal semiconductor film
KR100485232B1 (ko) * 1998-02-09 2005-04-25 세이코 엡슨 가부시키가이샤 액정 패널, 이를 구비한 전자 기기 및 박막 트랜지스터 어레이 기판
US6338987B1 (en) * 1998-08-27 2002-01-15 Lg.Philips Lcd Co., Ltd. Method for forming polycrystalline silicon layer and method for fabricating thin film transistor
JP2002368013A (ja) 2001-06-13 2002-12-20 Hitachi Ltd Ｃｍｏｓ型薄膜トランジスタ及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753544A (en) * 1994-07-07 1998-05-19 Lg Semicon Co., Ltd. Crystallization process and method of manufacturing thin film transistor using same
US5885884A (en) * 1995-09-29 1999-03-23 Intel Corporation Process for fabricating a microcrystalline silicon structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WO 02/103806 A1 in Form der elektronischen Übersetzung der japanischen Prioritätsanmeldung JP 2002368013 A *

Also Published As

Publication number Publication date
US7172952B2 (en) 2007-02-06
TW548851B (en) 2003-08-21
JP4282954B2 (ja) 2009-06-24
CN1396629A (zh) 2003-02-12
KR20030006104A (ko) 2003-01-23
DE10228518A1 (de) 2003-03-20
US20030013281A1 (en) 2003-01-16
CN1291452C (zh) 2006-12-20
JP2003068646A (ja) 2003-03-07
KR100487426B1 (ko) 2005-05-04

Similar Documents

Publication Publication Date Title
DE10228518B4 (de) Verfahren zum Kristallisieren von Polysilicium, Verfahren zum Herstellen eines Dünnschichttransistors unter Verwendung desselben sowie Verfahren zum Herstellen eines zugehörigen Flüssigkristalldisplays
DE69432615T2 (de) Halbleiteranordnung mit einer gerichteten nichtmonocristallinen Siliziumdünnschicht und Verfahren zur Herstellung
DE69434450T2 (de) Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren
DE69531654T2 (de) Verfahren zur herstellung eines dünnschicht-halbleiter-transistors
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE3936677C2 (de)
DE69133483T2 (de) Halbleitervorrichtung zur Verwendung in einem Lichtventil und deren Herstellungsmethode
DE102007023223B4 (de) Flüssigkristalldisplay, Substrat für ein solches sowie Verfahren zum Herstellen des Substrats
DE112013007720B4 (de) Niedertemperatur-Polysilizium-Dünnfilm, Herstellungsverfahren dafür und Transistoren
DE60034548T2 (de) Herstellungsverfahren für dünnfilmtransistor mit obenliegendem gate
DE10329332B4 (de) Kristallisationsverfahren und Maske zum sequentiellen Querverfestigen sowie Vorrichtung diese benutzend
DE69233359T2 (de) Verfahren zur herstellung einer halbleiter-dünnschicht mit einer chemischen gasphasen-beschichtungsanlage
DE102004061596B4 (de) Lasermaske und Kristallisationsverfahren unter Verwendung derselben
DE102004059971B4 (de) Lasermaske und Kristallisationsverfahren unter Verwendung derselber sowie Display und Verfahren zu dessen Herstellung
DE60029907T2 (de) Selbstjustierter Polysilizium-Dünnfilmtransistor (TFT) mit obenliegendem Gate und dessen Herstellungsverfahren
DE102004031441B4 (de) Verfahren zum Herstellen einer Schicht aus kristallinem Silicium, Verfahren zum Herstellen einer aktiven Schicht aus einer solchen Schicht, Verfahren zum Herstellen eines Schaltelements aus einer solchen aktiven Schicht sowie Schaltelement mit einer Schicht aus kristallinem Silicium
DE69734501T2 (de) Verfahren zur herstellung einer elektronischen anordnung
DE102006060734A1 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE4445568C2 (de) Verfahren zur Herstellung eines Dünnfilmtransistors
DE19820441A1 (de) Verfahren zum Kristallisieren einer amorphen Siliziumschicht und Herstellungsverfahren für einen Dünnschichttransistor
DE3345075A1 (de) Verfahren zur herstellung eines halbleiterwafers mit eigengetterung
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE69333592T2 (de) Methode zur Herstellung eines Dünnschicht-Transistors aus Polysilizium
DE102004027152B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung, welche Dünnschichttransistoren mit polykristallinem Silizium aufweist
DE69133527T2 (de) Verfahren zur Herstellung Feld-Effekt-Transistoren mit isoliertem Gate

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

8128 New person/name/address of the agent

Representative=s name: TER MEER STEINMEISTER & PARTNER GBR PATENTANWAELTE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: C30B0011000000

Ipc: C30B0033020000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: C30B0011000000

Ipc: C30B0033020000

Effective date: 20150224

R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee