-
Die vorliegende Erfindung betrifft im allgemeinen
Analog-Digital-Wandler (A/D-Wandler).
-
In Wescon Technical Paper, Band 26, September 1982, Seiten 1
bis 7, ist die Analyse der Funktion eines A/D-Wandlers (ADC)
beschrieben, wobei die Ausgangskennlinie
(Ausgangs-Ansprechsignal) einer zu prüfenden Einrichtung abgetastet wird und die
Abtastwerte in Fächer (bins) geführt werden.
-
A/D-Wandler, einschließlich sogenannter Blitz-A/D-Wandler,
werden zur Zeit geprüft, indem zunächst der A/D-Wandler in ein
Testbett gelegt wird, in dem elektrisches Rauschen im
Vergleich zu der Auflösung des zu prüfenden A/D-Wandlers
vernachlässigbar ist. Das analoge Eingangssignal des A/D-Wandlers
wird mit einem Sinuswellensignal simuliert, das spektral so
rein ist, daß die Gesamtverzerrung des Sinuswellensignals im
Vergleich zu der Auflösung des A/D-Wandlers vernachlässigbar
ist. Der digitale Ausgangscode des A/D-Wandlers wird dann so
schnell, wie der A/D-Wandler diesen erzeugt, in ein RAM
eingelesen. Die Ergebnisdaten werden dann von einem digitalen
Computer analysiert, um (1) fehlende Ausgangscodes, (2) die
integrale Nichtlinearität und (3) die differentielle
Nichtlineantät zu ermitteln.
-
Bei dieser Lösung gibt es zwei Grundprobleme. Mit zunehmender
Geschwindikeit und steigender Auflösung der A/D-Wandler wird
es immer schwieriger, ein RAM zu finden, das die Ausgangscodes
des A/D-Wandlers mit ausreichender Geschwindigkeit liest, ohne
eine nicht tolerierbare Menge elektrisches Rauschen zu dem
elektrischen Grundrauschen des Testbetts hinzuzufügen.
Zusätzlich wurde der A/D-Wandler in ein größeres System integriert.
-
Ein Aspekt der vorliegenden Erfindung sieht eine Möglichkeit
zum Beschreiben oder Kennzeichnen eines A/D-Wandlers vor, bei
der kein schnelles, mit Rauschen behaftetes RAM in dem
Testbett benötigt wird.
-
Ein anderer Aspekt der Erfindung sieht ein Verfahren für die
Kennzeichnung eines A/D-Wandlers vor, das im Zusammenhang
eines größeren Systems leicht realisiert werden kann.
-
Ein weiterer Aspekt sieht einen Einchip-A/D-Wandler mit
eingebautem Prüfschaltkreis vor, welcher Codedichte-Histogrammdaten
für ein externes System vorsieht.
-
Die Erfindung gibt einen sich selbst kennzeichnenden oder
beschreibenden A/D-Wandler an, der ohne das übliche Erfordernis
eines externen Systems, welches Daten bei der Geschwindigkeit
des zu prüfenden A/D-Wandlers sammeln kann, geprüft werden
kann.
-
Gemäß einer bevorzugten Ausführungsform der Erfindung sind in
der Architektur der A/D-Wandler-Makrozellen Zähler und
Vergleicher, welche eine digitale Logik enthalten, ausschließlich
zum Sammeln von Codedichtedaten für die dynamische
Kennzeichnung des A/D-Wandlers vorgesehen. Spezieller weist jede
Makrozelle einen Zählertakt, einen Fachzähler, einen Vergleicher
und einen Histogrammzähler auf. Der Ausgangscode der
A/D-Wandler-Makrozelle wird in dem Vergleicher mit dem Ausgangssignal
des Fachzählers verglichen, und bei jeder Übereinstimmung wird
der Histogrammzähler inkrementiert.
-
Ein sich selbst kennzeichnender A/D-Wandler gemäß einer
Ausführungsform der Erfindung wird in eine
Prüf-Befestigungseinrichtung mit geringem Rauschen eingesetzt, der Takt wird
mittels eines Impulsgenerators stimuliert und auf die benötigte
Geschwindigkeit gebracht, und an den analogen Eingang wird das
Signal von einem Sinuswellengenerator hoher spektraler
Reinheit angelegt. Eine langsame Mikrocomputerschnittstelle, z. B.
ein Allzweck-Eingabe-Ausgabe-Gerät (GPIO-Gerät; General
Purpose Input/Output), kann dazu verwendet werden, verschiedene
Steuersignale zu erzeugen, und dann werden während einer
vorgegebenen Anzahl von Zyklen die digitalen Ausgangscodes mit
dem Ausgangssignal des Fachzählers verglichen. Bei jeder
Übereinstimmung wird der Inhalt des Histogrammzählers
inkrementiert. Bei Beendigung der vorgegebenen Anzahl von Zyklen wird
ein Mikrocomputer dazu verwendet, Daten aus dem
Histogrammzähler zu lesen und den Fachzähler zu inkrementieren und den
Histogrammzähler zurückzusetzen, wobei das Sammeln von Daten für
das nächste Fach beginnt. Dieser Vorgang wird für alle Fächer
wiederholt, um eine vollständige dynamische Kennzeichnung des
A/D-Wandlers ohne Verwendung eines schnellen externen RAMs zu
erzeugen.
-
Die Erfindung wird aus der folgenden detaillierten
Beschreibung einer bevorzugten Ausführungsform der Erfindung mit Bezug
auf die Zeichnung noch besser verständlich, wobei die einzige
Figur ein Blockdiagramm ist, welches die Architektur eines
sich selbst kennzeichnenden A/D-Wandlers gemäß der Erfindung
zeigt.
-
In der Figur ist die Architektur einer Makrozelle eines sich
selbst kennzeichnenden A/D-Wandlers gemäß der Erfindung in
Form eines Blockdiagramms gezeigt. Die Makrozelle weist einen
A/D-Wandler 10 auf, wie die/den 7 Bit GE CRD
Blitz-A/D-Wandler-Makrozelle/Chip. Eine Beschreibung dieser
Makrozelle/dieses Chips kann der Abhandlung von S. T. Chu und J. L. Garrett
mit dem Titel "20 MHz Flash A/D Converter Macrocell" entnommen
werden, welche bei der Custom Integrated Circuit Conference
1985 vorgestellt wurde. Die Abhandlung ist auf den Seiten 160
bis 162 der Dokumentation dieser Konferenz abgedruckt. Man
beachte jedoch, daß dieser spezielle A/D-Wandler lediglich ein
Beispiel für den A/D-Wandler 10 ist, in der Praxis können auch
andere A/D-Wandler für die Erfindung eingesetzt werden.
-
Der A/D-Wandler 10 weist einen analogen Eingang auf, der mit
einem Analalogsignaleingangsanschluß 9 verbunden ist, sowie
einen Digitalcodeausgang und einen Takteingang für die
Steuerung des Wandlungsvorgangs. Die speziellen Einzelheiten
des A/D-Wandlers bilden keinen Teil der vorliegenden
Erfindung, und sie werden daher nicht weiter beschrieben, abgesehen
davon, daß auch andere A/D-Wandler-Makrozellen/Chips bei der
Realisierung der Erfindung verwendet werden können.
-
Der Digitalcodeausgang des A/D-Wandlers 10 ist mit einem
Datenausgangsanschluß 11 und ferner mit dem ersten, oder A-,
Eingang eines digitalen Vergleichers 12 verbunden. Wie durch
die dicke Linie angedeutet, ist der Digitalcodeausgang des
A/D-Wandlers 10 ein paralleler Ausgang, der im Falle des GE
CRD Blitz-A/D-Wandlers sieben Signalleitungen umfaßt. Der
digitale Ausgangsanschluß 11 und der erste, oder A-, Eingang des
digitalen Vergleichers 12 umfassen somit in Wirklichkeit
mehrere Eingänge, um die parallelen Daten unterzubringen. Der
zweite, oder B-, Eingang des digitalen Vergleichers 12 erhält
ein Signal vom Ausgang eines Fachzählers (Bin-Zähler) 14. Dies
ist ebenfalls ein paralleler Ausgang mit derselben Anzahl von
Signalleitungen wie der Datenausgang des A/D-Wandlers 10.
-
Der Fachzähler 14 hat drei Eingänge: einen Takteingang zum
Inkrementieren des Zählers, einen Rücksetzeingang zum
Initialisieren des Zählers am Anfang eines Tests und einen
Freigabeoder Aktivierungseingang (Enable-Eingang). Der
Aktivierungseingang erhält das Ausgangssignal eines Inverters 15, welcher
Signale von einem Übertragsausgang (Carry-Ausgang) eines
Taktzählers 16 erhält. Der Übertragsausgang ist außerdem mit einem
Ausgangsanschluß 20 verbunden, um einem externen Mikrocomputer
anzuzeigen, daß ein Taktzyklus abgeschlossen wurde. Der
Ausgang
des Taktzählers wird nicht verwendet.
-
Der Taktzähler 16 ist ähnlich wie der Fachzähler 14 aufgebaut,
und er weist drei Eingänge auf, obwohl nur der Takt- und der
Rücksetzeingang verwendet werden. In diesem Fall ist der
Takteingang, zusammen mit dem Takteingang des A/D-Wandlers 10, mit
einem externen Takt (nicht gezeigt) am Eingangsanschluß 13
verbunden, und der Rücksetzeingang ist zusammen mit dem
Rücksetzeingang des Fachzählers mit einem externen START
TEST-Eingang am Anschluß 17 verbunden, der dazu verwendet wird, den
sich selbst kennzeichnenden A/D-Wandler für einen Test zu
initialisieren.
-
Das Ausgangssignal des digitalen Vergleichers 12, das immer
dann erzeugt wird, wenn eine Übereinstimmung zwischen dem
Ausgangscode des A/D-Wandlers 10 und dem Zählausgang des
Fachzählers 14 besteht, wird dazu verwendet, einen Histogrammzähler
18 zu inkrementieren. Dieser Zähler ist ähnlich dem Fach- und
dem Taktzähler, und er weist drei Eingänge auf, wobei der
Takteingang mit dem Ausgang des digitalen Vergleichers 12
verbunden ist, wie gerade beschrieben. Der Rücksetzeingang ist
zusammen mit dem Takteingang des Fachzählers 14 mit einem
externen "nächstes Fach" (NEXT BIN) -Signalanschluß 19 verbunden.
Der Aktivierungseingang ist mit dem Ausgang des Inverters 15
verbunden. Der parallele Ausgang des Histogrammzählers ist mit
einem Fachwert-Ausgangsanschluß 21 verbunden, der von einem
externen Mikrocomputer gelesen werden kann.
-
Man beachte, daß der A/D-Wandler 10, der Vergleicher 12 und
die Zähler 14, 16 und 18, sowie der Inverter 15, üblicherweise
in einer einzigen integrierten Schaltung, oder einem Chip,
eingebaut sind. Jeder der Anschlüsse 9, 11, 13, 17 und 19 bis
21 könnte ein Kontaktfeld auf einem Chip sein. Bei dieser
Architektur kann eine Vielzahl solcher Chips dazu verwendet
werden, ein vollständiges A/D-Wandlersystem mit der gewünschten
Auflösung herzustellen.
-
Wenn der sich selbst kennzeichnende A/D-Wandler in eine Test-
Befestigungseinrichtung mit geringem Rauschen eingesetzt wird,
werden die Takte mittels eines Impulsgenerators (nicht
gezeigt), der mit dem Taktanschluß 13 verbunden ist, auf
Geschwindigkeit gebracht (stimuliert). Das analoge
Eingangssignal wird von einem Sinuswellengenerator hoher spektraler
Reinheit (nicht gezeigt) an den Eingangsanschluß 9 angelegt.
Ein GPIO-Gerät (nicht gezeigt) kann zum Erzeugen einer
steigenden Flanke an dem NEXT BIN-Anschluß 19 und dem START TEST-
Anschluß 17 verwendet werden, wodurch der Taktzähler, der
Fachzähler und der Histogrammzähler auf Null zurückgesetzt
werden. Während einer vorgegebenen Anzahl von Zyklen, z. B.
während der nächsten 220 Zyklen, die von dem Taktzähler 16
gezählt werden, werden die digitalen Ausgangscodes von dem A/D-
Wandler 10 mit dem Ausgangssignal des Fachzählers 14
verglichen, welches ursprünglich auf Null eingestellt wurde.
Übereinstimmungen, welche von dem digitalen Vergleicher 12
ermittelt werden, inkrementieren den Histogrammzähler 18. Nach den
2²&sup0; Zyklen geht der Übertragausgang des Taktzählers 16 hoch,
wodurch der Fach- und der Histogrammzähler 14 und 18 gesperrt
werden und wodurch dem Mikrocomputer (nicht gezeigt) am
Anschluß 20 angezeigt wird, daß nun die Daten für das nullte
Fach ausgegeben werden können. Der Mikrocomputer wird dann
dazu verwendet, die Daten aus dem nullten Fach vom Anschluß 21
zu lesen und eine steigende Flanke an dem NEXT BIN-Anschluß 19
zu erzeugen, wodurch der Fachzähler 14 inkrementiert wird und
das Sammeln von Daten für das nächste Fach beginnt. Dieser
Vorgang wird für alle 128 Fächer wiederholt. Das Ergebnis ist
eine vollständige dynamische Kennzeichnung des A/D-Wandlers
ohne Verwendung eines schnellen externen RAM.
-
Diese Ausführungsform sieht einen sich selbst kennzeichnenden
A/D-Wandler vor, der geprüft werden kann, ohne daß das externe
System Daten bei der Betriebsgeschwindigkeit des A/D-Wandlers
Daten sammeln müßte. Ferner kann der A/D-Wandler mit dieser
Selbsttestfunktion leicht im Zusammenhang eines größeren
Systems geprüft werden.
-
Während die Erfindung in Bezug auf eine einzige bevorzugte
Ausführungsform beschrieben wurde, wird der Fachmann auf
diesem Gebiet erkennen, daß die in den folgenden Ansprüchen
definierte Erfindung mit Modifikationen realisiert werden kann.