JPH07253936A - タイムアウト処理回路およびそれを用いた受信装置 - Google Patents

タイムアウト処理回路およびそれを用いた受信装置

Info

Publication number
JPH07253936A
JPH07253936A JP6297241A JP29724194A JPH07253936A JP H07253936 A JPH07253936 A JP H07253936A JP 6297241 A JP6297241 A JP 6297241A JP 29724194 A JP29724194 A JP 29724194A JP H07253936 A JPH07253936 A JP H07253936A
Authority
JP
Japan
Prior art keywords
time
timeout
cell
processing
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6297241A
Other languages
English (en)
Inventor
Yasuo Unekawa
康夫 畝川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6297241A priority Critical patent/JPH07253936A/ja
Priority to US08/378,234 priority patent/US5706425A/en
Priority to EP95101156A priority patent/EP0665668B1/en
Priority to DE69527862T priority patent/DE69527862T2/de
Priority to CN95101677A priority patent/CN1098582C/zh
Priority to KR1019950001508A priority patent/KR0147509B1/ko
Priority to TW084100997A priority patent/TW340923B/zh
Publication of JPH07253936A publication Critical patent/JPH07253936A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/565—Sequence integrity
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)
  • Debugging And Monitoring (AREA)
  • Calculators And Similar Devices (AREA)

Abstract

(57)【要約】 【目的】 セル受信と並行して処理可能なタイムアウト
検出ならびにタイムアウト処理を効率的に行い得るタイ
ムアウト処理回路および受信装置を提供することを目的
とする。 【構成】 現在時刻を表示するタイマ１と、最新の受信
セルの着信時刻が記憶される時間情報フィールドを含ん
だ解析情報テーブル８と、タイムアウト値（固定値）が
設定されるレジスタ２と、情報テーブル８の着信時刻を
順次読み出すタイムアウト検出制御回路７と、情報テー
ブル８から読み出された着信時刻とタイムアウト値とを
加算する加算器４と、現在時刻からこの加算結果を減算
する減算器５と、減算結果に基づいて組立中のフレーム
がタイムアウトか否かを判定する判定回路６とから構成
され、セル受信時に着信時刻が解析情報テーブルに設定
される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、セル化されたフレーム
データを受信してフレームデータの再組立を行う受信装
置に関し、受信端での効率的なタイムアウト検出／処理
に好適なタイムアウト処理回路および受信装置に関す
る。
【０００２】
【従来の技術】一般に、フレームデータをセル化して送
信した場合、受信端での各セルの着信時刻は、ネットワ
ークの輻輳(congestion)や障害によるセル廃棄など種々
の原因によって必ずしも一定間隔とはならず、長時間に
わたって同一コネクションのセルが全く受信されない状
態も発生する。
【０００３】例えば、フレームの最後のセルが何らかの
原因で廃棄された場合、フレームの最後を示す情報が受
信できないことになり、フレーム組立を完了することが
不可能となる。また、このような状態では、組立中のフ
レームデータを格納しているフレームメモリは、本来な
らば廃棄されてしかるべきデータによって極めて長時間
にわたって占有され続けることになる。このような状況
が頻繁に発生すると、フレームメモリの空き容量が減少
し、正常なフレームの組立にも支障をきたすことにな
る。
【０００４】したがって、フレーム組立中に一定時間を
経過してもセルが受信されない場合には、これをタイム
アウトとして組立中のフレームを廃棄し、そのフレーム
データによって占有されていたフレームメモリを解放す
るようにしている。
【０００５】従来の受信装置に組み込まれているタイム
アウト処理回路でのタイムアウトの検出は、例えば、次
のようにして行われていた。
【０００６】図１１は、従来の受信装置１２２を組み込
んだ通信装置のブロック図である。この受信装置１２２
内には、タイムアウト処理回路１２４が組み込まれてい
る。文字情報、画像情報、その他の情報のデータ通信に
おいて、これらの情報を表すフレームデータは、一般に
複数のセルに分割されネットワークを通じて他の通信処
理装置へ送信される。受信側の通信処理装置では、物理
層コントローラを介して各セルを受信装置１２２に手渡
す。受信装置１２２内のタイムアウト処理回路１２４
は、受信したセルに対して所定の処理、例えばタイムア
ウト処理を施した後、再組立の完了したフレームデータ
がシステムバスを介してＣＰＵに転送される。以下に、
受信装置１２２が受信したセルに対して行う処理を説明
する。
【０００７】図１２は、図１１に示した通信処理装置内
の受信装置１２２を中心とした構成図である。
【０００８】まず、初期設定によりセル受信間隔の最大
許容値（以下、”フレーム組立タイマ値”とする。）が
レジスタ１１０内に設定される。組立中のフレームに関
する情報が格納されたコントロールメモリ１２６内の解
析情報テーブル１０８内には最新のセルを受信してから
の経過時間を記憶する時間情報フィールド１０９があ
り、タイマ１０１のタイマ値がインクリメントされる
と、タイムアウト検出起動信号１１１がタイマ１０１か
らタイムアウト検出制御回路１０７に与えられ、タイム
アウト検出制御回路１０７により解析情報テーブル１０
８における時間情報フィールド１０９の時間情報が順次
読み出される。
【０００９】読み出された時間情報は、まずレジスタ１
０３内に格納され、その後レジスタ１０２内に予め設定
された固定値（例えば、値“１”）と加算器１０４によ
り加算されることによりインクリメントされ、このイン
クリメントされた時間情報は、レジスタ１１０内のフレ
ーム組立タイマ値と比較されるため、減算器１０５で減
算される。減算の結果、時間情報がフレーム組立タイマ
値以上である場合は、このフレーム組立はタイムアウト
として判定回路１０６によって判定され、タイムアウト
検出信号が判定回路１０６から出力される。一方、時間
情報がフレーム組立タイマ値よりも小さい場合には、判
定回路１０６によりタイムアウトとは判定されず、加算
器１０４から出力されるインクリメントされた時間情報
が解析情報テーブル１０８の時間情報フィールド１０９
に書き込まれる。
【００１０】このようにして、タイムアウトが検出され
ると、検出後の処理（タイムアウト処理）として、タイ
ムアウトが検出されたコネクションの解析情報テーブル
のロード、該解析情報テーブルのリセット、及びエラー
フレームを廃棄する場合はフレームメモリ１２８の解放
（空きキュー接続と称する）、又はエラーフレームを上
位の層（例えば、ＣＰＵ）に提供する場合にはエラーフ
レームに関する情報であるフレーム情報テーブルのスト
アの３つの処理を行う必要がある。これらは、セル受信
処理とは非同期に発生する処理要求として、割り込み的
に処理されるものである。
【００１１】このような従来のタイムアウト処理回路１
２４においては、セル転送速度が比較的低速であったた
めに、セル受信処理を行った後タイムアウト処理要求を
受け付け、上述したタイムアウト処理を、中断すること
なく、連続して最後まで実行することができた。しかし
ながら、セル転送速度の高速化とともに（例えば、１５
６Ｍｂｉｔ／ｓｅｃ）、セル受信処理の間にタイムアウ
ト処理を連続して最後まで実行することが不可能となり
問題となっていた。
【００１２】この問題に対処するためには、例えばタイ
ムアウト処理を時分割して細分化することで、セル受信
処理の合間で処理を行なうことが考えられる。しかしな
がら、このような手法にあっては、セル受信処理と、セ
ル受信処理に対して非同期に発生するタイムアウト処理
要求をどのようにして調停するかが問題であった。ま
た、受信セルの時間情報を記憶する解析情報テーブルへ
のアクセスは、時間情報の読み出しと更新された時間情
報の書き込みの２つの処理が必要となり、解析情報テー
ブルへのアクセスが非効率的であった。
【００１３】さらに、従来のタイムアウトの検出では、
タイマ値がインクリメントされるとタイムアウト検出処
理が起動される構成となっているが、フレーム組立中の
コネクションが多数存在する場合には、全コネクション
のタイムアウト検出を終了する前に、次回のタイムアウ
ト検出が起動される場合も生じていた。このような場合
のタイムアウト検出処理の起動信号１１１は受け付けら
れなかったため、タイムアウト検出が終了しても、さら
に次回のタイムアウト検出処理の起動がかかるまでタイ
ムアウト検出を行うことができなかった。このため、タ
イムアウトの発生を早期に検出することができず、不要
なフレームデータによってフレームメモリ１２８が占有
され、効率的なフレームメモリの使用が妨げられてい
た。
【００１４】
【発明が解決しようとする課題】以上説明したように、
従来の通信処理装置で使用されるタイムアウト処理回路
にあっては、タイムアウト処理を分割して実行した場合
に、セル受信処理とタイムアウト処理要求との有効な調
停制御が確立されおらず、フレームメモリを効率的に使
用できないでいた。
【００１５】また、受信セルに関する時間情報は、タイ
ムアウト検出処理時に解析情報テーブルから読み出さ
れ、かつタイムアウト検出処理中、またはタイムアウト
検出処理終了直後に解析情報テーブルに対して書き込ま
れるのでアクセスが非効率的であった。
【００１６】さらに、タイムアウトの発生を早期に検出
することができず、フレームメモリを効率的に使用する
ことができなかった。
【００１７】そこで本発明は、従来の通信処理装置にお
けるタイムアウト処理回路の上記した数々の問題を解決
するためになされたものであり、本発明の第１の目的
は、コントロールメモリ内の解析情報テーブルの効率的
なアクセスを達成することにより動作効率を向上させる
タイムアウト処理回路を提供することにある。
【００１８】また、本発明の第２の目的は、セル受信処
理とタイムアウト処理要求との有効な調停制御を可能と
し、セル受信と並行して処理可能なタイムアウト検出処
理ならびにタイムアウト処理を効率的に行うことにより
動作効率を向上させたタイムアウト処理回路を提供する
ことにある。
【００１９】さらに、本発明の第３の目的は、タイムア
ウトの発生を早期に検出可能とし、フレームメモリを効
率的に使用することができるタイムアウト処理回路を提
供することにある。
【００２０】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明であるタイムアウト処理回路
は、複数のセルにセル化されたフレームを受信してフレ
ームの再組立を行う受信装置に用いられる、現在時刻を
表示するタイマと、組立中のフレームで最近に受信され
たセルの着信時刻が時間情報として記憶される情報テー
ブルと、セルの遅着に対するフレームのタイムアウト値
が設定される第１のレジスタと、前記情報テーブルに記
憶された前記セルの着信時刻を順次読み出す制御手段
と、前記制御手段によって前記情報テーブルから読み出
された前記セルの着信時刻と前記第１のレジスタに設定
されたタイムアウト値とを加算する加算手段と、前記加
算手段の加算結果と前記タイマの現在時刻とを比較する
比較手段と、前記比較手段の比較結果に基づいて組立中
のフレームがタイムアウトか否かを判定する判定手段と
を有することを特徴としている。
【００２１】また、請求項２記載の発明のタイムアウト
処理回路は、複数のセルにセル化されたフレームを受信
してフレームの再組立を行う受信装置に用いられる、現
在時刻を表示するタイマと、セルの遅着に対するフレー
ムのタイムアウト値が設定される第１のレジスタと、前
記タイマの現在時刻と前記第１のレジスタに設定された
タイムアウト値を加算してタイムアウト時刻を算出する
加算手段と、組立中のフレームで最近に受信されたセル
のタイムアウト時刻が時間情報として記憶される情報テ
ーブルと、前記情報テーブルに記憶された前記セルのタ
イムアウト時刻を順次読み出す制御手段と、前記制御手
段によって読み出された前記セルのタイムアウト時刻と
前記タイマの現在時刻とを比較する比較手段と、前記比
較手段の比較結果に基づいて組立中のフレームがタイム
アウトか否かを判定する判定手段とを有することを特徴
としている。
【００２２】また、請求項３記載の発明のタイムアウト
処理回路、請求項１または２に記載のタイムアウト処理
回路において、タイムアウト検出中に、さらに前記タイ
マの時刻が更新されて発生された第２のタイムアウト検
出起動信号を保持する第２のレジスタと、前記タイマの
時刻の更新により発生するタイムアウト検出起動信号お
よび前記第２のレジスタに保持された前記第２のタイム
アウト検出起動信号を入力するゲート回路とを有し、前
記制御手段は前記ゲート回路が前記タイムアウト検出起
動信号を検出した際に前記読み出し動作を開始し、該読
み出し動作中に前記タイマによって次回の読み出し動作
を指示する前記第２のタイムアウト検出起動信号が前記
タイマから出力された場合に、現在の読み出し動作の終
了後に継続して該読み出し動作を実行することを特徴と
している。
【００２３】また、請求項４記載の受信装置は、請求項
１、２または３に記載のタイムアウト処理回路を有する
受信装置において、該受信装置はさらに、タイムアウト
処理を時分割して実行し、前記判定回路によりタイムア
ウトが検出された後のタイムアウト処理における途中経
過を示す処理ステータスフラグを有し、該処理ステータ
スフラグの内容に基づいて、前記セルの受信にともなう
受信処理の合間にタイムアウト検出後の前記タイムアウ
ト処理を分割して実行することを特徴としている。
【００２４】また、請求項５記載の受信装置は、請求項
４に記載の受信装置において、該受信装置はさらに、タ
イムアウト処理中にタイムアウトを検出したコネクショ
ンと同一のコネクションのセルを受信した際に設定され
る同一コネクション受信フラグを有し、該同一コネクシ
ョン受信フラグが設定されることで前記処理ステータス
フラグをリセットし、処理中の前記タイムアウト処理を
中止して該コネクションのセルの受信処理を優先するよ
うに制御されることを特徴としている。
【００２５】また、請求項６記載の受信装置は、請求項
４、５に記載の受信装置において、該受信装置はさら
に、タイムアウトの処理中であることを示すタイムアウ
ト処理中フラグを有し、該タイムアウト処理中フラグが
設定されると、タイムアウト処理中にタイムアウトを検
出したコネクションと同一コネクションのセルを受信し
た場合に、該コネクションのセルの受信処理に優先して
タイムアウト処理を行うように制御されることを特徴と
している。
【００２６】また、請求項７記載のタイムアウト処理回
路は、請求項１記載のタイムアウト処理回路において、
前記制御手段は前記セルが着信した時に該セルの着信時
刻を前記情報テーブルへセットすることを特徴としてい
る。
【００２７】また、請求項８記載のタイムアウト処理回
路は、請求項２記載のタイムアウト処理回路において、
前記制御手段は前記セルが着信した時に該セルのタイム
アウト時刻を前記情報テーブルへセットすることを特徴
としている。
【００２８】
【作用】上記構成において、請求項１記載の発明は、現
在時刻のタイマ値からタイムアウト値とセル受信時のタ
イマ値との加算値を減算することによりタイムアウトを
検出するようにしている。
【００２９】請求項２記載の発明は、セル受信時のタイ
マ値にタイムアウト値を加算した値のタイムアウト時刻
をセル受信時の時間情報として情報テーブルに記憶する
ようにしている。
【００３０】請求項３記載の発明は、タイムアウト検出
動作中に次回のタイムアウト検出動作起動信号が出力さ
れた際にこの起動信号を保持するようにして、タイムア
ウト処理を連続して実行するようにしている。
【００３１】請求項４記載の発明は、分割されて実行さ
れるタイムアウト処理の経過に応じ、セル受信処理の合
間にタイムアウト処理を行うようにしている。
【００３２】請求項５記載の発明は、タイムアウトと判
定されたコネクションと同一コネクションのセルを受信
した場合にタイムアウト処理要求をアボート（中止）す
るようにしている。
【００３３】請求項６記載の発明は、タイムアウトと判
定されたコネクションと同一コネクションのセルを受信
した場合に、セル受信処理に優先してタイムアウト処理
を完全に実行し終了するようにしている。
【００３４】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。
【００３５】図１は、本発明のタイムアウト処理回路お
よび受信装置を組み込んだ通信処理装置のブロック図で
ある。文字情報、画像情報、その他の情報のデータ通信
において、これらの情報を表すフレームデータは、一般
に複数のセルに分割されネットワークを通じて他の通信
処理装置へ送信される。受信側の通信処理装置では、物
理層コントローラを介して各セルを受信装置に手渡す。
受信装置は、手渡されたセルに対して所定の処理を行い
再組立の完了したフレームデータをシステムバスを介し
てＣＰＵに転送する。以下に、受信されたセルに対する
受信装置の処理を説明する。
【００３６】図２は、図１の通信処理装置の構成要素で
ある受信装置内に組み込まれた、本発明の第１実施例に
係わるタイムアウト処理回路１０を中心とした構成図で
ある。図２において、タイムアウト処理回路１０は、他
の通信処理装置（図示せず）から送られてきた、フレー
ムデータを構成する複数のセルを物理層コントローラを
介して受信し、フレームの再組立を行う。このタイムア
ウト処理回路１０は、セルの受信時の現在時刻をカウン
トし、リセット時に値”０”が書き込まれ、リセットが
解除されるとその後は一定時間間隔でタイマ値がインク
リメントされ、タイマ値がインクリメントされる毎にタ
イムアウト検出起動信号を出力するタイマ１と、セルの
遅着に対するフレームのタイムアウト値が設定されるレ
ジスタ２と、解析情報テーブル８内の時間情報フィール
ド９に記憶された着信時刻を順次読み出すタイムアウト
検出制御回路７と、タイムアウト検出制御回路７によっ
て解析情報テーブル８から読み出された着信時刻が保持
されるレジスタ３と、タイムアウト検出制御回路７によ
って解析情報テーブル８から読み出された着信時刻とレ
ジスタ２に設定されたタイムアウト値とを加算する加算
器４と、タイマ１の現在時刻から加算結果を減算するこ
とにより両者を比較する減算器５と、減算器５の減算結
果に基づいて組立中のフレームがタイムアウトか否かを
判定する判定回路６とから構成されている。受信装置５
１は、このタイムアウト処理回路１０の他にシーケンサ
２４を有しており、このシーケンサ２４は受信装置５１
全体の動作の制御を行う。
【００３７】受信装置５１の外部には、コントロールメ
モリ１４、フレームメモリ１６が設けられている。コン
トロールメモリインタフエースを介して、受信セルの時
間情報等のデータは、受信装置５１とコントロールメモ
リ１４間で転送される。コントロールメモリ１４内に作
成された各解析情報テーブル８には時間情報フィールド
９があり、この時間情報フィールド９内には、組立中の
フレームで最近に受信されたセルの着信時刻が時間情報
として記憶されている。また、フレームメモリ１６内に
は、セル化されたフレームデータがポインタとともに格
納されている。
【００３８】このような受信装置の構成において、タイ
マ１内のタイマ値がインクリメントされると、タイマ１
からタイムアウト検出起動信号がタイムアウト検出制御
回路７に与えられてタイムアウト検出処理の動作が開始
される。すなわち、組立中のフレームに関する情報を記
憶している解析情報テーブル８内の時間情報フィールド
９から時間情報がタイムアウト検出制御回路７によって
順次読み出される。
【００３９】読み出された時間情報はレジスタ３にセッ
トされた後、レジスタ２に予め設定された受信セルの着
信間隔の最大許容値（フレーム組立タイマ値）と加算器
４により加算される。加算結果は、レジスタ１内のタイ
マ値から減算器５によって減算される。
【００４０】減算結果が負である場合は、判定回路６に
よりタイムアウトと判定され、判定回路６からタイムア
ウト検出信号がタイムアウト検出制御回路７へ出力され
てタイムアウト検出動作が停止する。そして、タイムア
ウト処理要求信号が、タイムアウト検出制御回路７から
シーケンサ２４へ送られる。また、タイムアウト処理要
求がシーケンサ２４で受け付けられ、タイムアウト処理
が完了すると、シーケンサ２４からのタイムアウト検出
再開信号により解析情報テーブル８からの各フレームの
セルに関する時間情報の読み出し動作が再開される。
【００４１】一方、減算器５での減算結果が正または０
である場合には、判定回路６によりタイムアウトではな
いと判定され、解析情報テーブル８から時間情報の読み
出しが継続して行われる。
【００４２】このようにして、解析情報テーブル８から
すべての時間情報の読み出しが完了すると、タイムアウ
ト検出動作が終了し、次回のタイムアウト検出のタイム
アウト検出起動信号がタイマ１から出力されるのを待
つ。
【００４３】以上の説明から明らかなように、第１実施
例のタイムアウト処理回路１０においては、タイムアウ
ト検出処理時において、解析情報テーブル８へのアクセ
スは読み出しのみである。つまり、時間情報の書き込み
処理は、タイムアウト検出処理時ではなく、新たなセル
を受信装置１２が受信した時のみこのセルに対応する解
析情報テーブル８内の時間情報フィールド９へタイマ１
内のタイマ値をセットする。
【００４４】これに対して、従来のタイムアウト処理回
路１２４では、１コネクションのタイムアウト検出処理
中に、時間情報フィールド内の時間情報の読み出しとイ
ンクリメント後のタイマ値を時間情報フィールドに書き
込む処理が必要である。従って、上記第１実施例のタイ
ムアウト処理回路１０では、タイムアウト検出処理中に
おいて、解析情報テーブル８へのアクセスは読み出しの
みでよいので、解析情報テーブル８への効率的なアクセ
スを達成することができ、処理速度を向上させることが
可能となる。
【００４５】また、コントロールメモリ１４は、通常多
数のコネクションの解析情報テーブルを格納するため外
付けのメモリが使用される。したがって、解析情報テー
ブル８へのアクセスの低減は、バス・トラフィックの減
少、入出力インターフェースでの消費電力の低減及びメ
モリアクセスに伴うウエイトサイクルの削減を実現する
ことができる。
【００４６】図３は、本発明の第２実施例に係わるタイ
ムアウト処理回路２０の構成図である。
【００４７】図３に示す第２実施例のタイムアウト処理
回路２０の特徴とするところは、タイマ１のタイマ値と
レジスタ２にセットされたフレーム組立タイマ値とを加
算する加算器２１と、タイマ１のタイマ値からレジスタ
３にセットされた時間情報を減算する減算器２２とを有
する。さらに、コントロールメモリ１４内に格納されて
いる解析情報テーブル８内の時間情報フィールド９に、
加算器２１により得られた、フレーム組立タイマ値を加
算した加算結果として表される組立中のフレームのタイ
ムアウト時刻を書き込むようにしたことにある。このタ
イムアウト時刻の書き込みのタイミングは、第１実施例
のタイムアウト処理回路１０と同様に、新しいセルが受
信された時に行われる。
【００４８】一般に、セル受信時には受信処理を行なっ
た後、解析情報テーブルの更新を行なうため、受信処理
中にタイマ値とフレーム組立タイマ値の加算を行なっ
て、その結果を解析情報テーブル８に書き込むことによ
るオーバーヘッド、即ち処理速度の低下は全くない。第
２実施例のタイムアウト処理回路２０では、時間情報フ
ィールド９から読み出された時間情報は組立中のフレー
ムがタイムアウトする時刻を表わしているので、タイマ
値から減算されるのみでタイムアウトの判定が行える。
従って、図１に示す第１実施例のタイムアウト処理回路
１０のようにタイムアウト値との加算動作を必要とせ
ず、この分さらにタイムアウト処理のより一層の高速化
を図ることが可能となる。
【００４９】図４は本発明の第３実施例に係わるタイム
アウト処理回路３０の構成図である。この実施例のタイ
ムアウト処理回路３０では、タイマ１からタイムアウト
検出制御回路７の間に、タイムアウト検出動作中にタイ
マ１より出力された１回分のタイムアウト検出起動信号
を格納するレジスタ３１、および、タイマ１およびレジ
スタ３２より出力されるタイムアウト検出起動信号のＯ
Ｒ演算を行うＯＲ回路がある。
【００５０】すなわち、図１に示す第１実施例のタイム
アウト処理回路１０におけるタイムアウトの検出が、現
在時刻を表示するタイマ１のタイマ値のインクリメント
によって起動され、タイムアウト検出動作中にタイマ値
のインクリメントにより生成されたタイムアウト検出起
動信号は無視されてしまうのに対して、この第３実施例
のタイムアウト処理回路３０では、タイムアウト検出動
作中にタイマ値のインクリメントが発生しタイムアウト
検出起動信号が生成された場合でも、その情報をレジス
タ３１に記憶しておくことによって、現在のタイムアウ
ト検出動作の終了後に継続して次のタイムアウトの検出
の実行を可能にしている。図５は、本発明の第４実施例
である受信装置５４の構成図である。この受信装置５３
内には、第１実施例のタイムアウト処理回路１０が組み
込まれている。本実施例の受信装置５４では、第１実施
例のタイムアウト処理回路１０の特徴に加えて、シーケ
ンサ２５の構成および動作に特徴を有している。
【００５１】図６は、第４実施例の受信装置５４におけ
るタイムアウト処理回路の動作タイミング図である。
【００５２】図５、６に示す第４実施例の受信装置５４
の構成および動作の特徴は、判定回路６によりタイムア
ウトが検出された後の分割されたタイムアウト処理の途
中経過を示すタイムアウト処理ステータスフラグ（以
下、”処理ステータスフラグ”と略称する）をシーケン
サ２５内に設け、該処理ステータスフラグの内容に基づ
いて、セル受信にともなう受信処理の合間にタイムアウ
ト検出後の処理を分割して実行することにある。
【００５３】すなわち、図６に示す動作タイミング図に
おいて、タイムアウト検出後の処理を、タイムアウトし
た組立中フレームの解析情報テーブル８のロード（読み
込み）処理４１、解析情報テーブル８のリセット処理４
２、フレームメモリ１０の解放処理（空きキュー接続）
又はフレーム情報テーブルのストア処理４３の３つの処
理に細分化し、これらを分割して実行し、処理ステータ
スフラグの内容を処理の進行とともに更新（図６では０
→１→２）していくことによって、セル受信処理の合間
での実行を可能とするものである。この処理ステータス
フラグは、タイムアウト処理終了後はリセットされる。
従って、例えば、タイムアウト処理要求以外にセル受信
処理の合間に実行すべき処理（組立完了フレームのＤＭ
Ａ転送処理、ＣＰＵからのコマンド処理）が存在した場
合でも、処理ステータスフラグの値に基づいて分割され
たタイムアウト処理の進行を容易に管理することができ
る。
【００５４】このように、タイムアウト検出および検出
後の処理と比較してセル受信頻度が格段に早い場合にお
いても、処理ステータスフラグを用いてタイムアウト処
理を複数の処理に分割して実行出来るので、これらの分
割処理が複数のセル受信処理間にまたがった場合でも、
セル受信処理の合間に交互にタイムアウト処理を実行す
ることが可能となる。したがって、セル受信処理とタイ
ムアウト処理要求との有効な調停制御が可能となり、セ
ル受信と並行して処理可能なタイムアウト検出ならびに
タイムアウト処理を効率的に行うことができるようにな
る。
【００５５】図７は、本発明の第５実施例である受信装
置５５の構成図である。この受信装置５５内には、第１
実施例に示したタイムアウト処理回路１０が組み込まれ
ている。本実施例の受信装置５５では、第１実施例のタ
イムアウト処理回路１０の特徴に加えて、シーケンサ２
６の構成および動作に特徴を有している。
【００５６】図８は、図７に示す第５実施例の受信装置
５５に係わるタイムアウト処理の動作タイミング図であ
る。
【００５７】図７、８に示す第５実施例の受信装置５５
の構成および動作の特徴は、判定回路６によりタイムア
ウトが検出された後の分割されたタイムアウト処理の途
中経過を示すタイムアウト処理ステータスフラグ（以
下、”処理ステータスフラグ”と略称する）および同一
コネクション受信フラグをシーケンサ２６内に設け、該
処理ステータスフラグおよび同一コネクション受信フラ
グの値に基づいて、セル受信にともなう受信処理の合間
にタイムアウト検出後の処理を分割して実行し、かつ必
要があればタイムアウト処理の中断を実行することにあ
る。
【００５８】図７に示す第５実施例の受信装置５５の特
徴とするところは、図５、６に示す第４実施例の受信装
置５４において、タイムアウト処理中（処理要求受付待
ちロード処理４１、リセット処理４２）にタイムアウト
を検出したコネクションと同一コネクションのセルを受
信した際に設定される同一コネクション受信フラグを設
け、同一コネクション受信フラグが設定され、かつその
時のタイムアウト処理ステータスフラグの値が”０”ま
たは”１”の場合のみ前記処理ステータスフラグをリセ
ットし（例えば、”０”に設定する）、処理中のタイム
アウト処理を中止して該コネクションのセルの受信処理
を優先するように制御したことにある。
【００５９】すなわち、図８の動作タイミング図におい
て、図６に示す動作タイミング図のタイムアウト検出後
の処理において、同一コネクション受信フラグを導入す
ることによって、タイムアウト処理４１を実行後に、タ
イムアウトと判定されたコネクション（例えば＃１とす
る）と同一コネクションのセルを受信した場合に、タイ
ムアウト処理ステータスフラグをリセット（例えば、”
０”に設定する）し、タイムアウト処理要求をアボート
（中止）するものである。
【００６０】分割されたタイムアウト処理が、ある一定
の処理ステータス、例えば解析情報テーブルのロード
（図８の４１）までしか進んでいない場合には（図８の
動作タイミングチヤートでは４１に示される＃１タイム
アウト処理４１まで、即ち、タイムアウトした組立中フ
レーム＃１の解析情報テーブル８の読み込み処理４
１）、タイムアウト処理をアボートしても何ら問題は生
じない。しかし、タイムアウト処理がアボートされなか
った場合には、タイムアウト処理４２により、コントロ
ールメモリ１４内の解析情報テーブルの内容と、＃１セ
ルの受信処理のためにシーケンサ２６内に読み込まれた
解析情報テーブルの内容との間に不一致を生じてしまい
問題である。これは、受信処理がパイプライン処理され
ているために、解析情報テーブルのロードの方がリセッ
トよりも先に行なわれるためである。したがって、同一
コネクション受信フラグを用いることにより、タイムア
ウト処理をアボートし同一コネクションのセル受信処理
を優先させて実行することでコントロールメモリ１４内
とシーケンサ２６内の解析情報テーブルの内容の不一致
を回避することが可能になるとともに、図５、６に示す
第４実施例の受信装置５４と同様の効果をも得ることが
できる。
【００６１】図９は、本発明の第６実施例である受信装
置５６の構成図である。この受信装置５６内には、第１
実施例に示したタイムアウト処理回路１０が組み込まれ
ている。本実施例の受信装置５６では、第１実施例のタ
イムアウト処理回路１０の特徴に加えて、シーケンサ２
７の構成および動作に特徴を有している。
【００６２】図１０は、図９に示した本発明の第６実施
例の受信装置５６に係わるタイムアウト処理の動作タイ
ミング図である。
【００６３】図９、１０に示す第６実施例の受信装置５
６の構成および動作の特徴を以下に示す。判定回路６に
よりタイムアウトが検出された後の分割されたタイムア
ウト処理の途中経過を示すタイムアウト処理ステータス
フラグ（以下、”処理ステータスフラグ”と略称す
る）、同一コネクション受信フラグ、およびタイムアウ
ト処理中フラグをシーケンサ２７内に設け、該処理ステ
ータスフラグ、同一コネクション受信フラグ、およびタ
イムアウト処理中フラグの値に基づいて、セル受信にと
もなう受信処理の合間にタイムアウト検出後の処理を分
割して実行し、かつ必要あればタイムアウト処理をアボ
ートし、また解析情報テーブル８のリセット処理４２が
終了後に、タイムアウトと判定されたコネクション（例
えば＃１とする）と同一のコネクションのセルを受信し
た場合に、タイムアウト処理を完全に終了させてから＃
１セルの受信処理を実行させるように制御することであ
る。即ち、第６実施例の受信装置５６の特徴とするとこ
ろは、図７、８に示す第５実施例の受信装置５５の構成
に加えタイムアウト処理中であることを示すタイムアウ
ト処理中フラグをさらに設け、このタイムアウト処理中
フラグが設定されると、タイムアウト処理中にタイムア
ウトを検出したコネクションと同一コネクションのセル
を受信した場合に、このコネクションのセルの受信処理
に優先してタイムアウト処理を行うように制御したこと
にある。
【００６４】つまり、図９、１０の受信装置５６におい
て、図８に示したタイムアウト検出後の処理において、
タイムアウト処理中フラグを導入することによって、タ
イムアウト処理４２を実行後に、タイムアウトと判定さ
れたコネクション（例えば＃１とする）と同一コネクシ
ョンのセルを受信した場合、セル受信処理に優先してタ
イムアウト処理を行うものである。
【００６５】細分化されたタイムアウト処理が、ある一
定の処理ステータス、例えば解析情報テーブルのリセッ
ト処理まで進んだ場合（図１０内の＃１タイムアウト処
理４２）、もはやタイムアウト処理をアボートすること
はできず、タイムアウト処理４３を同一コネクションの
セル受信処理に優先させて処理しなければならない。こ
れはタイムアウト処理をアボートした場合に、タイムア
ウトしたフレームに関する情報を記憶している解析情報
テーブルはリセットされているため、フレームメモリの
解放が不可能になってしまうためである。またエラーフ
レームを上位の層に提供する場合にはエラーフレームま
たは組立完了フレームに関する情報であるフレーム情報
テーブルのストアの時間順序が逆転してしまうという問
題が発生する。このため、タイムアウト処理中フラグを
用いることにより、タイムアウト処理を同一コネクショ
ンのセル受信処理に優先させて実行することでフレーム
メモリの解放を可能にするとともに、フレーム情報テー
ブルのストアの時間順序の保存を可能とするとともに、
図４に示す実施例と同様の効果も得ることができる。
【００６６】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、現在時刻のタイマ値からフレーム組立タイ
マ値とセル受信時のタイマ値との加算値を減算すること
によりタイムアウトを検出するようにしているので、解
析情報テーブルへのアクセスは低減されて、解析情報テ
ーブルの効率的なアクセスを達成することができる。
【００６７】請求項２記載の発明によれば、セル受信時
のタイマ値にフレーム組立タイマ値を加算した値のタイ
ムアウト時刻を情報テーブルに記憶しておき、このタイ
ムアウト時刻を用いてタイムアウトを検出するようにし
ているので、タイムアウトの判定が早くなり、タイムア
ウト処理をより一層高速化することができる。
【００６８】請求項３記載の発明によれば、タイムアウ
ト検出動作中に出力されたタイムアウト検出起動信号を
保持するようにしたので、現在のタイムアウト検出動作
が終了した後に引き続いてタイムアウト検出を行うこと
が可能となり、タイムアウトの発生を早期に検出しフレ
ームメモリを効率的に使用することができる。
【００６９】請求項４記載の発明によれば、タイムアウ
ト処理の経過に応じてセル受信処理の合間にタイムアウ
ト処理を行うようにしたので、複数のセル受信処理間に
またがった場合でも、セル受信処理とタイムアウト処理
との有効な調停制御が可能となり、セル受信と並行して
処理可能なタイムアウト検出ならびにタイムアウト処理
を効率的に行うことができる。
【００７０】請求項５記載の発明によれば、タイムアウ
トと判定されたコネクションと同一コネクションのセル
を受信した場合に、タイムアウト処理をアボート（中
止）するようにしたので、同一コネクションのセル受信
処理をタイムアウト処理に優先させて実行することが可
能になり、同一コネクションのセル受信処理と解析情報
テーブルのロードまでのタイムアウト処理要求との有効
な調停制御が可能となり、セル受信と並行して処理可能
なタイムアウト検出ならびにタイムアウト処理を効率的
に行うことができる。
【００７１】請求項６記載の発明によれば、タイムアウ
トと判定されたコネクションと同一コネクションのセル
を受信した場合に、セル受信処理に優先してタイムアウ
ト処理を行うようにしたので、同一コネクションのセル
受信処理と解析情報テーブルのリセットまでのタイムア
ウト処理要求との有効な調停制御が可能となり、セル受
信と並行して処理可能なタイムアウト検出ならびにタイ
ムアウト処理を効率的に行うことができる。
【図面の簡単な説明】
【図１】本発明の受信装置の構成図である。
【図２】本発明の第１実施例に係わるタイムアウト処理
回路の構成図である。
【図３】本発明の第２実施例に係わるタイムアウト処理
回路の構成図である。
【図４】本発明の第３実施例に係わるタイムアウト処理
回路の構成図である。
【図５】本発明の第４実施例に係わる受信装置の構成図
である。
【図６】図５に示した受信装置の動作タイミング図であ
る。
【図７】本発明の第５実施例に係わる受信装置の構成図
である。
【図８】図７に示した受信装置の動作タイミング図であ
る。
【図９】本発明の第６実施例に係わる受信装置の構成図
である。
【図１０】図９に示した受信装置の動作タイミング図で
ある。
【図１１】従来の受信装置の構成図である。
【図１２】図１１に示す受信装置内に組み込まれている
従来のタイムアウト処理回路の構成図である。
【符号の説明】
１，１０１ タイマ ２，３，３１，１０２，１０３，１１０ レジスタ ４，２１，１０４ 加算器 ５，２２，１０５ 減算器 ６，１０６ 判定回路 ７，１０７ タイムアウト検出制御回路 ８，１０８ 解析情報テーブル ９，１０９ 時間情報フィールド １４，１２６ コントロールメモリ １６，１２８ フレームメモリ ２４，２５，２６，２７ シーケンサ ３２ ＯＲゲート

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 複数のセルにセル化されたフレームを受
    信してフレームの再組立を行う受信装置に用いられる、 現在時刻を表示するタイマと、 組立中のフレームで最近に受信されたセルの着信時刻が
    時間情報として記憶される情報テーブルと、 セルの遅着に対するフレームのタイムアウト値が設定さ
    れる第１のレジスタと、 前記情報テーブルに記憶された前記セルの着信時刻を順
    次読み出す制御手段と、 前記制御手段によって前記情報テーブルから読み出され
    た前記セルの着信時刻と前記第１のレジスタに設定され
    たタイムアウト値とを加算する加算手段と、 前記加算手段の加算結果と前記タイマの現在時刻とを比
    較する比較手段と、 前記比較手段の比較結果に基づいて組立中のフレームが
    タイムアウトか否かを判定する判定手段と、 を有することを特徴とするタイムアウト処理回路。
  2. 【請求項２】 複数のセルにセル化されたフレームを受
    信してフレームの再組立を行う受信装置に用いられる、 現在時刻を表示するタイマと、 セルの遅着に対するフレームのタイムアウト値が設定さ
    れる第１のレジスタと、 前記タイマの現在時刻と前記第１のレジスタに設定され
    たタイムアウト値を加算してタイムアウト時刻を算出す
    る加算手段と、 組立中のフレームで最近に受信されたセルのタイムアウ
    ト時刻が時間情報として記憶される情報テーブルと、 前記情報テーブルに記憶された前記セルのタイムアウト
    時刻を順次読み出す制御手段と、 前記制御手段によって読み出された前記セルのタイムア
    ウト時刻と前記タイマの現在時刻とを比較する比較手段
    と、 前記比較手段の比較結果に基づいて組立中のフレームが
    タイムアウトか否かを判定する判定手段と、 を有することを特徴とするタイムアウト処理回路。
  3. 【請求項３】 タイムアウト検出中に、さらに前記タイ
    マの時刻が更新されて発生された第２のタイムアウト検
    出起動信号を保持する第２のレジスタと、 前記タイマの時刻の更新により発生するタイムアウト検
    出起動信号および前記第２のレジスタに保持された前記
    第２のタイムアウト検出起動信号を入力するゲート回路
    とを有し、前記制御手段は前記ゲート回路が前記タイム
    アウト検出起動信号を検出した際に前記読み出し動作を
    開始し、該読み出し動作中に前記タイマによって次回の
    読み出し動作を指示する前記第２のタイムアウト検出起
    動信号が前記タイマから出力された場合に、現在の読み
    出し動作の終了後に継続して該読み出し動作を実行する
    ことを特徴とする請求項１又は２記載のタイムアウト処
    理回路。
  4. 【請求項４】 前記請求項１、２または３に記載のタイ
    ムアウト処理回路を有する受信装置において、該受信装
    置はさらに、タイムアウト処理を時分割して実行し、前
    記判定回路によりタイムアウトが検出された後のタイム
    アウト処理における途中経過を示す処理ステータスフラ
    グを有し、該処理ステータスフラグの内容に基づいて、
    前記セルの受信にともなう受信処理の合間にタイムアウ
    ト検出後の前記タイムアウト処理を分割して実行するこ
    とを特徴とする受信装置。
  5. 【請求項５】 請求項４に記載の受信装置において、該
    受信装置はさらに、タイムアウト処理中にタイムアウト
    を検出したコネクションと同一のコネクションのセルを
    受信した際に設定される同一コネクション受信フラグを
    有し、該同一コネクション受信フラグが設定されること
    で前記処理ステータスフラグをリセットし、処理中の前
    記タイムアウト処理を中止して該コネクションのセルの
    受信処理を優先するように制御されることを特徴とする
    受信装置。
  6. 【請求項６】 請求項４、５に記載の受信装置におい
    て、該受信装置はさらに、タイムアウトの処理中である
    ことを示すタイムアウト処理中フラグを有し、該タイム
    アウト処理中フラグが設定されると、タイムアウト処理
    中にタイムアウトを検出したコネクションと同一コネク
    ションのセルを受信した場合に、該コネクションのセル
    の受信処理に優先してタイムアウト処理を行うように制
    御されることを特徴とする受信装置。
  7. 【請求項７】 前記制御手段は、前記セルが着信した時
    に該セルの着信時刻を前記情報テーブルへセットするこ
    とを特徴とする請求項１に記載のタイムアウト処理回
    路。
  8. 【請求項８】 前記制御手段は、前記セルが着信した時
    に該セルのタイムアウト時刻を前記情報テーブルへセッ
    トすることを特徴とする請求項２に記載のタイムアウト
    処理回路。
JP6297241A 1994-01-27 1994-11-30 タイムアウト処理回路およびそれを用いた受信装置 Pending JPH07253936A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP6297241A JPH07253936A (ja) 1994-01-27 1994-11-30 タイムアウト処理回路およびそれを用いた受信装置
US08/378,234 US5706425A (en) 1994-01-27 1995-01-26 Timeout process circuit and receiver including this timout process circuit
EP95101156A EP0665668B1 (en) 1994-01-27 1995-01-27 Timeout process circuit and receiver including this timeout process circuit
DE69527862T DE69527862T2 (de) 1994-01-27 1995-01-27 Schaltung zur Zeitüberschreitungsverarbeitung und Empfänger mit dieser Schaltung
CN95101677A CN1098582C (zh) 1994-01-27 1995-01-27 超时处理电路及应用的接收装置
KR1019950001508A KR0147509B1 (ko) 1994-01-27 1995-01-27 타임아웃 처리회로 및 그를 이용한 수신장치
TW084100997A TW340923B (en) 1994-01-27 1995-02-07 Over-time processing circuit and the receiver

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP6-7671 1994-01-27
JP767194 1994-01-27
JP6297241A JPH07253936A (ja) 1994-01-27 1994-11-30 タイムアウト処理回路およびそれを用いた受信装置

Publications (1)

Publication Number Publication Date
JPH07253936A true JPH07253936A (ja) 1995-10-03

Family

ID=26342008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6297241A Pending JPH07253936A (ja) 1994-01-27 1994-11-30 タイムアウト処理回路およびそれを用いた受信装置

Country Status (7)

Country Link
US (1) US5706425A (ja)
EP (1) EP0665668B1 (ja)
JP (1) JPH07253936A (ja)
KR (1) KR0147509B1 (ja)
CN (1) CN1098582C (ja)
DE (1) DE69527862T2 (ja)
TW (1) TW340923B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822322A (en) * 1996-04-18 1998-10-13 Mitsubishi Denki Kabushiki Kaisha ATM protocol processing method and ATM protocol processing apparatus
CN114063933A (zh) * 2021-12-02 2022-02-18 深圳市宝佳乐电子科技有限公司 区块管理方法、存储器控制器和存储器存储装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1063544A (ja) * 1996-08-20 1998-03-06 Toshiba Corp タイムアウト監視方式
US7240087B1 (en) * 1997-06-27 2007-07-03 International Business Machines Corporation Communication network having adjustable response timeouts and method therefore
JP2985844B2 (ja) 1997-09-08 1999-12-06 日本電気株式会社 Ａｔｍ受信装置
US6947430B2 (en) * 2000-03-24 2005-09-20 International Business Machines Corporation Network adapter with embedded deep packet processing
US7050437B2 (en) * 2000-03-24 2006-05-23 International Business Machines Corporation Wire speed reassembly of data frames
JP4283589B2 (ja) * 2003-03-25 2009-06-24 株式会社エヌ・ティ・ティ・ドコモ 通信装置、通信制御方法及びプログラム
US7552226B2 (en) * 2004-04-08 2009-06-23 International Business Machines Corporation Detecting a timeout of elements in an element processing system
US8230252B2 (en) * 2004-07-20 2012-07-24 Hewlett-Packard Development Company, L.P. Time of day response
US7480837B2 (en) * 2005-06-01 2009-01-20 Freescale Semiconductor, Inc. Method of monitoring timeout conditions and device therefor
US7506218B2 (en) * 2006-08-18 2009-03-17 International Business Machines Corporation Timeout request scheduling using grouping and nonsynchronized processing to enhance performance
US8453016B2 (en) * 2007-09-23 2013-05-28 Dell Products L.P. Methods and systems for managing response data in an information handling system
US10445169B2 (en) * 2016-04-08 2019-10-15 Nxp Usa, Inc. Temporal relationship extension of state machine observer
CN112532728B (zh) * 2020-11-30 2022-09-20 中国航空工业集团公司西安航空计算技术研究所 一种确定性的机载高性能文件传输方法和***

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3623019A (en) * 1969-11-26 1971-11-23 Bell Telephone Labor Inc Programmed time-out monitoring arrangement using map timing
US5012435A (en) * 1988-11-17 1991-04-30 International Business Machines Corporation Multiple event timer circuit
US5471564A (en) * 1992-07-10 1995-11-28 Microsoft Corporation System and method for dynamic printer timeout
US5515385A (en) * 1994-03-09 1996-05-07 Motorola, Inc. Device and method for limiting delay by substantial elimination of duplicate synchronous data frames in a communication system
US5490153A (en) * 1994-08-04 1996-02-06 International Business Machines Corporation Recovery of lost frames in a communication link

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822322A (en) * 1996-04-18 1998-10-13 Mitsubishi Denki Kabushiki Kaisha ATM protocol processing method and ATM protocol processing apparatus
CN114063933A (zh) * 2021-12-02 2022-02-18 深圳市宝佳乐电子科技有限公司 区块管理方法、存储器控制器和存储器存储装置
CN114063933B (zh) * 2021-12-02 2022-06-28 深圳市宝佳乐电子科技有限公司 区块管理方法、存储器控制器和存储器存储装置

Also Published As

Publication number Publication date
CN1098582C (zh) 2003-01-08
KR950024077A (ko) 1995-08-21
EP0665668A2 (en) 1995-08-02
KR0147509B1 (ko) 1998-09-15
EP0665668A3 (en) 1996-02-28
DE69527862D1 (de) 2002-10-02
EP0665668B1 (en) 2002-08-28
US5706425A (en) 1998-01-06
TW340923B (en) 1998-09-21
DE69527862T2 (de) 2003-03-27
CN1119760A (zh) 1996-04-03

Similar Documents

Publication Publication Date Title
JPH07253936A (ja) タイムアウト処理回路およびそれを用いた受信装置
EP1503292B1 (en) DMA controller with bus occupation time limitation and sets of DMA parameters for a plurality of logical processors
JPH09223102A (ja) ダイレクトメモリアクセスコントローラ
JPS6115260A (ja) デ−タ処理装置
JPS6027031A (ja) 情報処理装置
JPH10133997A (ja) Ｄｍａ制御装置
JP2001014266A (ja) Ｄｍａ転送回路およびｄｍａ転送方法
JPS6220041A (ja) デ−タ処理装置の非同期デ−タ転送回路
JPH05134980A (ja) バスシステム
JPS59144955A (ja) 情報処理装置
JPH0287248A (ja) データ転送システム
JPH0773136A (ja) コンピュータシステムの動作方法
JP2527066B2 (ja) 受信待ち行列処理装置
JPH06139186A (ja) バス制御方式
JPS60136853A (ja) デ−タ転送方式
JPH05120215A (ja) 入出力制御装置
JPH0520102A (ja) 資源獲得待処理の優先順位変更方式
JPH02133849A (ja) 受信データ転送処理方式
JPS62190544A (ja) プログラマブル・コントロ−ラの上位リンクユニツト
JPH06103465B2 (ja) 割込み制御装置
JPH0470659B2 (ja)
JPH10320217A (ja) 処理制御装置
JPH02299048A (ja) 転送制御方式
JPS63208944A (ja) 情報処理システム
JPS6145344A (ja) スワツピング制御方式