JPS61105486A - タイマ装置 - Google Patents
タイマ装置Info
- Publication number
- JPS61105486A JPS61105486A JP59226647A JP22664784A JPS61105486A JP S61105486 A JPS61105486 A JP S61105486A JP 59226647 A JP59226647 A JP 59226647A JP 22664784 A JP22664784 A JP 22664784A JP S61105486 A JPS61105486 A JP S61105486A
- Authority
- JP
- Japan
- Prior art keywords
- output
- timer
- time
- service
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G15/00—Time-pieces comprising means to be operated at preselected times or after preselected time intervals
- G04G15/006—Time-pieces comprising means to be operated at preselected times or after preselected time intervals for operating at a number of different times
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Predetermined Time Intervals (AREA)
- Electric Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野]
本発明はタイマ装置に関し、特に単一のタイマ手段で複
数のタイマサービス要求を同時進行させるタイマ装置に
関するものである。
数のタイマサービス要求を同時進行させるタイマ装置に
関するものである。
[従来技術]
タイマ機能はあらゆる装置の時間制御に欠かせない0例
えば、パルスモータでは各相の励磁制御に、オンライン
通信では通信プロトコールのタイミング監視に、複写装
置では紙送りシーケンス。
えば、パルスモータでは各相の励磁制御に、オンライン
通信では通信プロトコールのタイミング監視に、複写装
置では紙送りシーケンス。
露光現像シーケンス等の制御に不可欠である。今日、こ
れらの装置のほとんどは、1チツプCPUにより制御さ
れる所であるが、このlチップCPUには通常1〜2個
のタイマ手段が内蔵されている。しかし、実際上はタイ
マ機能の使用要求が多いためCPU内蔵のタイマ手段で
は到底足りず。
れらの装置のほとんどは、1チツプCPUにより制御さ
れる所であるが、このlチップCPUには通常1〜2個
のタイマ手段が内蔵されている。しかし、実際上はタイ
マ機能の使用要求が多いためCPU内蔵のタイマ手段で
は到底足りず。
タイマ機能を疑似マルチ化して要求に応じていた。
第1図(L)及び(b)は従来のタイマ機能疑似マルチ
化方法を示し、凹面(a)は1つのタイマ手段を時分割
して使用する方法を示す図である0例えばある装置では
、夫々に特定機能を司る制御部3〜5があり、これらが
タイマ手段lを共有する方式の時間制御はよくみられる
0時分割使用の場合では、例えば制御部2がタイマ手段
lにトリガ信号TGを出力するとタイマ手段lはこれに
より専有さ、れ、制御部2にタイムアウト信号TOを出
力するまでは他の制御部3〜5はタイマ手段lを使用で
きない関係にある。これでは実際上限られた目的の制御
にしか本構成を使用できないし、タイマ使用優先順位の
決定等、複雑な管理。
化方法を示し、凹面(a)は1つのタイマ手段を時分割
して使用する方法を示す図である0例えばある装置では
、夫々に特定機能を司る制御部3〜5があり、これらが
タイマ手段lを共有する方式の時間制御はよくみられる
0時分割使用の場合では、例えば制御部2がタイマ手段
lにトリガ信号TGを出力するとタイマ手段lはこれに
より専有さ、れ、制御部2にタイムアウト信号TOを出
力するまでは他の制御部3〜5はタイマ手段lを使用で
きない関係にある。これでは実際上限られた目的の制御
にしか本構成を使用できないし、タイマ使用優先順位の
決定等、複雑な管理。
制御を必要とする。
同図(b)は各制御部がタイマ機能を疑似分散して有す
る場合を示す図である。クロック手段6は発振器でも良
いが、通常良く用いられるのはCPU内蔵のタイマ手段
を利用した一定のインターバル(例えば5m5)で発生
するタイマサービス処理である。この場合、制御部7〜
10は夫々にタイマ手段(例えばカウンタと比較手段)
を有し、タイマサービスの要求発生に応じ独自の設定値
をカウンタに保持させる。従ってクロック手段のサービ
ス発生の度に各カウンタの内容が−1され、結果として
各制御部7〜lOは独自のタイマ手段を同時に進行させ
られることになる。従ってこの構成は用途が広い、しか
しながら、クロック手段6がCPUのタイマサービスで
あるときは必然的にサービスインターバルが長くなり、
高速。
る場合を示す図である。クロック手段6は発振器でも良
いが、通常良く用いられるのはCPU内蔵のタイマ手段
を利用した一定のインターバル(例えば5m5)で発生
するタイマサービス処理である。この場合、制御部7〜
10は夫々にタイマ手段(例えばカウンタと比較手段)
を有し、タイマサービスの要求発生に応じ独自の設定値
をカウンタに保持させる。従ってクロック手段のサービ
ス発生の度に各カウンタの内容が−1され、結果として
各制御部7〜lOは独自のタイマ手段を同時に進行させ
られることになる。従ってこの構成は用途が広い、しか
しながら、クロック手段6がCPUのタイマサービスで
あるときは必然的にサービスインターバルが長くなり、
高速。
高精度のタイマ機能はψめない、一方、これをハードウ
ェアで実現すると、各制御部7〜10は夫々に相当のタ
イマハードウェアを備えなくてはならないから、装置が
大型化し、不経済である。
ェアで実現すると、各制御部7〜10は夫々に相当のタ
イマハードウェアを備えなくてはならないから、装置が
大型化し、不経済である。
本発明は上述した従来技術の欠点に鑑みて成されたもの
であって、その目的とする所は、単一のタイマ手段で複
数のタイマサービス要求を同時進行させるタイマ装置を
提供することにある。
であって、その目的とする所は、単一のタイマ手段で複
数のタイマサービス要求を同時進行させるタイマ装置を
提供することにある。
本発明の他の目的はサービスインターバルの極めて短い
サービス要求を高精度で満足させるタイマ装置を提供す
ることにある。
サービス要求を高精度で満足させるタイマ装置を提供す
ることにある。
[実施例]
以下、添付図面に従い本発明に好適な実施例を詳細に説
明する。
明する。
一般に、タイマサービス要求の形態は制御部の制御[目
的に債存し、一様ではない、第2図はタイマサービス要
求データが時刻で与えられる場合の第一実施例の回路図
を示し、第3図は第2図の動作を示すタイミングチャー
トである。第2図において、11は第1実施例のタイマ
装置、12はタイマ装置11を利用する一方の制御部、
13はもう一方の制御部である。制御部12は、例えば
タイマサービスを要求する時刻情報AI 、A2
+・・・を有し、始めは時刻AIになった時点でタイマ
装置11からタイムアウト信号TOAを受は取り、これ
により特定の制御を実行する0次に時刻データA2をT
GAに出力してタイムアウト信号T。
的に債存し、一様ではない、第2図はタイマサービス要
求データが時刻で与えられる場合の第一実施例の回路図
を示し、第3図は第2図の動作を示すタイミングチャー
トである。第2図において、11は第1実施例のタイマ
装置、12はタイマ装置11を利用する一方の制御部、
13はもう一方の制御部である。制御部12は、例えば
タイマサービスを要求する時刻情報AI 、A2
+・・・を有し、始めは時刻AIになった時点でタイマ
装置11からタイムアウト信号TOAを受は取り、これ
により特定の制御を実行する0次に時刻データA2をT
GAに出力してタイムアウト信号T。
Aがくるのを待つ、一方、制御部13も同様にして独自
の時刻情報B、、B、、・・・ を有し、始めは時刻B
1になった時点でタイマ装置11からタイムアウト信号
TOBを受は取り、これにより特定の制御を実行し、次
に時刻データB2をTGBに出力してタイムアウト信号
TOBがくるのを待つ関係にある。タイマ装置11はこ
のような複数の制御部12.13からのタイマサービス
要求を単一のタイマ手段で処理し、同時進行させる訳で
ある。
の時刻情報B、、B、、・・・ を有し、始めは時刻B
1になった時点でタイマ装置11からタイムアウト信号
TOBを受は取り、これにより特定の制御を実行し、次
に時刻データB2をTGBに出力してタイムアウト信号
TOBがくるのを待つ関係にある。タイマ装置11はこ
のような複数の制御部12.13からのタイマサービス
要求を単一のタイマ手段で処理し、同時進行させる訳で
ある。
第3図において1例えば−周期を24時間とした場合に
、制御部12は6時と16時にサービス要求を持ってい
る。また制御部13は10時と13時にサービス要求を
持っている。以下、タイミングチャートに従い、第2図
の動作を説明する。
、制御部12は6時と16時にサービス要求を持ってい
る。また制御部13は10時と13時にサービス要求を
持っている。以下、タイミングチャートに従い、第2図
の動作を説明する。
始めに、制御部12は時刻情報A1をTGAに、制御部
13は時刻情報BlをTGBに夫々出力する。比較器1
4はA、とB1を比較し、その出力端子A<BにHIG
Hレベルを出力する。よってデータセレクタ15はこれ
によりデータ入力端子のA側を選択し、出力端子0にデ
ータA1を出力する。一方カウンタ17は時刻Tを計数
しているからT=A、となったときに比較器出力端子A
=BにHI G Hレベルを出力する。この状態でOR
ゲート20の出力は比較器14のA<B出力により満足
しているから、ANDゲート18からタイムアウト信号
TOAが出力される。一方、ORゲート21は満足され
ていないから、ANDゲー)19も満足せず、制御部1
3には何も起こらない。
13は時刻情報BlをTGBに夫々出力する。比較器1
4はA、とB1を比較し、その出力端子A<BにHIG
Hレベルを出力する。よってデータセレクタ15はこれ
によりデータ入力端子のA側を選択し、出力端子0にデ
ータA1を出力する。一方カウンタ17は時刻Tを計数
しているからT=A、となったときに比較器出力端子A
=BにHI G Hレベルを出力する。この状態でOR
ゲート20の出力は比較器14のA<B出力により満足
しているから、ANDゲート18からタイムアウト信号
TOAが出力される。一方、ORゲート21は満足され
ていないから、ANDゲー)19も満足せず、制御部1
3には何も起こらない。
制御部12はAIのタイムアウトサービスを受けたので
その時点で行うべき特定の制御を実行し1次にA2をT
GAに出力する。一方、制御部13はまだB、のタイム
アウトサービスを待っている。そこで、比較器14は次
に出力端子A>BにHIGHレベルを出力し、ORゲー
ト21を満足させる。よってデータセレクタ15は逆に
B側のデータB、を選択し、T=B、となったときに比
較器16の出力端子A−BにHIGHレベルを出力する
。この状態ではANDゲート19のみが満足するから、
制御部13にタイムアウト信号TOBが出力される。制
御部13はこれにより特定の制御を実行し、次にB2を
TGBに出力する。
その時点で行うべき特定の制御を実行し1次にA2をT
GAに出力する。一方、制御部13はまだB、のタイム
アウトサービスを待っている。そこで、比較器14は次
に出力端子A>BにHIGHレベルを出力し、ORゲー
ト21を満足させる。よってデータセレクタ15は逆に
B側のデータB、を選択し、T=B、となったときに比
較器16の出力端子A−BにHIGHレベルを出力する
。この状態ではANDゲート19のみが満足するから、
制御部13にタイムアウト信号TOBが出力される。制
御部13はこれにより特定の制御を実行し、次にB2を
TGBに出力する。
同様にしてB2 <A2であるから1次にタイマサービ
スを受けるのは制御部13である。制御部13は次にF
F(最大値)を出力してサービスを受けないようにする
。従って次にタイマサービスを受けるのは制御部12で
ある。やがてA2のサービスが発生すると制御部12も
FFを出力してタイマサービスを終了する。
スを受けるのは制御部13である。制御部13は次にF
F(最大値)を出力してサービスを受けないようにする
。従って次にタイマサービスを受けるのは制御部12で
ある。やがてA2のサービスが発生すると制御部12も
FFを出力してタイマサービスを終了する。
仮に、制御部12と13が同じデータをTGA 、TG
Bに出力しても問題ない0.比較器14のA−B出力が
HIGHレベルになり、両制御部12.13は同時にサ
ービスを受けられるからである。
Bに出力しても問題ない0.比較器14のA−B出力が
HIGHレベルになり、両制御部12.13は同時にサ
ービスを受けられるからである。
第4図はタイマサービス要求が時間で与えられる場合の
第2実施例の回路図を示し、第5図は第4図の動作を示
すタイミングチャートである。第4図の構成が第2図と
異る所は、制御部32.33がタイマサービス要求デー
タとして時間値ΔTを有していること゛に起因する。む
しろこの様な要求形態はより多くの制御部において一般
的であろう。
第2実施例の回路図を示し、第5図は第4図の動作を示
すタイミングチャートである。第4図の構成が第2図と
異る所は、制御部32.33がタイマサービス要求デー
タとして時間値ΔTを有していること゛に起因する。む
しろこの様な要求形態はより多くの制御部において一般
的であろう。
第5図において、あるタイミングに制御部33から時間
ΔTB、後のサービス要求があると、タイマ装!!13
1はサービスを開始する。そしてこのサービス途中のあ
るタイミングに制御部32から時間ΔTA、後のサービ
ス要求があると、タイマ1i31は単一のタイマ手段で
同時に両タイマサービスを進行させる。やがて最初のΔ
TB、を経過すると制御部33にタイムアウト信号TO
Bを出力し、そのままΔTAIのサービスを続行する。
ΔTB、後のサービス要求があると、タイマ装!!13
1はサービスを開始する。そしてこのサービス途中のあ
るタイミングに制御部32から時間ΔTA、後のサービ
ス要求があると、タイマ1i31は単一のタイマ手段で
同時に両タイマサービスを進行させる。やがて最初のΔ
TB、を経過すると制御部33にタイムアウト信号TO
Bを出力し、そのままΔTAIのサービスを続行する。
この状態で制御部33から再びΔTB2のサービス要求
があると、該ΔTB2のサービスをΔTA、のサービス
と並行して進める0図より解るように、ΔTB2のタイ
ムアウト時刻はΔTA1のタイムアウト時刻より早くく
るから、タイマ装置!i31は前記同様にして制御部3
3にタイムアウト信号TOBを出力し、引き続きΔT
A−、のサービスを続行する。こうして次にΔTA、の
時間が経過すると制御部32にタイムアウト信号TOA
を出力する。
があると、該ΔTB2のサービスをΔTA、のサービス
と並行して進める0図より解るように、ΔTB2のタイ
ムアウト時刻はΔTA1のタイムアウト時刻より早くく
るから、タイマ装置!i31は前記同様にして制御部3
3にタイムアウト信号TOBを出力し、引き続きΔT
A−、のサービスを続行する。こうして次にΔTA、の
時間が経過すると制御部32にタイムアウト信号TOA
を出力する。
以下、85図のタイミングチャートに従い、第4図の動
作を説明する。第4図において、制御部33はあるタイ
ミングにトリガデータΔTB、をトリガバス34に出力
する。トリガバス34には複数の制御部を接続可能であ
り、各制御部は3ステート素子でバス34を駆動する。
作を説明する。第4図において、制御部33はあるタイ
ミングにトリガデータΔTB、をトリガバス34に出力
する。トリガバス34には複数の制御部を接続可能であ
り、各制御部は3ステート素子でバス34を駆動する。
ΔTB、は加算器35のB側に入力され、カウンタ40
のカウント出力は加算器35のA側に入力されている。
のカウント出力は加算器35のA側に入力されている。
従って、この時点のカウンタ計数値を1とすれば加算結
果は1+ΔTB1=nである。この加算結果nは制m部
33からのロード信号信号LDBにによりレジスタ37
にセットされる。一方、レジスタ36は初期化により最
大値(F−F)に強制セットされている。従って比較器
41はA>B出力端子にHIGHレベルを出力し、デー
タセレクタ3Bはレジスタ37の出力を選択し、比較器
39のA−B出力端子はカウントjanのときにHId
Hレベルを出力することになる。ところで。
果は1+ΔTB1=nである。この加算結果nは制m部
33からのロード信号信号LDBにによりレジスタ37
にセットされる。一方、レジスタ36は初期化により最
大値(F−F)に強制セットされている。従って比較器
41はA>B出力端子にHIGHレベルを出力し、デー
タセレクタ3Bはレジスタ37の出力を選択し、比較器
39のA−B出力端子はカウントjanのときにHId
Hレベルを出力することになる。ところで。
カウンタ40が1からnまで上昇する途中のmにおいて
、制御部32はトリガデータΔTA、をバス34に出力
する。加算器35はこの時点のカウント値mとムTA&
(図の場合はp)を加算し、ロード信号LDAは加算
結果の値m−1と加算オーバフロービットOvをレジス
タ36にセットする。カウンタ40はカウント(P+1
)を周期に計数するから、トリガデータΔTの最大値を
pとしておけばサービス可能である。比較器41はレジ
スタ36にオーバフロービットOvが立っているのでm
−1>nと判定し、依然として出力端子A>HにHIG
Hレベルを出力する。従ってカウンタ40の出力tがn
に等しくなるとタイムアウト信号TOBmを出力し、制
御部33はタイマサービスを受けられる。ANDゲート
43の出力はレジスタ37のプリセット端子PR3に入
力され、レジスタ37の内容を強制的にFNFにセット
し、一時的不使用の状態にする。またタイマサービスを
受けた制御部33は特定の制御を実行する。この制御に
要する時間及び次のトリガ要求までに要する時間は一般
に各制御部に固有のものであり、予め知ることができる
。これが再トリガをかけるまでの時間ΔPB、であり、
制御部33はカウンタ40の出力が00時点で再びトリ
ガデータΔTB2を出力する。ΔTB2の値は、例えば
タイマサービスが同一周期で発生して欲しいような場合
はΔTB、−ΔPBKで求められる。
、制御部32はトリガデータΔTA、をバス34に出力
する。加算器35はこの時点のカウント値mとムTA&
(図の場合はp)を加算し、ロード信号LDAは加算
結果の値m−1と加算オーバフロービットOvをレジス
タ36にセットする。カウンタ40はカウント(P+1
)を周期に計数するから、トリガデータΔTの最大値を
pとしておけばサービス可能である。比較器41はレジ
スタ36にオーバフロービットOvが立っているのでm
−1>nと判定し、依然として出力端子A>HにHIG
Hレベルを出力する。従ってカウンタ40の出力tがn
に等しくなるとタイムアウト信号TOBmを出力し、制
御部33はタイマサービスを受けられる。ANDゲート
43の出力はレジスタ37のプリセット端子PR3に入
力され、レジスタ37の内容を強制的にFNFにセット
し、一時的不使用の状態にする。またタイマサービスを
受けた制御部33は特定の制御を実行する。この制御に
要する時間及び次のトリガ要求までに要する時間は一般
に各制御部に固有のものであり、予め知ることができる
。これが再トリガをかけるまでの時間ΔPB、であり、
制御部33はカウンタ40の出力が00時点で再びトリ
ガデータΔTB2を出力する。ΔTB2の値は、例えば
タイマサービスが同一周期で発生して欲しいような場合
はΔTB、−ΔPBKで求められる。
この場合、例えば点線で示すライン46を介してカウン
タ40の出力を読み取れば、より正確な制御ができる。
タ40の出力を読み取れば、より正確な制御ができる。
さて、この時点で加算器35の出力は0+ΔTB2=q
でオーバフロービットOv付きである。従ってカウンタ
40がpまで上昇しても比較器39の出力端子A=Bを
満足することはない、カウンタ40がpを計数すると次
のクロックCLKでOになる。そしてこのカラントル出
力の立下りでレジスタ36.37のオーバフロービット
Ovを夫々リセットする。共に新しいカウントサイクル
に更新されたからである。従って比較器41は単純にレ
ジスタ36.37の出力を比較することになり、次の時
点ではq<m−1より出力端子A>HにHIGHレベル
を出力する。カウンタ40の出力がqになるとデータセ
レクタ38の出力qとの一致がとれ、ANDゲート43
からタイムアウト信号TOBを出力する。以後、制御部
33は次のサービス要求がないのでトリガデータを出力
しない、よってレジスタ37はANDゲート43出力で
F−Fにプリセットされたままである。比較器41はこ
の時点で出力端子A<BにH[GHレベルを出力する。
でオーバフロービットOv付きである。従ってカウンタ
40がpまで上昇しても比較器39の出力端子A=Bを
満足することはない、カウンタ40がpを計数すると次
のクロックCLKでOになる。そしてこのカラントル出
力の立下りでレジスタ36.37のオーバフロービット
Ovを夫々リセットする。共に新しいカウントサイクル
に更新されたからである。従って比較器41は単純にレ
ジスタ36.37の出力を比較することになり、次の時
点ではq<m−1より出力端子A>HにHIGHレベル
を出力する。カウンタ40の出力がqになるとデータセ
レクタ38の出力qとの一致がとれ、ANDゲート43
からタイムアウト信号TOBを出力する。以後、制御部
33は次のサービス要求がないのでトリガデータを出力
しない、よってレジスタ37はANDゲート43出力で
F−Fにプリセットされたままである。比較器41はこ
の時点で出力端子A<BにH[GHレベルを出力する。
やがてカウンタ40の出力がm−1になるとデータセレ
クタ38の出力m−1と一致がとれ、ANDゲート42
を介して制御部32にタイムアウト信号TOAを出力す
る。この時点で制御部32は初めて時間ΔTA1のタイ
マサービスを受ける。制御部32はΔTA1のサービス
実行後、トリガデータΔTA、をバス34に出力して次
のタイムアウト信号TOAを持つ。
クタ38の出力m−1と一致がとれ、ANDゲート42
を介して制御部32にタイムアウト信号TOAを出力す
る。この時点で制御部32は初めて時間ΔTA1のタイ
マサービスを受ける。制御部32はΔTA1のサービス
実行後、トリガデータΔTA、をバス34に出力して次
のタイムアウト信号TOAを持つ。
尚、上述した説明では独立した制御部を2個設けたが、
1個でもよく、この1個の制御部がタイマサービス要求
をオーバラップさせるようにして複雑に出力する場合で
もそのまま対処できる。
1個でもよく、この1個の制御部がタイマサービス要求
をオーバラップさせるようにして複雑に出力する場合で
もそのまま対処できる。
[効果]
以上述べた如く本発明によれば、単一のタイマ手段を複
数の制御部が効率良く使用でき、相互に何ら制約を受け
るものではない、しかも正確なタイマサービスを受けら
れ、非常に使い易い。
数の制御部が効率良く使用でき、相互に何ら制約を受け
るものではない、しかも正確なタイマサービスを受けら
れ、非常に使い易い。
第1図(&)は1つのタイマ手段を時分割して使用する
従来方法を示す図、 第1図(b)は複数制御部がタイマ機能を疑似分散して
有する従来方法を示す図、 第2図はタイマサービス要求データが時刻で与えられる
場合の本発明の第一実施例の回路図。 第3図は第2図の動作を示すタイミングチャート、 第4図はタイマサービス要求が時間で与えられる場合の
本発明の第2実施例の回路図、第5図は第4図の動作を
示すタイミングチャートである。 ここで、11・・・タイマ装置、12.13・:・制御
部、31・・・タイマ装置、32.33・・・制御部で
ある。
従来方法を示す図、 第1図(b)は複数制御部がタイマ機能を疑似分散して
有する従来方法を示す図、 第2図はタイマサービス要求データが時刻で与えられる
場合の本発明の第一実施例の回路図。 第3図は第2図の動作を示すタイミングチャート、 第4図はタイマサービス要求が時間で与えられる場合の
本発明の第2実施例の回路図、第5図は第4図の動作を
示すタイミングチャートである。 ここで、11・・・タイマ装置、12.13・:・制御
部、31・・・タイマ装置、32.33・・・制御部で
ある。
Claims (1)
- 少なくとも1のタイマ手段と、複数のタイマ設定値入力
手段と、複数のタイマ設定値入力に各対応する複数のタ
イムアウト信号出力手段を備え、前記タイマ手段は前記
複数のタイマ設定値のための時間計数を同時進行させる
ことを特徴とするタイマ装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59226647A JPS61105486A (ja) | 1984-10-30 | 1984-10-30 | タイマ装置 |
US06/792,493 US4712072A (en) | 1984-10-30 | 1985-10-28 | Timer apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59226647A JPS61105486A (ja) | 1984-10-30 | 1984-10-30 | タイマ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61105486A true JPS61105486A (ja) | 1986-05-23 |
JPH0262196B2 JPH0262196B2 (ja) | 1990-12-25 |
Family
ID=16848455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59226647A Granted JPS61105486A (ja) | 1984-10-30 | 1984-10-30 | タイマ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4712072A (ja) |
JP (1) | JPS61105486A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8311407B2 (en) | 2008-03-28 | 2012-11-13 | Panasonic Corporation | Camera system, camera body, and interchangeable lens |
US8521016B2 (en) | 2008-03-28 | 2013-08-27 | Panasonic Corporation | Camera system |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4939659A (en) * | 1988-01-15 | 1990-07-03 | Allied-Signal, Inc. | Speed/rpm transmitting device |
US5012435A (en) * | 1988-11-17 | 1991-04-30 | International Business Machines Corporation | Multiple event timer circuit |
US5010560A (en) * | 1989-01-17 | 1991-04-23 | Marconi Instruments, Inc. | Data logging apparatus |
JPH04167738A (ja) * | 1990-10-31 | 1992-06-15 | Nec Corp | 調歩同期通信速度検出装置 |
EP0773447A3 (en) | 1995-11-13 | 1998-03-04 | Matsushita Electric Industrial Co., Ltd. | Time counting circuit, pulse converting circuit and FM demodulating circuit |
US6334191B1 (en) * | 2000-05-19 | 2001-12-25 | Visteon Global Technologies, Inc. | Multi-function timer with shared hardware |
JP2007220026A (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Ltd | タイマ装置、タイマ処理方法、タイマ処理プログラム、電子機器及び回路装置 |
US8219845B2 (en) * | 2007-05-09 | 2012-07-10 | Microsoft Corporation | Timer service uses a single timer function to perform timing services for both relative and absolute timers |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3657571A (en) * | 1970-05-21 | 1972-04-18 | Hamilton Watch Co | Solid state timer |
US3909620A (en) * | 1972-02-23 | 1975-09-30 | New Nippon Electric Co | Time controlled switching system with override control of manual operation |
US4068179A (en) * | 1976-05-17 | 1978-01-10 | Design And Manufacturing Corporation | Electronic cycle-select switching system |
US4081754A (en) * | 1977-01-31 | 1978-03-28 | Jackson Joseph N | Programmable television receiver controllers |
US4127823A (en) * | 1977-02-23 | 1978-11-28 | Frost R Jack | Programmable controller |
US4206612A (en) * | 1977-07-15 | 1980-06-10 | Emhart Industries, Inc. | Refrigeration system control method and apparatus |
US4168525A (en) * | 1977-11-29 | 1979-09-18 | Russell John H | Universal timer |
US4390965A (en) * | 1980-06-05 | 1983-06-28 | Jovanita Inc. | Micro-wave ovens |
DE3034734A1 (de) * | 1980-09-15 | 1982-04-22 | Siemens AG, 1000 Berlin und 8000 München | Mehrfunktionszeitrelais |
-
1984
- 1984-10-30 JP JP59226647A patent/JPS61105486A/ja active Granted
-
1985
- 1985-10-28 US US06/792,493 patent/US4712072A/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8311407B2 (en) | 2008-03-28 | 2012-11-13 | Panasonic Corporation | Camera system, camera body, and interchangeable lens |
US8521016B2 (en) | 2008-03-28 | 2013-08-27 | Panasonic Corporation | Camera system |
US8542314B2 (en) | 2008-03-28 | 2013-09-24 | Panasonic Corporation | Camera system including camera body and interchangeable lens for performing focus control |
Also Published As
Publication number | Publication date |
---|---|
US4712072A (en) | 1987-12-08 |
JPH0262196B2 (ja) | 1990-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0728331B1 (en) | Microcontroller with multiple timing functions available in a single peripheral module | |
WO1998022872A1 (en) | Data processing circuit with a self-timed instruction execution unit | |
JP2822986B2 (ja) | Dma内蔵シングルチップマイクロコンピュータ | |
US5640602A (en) | Transferring digital data in units of 2 bytes to increase utilization of a 2-byte-wide bus | |
US6263450B1 (en) | Programmable and resettable multifunction processor timer | |
JPS61105486A (ja) | タイマ装置 | |
JPS6290742A (ja) | 中央処理装置の性能を向上させる方法および装置 | |
JP2826244B2 (ja) | Dmaユニット | |
JP2688245B2 (ja) | Dma制御装置 | |
JP2517943B2 (ja) | タイマ装置 | |
SU1417000A2 (ru) | Устройство переменного приоритета | |
JPH0546535A (ja) | データ転送インタフエース装置 | |
JPH0150927B2 (ja) | ||
JPS6255186B2 (ja) | ||
JPH07152588A (ja) | 計算機システムのタスク待ち時間管理装置 | |
JPH10254576A (ja) | マイクロコンピュータの制御装置 | |
SU1238088A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с абонентом | |
JP2948244B2 (ja) | バス制御方式 | |
SU1206954A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
JP2003036241A (ja) | ウェイトサイクル制御装置およびウェイトサイクル制御方法 | |
SU1336004A1 (ru) | Устройство дл обслуживани запросов | |
JPH0240754A (ja) | Dmaユニット | |
JP3144811B2 (ja) | 監視タイマ回路 | |
JPH0644180A (ja) | Dma装置 | |
JPH0528076A (ja) | シリアルデータ通信装置とマイクロプロセツサ |