DE68917216T2

DE68917216T2 - Logische Halbleitervorrichtung mit supraleitender Ladung.

Info

Publication number: DE68917216T2
Application number: DE68917216T
Authority: DE
Inventors: Albert H Taddiken; Han-Tzong Yuan
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1988-06-02
Filing date: 1989-05-05
Publication date: 1994-11-24
Anticipated expiration: 2009-05-06
Also published as: KR910002129A; JPH0279512A; EP0344925A2; EP0344925A3; DE68917216D1; EP0344925B1

Description

GEBIET DER ERFINDUNG

Die vorliegende Erfindung bezieht sich im allgemeinen auf digitale Schaltungen und im besonderen auf mit supraleitender Last versehene Vorrichtungen zur Verbesserung der Schaltungsleitung.

HINTERGRUND

Während schnelle Schaltvorrichtungen wesentlich für besonders schnelle digitale Schaltungen sind, hängt die Qualität eines Schaltkreises, d.h. Störabstand, Leistungsaufnahme und Layoutpackungsdichte, in einem hohen Maße von der Lastvorrichtung ab. In der Vergangenheit wurden sowohl Zweipol- als auch Dreipollastvorrichtungen allgemein in digitalen Logik- und Speicherschaltungen angewandt. Die Figuren 1A und 1B zeigen einfache Inverterschaltungen A und B, die jeweils eine Zweipolwiderstands- und eine nichtlineare Dreipol-FET- Last aufweisen. In diesen Beispielen wird ein Signal über einen Schaltungspunkt an die Gateelektrode eines Anreicherungsschalttransistors eingegeben. Die Figur 1C stellt die Lastliniencharakteristik der Schaltungen A und B dar. Als Beispiel für die nichtlineare Last dient ein Verarmungsfeldeffekttransistor (FETDM).
Über den Widerstand der Schaltung A fließt ein Ladestrom, der linear mit zunehmender Ausgangsspannung abnimmt. Demnach ist die Antwortzeit der in Figur 1A gezeigten Schaltung relativ langsam. Weiterhin gewährleistet die lineare Vorrichtung bei einem vorgegebenen Lastwiderstand auch nur einen unerwünscht kleinen Störabstand im Vergleich zu demjenigen, der sich bei Gebrauch eines Verarmungstransistors als Lastvorrichtung ergibt.
Die Figur 1D zeigt in qualitativer Weise die Übertragungscharakteristik der Inverterschaltungen A und B. Die Charakteristik der Schaltung A, bei der eine ohmsche Last eingesetzt wird, ist durch eine gestrichelte Linie dargestellt und die Charakteristik der Schaltung B, bei der der FETDM als Lastvorrichtung genutzt wird, ist durch die durchgezogene Linie dargestellt. Eine ideale Übertragungscharakteristik ist mit einer punktierten Linie dargestellt.
Obgleich die Inverterschaltung B mit der FETDM-Last die ideale Übertragungscharakteristik besser als die Schaltung A approximiert, wird bei Transistorlast nur dann einen relativ konstanter Laststrom auftreten, wenn die Source-/Drain- Leitfähigkeit relativ klein im Vergleich zu derjenigen des Eingangstransistors ist und wenn der Strom durch den FETDM deutlich absinkt, sobald die Leitung durch den Eingangstransistor unterbrochen wird. Hierfür muß der FETDM deutlich unterhalb der Knickspannung, d.h. im Sättigungsbereich, betrieben werden, die mindestens 0,5 Volt bei einem-GaAs FET und 1,5 Volt bei einem Silizium-FET beträgt. Weiterhin wird der FETDM normalerweise als eine Dreipolvorrichtung betrieben, die deutlich mehr Oberfläche erfordert als eine Zweipolvorrichtung. Obgleich eine Zweipolvorrichtung mit einem FETDM gebildet werden kann, z.B. durch einfaches Weglassen des ohmschen Kontakts zwischen den Gate- und Sourceelektroden zum Verringern des Platzbedarfs auf einer Schaltungsstruktur, ist bekannt, daß eine derartige Sparmaßnahme zu einer geringeren Schaltungsleistungsfähigkeit führt. Beispielsweise hat sich in einer integrierten Schaltung, die mehrere Zweipol FETDM-Lastvorrichtungen enthält, eine unzureichende Kontrollmöglichkeit über die Gleichförmigkeit der Sättigungsströme zwischen den einzelnen Vorrichtungen ergeben. Weiterhin werden bei einer vorgegebenen Kanallänge deutlich höhere Source-/Drainspannungen zum Betreiben eines Zweipol-MOSFET in einem nichtlinearen Bereich zum Erzielen der gewünschten Übertragungscharakteristik erforderlich.
Ist es möglich, eine nichtlineare Zweipollastvorrichtung mit geringer Knickspannung und einer Lastkennlinie gemäß einem FETDM zu bilden, so kann eine beachtliche Verbesserung der Leistung und der Dichte von integrierter Schaltungslogik ohne Zugeständnisse an die Schaltgeschwindigkeit und den Störabstand erreicht werden.

ZUSAMMENFASSUNG DER ERFINDUNG

Gemäß der vorliegenden Erfindung wird eine für die Anwendung bei oder unterhalb einer supraleitenden Temperatur Tc geeignete Schaltung mit einem ersten Logikinverter geschaffen, enthaltend:
eine Eingangstransistorvorrichtung mit einer Elektrode für den Empfang eines Eingangssignals, einem ersten Anschluß zum Verbinden mit einem Referenzpotential und einem zweiten Anschluß zur Abgabe eines Ausgangssignals; und
eine Lastvorrichtung aus supraleitendem Material, die zwischen dem zweiten Anschluß und einem Verbindungspunkt für den Empfang eines zweiten Spannungspotentials angeschlossen ist, wobei das supraleitende Material eine charakteristische kritische Stromdichte Jc aufweist, wobei die Lastvorrichtung bei der Anwendung als lineare Last betrieben werden kann, wenn sie eine Stromdichte größer als Jc leitet, und in einem supraleitenden Zustand unterhalb von Jc betrieben werden kann, und wobei die Stromdichte J den Wert Jc abhängig davon überschreitet, daß das Eingangssignal einen vorbestimmten Wert erreicht.
Kürzlich wurden mehrere oxidkeramische Verbindungen gefunden, die supraleitende Eigenschaften bei Temperaturen, die über dem Siedepunkt von Stickstoff liegen, besitzen. Die Entwicklung derartiger Materalien ist besonders interessant, da Stickstoff ein relativ billiges und reichlich vorhandenes Kühlmittel ist. Mit dem Aufkommen von Supraleitern aus Keramikoxid und der Möglichkeit, Materialien zu entwickeln, die bei noch höheren Temperaturen supraleitend sind, bietet die Anwendung von supraleitenden Materialien in integrierten Schaltungen nun die Möglichkeit, höhere Integrationsstufen und einen geringeren Energieverbrauch zu verwirklichen.

KURZE BESCHREIBUNG DER ZEICHNUNG

Die Erfindung wird am besten unter Bezug auf die nachfolgende detaillierte Beschreibung von Ausführungsbeispielen verständlich, wenn diese im Zusammenhang mit der begleitenden Zeichnung gelesen wird, in der:
Fig. 1A bis 1D Inverterschaltungen und entsprechende Kennlinien gemäß dem Stand der Technik darstellen;
Fig. 2 eine Inverterschaltung darstellt, die eine schaltbare, aus supraleitendem Material geformte Lastvorrichtung enthält;
Fig. 3 eine Strom-Spannungs-Kennlinie der Lastvorrichtung aus Fig. 2 zeigt;
Fig. 4 eine Lastlinienkurve und eine Familie von Transistorausgangskurven zeigt;
Fig. 5 eine teilweise schematische Ansicht einer statischen Direktzugriffsspeicherzelle darstellt;
Fig. 6 ein ECL-Logikgatter zeigt;
Fig. 7 ein gepuffertes FET-Logikgatter zeigt;
Fig. 8 ein NAND-Logikgatter zeigt; und
Fig. 9 ein NOR-Logikgatter zeigt.
Identische Bezugszeichen werden in zahlreichen Figuren bei Bezug auf dieselben Bauteile benutzt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGEN

Obgleich hier bestimmte bevorzgte Ausführungen beschrieben werden, sollte deutlich sein, daß die vorliegende Erfindung auf eine große Vielzahl von Schaltungen angewendet werden kann. Spezielle Materialien und Prozesse zur Herstellung der Schaltungen, wie sie hier erläutert werden, dienen ausschließlich der Verdeutlichung und sollen den Schutzbereich der Erfindung nicht einschränken.
Die Figur 2 stellt eine Inverterschaltung 10 dar, in der ein Supraleiter einen schaltbaren Lastwiderstand bei Temperaturen unter Tc bildet. Die Schaltung enthält einen Eingangstransistor 12, der in dieser beispielhaften Ausführung ein MOSFET mit einer Gateelektrode zur Aufnahme eines Eingangssignals ist, einer ersten Source/Drainelektrode 16, die an das Massepotential angeschlossen ist, und einer zweiten Source/Drainelektrode 18. Der Typ des Eingangstransistors ist nicht auf MOSFETs beschränkt. Bipolare Transistoren, GaAs-MESFETs und Transistoren mit hoher Elektronenbeweglichkeit (HEMTs) sind beispielsweise einige der bekannten Transistortypen, die ersatzweise eingesetzt werden können.
Die zweite Transistorelektrode 18 ist an einen Anschluß 20 einer supraleitenden Vorrichtung 22 angeschlossen. In einer bevorzugten Form der Erfindung ist die Lastvorrichtung 22 ein passives Element, das einen Faden aus supraleitendem Material wie z.B. YBa&sub2;Cu&sub3;Ox enthält und eine kritische Übergangstemperatur Tc in der Nähe oder über dem Siedepunkt von flüssigem Stickstoff, d.h. 77 K, aufweist. Ein zweiter Anschluß 24 der Vorrichtung 22 ist an eine Spannungsquelle VDD angeschlossen.
Die Figur 3 zeigt die Stromspannungskennlinie der supraleitenden Vorrichtung 22 bei Betrieb unter der kritischen Temperatur Tc. Bleibt die Stromdichte J ebenso unterhalb eines kritischen Wertes Jc, so wird die Vorrichtung in einem supraleitenden Zustand ohne Widerstand betrieben und somit ergibt sich kein Spannungsabfall bei Zunahme der Stromdichte bis zu einem kritischen Wert Jc. Bei Stromdichten nahe Jc beginnt die Vorrichtung in einen normalleitenden Zustand überzugehen.
Die in Figur 3 dargestellte qualitative Übergangskurve, für die angenommen wird, daß sie für einige Materialien kennzeichnend ist, soll derartige Übergänge nicht im allgemeinen beschreiben. Vielmehr ist davon auszugehen, daß der exakte Strom-Spannungs-Übergang, der oberhalb von Jc auftritt, von der Art des supraleitenden Materials und der Kristallqualität abhängt. Oberhalb von Jc weist die Vorrichtung eine normale Leitfähigkeit auf und leitet Strom in linearer Abhängigkeit von der anliegenden Spannung. Auf Basis dieser Eigenschaften sind in Figur 4 die entsprechende Lastlinie 28 und eine Familie von Ausgangskennlinien des Eingangstransistors 12 aus Figur 2 dargestellt. Die Ausgangskennlinien verdeutlichen die Beziehung zwischen der Höhe des durch den Transistor 12 geleiteten Stroms und der Source-/Drainspannung des Transistors für zahlreiche Gatespannungswerte VG.
Bei einer supraleitenden Temperatur und bis zu einer Schwellstromhöhe IT befindet sich die Lastvorrichtung 22 in einem supraleitenden Zustand. Deshalb verhält sich die Lastvorrichtung 22 bei Zunahme von VG von Null bis zu einem Übergangswert VGC wie ein perfekter Leiter und die gesamte Spannung VDD fällt über den Eingangstransistor 12 ab. Nahe VGC wird ein Schwellstrom IT erreicht und die Lastvorrichtung 22 geht plötzlich in den normal leitenden Zustand über, was anhand der nahezu horizontal verlaufenden Spannungsverschiebung in Figur 4 dargestellt ist. Oberhalb IT weist die Vorrichtung 22 ein Verhalten auf, das demjenigen der ohmschen Last der aus dem Stand der Technik bekannten Schaltung A bekannt ist, d.h., der Strom durch die Vorrichtung ist direkt proportional zu VG und indirekt proportional zu der Source-/Drainspannung VSD, die am Eingangstransistor 12 anliegt.
So wird beispielsweise ein relativ niedriger Wert von IT den Betrieb der supraleitenden Lastvorrichtung 22 als ohmschen Leiter bei geringem Wert von VG zur Folge haben, wodurch ein relativ geringer Störabstand entsteht, obgleich eine hinreichend niedrige "logisch Null"-Ausgangsspannung für den Eingang einer nachfolgenden Logikstufe vorliegt. Auf der anderen Seite wird die Wahl eines relativ hohen Wertes für IT, beispielsweise nahe des Sättigungsstromwertes des Eingangstransistors 12, einen größeren Störabstand ergeben - vorausgesetzt die "logisch Null"-Ausgangsspannung ist klein genug für die nachfolgenden Logikstufen.
Der Grenzstrom IT läßt sich an einen gewünschten Wert durch Verändern der Querschnittsfläche des Leitfadens aus supraleitendem Material, aus dem die Vorrichtung 22 gebildet ist, anpassen. Es kann ebenso erforderlich oder wünschenswert sein, die kritische Stromdichte Jc des supraleitenden Materials zu verändern. In dieser Hinsicht sei auf Gallagher et. al., Mat. Res. Bull., Bd. 22, S. 995 - 1006, 1987; und Cava et. al., Nature, Bd. 329, S. 423 - 427, 1. Oktober 1987, verwiesen, wobei jede Literaturstelle durch die angegebene Fundstelle miteinbezogen sei.
In der Gallagher-Studie wird ausgeführt, daß die Gitterstrukturen von Cupratkeramiken von dem Ausmaß und der Art der Oxidation in dem Material abhängen. Cava et. al. weisen darauf hin, daß sowohl die Eigenschaften im supraleitenden als auch im normalen Zustand von der mikroskopischen Sauerstoffverteilung abhängen. Im allgemeinen wird das Erreichen einer spezifischen gleichmäßigen Stöchiometrie als ein Schlüssel für optimale Materialeigenschaften wie Jc für eine Vielzahl von supraleitenden Materialien angesehen.
Weiterhin spielt wenigstens für einige der Materialklassen, aus denen sich Supraleiter formen lassen, die relativ hohe Flüchtigkeit des Sauerstoffanteils während der Wärmebehandlung ein Rolle, beispielsweise bei Temperaturen von mehr als 400ºC für YBa&sub2;Cu&sub3;Ox. Um diesem Effekt entgegenzuwirken, werden Wärmebehandlungsschritte zur Bildung von Kristallen der Materialien oft in einer sauerstoffangereicherten Umgebung durchgeführt. Dennoch weisen die Strukturen typischerweise einen zur Ausbildung gewünschter Eigenschaften ungenügenden Sauerstoffanteil auf. Demnach besteht ein Schritt, der vielen, wenn nicht allen Prozeßfolgen zur Herstellung supraleitenden Keramikoxidmaterials zugrundeliegt, in einem langandauernden Tempervorgang, der dazu dient, zusätzliche Sauerstoffatome in die Keramik überzuführen und die gewünschte Stöchiometrie zu erreichen.
Ein weiterer Parameter, der die supraleitenden Eigenschaften von vielen Cupratkeramiken beeinflußt, ist in der inhomogenen Natur des synthetisierten Materials zu sehen. Demnach sind oft Prozeßschritte erforderlich, die die Verteilung von Atomen verändern und den Mangel an Sauerstoff in makroskopischem Maßstab ausbessern.
Aus den obigen Ausführungen wird ersichtlich, daß sich zahlreiche Abstufungen von oxidkeramischen Supraleitern unter Verwendung der Prozeßfolgen entwickeln lassen. Ist beispielsweise das Ausgangsmaterial ein Pulver, so ist bekannt, daß sich erhebliche Sauerstoffmängel ergeben, wenn die einzelnen Körner thermisch verschmolzen werden. Wird das verschmolzene Material geschmolzen und rekristallisiert, beispielsweise bei 1300ºC, so ist zu erwarten, daß der Sauerstoffmangel noch ausgeprägter ist. Wird andererseits das Material durch Abscheidung auf einem kristallinen Substrat gebildet, beispielsweise durch Zerstäuben unter einem Sauerstoffteildruck, so läßt sich die Wärmebehandlung in einer Sauerstoffatmosphäre zur Korrektur von Gitterunregelmäßigkeiten unter Vermeidung eines weiteren Sauerstoffverlustes durchführen.
Mehrere Abstufungen von supraleitendem Material lassen sich auf demselben Substrat mit Maskierungstechniken und durch ausgewähltes Ausbilden von Abdeckschichten über der Oxidkeramik zum Abschirmen einzelner Teile des keramischen Materials während einzelner Prozeßschritte bilden.
Es sei angemerkt, daß über die Sauerstoffimplantation für andere Zwecke, als die Korrektur der Stöchiometrie keramischer Materialien, beispielsweise um absichtlich ein supraleitendes Material zu beschädigen, berichtet wurde. Siehe hierzu Clark et. al., "Auswirkungen von Strahlungsschädigung in ionenimplantierten Dünnfilmen von Metalloxidsupraleitern", Appl. Phys. Lett., 51 (2), 13. Juli 1987, S. 139 - 141; und siehe Koch et. al., "Quanteninterferenzvorrichtungen aus supraleitenden Oxiddünnfilmen", Appl. Phys. Lett., 51 (3), 20. Juli 1987, S. 200 - 202, die jeweils durch diese Referenz miteinbezogen seien.
Die Veröffentlichungen von Clark und Koch betrachten das Abtragen von Anteilen supraleitender Filme aus dem Blickwinkel supraleitender Strukturen, beispielsweise zum Bilden von Verbindungsleitungen. Sie nennen Implantierungsenergien für das Bestrahlen mit Sauerstoff oder Arsen im Bereich von 0,25 - 2,3 MeV von Filmen, die zwischen 0,5 und 1,5 um variieren. Einige der genannten Filmzusammensetzungen approximieren YBa&sub2;Cu&sub3;Ox. Soweit die Veröffentlichungen von umfassenden Umwandlungen von niederwertigem polykristallinem supraleitendem Material in einen Isolator berichten, erscheinen Sauerstoffimplantate im Bereich von 0,25 - 1 MeV zum selektiven Strukturieren und Abtragen von Teilen eines Keramikoxidfilms in der Größenordnung einer Dicke von 1 um als zufriedenstellend. Demnach läßt sich die Vorrichtung 22 dadurch bilden, daß ausgewählte Bereiche des Films so geändert werden, daß sie ein geringeres Jc aufweisen als andere Filmbereiche.
Eine weitere Möglichkeit nach dem Erreichen einer optimalen Stöchiometrie, d.h. ungefähr x = 6,98 bei XBa&sub2;Cu&sub3;Ox, besteht in dem selektiven Abtragen von Teilen des Films auf Sauerstoffbasis während eines Hochtemperaturtempervorgangs. Andere Teile des Films, die als Supraleiter mit besserer Qualität zurückbleiben sollen, beispielsweise für Verbindungen, werden mit einer Schutzschicht bedeckt, um die optimale Sauerstoffstöchiometrie zu erhalten. Nach der Bildung von zwei oder mehreren Bereichen mit unterschiedlichen Zusammensetzungen können diese maskiert, strukturiert und implantiert werden, um supraleitende Verbindungen und Vorrichtungen mit Hilfe bekannter Methoden, wie die von Koch et. al. beschriebenen, scharf abzubilden.
Es ist ebenso möglich, gleichzeitig Verbindungsleitungen und die Vorrichtung 22 zu strukturieren, wenn der Sauerstoffgehalt auf die gewünschte Stufe durch Ionenimplantation korrigiert wird. Dies kann dadurch erreicht werden, daß ein keramischer Oxidfilm selektiv mit Material unterschiedlicher Dicke strukturiert wird, um das Eindringen des Sauerstoffs in den Film während der Sauerstoffimplantation zu variieren. Einige strukturierte Bereiche werden nach wie vor einen hohen Widerstand aufweisen oder nichtleitend sein, da sie vollständig von dem Implantat abgeschirmt sind. Das Strukturierungsmaterial über anderen Bereichen des Films wird von geringerer Dicke sein, so daß das Eindringen einiger Ionen in den Film ermöglicht wird, wodurch diese Bereiche des Film supraleitend werden, wenngleich weniger supraleitend als Bereiche des Films, die nicht strukturiert sind. Als Ergebnis werden ausgebildet: ein supraleitender Bereich von hoher Qualität, d.h. hohem Jc; ein supraleitender Bereich von geringerer Qualität, d.h. niedrigem Jc, der für die Vorrichtung 22 geeignet ist; und ein Bereich, der einen hohen Widerstand aufweist oder nichtleitend ist, zur elektrischen Isolation und Abgrenzung der anderen Bereiche.
Beispielsweise kann das Strukturierungsmaterial eine aus einem Goldfilm gebildete Schicht sein, die zwischen 0 und 0,5 um schwankt und eine Sauerstoffimplantation bei Energien zwischen 0,25 und 1 MeV abblockt. Die Goldschicht läßt sich mit einer organischen Schicht von Photoresist strukturieren, die anschließend entwickelt und selektiv geätzt wird, um Bereiche entsprechend der beabsichtigten Verbindungsstrukturen auszusetzen.
Andere Variationen sind für diejenigen offensichtlich, die mit den zahlreichen Technologien vertraut sind, in denen keramische Materialien eingesetzt werden. Sicherlich läßt sich die Methode modifizieren, um zahlreiche Materialeigenschaften der Keramik zu verbessern. Weiterhin läßt sich die hier dargestellte Methode zur Bildung von Strukturen mit unterschiedlicher Leiterbahnbreite und -dicke einschließlich der Leitungs-, Widerstands- und Isolationsstrukturen heranziehen.

MODIFIKATIONEN UND VORTEILE DER ERFINDUNG

Zahlreiche Schaltungsanordnungen können auf der Zweipollastvorrichtung 22 und der Schaltung von Figur 2 aufbauen. Diese können zu einer höheren Integrationsdichte im Vergleich zu Dreipolvorrichtungen ohne Nachteile für die Leistungsfähigkeit der Schaltung führen, aus wenigstens zwei Gründen. Erstens wird die Vorrichtung 22, wenn sie in derselben Art als integrierte Schaltungsstruktur ausgebildet wird wie der Eingangstransistor 12, weniger Platz als eine FETDM-Last belegen, da sie nur zwei Elektrodenkontakte erfordert. Zweitens wird die Vorrichtung 22 nicht aus halbleitendem Material gebildet, so daß sie sich auf einer anderen Ebene als der Transistor 12 strukturieren läßt, beispielsweise über den Halbleitervorrichtungen.
Die Figur 5 stellt in teilweise schematischer Ansicht die Bildung einer statischen Direktzugriffsspeicherzelle 50 auf der Basis der in Figur 2 gezeigten Schaltung dar, wobei zwei Speicherzellentransistoren 52 parallel zwischen Schaltungspunkt zur Aufnahme einer Zellspannung VDD und eines Referenzpotentials angeordnet sind. Eine supraleitende Lastvorrichtung 22 ist in Serie mit jedem Transistor 52 in einer Art angeordnet, die zu der für den Eingangstransistor 12 von Figur 2 beschriebenen analog ist. Ein Schaltungspunkt 56 zwischen jedem Transistor und seiner entsprechenden Lastvorrichtung 22 ist an die Gateelektrode 60 des anderen Transistors 52 gekoppelt. Jeder Schaltungspunkt 56 ist ebenso elektrisch mit einem ersten Source-/Drainbereich eines Durchgangstransistors 64 verbunden. Der zweite Source-/Drainbereich jedes Durchgangstransistors ist mit einer Bitleitung 68 verbunden. Das Gate jedes Durchgangstransistors 64 ist mit einer Wortleitung 70 verbunden. Jede Bitleitung 68 enthält ebenso eine supraleitende Lastvorrichtung 22A, die so angeordnet ist, daß sie die Funktion eines Pull-up- Transistors erfüllt. Vorzugsweise weist die Lastvorrichtung 22A einen höheren Schwellstrom IT als die Lastvorrichtung 22 auf. Weitere Teile der Speicherschaltung werden aus Gründen der Klarheit weggelassen.
Die Figur 6 zeigt ein ECL-Logikgatter 80 auf Basis der vorliegenden Erfindung, in dem zwei NPN Transistoren 84 und 86 in einer Konfiguration mit einem gemeinsamen Emitter zwischen den Kollektorausgangsschaltpunkt und einem gemeinsamen Emitterschaltungspunkt gezeigt sind. Eine supraleitende Lastvorrichtung 22 ist in Serie mit jedem Transistor 84 und 86 angeordnet, wiederum in einer Art, die zu der in Figur 2 dargestellten analog ist. Ein Eingangssignal IN wird an der Basis 90 des Transistors 84 bereitgestellt, und die Invertierte des Eingangssignals wird an der Basis 92 des Transistors 86 bereitgestellt. Ein Ausgangssignal OUT wird an einem Schaltungspunkt 96 zwischen dem Transistor 86 und seiner entsprechenden Lastvorrichtung 22 abgegeben. Ein invertiertes Ausgangssignal steht an einem Schaltungspunkt 98 zwischen dem anderen Transistor 84 und der anderen Lastvorrichtung 22 zur Verfügung.
Die Figur 7 zeigt ein gepuffertes FET-Logikgatter 100, das Prinzipien der vorliegenden Erfindung enthält. Die supraleitende Lastvorrichtung 22 ist in Serie mit einem Verarmungs FET 114 angeordnet, zur Bildung eines ersten Zweiges zwischen einer positiven Quellspannung VDD und einem Referenzpotential. Ein zweiter Zweig enthält einen zweiten Verarmungs FET 116, der in Serie zwischen der Quelle VDD und einer negativen Quellspannung VSS liegt. Ein Diodenpaar 120 und 122 und eine zweite supraleitende Lastvorrichtung 221 sind in serieller Weise zwischen dem Transistor 116 und der Quelle VSS verbunden. Das Gate 126 des zweiten FET 116 ist mit einem Schaltungspunkt 130 zwischen dem ersten FET 114 und der ersten Lastvorrichtung 22 verbunden. Eingangssignale IN liegen an dem Gate 134 des Transistors 114 an, und Ausgangssignale OUT werden an einem Schaltungspunkt 136 zwischen der Diode 122 und der zweiten Lastvorrichtung 221 abgegeben. Das Logikgatter 100 besitzt die im Zusammenhang mit der in Figur 2 gezeigten Schaltung beschriebenen Vorteile. Zusätzlich gewährleistet die Lastvorrichtung 22' einen relativ konstanten Strom zwischen VDD und VSS über den zweiten Zweig. Vorzugsweise sind die Eigenschaften der zweiten Lastvorrichtung 22' unterschiedlich von derjenigen der ersten Latvorrichtung 22, d.h., IT wird größer sein.
Die in Figur 8 gezeigte Schaltung ist ein NAND-Logikgatter, das aus der in Figur 2 gezeigten Schaltung aufgebaut ist, in dem zusätzliche Eingangstransistoren 12 in Serie zwischen der Quellespannung VDD und dem Massepotential hinzugefügt sind. Die in Figur 9 gezeigte Schaltung ist ein NOR-Logikgatter auf Basis der in Figur 2 gezeigten Schaltung und enthält ferner zusätzliche FET-Eingangstransistoren 12, die parallel über die Source-/Drainbereiche verbunden sind.
Bestimmte bevorzugte Ausführungen der Erfindung wurden beschrieben. Zahlreiche weitere Ausführungen und Konfigurationen ihrer offenbarten Ausführungen und Bauteile werden offensichtlich, wenn die Erfindung zur Ausführung bestimmter Aufgaben angewendet wird und nach der Optimierung von Parametern oder der Minimierung des Leistungsbedarfs. Entsprechend wird der Schutzbereich nur durch die nachfolgenden Ansprüche begrenzt.

Claims

1. Für die Anwendung bei oder unterhalb einer supraleitenden Temperatur Tc geeignete Schaltung mit einem ersten Logikinverter, enthaltend:

eine Eingangstransistorvorrichtung mit einer Elektrode für den Empfang eines Eingangssignals, einem ersten Anschluß zum Verbinden mit einem Referenzpotential und einem zweiten Anschluß zur Abgabe eines Ausgangssignals; und

eine Lastvorrichtung aus supraleitendem Material, die zwischen dem zweiten Anschluß und einem Verbindungspunkt für den Empfang eines zweiten Spannungspotentials angeschlossen ist, wobei das supraleitende Material eine charakteristische kritische Stromdichte Jc aufweist, wobei die Lastvorrichtung bei der Anwendung als lineare Last betrieben werden kann, wenn sie eine Stromdichte größer als Jc leitet, und in einem supraleitenden Zustand unterhalb von Jc betrieben werden kann, und wobei die Stromdichte J den Wert Jc abhängig davon überschreitet, daß das Eingangssignal einen vorbestimmten Wert erreicht.

2. Schaltung nach Anspruch 1, bei welcher die Eingangsvorrichtung Parameter aufweist, die an die kritische Stromdichte angepaßt sind, so daß J > Jc ist, wenn die Spannung des Eingangssignals einen vorbestimmten Wert überschreitet.

3. Schaltung nach Anspruch 1 oder Anspruch 2, bei welcher die Eingangsvorrichtung ein Transistor ist.

4. Schaltung nach einem der vorhergehenden Ansprüche, bei welcher die Eingangsvorrichtung ein Feldeffekttransistor mit einer Gate-Zone für den Empfang des Eingangssignals ist.

5. Schaltung nach Anspruch 3 oder Anspruch 4, bei welcher der Transistor ein MOSFET ist.

6. Schaltung nach Anspruch 3, bei welcher der Transistor ein bipolarer Transistor ist.

7. Schaltung nach Anspruch 3 oder Anspruch 4, bei welcher der Transistor ein GaAs-Transistor mit Heterostruktur ist.

8. Schaltung nach einem der vorhergehenden Ansprüche, bei welcher das supraleitende Material ein keramisches Oxid ist.

9. Schaltung nach einem der vorhergehenden Ansprüche, bei welcher das supraleitende Material YBa&sub2;CU&sub3;Ox enthält.

10. Schaltung nach einem der vorhergehenden Ansprüche, ferner enthaltend einen zweiten Logikinverter, wobei der Ausgang jedes Inverters mit dem Eingang des anderen verbunden ist, um eine statische Speicherzelle zu bilden.

11. Schaltung nach Anspruch 10, ferner enthaltend für jeden Logikinverter:

eine Bitleitung, die mit der Eingangsvorrichtung gekoppelt ist;

einen Durchgangstransistor, der in einem Stromweg zwischen der Bitleitung und der Eingangsvorrichtung liegt; und

eine Wortleitung, die so angeschlossen ist, daß sie den Stromfluß durch jeden Durchgangstransistor steuert, so daß die Schaltung eine Direktzugriffspeicherzelle ist.

12. Schaltung nach einem der Ansprüche 3 bis 9, ferner enthaltend eine oder mehrere zusätzliche Eingangsvorrichtungen mit Source/Drain-Zonen, die in Serie mit der Lastvorrichtung zur Bildung eines NAND-Gatters geschaltet sind.

13. Schaltung nach einem der Ansprüche 3 bis 9, ferner enthaltend eine oder mehrere zusätzliche Eingangsvorrichtungen, wobei diese Vorrichtungen parallel zu Source/Drain-Zonen geschaltet sind, um ein NOR-Gatter zu bilden.

14. Schaltung nach einem der vorhergehenden Ansprüche, bei welcher die supraleitende Vorrichtung ein Zweipol ist.