DE2653724C3 - Schaltung mit einem speichernden Halbleiter-Bauelement - Google Patents
Schaltung mit einem speichernden Halbleiter-BauelementInfo
- Publication number
- DE2653724C3 DE2653724C3 DE2653724A DE2653724A DE2653724C3 DE 2653724 C3 DE2653724 C3 DE 2653724C3 DE 2653724 A DE2653724 A DE 2653724A DE 2653724 A DE2653724 A DE 2653724A DE 2653724 C3 DE2653724 C3 DE 2653724C3
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- electrode
- semiconductor component
- field effect
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 109
- 230000005669 field effect Effects 0.000 claims description 44
- 230000015654 memory Effects 0.000 claims description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- 229910052785 arsenic Inorganic materials 0.000 description 8
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000000197 pyrolysis Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000002427 irreversible effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000036316 preload Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 101100215641 Aeromonas salmonicida ash3 gene Proteins 0.000 description 1
- 229910003930 SiCb Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000009395 breeding Methods 0.000 description 1
- 230000001488 breeding effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/35—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices with charge storage in a depletion layer, e.g. charge coupled devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/1013—Thin film varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/685—Hi-Lo semiconductor devices, e.g. memory devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
- H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung betrifft eine Schaltung mit einem speichernden Halbleiter-Bauelement nach dem Oberbe
griff des Patentanspruchs 1.
Durch die US-PS 36 54 531 ist ein Halbleiter-Bauelement zum Schalten bekanntgeworden, das neben d<-n
flache Energieniveaus erzeugenden StörsioHen liefe
Energieniveaus erzeugende Störstoffe (z. B. Gold) enthält
Bei Gold ist jedoch der Diffusions Koeffizient so groß, daß bei LSI-Schaltungen es wahrscheinlich ist. daß
alle· anderen Bauelemente, wie z. B. Transistoren auf dem gleichen Chip beeinflußt werden. Es ist daher
schwierig, das in der US-PS 36 54 531 beschriebene Element bei LSI-Schaltungen anzuwenden. Außerdem
liegt die Schaltspannung bei 150 Volt während die Transistoren in einer LSI-Schaltung 20 bis 30 Voll
höchstens aushalten und auch von daher gesehen, ist es schwierig, ein solches Bauelement in einer LSI-Schaltung
zu verwenden.
Aus »electronic components«, 27. Oktober 1972, Seite
999—1006 ist eine Schaltung der eingangs genannten Art bekannt, bei der der Zustand niedrigen Widerstands
auch ohne angelegte Spannungen unbegrenzt erhalten bleibt, in Speichern, insbesondere Nur-Lese-Speicher.
die einmal eingeschrieben werden können, einzusetzen.
Das dabei verwendete glasartige Halbleiter-Material kann jedoch bei der modernen Herstellung von
LSI-Schaltungen nur mit Schwierigkeiten eingesetzt werden.
Aus der DE-AS 14 64 574 ist ein reversibel schallbares Halbleiter-Bauelement bekannt, bei dem verschiedene
amorphe Halbleiterkörper, die z. B. auch Silizium als Bestandteil enthalten können, eingesetzt werden.
Angaben über die Verwendung von polycristalline!!! Silizium für den Halbleiterkörper zur Bildung eines
irreversibel schaltenden Halbleiter-Bauelements finden sich nicht.
Bei den Untersuchungen nach »Solid-State Electronics«, 1972, Bd. 15, Seiten 355—358, geht es um die
Bestimmung des Widerstands von polycristallinen Schichten in Abhängigkeit von der Temperatur bei
deren Herstellung.
Aus »Transactions of the Metallurgical Society of A1ME«, Bd. 236, März 1966, Seite 295 bis 299, ist es
bekannt, p-leitendes polycristallines Silizium durch Wärmebehandlung voii einem Zustand hohen Widerstands
in einen Zustand niedrigen Widerstands überzuführen.
Zur Verwendung als Schalter in LSI-Schaltungen sind viele Typen von Halbleiter-Bauelementen wie Dioden
mit PN-Übergängen, Transistoren mit PNP- oder
NPN-Übergängen, MOS-Transistoren oder -Thyristoren entwickelt worden. Bei jedem dieser bekannten
Halbleiter-Bauelemente ist eine Zustandsänderung reversibel, wenn die inneren und äußeren Kenngrößen
des Bauelements verändert werden, so daß es, wenn der schaltbare Zustand des Bauelements durch einen
■speziellen Zustand desselben festgelegt ist, notwendig ist, die Vorspannung geeignet einzustellen, um diesen
definierten Zustand zu erreichen. Zu diesem Zweck ist es schon bekanntgeworden, die wechselseitige Verbindung
der einzelnen Bauelemente schon beim Zusammenbau von vornherein so festzulegen, daß gleichsam
durch die Anordnung des Bauelements zum Schalten die Vorspannung eingestellt wird. Bei diesem Verfahren ist
es jedoch notwendig, schon während des Entwurfs vorauszuberechnen, wo das Bauelement zum Schalten
angeordnet sein soll. Ein solches Verfahren erfordert einen großen Aufwand an Entwicklungsarbeit. Wenn
ein solcher Schaltkreis weiter in eine integrierte
Schaltung eingebaut werden soll, so ist es notwendig, den Schallkreis so anzulegen, daß die vom Benutzer
gestellten Forderungen erfüllt sind, was die Herstellungskosten einer solchen integrierten Schaltung und
die Kosten einer eine solche Schaltung enthaltenden Vorrichtung erhöht Ein typisches Beispiel eines
elektronischen Geräts, bei dem sold« Halbleiter-Bauelemente zum Schalten verwendet werden, ist ein
Festwertspeicher (ROM). Obwohl heute verschiedene ROM-Typen zur Verfugung stehen, werden allgemein
noch die oben bereits genannten PROM-Speicher verwendet Typische Ausführungsformen von PROMs
sind im einzelnen der PROM mit Schmelzeinsätzen, der PROM mit zerstörbaren Halbleiter-Übergängen und
der leistungslose MOS PROM usw.
Bei dem mit Schmelzeinsätzen versehenen PROM ist in jedes Speicherglied eines als integrierte Schaltung
aufgebauten Festwertspeichers (IC ROM) eine Schmelzsicherung aus Aluminium, einer Nickel-Chrom-Legierung
oder aus polycristallinem Silizium enthalten, und das Schreiben des Speichers wird dadurch
vollzogen, daß die Schmelzsicherung eines nach der von dem Benutzer gewünschten Bedingung ausgewählten
Speichergliedes durchgebrannt wird. Bei dem mit zerstörbaren Halbleiter-Übergängen ausgestatteten
PROM ist die Schmelzsicherung durch eine Diode ersetzt und das Schreiben wird dadurch vollzogen, daß
ein Strom großer Stärke durch die Diode geschickt wird, deren charakteristische Eigenschaften dadurch
aufgehoben werden. Bei den PROM-Speichern dieser Art ist zum Schreiben eine hohe Stromstärke von
größenordnungsmäßig 30 bis 200 mA notwendig. Dies ist jedoch nicht erwünscht wenn der ROM als eine
integrierte Halbleiterschaltung aufgebaut ist Speziell bei dem vorgenannten PROM-Typ mit Schmelzsicherungen
hat man den Nachteil, daß die Sicherung beim Durchbrennen verspritzt, so daß es notwendig ist, eine
Abdeckung für die Schmelzsicherung vorzusehen oder die Anstiegszeit für den Schmelzstrom zu begrenzen,
um ein Zerspritzen der durchgebrannten Sicherung zu verhindern.
Bei dem verlustfreien MOS PROM wird ein MOS-Feldeffekttransistor mit abgewandeltem Aufbau verwendet,
bei dem mit Hilfe des Tunneleffekts elektrische Ladung in Haft-Störstellen eines Isolators injiziert wird,
oder indem mit Hilfe des Tunneleffekts oder des Avalanche-Effekts elektrische Ladung in eine offene
Gate-Elektrode injiziert wird, wobei je nach Änderung des Ladungszustandes eine binäre »0« oder »1«
gespeichert wird.
Bei diesen PROM-Typen sind jedoch ralativ hohe Schreibspannungen in der Größenordnung von 50 V
erforderlich. Eine Erniedrigung der Schreibspannung ist aufgrund des Aufbaus solcher PROMs schwierig.
Daher ist es Aufgabe der Erfindung, eine Speicherschaltung anzugeben, bei der das speichernde Halbleiter-Bauelement
bei niedriger Spannung und niedrigem Strom vom Zustand hohen in den Zustand niederen
Widerstands schaltbar ist, irreversibel im Zustand niederen Widerstands verbleibt und somit in PROM- eo
Speichern anwendbar ist.
Diese Aufgabe wird mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmalen gelöst.
Durch die Erfindung gelingt es, für die LSl-Technik eine Schaltung anzugeben, bei der die Schaltspannung
z. B. bei 10 Volt, also niederer als die Durchschlagspannung
von Transistoren liegen kann. Die Schaltung läßt sich sehr gut im Zusammenhang mit PROM-Speichern
einsetzen. Der Widerstand des Halbleiter-Bauelements ist von der Größe der angelegten Steuerspannung
abhängig, aber die Änderung des Widerstands ist irreversibel. Der Widerstand kann sehr klein gemacht
werden.
Ausführungsbeispiele der Erfindung werden anhand der Zeichnung näher erläutert Es zeigt
Fig. 1 in schematischer Darstellung den grundsätzlichen
Aufbau eines Halbleiter-Bauelements zum Schalten,
F i g. 2 Stromspannungskennlinien des Bauelements gemäß F i g. 1,
F i g. 3 eine für das Bauelement gemäß F i g. 1 charakteristische grafische Darstellung der Schwellenspannung
in Abhängigkeit von dem Elektrodenabstand,
F i g. 4 eine grafische Darstellung der Schwellenspannung/Widerstandskennlinie
des Bauelements gemäß Fig.1,
Fig.5 eine grafische Darstellung der Strom/Spannungskennlinien
des Bauelements gemäß Fig. 1, die sich bei verschiedenem spezifischen Widerstand des
Halbleiterkörpers ergeben,
F i g. 6 eine grafische Darstellung der Schwellenspannung in Abhängigkeit von der Zuchttemperatur bei der
Herstellung des Bauelements gemäß F i g. 1,
F i g. 7 eine geschnittene Seitenansicht eines in Planar-Technik hergestellten Bauelements gemäß
Fig.l,
F i g. 8 das grundsätzliche Schaltbild einer Speicherzelle eines Halbleiterspeichers unter Verwendung des
Halbleiter-Bauelements zum Schalten,
Fig.9 und 10 Schaltbilder weiterer Ausführungsformen
von Speicherzellen,
F i g. 11 ein Schaltbild einer weiteren Ausführungsform einer Speicherzelle und periphere Leseschaltkreise,
Fig. 12a, 12b und 12c Wellenformen zur Erläuterung
der Arbeitsweise der Schaltung gemäß F i g. 11,
Fig. 13 ein Beispiel für den konkreten Aufbau der Speicherzelle gemäß Fig. 11, in Seitenansicht und im
Längsschnitt.
Das in der F i g. 1 schematisch dargestellte Halbleiter-Bauelement
10 umfaßt einen polycristallinen Silizium-Halbleiterkörper 11 mit hohem spezifischen Widerstand
und Anschlußelektroden 12 und 13 aus Metall oder einem gut leitenden Halbleiter, die an den einander
gegenüberliegenden Seiten des Halbleiterkörpers 11 befestigt sind, der einen spezifischen Widerstand
aufweist, der beispielsweise höher als 104Ohm-cm
ist. Die in den Halbleiterkörper eindotierten Störstellen können entweder vom P-Typ oder vom
N-Typ sein und können entweder während des Ziehens des polycristallinen Silizium-Materials oder
durch thermische Diffusion oder durch Ionenimplantation eindotiert sein. Die eindotierte Störstellenkonzentration
ist jedoch extrem niedrig.
Die Arbeitskennlinien des Halbleiter-Bauelements 10 mit dem in der F i g. 1 dargestellten Aufbau sind die
folgenden:
Die F i g. 2 zeigt die Strom-Spannungskennlinie des Bauelements 10, wobei als Abszisse die Spannung und
als Ordinate der Strom aufgetragen ist. Bei dieser Kennlinie betrug der Elektrodenabstand (die Dicke des
polycristallinen Halbleiterkörpers) 0,6 Mikron und die Elektrodenfläche 3600 Mikron2. Anhand der F i g. 2 ist
deutlich zu erkennen, daß in einem Niederspannungsbereich der Strom durch das Bauelement 10 proportional
zu der Spannung anwächst. Wenn jedoch die Spannung
einen bestimmten Wert überschreitet (bei dem dargestellten Beispiel etwa 3 Volt), so nimmt der Stromzuwachs
schnell zu. Wenn die Spannung weiter erhöht wird, so bewegt sich der Strom als Folge einer schnellen
Abnahme des spezifischen Widerstandes des Halbleiterkörpers 11 bei einer angelegten Spannung von etwa 15
Volt von dem Punkt Pi auf der Kennlinie A zu dem Punkt P2 auf der Kennlinie B. Danach wächst der
Strom mit steigender angelegter Spannung gemäß der Kennlinie B linear an.
Wenn dagegen die Spannung von diesem Zustand aus allmählich erniedrigt wird, so nimmt der Strom gemäß
der Kennlinie B ab und die Stromänderung folgt auch bei Überschreiten des Punktes P 2 nicht mehr der
Kennlinie A. sondern der Kennlinie B, wobei der Strom proportional zur angelegten Spannung abnimmt.
Dies bedeutet insbesondere, daß der in dem Bauelement enthaltene hochohmige, polycristalline
Silizium-Halbleiterkörper, wenn er einmal aus dem Zustand mit niedriger Leitfähigkeit in den Zustand mit
hoher Leitfähigkeit gebracht worden ist, den Zustand hoher Leitfähigkeit beibehält und dadurch die erwünschte
Schaltfunktion ausführt.
Wenn andererseits der durch das Halbleiter-Bauelement 10 fließende Strom in einem Bereich niedriger
Stromstärke allmählich vergrößert wird, so wächst die Spannung gemäß der Kennlinie A an, wenn aber die
Stromstärke einen Wert von etwa 10 mA erreicht, so nimmt der Widerstandswert des polycristallinen Silizium-Halbleiterkörpers
11 ab und die Spannung ändert sich von einem dem Punkt Pl auf der Kennlinie A
entsprechenden Wert auf einen dem Punkt P3 auf der Kennlinie B entsprechender. Wert. Danach ändert sich
die Spannung bei ansteigendem Strom durch das Halbleiter-Bauelement gemäß der Kennlinie B. Wenn
der Strom nun wieder erniedrigt wird, so verändert sich die Spannung nur noch gemäß der Kennlinie Sund nicht
mehr gemäß der Kennlinie A.
Die Spannung, bei der der hochohmige polycristalline Silizium-Halbleiterkörper aus dem Zustand mit niedriger
Leitfähigkeit in den Zustand mit hoher Leitfähigkeit übergeht, wird bei dem Halbleiter-Bauelement 10 als
Schwellenspannung (Vth) bezeichnet. In der F i g. 3 ist dargestellt, daß die Schwellenspannung von dem
Elektrodenabstand des Bauelementes abhängig ist Wie aus der F i g. 3 hervorgeht, wächst die Schwellenspannung
im wesentlichen proportional mit dem Elektrodenabstand an. Wenn jedoch der Abstand L zwischen den
Elektroden, d. h. die Schichtdicke des polycristallinen Silizium-Halbleiterkörpers kleiner wird als 0,3 Mikron,
so bleibt die Schwellenspannung im wesentlichen konstant Ihr Wert beträgt etwa 8 Volt Anhand dieser
Kennlinie ist es möglich, jede beliebige Schwellenspannung Vth auszuwählen, indem die Schichtdicke des
polycristallinen Silizium-Halbleiterkörpers verändert wird.
Die Beziehung zwischen dem spezifischen Widerstand des in dem Halbleiter-Bauelement 10 enthaltenen
hochohmigen polycristallinen Silizium-Halbleiterkörpers 11 und der Schwellenspannung ist in der Fig.4
dargestellt. Der spezifische Widerstand des Halbleiterkörpers 11 kann dadurch variiert werden, daß die
Konzentration des eindotierten Arsens sich ändert, was dadurch möglich ist daß der Partialdruck des Arsins
(AsH 3) geändert wird, das beim Ziehen des polycristallinen
Siliziums verwendet wird. Bei einem Ausführungsbeispiel beträgt die Ziehtemperatur 700 Grad Celsius
und die Schichtdicke etwa 1,0 Mikron. In der F i g. 4 ist
als Abszisse der spezifische Widerstand aufgetragen, als Ordinate die Schwellenspannung, und die Zahlenangaben
bei den einzelnen Meßpunkten1 geben den Partialdruck des Arsin-Gases an.
Man erkennt anhand der F i g. 4 die Tendenz, daß die
Schwellenspannung im allgemeinen bei höheren Werten des spezifischen Widerstandes höher ist.
Wenn polycristalline Silizium-Halbleiterkörper mit, wie in der F i g= 4 angegeben, verschiedenen spezifisehen
Widerständen verwendet werden, so unterscheiden sich ihre Strom/Spannungskennlinien in der in der
Fig.5 dargestellten Weise, in der als Abszisse die
Spannung und als Ordinate die Stromstärke aufgetragen ist. Die Kennlinien A bis E wurden für
is polycristalline Silizium-Halbleiterkörper 11 gemessen,
die bei einer Temperatur von 7000C gezogen wurden, eine Schichtdicke von etwa 1,0 Mikron aufwiesen und
verschiedene Störstellenkonzentrationen hatten. Die für die jeweiligen Kennlinien angegebenen numerischen
Daten sind die Partialdrücke des Arsin-Gases, das bei der Zucht des polycristallinen Siliziums verwendet
wurde und stellen ein Maß für die Arsen-Konzentration dar. Die gestrichelte Kurve Firn oberen Teil der F i g. 5
zeigt eine Strom-Spannungskennlinie eines polycristallinen Silizium-Halbleiterkörpers, der durch Anlegen
einer höheren Spannung als der Schwellenspannung in den niederohmigen Zustand gebracht worden ist.
Diese Kennlinien zeigen, daß im hochohmigen Zustand mit abnehmender Störstellenkonzentration in
dem polycristallinen Silizium-Halbleiterkörper, der durch den polycristallinen Silizium-Halbleiterkörper
fließende Strom zunimmt, wogegen die Schwellenspannung abnimmt. Auch wenn der Wert des spezifischen
Widerstandes im hochohmigen Zustand verschieden ist, wird, wenn eine Spannung angelegt wird, die höher als
die Schwellenspannung ist, seine Kennlinie durch die Kurve Fangegeben.
Die F i g. 6 zeigt ein Diagramm der Beziehung zwischen der Zuchttemperatur des polycristallinen
Siliziums (Abszisse) und der Schwellenspannung (Ordinate) des in dem Halbleiter-Bauelements 10 enthaltenen
polycristallinen Silizium-Halbleiterkörpers 11 mit hohem spezifischem Widerstand. Das polycristalline
Silizium ist mit keinerlei Störstellen dotiert und hat eine Schichtdicke von etwa 1,2 Mikron.
Man erkennt aus dieser Abhängigkeit, daß die Schwellenspannung Vth des hochohmigen polycristallinen
Halbleiterkörpers 11 außer von dem Elektrodenabstand und dem spezifischen Widerstand, was oben schon
so erläutert worden ist zusätzlich auch von der Zuchttemperatur Tabhangt
Wie bereits erwähnt kann die Schwellenspannung des erfindungsgemäßen Halbleiter-Bauelements durch
Variation des Elektrodenabstandes, des spezifischen Widerstandes des polycristallinen Siliziums und die
Zuchttemperatur des polycristallinen Siliziums auf jeden beliebigen Wert gelegt werden. Beispielsweise
kann das Umschalten mit einer angelegten Spannung von 15 V und einem Strom von 10 Milliampere
durchgeführt werden, Werten, die erheblich niedriger sind als die Spannung und Stromstärke bekannter
Halbleiter-Bauelemente zum Schalten. Daher kann das erfindungsgemäße Halbleiter-Bauelement leicht sowohl
in großen integrierten Schaltkreisen als auch in
modernen MOS LSI-Schaltungen mit einem hohen
Grad an Komplexität verwendet werden.
Die Fig.7 zeigt ein in Planar-Technik hergestelltes
Halbleiter-Bauelement mit einem Halbleitersubstrat 21
und einer polycristallinen Silizium-Schicht 22, die eine
hohe Arsen-Dotierung aufweist. Diese hochdotierte polycristalline Silizium-Schicht 22 entspricht der Elektrode
13 der Fig. 1 und ist mit einer SiO2-Schicht 24
überschichtet. Auf der SiO2-Schicht 24 liegt eine
undotierte polycristalline Silizium-Schicht 25 mit hohem spezifischem Widerstand. Ein Teil der Silizium-Schicht
steht über eine durch die SiO2-Schicht 24 begrenzte
öffnung 24a mit der polycristallinen Silizium-Schicht 22 in Verbindung, und eine hoch mit Arsen dotierte, die ,o
SiCVSchicht überlagernde Silizium-Schicht 27 steht über eine durch die SiCVSchicht 26 begrenzte Öffnung
26a ebenfalls mit der undotierten Silizium-Schicht 25 in Verbindung. Auf die polycristalline Silizium-Schicht 27
ist eine Kontaktschicht 28 zur Verbindung der Silizium-Schicht 27 mit anderen Schaltkreiskomponenten
aufgebracht. Die polycristalline Silizium-Schicht 27 entspricht der Anschlußelektrode 12 der F i g. 1.
Zwar sind bei dem dargestellten Ausführungsbeispiel die polycristallinen Silizium-Schichten 27 und 22 entlang
der Vertikalen übereinander angeordnet, können jedoch auch seitlich gegeneinander versetzt sein, indem
die Öffnungen 24a und 26a der SiÖ2-Schichten 24 bzw. 26 seitlich gegeneinander versetzt sind.
Es wurde festgestellt, daß auch das in der F i g. 7 dargestellte Ausführungsbeispiel des Bauelements zum
Schalten die in den Fig.2 bis 6 dargestellten verschiedenen charakteristischen Eigenschaften enthält.
Das in der F i g. 7 dargestellte Halbleiter-Bauelement kann nach den im folgenden zu beschreibenden
Verfahren hergestellt werden. Zunächst wird ein N-leitendes Halbleitersubstrat 21 mit einem spezifischen
Widerstand von etwa 2 Ohm-cm präpariert
Sodann wird durch Pyrolyse einer Mischung von SiH4, H2 und ASH3 bei 7500C eine stark mit Arsen
dotierte polycristalline Silizium-Schicht 22 auf das Halbleitersubstrat 21 aufgebracht. Der Partialdruck des
AsH3 beträgt in dieser Zeit 4,5%o des Atmosphärendrucks.
Die entstehende Silizium-Schicht 22 hat eine Schichtdicke von 0,45 Mikron. Sodann wird nach dem
chemischen Aufdampfverfahren bei einer Temperatur von 4400C eine SiO2-Schicht 24 mit einer Schichtdicke
von 0,5 Mikron hergestellt. Die öffnung 24a wird nach einem bekannten Verfahren an der vorbestimmten
Stelle geschaffen. Sodann wird durch Pyrolyse einer Mischung von SiH4 und H2 bei einer Temperatur von
7000C eine undotierte polycristalline Silizium-Schicht 25 mit einer Schichtdicke von 0,6 Mikron aufgebracht.
Danach wird die SiO2-Schicht 26 bei einer Temperatur ■
von 4400C nach dem chemischen Aufdampfverfahren mit einer Schichtdicke von 0,5 Mikron abgeschieden.
Die während dieser Zeitspanne benutzte Gasatmosphäre umfaßt eine Mischung von SiH4 und Sauerstoff. Die
die SiC^-Schicht 26 durchsetzende öffnung 26a wird an
der vorgesehenen Stelle nach einem bekannten Verfahren erzeugt Schließlich wird durch Pyrolyse
einer Mischung von SiH4, H2 und AsH3 bei einer
Temperatur von 7000C eine stark mit Arsen dotierte polycristalline Silizium-Schicht 27 aufgebracht, die die
öffnung 26a und den diese Öffnung umgebenden Teil der SiO2-Schicht 26 abdeckt Die entstehende Schicht
hat eine Dicke von 0,45 Mikron. Bei den vorgenannten Verfahrensschritten werden natürlich in bekannter
Weise Masken verwendet
Es versteht sich, daß ein Halbleiter-Bauelement mit dem oben beschriebenen Aufbau auch bei der
Herstellung eines integrierten Schaltkreises mit denselben Verfahrensschritten hergestellt werden kann.
Das die oben beschriebenen Eigenschaften aufweisende Halbleiter-Bauelement 10 ist insbesondere für
eine Verwendung als Speicherelement geeignet.
In der Fig. 8 ist eine Grundschaltung eines Speicherglieds 30 unter Verwendung eines solchen
Halbleiter-Bauelementes zum Schalten dargestellt. Das Speicherglied 30 umfaßt einen Feldeffekttransistor 31
und ein Bauelement 32 zum Schalten, das durch den hochohmigen polycristallinen Silizium-Halbleiterkörper
gebildet ist, der mit den Source- und Drain-Elektroden
des Feldeffekttransistors 31 in Reihe geschaltet ist. Die Drain-Elektrode des Feldeffekttransistors 31 ist zusammen
mit der Gate-Elektrode mit einer Wortleitung 33 verbunden, und die eine Anschlußelektrode des
Bauelements 32 ist mit einer Datenleitung 34 verbunden. Um das Speicherglied 30 mit der binären Information
»1« zu besetzen, wird beispielsweise eine positive Spannung an die Wortleitung 33 angelegt und die
Datenleitung 34 auf Erdpotential gelegt. Der Wert der an die Wortleitung 33 angelegten Spannung wird so
gewählt, daß eine Spannung von beispielsweise 15 V1 die
höher ist als die Schwellenspannung, an dem Halbleiter-Bauelement 32 anliegt. Der Feldeffekttransistor 31 wird
dann leitend, so daß über dem Halbleiter-Bauelement 32 eine Spannung anliegt, die höher ist als die Schwellenspannung
und das Bauelement aus dem hochohmigen in den niederohmigen Zustand übergeht. Dieses geht
daher von einem durch die Kennlinie A bestimmten in einen durch die Kennlinie B bestimmten Betriebszustand
über. Mit anderen Worten, die binäre Information »1« ist irreversibel in dem Speicherglied festgehalten,
wobei die Schreibspannung beispielsweise 15 V und der Schreibstrom etwa 10 mA beträgt.
Um die in dem Soeicherglied 30 gespeicherte
Information auszulesen, wird an die Wortleitung 33 eine positive Spannung und an die Datenleitung 34
Erdpotential angelegt. Die zu diesem Zeitpunkt an die V/ortleitung 33 angelegte Spannung ist so gewählt, daß
über dem Bauelement 32 eine im Vergleich zu der Schreibspannung niedrigere Spannung von beispielsweise
5 V anliegt. Da der Betriebszustand des Halbleiter-Bauelements 32 von einem der Kennlinie A
der F i g. 2 in einen der Kennlinie B entsprechenden Zustand gebracht worden ist, wird dann ein Strom, der
etwa 104ITmI größer ist als der ursprüngliche Strom, d. h.
ein Strom von etwa 10 mA, durch das Bauelement fließen.
Um im Unterschied zu der binären Information »1« eine binäre Information »0« in dem Speicherglied 30
festzuhalten, wird keine Spannung an das Halbleiter-Bauelement 32 angelegt, die höher ist als die
Schwellenspannung Vm, so daß der ursprüngliche
Betriebszustand aufrechterhalten wird. In der Folge ist es, wenn die binären Informationen aus der Speicherzelle
ausgelesen werden, leicht, diese ausgelesenen Informationen zu unterscheiden, da das Verhältnis der
Lese-Stromstärken etwa 1 :104 beträgt
In den Fig.9 und 10 sind im Vergleich zu dem
Speicherglied 30 der F i g. 8 abgewandelte Speicherglieder dargestellt Bei dem in der Fig.9 dargestellten
Speicherglied 40 ist die Source-Elektrode eines Feldeffekttransistors 41 mit einer Datenleitung 42
verbunden, während die Drain-Elektrode über ein Halbleiter-Bauelement 43 zum Schalten mit einer
Wortleitung 44 verbunden ist
Um das Speicherglied 40 mit der binären Information »1« zu beschriften, wird zwischen der Wortleitung 44
und der Datenleitung 42 einige Spannung angelegt und
die Gate-Elektrode des Feldeffekttransistors 4i mit einer geeigneten Spannung beaufschlagt, um diesen
einzuschalten. Wenn dann an dem Halbleiter-Bauelement 43 eine Spannung anliegt, die höher ist als die
Schwellenspannung VTh, so nimmt dessen Widerstand
in der oben bereits beschriebenen Weise irreversibel einen niedrigeren Wert an, wodurch eine binäre »1« in
dem Speicherglied 40 gespeichert wird.
Um die auf diese Weise eingeschriebene Information zu lesen, wird zwischen der Wortleitung 44 und der
Datenleitung 42 eine Spannung angelegt, die niedriger ist als die Schreibspannung, und an die Gate-Elektrode
des Feldeffekttransistors 41 eine geeignete Spannung angelegt, um diesen einzuschalten. An der Stärke des
durch die Datenleitung 42 fließenden Stromes kann die iniGrmation ernannt werden.
Bei dem in der F i g. 10 dargestellten Speicherglied 50 ist die Gate-Elektrode eines Feldeffekttransistors 51 mit
einer Wortleitung 52, seine Drain-Elektrode mit einer nicht dargestellten Konstant-Spannungsquelle und
seine Source-Elektrode über ein Halbleiter-Bauelement 53 zum Schalten mit einer Datenleitung 54 verbunden.
Zum Beschriften des Speicherelementes 50 mit einer binären »1« wird an die Wortleitung 52 eine Spannung
angelegt, die ausreicht, um den Feldeffekttransistor 51 einzuschalten, mit dem Ergebnis, daß eine Spannung, die
höher ist als die Schwellenspannung Vth an dem Halbleiter-Bauelement 53 anliegt, das damit irreversibel
den niederohmigen Zustand annimmt. Um die Information auszulesen, wird an die Wortleitung 52 eine
Spannung angelegt, die niedriger ist als die Schreibspannung und der durch die Datenleitung 54 fließende Strom
gemessen.
F i g. 11 zeigt ein weiteres Ausführungsbeispiel eines
Speichergliedes und periphere Schaltungsanordnungen für ihren Betrieb. Bei diesem Ausführungsbeispiel ist die
Gate-Elektrode eines Feldeffekttransistors 61 des Speichergliedes 60 mit einer Wortleitung 62, die
Source-Elektrode mit einer Datenleitung 63 und die Drain-Elektrode mit der einen Anschlußelektrode eines
Halbleiter-Bauelements 65 zum Schalten verbunden. Die Source-Elektrode des Feldeffekttransistors 61 ist
über die Datenleitung 63 mit der Drain-Elektrode eines y-Auswahl-Feldeffekttransistors 67 verbunden. Die
Source-Eiektrode des V-Auswahl-Feldeffekttransistors
67 liegt auf Erdpotential, und seiner Gate-Elektrode ist ein V-Auswahl-Signal mit dem in der Fig. 12B
dargestellten Zeitverlauf zugeführt Die Datenleitung 63 ist weiter mit der Source-Elektrode eines eine
Vorspannung steuernden Feldeffekttransistors 68 verbunden, dessen Drain-Elektrode mit einer Gleichspannungsquelle
Vdd verbunden ist Die Gate-Elektrode des
Feldeffejcttranskiors 68 wird mit einem Vorspannungs-Signal
CE in der Fig. 12A dargestellten Zeitverlauf gespeist Der Gate-Elektrode des Feldeffekttransistors
61 des Speichergliedes 60 wird über die Wortleitung 62 ein .Y-Auswahl-Signal mit einem in der Fig. 12B
dargestellten Zeitverlauf zugeführt Eine Anschlußelektrode des Halbleiter-Bauelements 65 des Speichergliedes
60 ist mit einer Schreibleitung 69 verbunden, die über die Drain- und Source-Elektroden eines als Tor
geschalteten Feldeffekttransistors 70, an dessen Gate-Elektrode ein Taktsignal ΦΑ mit einem in der F i g. 12C
dargestellten Zeitverlauf anliegt mit der Gate-Elektrode eines in einem Lese-Inverter 71 enthaltenen
Feldeffekttransistors 72 verbunden ist. Diese eine Anschlüßelektrode des Halbleiter-Bauelements 65 ist
auch mit der Source-Elektrode eines eine Vorspannung steuernden Feldeffekttransistors 74 verbunden, dessen
Drain-Elektrode mit einer Spannungsquelle Vdd verbunden ist, und dessen Gate-Elektrode mit dem
genannten Vorspannungs-Steuersignal CE beaufschlagt ist.
Die Source-Elektrode des Feldeffekttransistors 72 des Leseinverters 71 liegt auf Erdpotential und seine
Drain-Elektrode ist mit einer Ausgangsklemme 76 und mit der Source-Elektrode eines eine Last darstellenden
Feldeffekttransistors 77 verbunden, dessen Drain- und Gate-Elektroden gemeinsam mit einer Spannungsquelle
Vdd verbunden sind. Die Gate-Elektrode des Feldeffekttransistors
72 ist mit der Drain-Elektrode eines Feldeffekttransistors 78 verbunden, dessen Source-Elektrode
geerdet ist und an dessen Gate-Elektrode das in F i g. 12A dargestellte Vorspanr.ungs-Steuersigna! CE
anliegt, wobei der Zweck des Feldeffekttransistors 78 darin besteht, die an der Gate-Elektrode des Feldeffekttransistors
72 gespeicherte Ladung abzuführen, um die Ausgangs-Gate-Spannung einzustellen, wenn der Feldeffekttransistor
70 in dem gesperrten Zustand ist. Bei einem konkreten Halbleiter-Speicher ist eine Mehrzahl
von Speichergliedern in einer Matrix angeordnet, um die in der F i g. 11 dargestellte Schaltungsanordnung zu
verwirklichen.
Um eine Information in den oben beschriebenen Halbleiterspeicher einzuschreiben, werden zur Auswahl
des Speichergliedes an den Feldeffekttransistor 61 des Speichergliedes 60 und den Feldeffekttransistor 67 X-
und y-Auswahl-Signale angelegt, wobei die Gate-Elektroden
der Feldeffekttransistoren 68, 70, 74 und 78 auf Erdpotential gehalten werden. Unter diesen Bedingungen
wird an die Schreibleitung 69 ein Schreibsignal angelegt, das eine ausreichende Größe hat, damit an
dem Bauelement 65 eine Spannung anliegt, die höher ist als die Schwellenspannung Vth- Demgemäß geht das
Bauelement von dem Zustand mit hohem spezifischem Widerstand in den niederohmigen Zustand über und die
Information wird geschrieben.
Zum Auslesen wird folgendermaßen verfahren:
Hierzu wird ein Vorspannungssteuer-Signal CE an die Feldeffekttransistoren 68 und 74 angelegt, so daß an
den Verzweigungspunkten A und B eine Vorspannung auftritt. Unter diesen Bedingungen werden zur Auswahl
des Speichergiiedes 60 an den Feldeffekttransistor 61
und den Feldeffekttransistor 67 X- und V-Auswahl-Signale
angelegt Dadurch gelangt die Source Elektrode des Feldeffekttransistors 61 auf Erdpotential. Hierauf
kann die an der Verzweigungsstelle A gespeicherte Ladung über das Halbleiter-Bauelement 65 des
Speichergliedes 60 mit einer Zeitkonstanten, die durch das Produkt ÄCdes Widerstandes des Halbleiter-Bauelements
65 und der Streukapazität der Schaltung bestimmt ist zur Erde abfließen.
Wenn das Speicherglied mit einer binären »1« beschriftet gewesen ist, so ist der Widerstand des
Halbleiter-Bauelements 65 erniedrigt worden, so daß das Potential an der Verzweigungsstelle A mit einer
kleineren Zeitkonstanten abnimmt als für den Fall, daß eine binäre »0« gespeichert ist Die in dem Speicherglied
60 gespeicherten Informationen werden an der Ausgangsklemme 76 des Leseinverters 71 ausgelesen,
wobei zwischen einer »1« und einer »0« aufgrund unterschiedlicher Anstiegszeiten unterschieden werden
kann, die notwendig sind, um von dem Erdpotential aus ein hohes Potential aufzubauen, wobei eine später noch
zu beschreibende Diskriminator-Schaltung verwendet werden kann. Die Unterscheidung der Anstiegszeiten
der an der Ausgangsklemme 76 auftretenden Lese-Spannungen ist leicht möglich, weil der Widerstand des
in dem Halbleiter-Bauelement enthaltenen hochohmi-· gen polycristallinen Silizium-Halbleiterkörpers vor und
nach der irreversiblen Widerstandsänderung in einem Verhältnis von 104:1 steht. Der vorgeschaltete
Feldeffekttransistor 70 wirkt als Schalter, der zur Vorbereitung eines nächsten Auslesevorganges,.nachdem
ein Lesesignal an den Inverter 71 angelegt worden ist, das Speicherglied von dem Auslesesystem trennt und
die an der Gate-Elektrode des Feldeffekttransistors 72 Inliegende Eingangsspannung fernhält
Die Fig. 13 zeigt ein Ausführungsbeispiel eines konkreten Aufbaus eines Speichergliedes gemäß
Fig. 11, der insbesondere für eine integrierte Halbleiterschaltung
geeignet ist.
in der Fig. 13 sind eine Source-Diffusionszone »0,
eine Drain-Diffusionszone 81, ein die Zonen 80 und 81 verbindender Kanalbereich 82 und eine aus hoch mit
Arsen dotiertem polycristallinem Silizium bestehende Gate-Zone 83 diejenigen Zonen, die den Feldeffekttransistor
61 des Speichergliedes 60 bilden. Über der Drain-Diffusions-Zone 81 liegt ein polycristalliner
Silizium-Bereich 85 mit hoher Arsendotierung, der einerseits die Drain-Elektrode des Feldeffekttransistors
61 und andererseits die eine Anschlußelektrode des Halbleiter-Bauelements 65 bildet, und es ist hierauf eine
hochohmige polycristalline Siliziumzone 86 aufgebracht, die die Anschlußelektrodenzone 85 bedeckt.
Über der polycristallinen Siliziumzone 86 liegt ein polycristalliner Siliziumbereich 87, der eine hohe
Arsendotierung aufweist und die andere Anschlußelektrode des Halbleiter-Bauelements 65 bildet Das
Speicherglied umfaßt weiter ein Halbleitersubstrat 88, eine SiCb-Isolierschicht 89 und aus Aluminium oder
anderen leitenden Metallen oder niederohmigen Halbleitern bestehende Kontaktschichten 90 und 91. Da es
möglich ist, das Halbleiter-Bauelement 65 senkrecht über der Drain-Diffusionszone 81 anzuordnen, kann bei
diesem Aufbau der Raumausnutzungsfaktor oberhalb des Halbleitersubstrats 88 erheblich vergrößert werden.
Ein solcher Aufbau mit vertikaler Schichtenfolge ermöglicht die Herstellung solcher Bauelemente mit
chemischen Aufdampfverfahren, was die Einstellung der Schichtdicke der hochohmigen polycristallinen Siliziumzone
wesentlich erleichtert Darüber hinaus ist es, da der spezifische Widerstand der polycristallinen Siliziumzone
86 hoch ist möglich, die Fläche oder das Volumen des Halbleiter-Bauelements 65 erheblich zu verkleinern,
was zu einer erhöhten bit-Dichte des Halbleiter-Speichers
beiträgt
Die den hohen spezifischen Widerstand aufweisende polycristalline Siliziumzone des in der Fig. 13 dargestellten
Halbleiter-Bauelements 65 kann nach einem Aufdampfverfahren hergestellt werden, das bei einer
Temperatur von 7000C keinerlei Störstellendotierung
verursacht In einer Zeitspanne von etwa 9 Minuten läßt sich eine Schichtdicke von 0,6 Mikron erreichen.
Wie der in der F i g. 13 dargestellte Aufbau erkennen läßt, kann das Halbleiter-Bauelement zum Schalten, da
es aus polycristallinen Silizium-Körpern aufgebaut ist, mit großem Vorteil auch in LSI-Technik hergestellt
werden.
Es versteht sich, daß anstelle der in Verbindung mit den vorhergehenden Ausführungsbeispielen zur Steuerung
des Stromdurchganges durch das Halbleiter-Bauelement zum Schalten vorgesehenen Feldeffekttransistoren
auch andere, verschiedenartige aktive Halbleiter-Bauelemente, beispielsweise bipolare Transistoren und
Thyristoren verwendet werden können. Weiter kann das Halbleiter-Bauelement zum Schalten, das bei dem
Ausführungsbeispiel gemäß F i g. 13 auf der Drain-Zone des Feldeffekttransistors angeordnet worden ist, auch
auf der an den Transistor angrenzenden Isolierschicht oder an einer anderen geeigneten Stelle angeordnet
sein.
Hierzu 8 Blatt Zeichnungen
Claims (8)
1. Schaltung mit einem speichernden Halbleiter-Bauelement,
das aus einem mit Anschlußelektroden versehenen Halbleiterkörper besteht und das bei
Oberschreiten einer an die Anschlußelektroden angelegten Schweilenspannung von einem Zustand
hohen in einen Zustand niederen Widerstands umschaltet, dadurch gekennzeichnet, daß
der Halbleiterkörper (11; 25; 86) aus polycristallinem Silizium mit einem spezifischen Widerstand von
mehr als tO4 Ohm · cm besteht und daß zur Bildung eines Speicherglieds (30; 40; 50; 60) ein Halbleiter-Torglied
(31; 41; 51; 61) zur Steuerung des Stromflusses durch das Halbleiter-Bauelement (32;
43; 53; 65) vorgesehen ist.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleiter-Torglied einen Feldeffekttransistor
(31; 41; 51; 61) umfaßt
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Drain-Elektrode (D) und die
Gate-Elektrode (G) des Feldeffekttransistors (31) mit einer Wortleitung (33) verbunden sind und daß
die Source-Elektrode (S) des Feldeffekttransistors (31) über das Halbleiter-Bauelement (32) mit einer
Datenleitung (34) verbunden ist (F i g. 8).
4. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Drain-Elektrode (D) des Feldeffekttransistors
(41) über das Halbleiter-Bauelement (43) mit einer Wortleitung (44) verbunden ist und daß
die Source-Elektrode (S) mit einer Datenleitung (42) und die Gate-Elektrode (G) mit einem Zeitsteuerungssignalgeber
verbunden sind (F i g. 9).
5. Schaltung nach Anspruch 2, dadurch gekennzeichnet,
daß die Gate-Elektrode (G)des Feldeffekttransistors (51) mit einer Wortleitung (52), die
Drain-Elektrode (D) mit einer Spannungsquelle und die Source-Elektrode (S) über das Halbleiter-Bauelement
(53) mit einer Datenleitung (54) verbunden sind (F ig. 10).
6. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Gate-Elektrode (G) des Feldeffekttransistors
(61) mit einer Wortleitung (62), die Source-Elektrode (S) mit einer Datenleitung (63) und
die Drain-Elektrode (X>)über das Halbleiter-Bauelement
(65) mit einer Spannungsquelle (Vdd) verbunden
sind (F ig. 11).
7. Schaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß das Halbleiter-Bauelement
(32; 43; 53; 65) und das Halbleiter-Torglied (31; 41;51;61) in einer integrierten Halbleiter-Schaltung
enthalten sind.
8. Schaltung nach Anspruch 7, dadurch gekennzeichnet,
daß eine Anschlußelektrode (85) des Halbleiter-Bauelements (85, 86, 87) eine Elektrode
(85) des Halbleiter-Torgliedes (80, 81,82, 83, 85,88)
ist und daß der schichtförmige Halbleiterkörper (86) des Halbleiter-BaueLments (85, 86, 87) auf dieser
Elektrode (85) und die weitere Anschlußelektrode (87) des Halbleiter-Bauelements (85, 86, 87) auf
diesem Halbleiterkörper ' (86) angeordnet sind (Fig. 13).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14286675A JPS5267532A (en) | 1975-12-03 | 1975-12-03 | Semiconductor memory unit |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2653724A1 DE2653724A1 (de) | 1977-06-30 |
DE2653724B2 DE2653724B2 (de) | 1980-04-24 |
DE2653724C3 true DE2653724C3 (de) | 1986-10-02 |
Family
ID=15325415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2653724A Expired DE2653724C3 (de) | 1975-12-03 | 1976-11-26 | Schaltung mit einem speichernden Halbleiter-Bauelement |
Country Status (6)
Country | Link |
---|---|
US (1) | US4146902A (de) |
JP (1) | JPS5267532A (de) |
CA (1) | CA1082809A (de) |
DE (1) | DE2653724C3 (de) |
FR (1) | FR2334201A1 (de) |
NL (1) | NL186418C (de) |
Families Citing this family (105)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4416049A (en) * | 1970-05-30 | 1983-11-22 | Texas Instruments Incorporated | Semiconductor integrated circuit with vertical implanted polycrystalline silicon resistor |
US4234889A (en) * | 1977-05-31 | 1980-11-18 | Texas Instruments Incorporated | Metal-to-moat contacts in N-channel silicon gate integrated circuits using discrete second-level polycrystalline silicon |
FR2404895A1 (fr) * | 1977-09-30 | 1979-04-27 | Radiotechnique Compelec | Cellule de memoire programmable a diodes semiconductrices |
JPS5498536A (en) * | 1978-01-23 | 1979-08-03 | Nippon Telegr & Teleph Corp <Ntt> | Memory unit of polycrystal silicon resistor |
US4314265A (en) * | 1979-01-24 | 1982-02-02 | Xicor, Inc. | Dense nonvolatile electrically-alterable memory devices with four layer electrodes |
US4475964A (en) * | 1979-02-20 | 1984-10-09 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device |
US4291322A (en) * | 1979-07-30 | 1981-09-22 | Bell Telephone Laboratories, Incorporated | Structure for shallow junction MOS circuits |
DE3036869C2 (de) * | 1979-10-01 | 1985-09-05 | Hitachi, Ltd., Tokio/Tokyo | Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren |
IL61678A (en) * | 1979-12-13 | 1984-04-30 | Energy Conversion Devices Inc | Programmable cell and programmable electronic arrays comprising such cells |
JPS5685934A (en) * | 1979-12-14 | 1981-07-13 | Nippon Telegr & Teleph Corp <Ntt> | Control signal generating circuit |
WO1981002222A1 (en) * | 1980-01-21 | 1981-08-06 | Mostek Corp | Composit gate interconnect structure |
US4476478A (en) * | 1980-04-24 | 1984-10-09 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor read only memory and method of making the same |
JPS577959A (en) * | 1980-06-19 | 1982-01-16 | Toshiba Corp | Semiconductor device |
JPS5745967A (en) * | 1980-09-04 | 1982-03-16 | Toshiba Corp | Semiconductor device |
US4654680A (en) * | 1980-09-24 | 1987-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Sidewall gate IGFET |
US4420766A (en) * | 1981-02-09 | 1983-12-13 | Harris Corporation | Reversibly programmable polycrystalline silicon memory element |
US4933735A (en) * | 1981-02-23 | 1990-06-12 | Unisys Corporation | Digital computer having control and arithmetic sections stacked above semiconductor substrate |
US5148256A (en) * | 1981-02-23 | 1992-09-15 | Unisys Corporation | Digital computer having an interconnect mechanism stacked above a semiconductor substrate |
US5407851A (en) * | 1981-02-23 | 1995-04-18 | Unisys Corporation | Method of fabricating an electrically alterable resistive component on an insulating layer above a semiconductor substrate |
JPS57194569A (en) * | 1981-05-15 | 1982-11-30 | Fairchild Camera Instr Co | Schottky diode polysilicon resistor memory cell |
US4403399A (en) * | 1981-09-28 | 1983-09-13 | Harris Corporation | Method of fabricating a vertical fuse utilizing epitaxial deposition and special masking |
US4468682A (en) * | 1981-11-12 | 1984-08-28 | Gte Laboratories Incorporated | Self-aligned high-frequency static induction transistor |
FR2523357B1 (fr) * | 1982-03-15 | 1988-03-04 | Thomson Csf | Matrice d'elements a memoire integres, a double couche de silicium polycristallin de haute resistivite et procede de fabrication |
US4590589A (en) * | 1982-12-21 | 1986-05-20 | Zoran Corporation | Electrically programmable read only memory |
US4569121A (en) * | 1983-03-07 | 1986-02-11 | Signetics Corporation | Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing deposition of amorphous semiconductor layer |
US4569120A (en) * | 1983-03-07 | 1986-02-11 | Signetics Corporation | Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation |
JPS6042855A (ja) * | 1983-08-19 | 1985-03-07 | Hitachi Ltd | 半導体装置 |
US4847732A (en) * | 1983-09-15 | 1989-07-11 | Mosaic Systems, Inc. | Wafer and method of making same |
JPH0666433B2 (ja) * | 1984-02-09 | 1994-08-24 | エヌ・シー・アール・インターナショナル・インコーポレイテッド | 電気的にプログラム可能な読出専用メモリ・セル |
US4651409A (en) * | 1984-02-09 | 1987-03-24 | Ncr Corporation | Method of fabricating a high density, low power, merged vertical fuse/bipolar transistor |
US4609241A (en) * | 1984-05-25 | 1986-09-02 | 4C Electronics, Inc. | Programmable programmed socket |
US4646427A (en) * | 1984-06-28 | 1987-03-03 | Motorola, Inc. | Method of electrically adjusting the zener knee of a lateral polysilicon zener diode |
US4751197A (en) * | 1984-07-18 | 1988-06-14 | Texas Instruments Incorporated | Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator |
US4748490A (en) * | 1985-08-01 | 1988-05-31 | Texas Instruments Incorporated | Deep polysilicon emitter antifuse memory cell |
US4906987A (en) * | 1985-10-29 | 1990-03-06 | Ohio Associated Enterprises, Inc. | Printed circuit board system and method |
US5367208A (en) * | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
US4701241A (en) * | 1986-10-06 | 1987-10-20 | Rca Corporation | Method of making a resistor |
GB2222024B (en) * | 1988-08-18 | 1992-02-19 | Stc Plc | Improvements in integrated circuits |
DE3927033C2 (de) * | 1988-08-23 | 2000-12-21 | Seiko Epson Corp | Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung |
US4829024A (en) * | 1988-09-02 | 1989-05-09 | Motorola, Inc. | Method of forming layered polysilicon filled contact by doping sensitive endpoint etching |
US5377124A (en) * | 1989-09-20 | 1994-12-27 | Aptix Corporation | Field programmable printed circuit board |
US5012325A (en) * | 1990-04-24 | 1991-04-30 | International Business Machines Corp. | Thermoelectric cooling via electrical connections |
US5151376A (en) * | 1990-05-31 | 1992-09-29 | Sgs-Thomson Microelectronics, Inc. | Method of making polycrystalline silicon resistors for integrated circuits |
JP2950620B2 (ja) * | 1990-12-10 | 1999-09-20 | 株式会社東芝 | 半導体装置 |
US5334880A (en) * | 1991-04-30 | 1994-08-02 | International Business Machines Corporation | Low voltage programmable storage element |
US5294846A (en) * | 1992-08-17 | 1994-03-15 | Paivinen John O | Method and apparatus for programming anti-fuse devices |
EP0585059B1 (de) * | 1992-08-21 | 1999-05-12 | STMicroelectronics, Inc. | Verfahren zur Herstellung einer Halbleiter-Speicherstruktur vom vertikalen Typ und nach dem Verfahren hergestellte Struktur |
US5581111A (en) * | 1993-07-07 | 1996-12-03 | Actel Corporation | Dielectric-polysilicon-dielectric antifuse for field programmable logic applications |
US5424655A (en) * | 1994-05-20 | 1995-06-13 | Quicklogic Corporation | Programmable application specific integrated circuit employing antifuses and methods therefor |
US5461000A (en) * | 1994-07-05 | 1995-10-24 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of manufacturing dielectric as load resistor in 4T SRAM |
JPH08222648A (ja) * | 1995-02-14 | 1996-08-30 | Canon Inc | 記憶装置 |
US5741720A (en) * | 1995-10-04 | 1998-04-21 | Actel Corporation | Method of programming an improved metal-to-metal via-type antifuse |
US6087707A (en) * | 1996-04-16 | 2000-07-11 | Micron Technology, Inc. | Structure for an antifuse cell |
US5859562A (en) * | 1996-12-24 | 1999-01-12 | Actel Corporation | Programming circuit for antifuses using bipolar and SCR devices |
US5909049A (en) * | 1997-02-11 | 1999-06-01 | Actel Corporation | Antifuse programmed PROM cell |
US6229161B1 (en) | 1998-06-05 | 2001-05-08 | Stanford University | Semiconductor capacitively-coupled NDR device and its applications in high-density high-speed memories and in power switches |
US7157314B2 (en) * | 1998-11-16 | 2007-01-02 | Sandisk Corporation | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6034882A (en) * | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6351406B1 (en) | 1998-11-16 | 2002-02-26 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6385074B1 (en) | 1998-11-16 | 2002-05-07 | Matrix Semiconductor, Inc. | Integrated circuit structure including three-dimensional memory array |
FR2787240B1 (fr) * | 1998-12-14 | 2002-08-09 | St Microelectronics Sa | Procede de realisation d'une resistance dans un circuit integre et dispositif integre correspondant de memoire vive statique a quatre transistors et deux resistances |
US6717233B1 (en) * | 1999-02-01 | 2004-04-06 | Bae Systems Information And Electronic Systems Integration, Inc. | Method for fabricating resistors within semiconductor integrated circuit devices |
US6690038B1 (en) | 1999-06-05 | 2004-02-10 | T-Ram, Inc. | Thyristor-based device over substrate surface |
FR2799885B1 (fr) | 1999-10-05 | 2002-01-11 | St Microelectronics Sa | Potentiometre integre et procede de fabrication correspondant |
US6888750B2 (en) * | 2000-04-28 | 2005-05-03 | Matrix Semiconductor, Inc. | Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication |
US8575719B2 (en) | 2000-04-28 | 2013-11-05 | Sandisk 3D Llc | Silicon nitride antifuse for use in diode-antifuse memory arrays |
US6631085B2 (en) | 2000-04-28 | 2003-10-07 | Matrix Semiconductor, Inc. | Three-dimensional memory array incorporating serial chain diode stack |
KR100821456B1 (ko) | 2000-08-14 | 2008-04-11 | 샌디스크 쓰리디 엘엘씨 | 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법 |
US6580124B1 (en) | 2000-08-14 | 2003-06-17 | Matrix Semiconductor Inc. | Multigate semiconductor device with vertical channel current and method of fabrication |
US6624011B1 (en) | 2000-08-14 | 2003-09-23 | Matrix Semiconductor, Inc. | Thermal processing for three dimensional circuits |
US6661730B1 (en) | 2000-12-22 | 2003-12-09 | Matrix Semiconductor, Inc. | Partial selection of passive element memory cell sub-arrays for write operation |
US6627530B2 (en) | 2000-12-22 | 2003-09-30 | Matrix Semiconductor, Inc. | Patterning three dimensional structures |
US6545898B1 (en) | 2001-03-21 | 2003-04-08 | Silicon Valley Bank | Method and apparatus for writing memory arrays using external source of high programming voltage |
US6727528B1 (en) | 2001-03-22 | 2004-04-27 | T-Ram, Inc. | Thyristor-based device including trench dielectric isolation for thyristor-body regions |
US7456439B1 (en) | 2001-03-22 | 2008-11-25 | T-Ram Semiconductor, Inc. | Vertical thyristor-based memory with trench isolation and its method of fabrication |
US6897514B2 (en) * | 2001-03-28 | 2005-05-24 | Matrix Semiconductor, Inc. | Two mask floating gate EEPROM and method of making |
US6804162B1 (en) | 2001-04-05 | 2004-10-12 | T-Ram, Inc. | Read-modify-write memory using read-or-write banks |
US6841813B2 (en) * | 2001-08-13 | 2005-01-11 | Matrix Semiconductor, Inc. | TFT mask ROM and method for making same |
US6593624B2 (en) | 2001-09-25 | 2003-07-15 | Matrix Semiconductor, Inc. | Thin film transistors with vertically offset drain regions |
US6525953B1 (en) | 2001-08-13 | 2003-02-25 | Matrix Semiconductor, Inc. | Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication |
US7067850B2 (en) * | 2001-10-16 | 2006-06-27 | Midwest Research Institute | Stacked switchable element and diode combination |
US6624485B2 (en) | 2001-11-05 | 2003-09-23 | Matrix Semiconductor, Inc. | Three-dimensional, mask-programmed read only memory |
US6583452B1 (en) | 2001-12-17 | 2003-06-24 | T-Ram, Inc. | Thyristor-based device having extended capacitive coupling |
FR2836750A1 (fr) * | 2002-02-11 | 2003-09-05 | St Microelectronics Sa | Cellule memoire a programmation unique non destructrice |
WO2003069656A1 (fr) * | 2002-02-11 | 2003-08-21 | Stmicroelectronics S.A. | Diminution irreversible de la valeur d'une resistance en silicium polycristallin |
FR2836751A1 (fr) * | 2002-02-11 | 2003-09-05 | St Microelectronics Sa | Cellule memoire a programmation unique non destructrice |
FR2836752A1 (fr) * | 2002-02-11 | 2003-09-05 | St Microelectronics Sa | Cellule memoire a programmation unique |
FR2836749A1 (fr) * | 2002-02-11 | 2003-09-05 | St Microelectronics Sa | Cellule memoire a programmation unique |
US6853049B2 (en) | 2002-03-13 | 2005-02-08 | Matrix Semiconductor, Inc. | Silicide-silicon oxide-semiconductor antifuse device and method of making |
US6832300B2 (en) | 2002-03-20 | 2004-12-14 | Hewlett-Packard Development Company, L.P. | Methods and apparatus for control of asynchronous cache |
US6737675B2 (en) | 2002-06-27 | 2004-05-18 | Matrix Semiconductor, Inc. | High density 3D rail stack arrays |
FR2846463A1 (fr) * | 2002-10-28 | 2004-04-30 | St Microelectronics Sa | Compteur monotone a base de cellules memoire |
FR2846462A1 (fr) * | 2002-10-28 | 2004-04-30 | St Microelectronics Sa | Compteur monotone croissant en circuit integre |
FR2846776A1 (fr) * | 2002-10-30 | 2004-05-07 | St Microelectronics Sa | Cellule memoire a trois etats |
FR2846791A1 (fr) * | 2002-10-31 | 2004-05-07 | St Microelectronics Sa | Element resistif en silicium polycristallin commandable en diminution irreversible de sa valeur |
EP1416497A3 (de) * | 2002-10-31 | 2004-07-21 | STMicroelectronics S.A. | Einmal programmierbare Multibitspeicherzellen |
US7102910B2 (en) * | 2002-12-05 | 2006-09-05 | Koninklijke Philips Electronics, N.V. | Programmable non-volatile semiconductor memory device |
US20060249753A1 (en) * | 2005-05-09 | 2006-11-09 | Matrix Semiconductor, Inc. | High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes |
US7177183B2 (en) | 2003-09-30 | 2007-02-13 | Sandisk 3D Llc | Multiple twin cell non-volatile memory array and logic block structure and method therefor |
JP4908082B2 (ja) * | 2006-06-30 | 2012-04-04 | 株式会社吉野工業所 | 容器 |
US8085571B2 (en) * | 2008-01-09 | 2011-12-27 | Eugene Robert Worley | High density prom |
US20090272958A1 (en) * | 2008-05-02 | 2009-11-05 | Klaus-Dieter Ufert | Resistive Memory |
US20100283053A1 (en) * | 2009-05-11 | 2010-11-11 | Sandisk 3D Llc | Nonvolatile memory array comprising silicon-based diodes fabricated at low temperature |
US9627395B2 (en) | 2015-02-11 | 2017-04-18 | Sandisk Technologies Llc | Enhanced channel mobility three-dimensional memory structure and method of making thereof |
US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL298324A (de) * | 1962-09-28 | 1900-01-01 | ||
US3654531A (en) * | 1969-10-24 | 1972-04-04 | Bell Telephone Labor Inc | Electronic switch utilizing a semiconductor with deep impurity levels |
BE794202A (fr) * | 1972-01-19 | 1973-05-16 | Intel Corp | Liaison fusible pour circuit integre sur substrat semi-conducteur pour memoires |
CH560463A5 (de) * | 1972-09-26 | 1975-03-27 | Siemens Ag | |
JPS5513426B2 (de) * | 1974-06-18 | 1980-04-09 |
-
1975
- 1975-12-03 JP JP14286675A patent/JPS5267532A/ja active Granted
-
1976
- 1976-11-26 DE DE2653724A patent/DE2653724C3/de not_active Expired
- 1976-11-30 CA CA266,907A patent/CA1082809A/en not_active Expired
- 1976-12-02 NL NLAANVRAGE7613428,A patent/NL186418C/xx not_active IP Right Cessation
- 1976-12-02 FR FR7636323A patent/FR2334201A1/fr active Granted
-
1978
- 1978-06-20 US US05/917,260 patent/US4146902A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2334201B1 (de) | 1980-10-10 |
NL7613428A (nl) | 1977-06-07 |
FR2334201A1 (fr) | 1977-07-01 |
US4146902A (en) | 1979-03-27 |
DE2653724A1 (de) | 1977-06-30 |
JPS5267532A (en) | 1977-06-04 |
NL186418C (nl) | 1990-11-16 |
DE2653724B2 (de) | 1980-04-24 |
NL186418B (nl) | 1990-06-18 |
JPS574038B2 (de) | 1982-01-23 |
CA1082809A (en) | 1980-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2653724C3 (de) | Schaltung mit einem speichernden Halbleiter-Bauelement | |
DE3136682C2 (de) | ||
DE2951835C2 (de) | ||
DE2017642B2 (de) | Programmierbarer Festwertspeicher | |
DE2235801B2 (de) | Monolithischer Festwertspeicher und Verfahren zur Herstellung | |
DE69508735T2 (de) | Vor Überströmen geschützter Leistungsschalter | |
DE2063579A1 (de) | Halbleitereinnchtung | |
DE69010034T2 (de) | Halbleiteranordnung mit einer Schutzschaltung. | |
EP2269193A1 (de) | Programmierbarer antifuse-transistor und verfahren zum programmieren desselben | |
DE2916426A1 (de) | Halbleiteranordnung | |
DE69320749T2 (de) | Strommessschaltung | |
DE2235465C3 (de) | Feldeffekttransistor-Speicherelement | |
DE2950906A1 (de) | Speicherzelle fuer einen statischen speicher und eine derartige zelle enthaltender statischer speicher | |
DE3127839A1 (de) | Temperaturkompensierte bezugsspannungsquelle | |
DE69021915T2 (de) | MOS-Pilotstruktur für einen Transistor mit isolierter Steuerelektrode und Verfahren zur Versorgung eines solchen Transistors mit Pilotstrom. | |
DE3137730A1 (de) | Halbleiterbauteil als festwertspeicherprogrammierer vom sperrschichtdurchbruchs-typ | |
DE1564048B2 (de) | Halbleiterschalter fur niedrige Schaltspannungen | |
DE2635218A1 (de) | Anordnung zum schutz eines transistors | |
DE2228931C2 (de) | Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb | |
DE102014103513B4 (de) | Schaltungsanordnung und verfahren zum betreiben eines analog-digital-wandlers | |
DE3330013A1 (de) | Statische speicherzelle | |
DE3330026A1 (de) | Integrierte rs-flipflop-schaltung | |
DE1075746B (de) | Vorrichtung zur Temperaturkompensation eines Flächentransistors | |
DE2740786C2 (de) | Bipolarer Tetroden-Transistor und seine Verwendung als EPROM-Element | |
DE3151212A1 (de) | Halbleiterelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8227 | New person/name/address of the applicant |
Free format text: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO, JP |
|
8281 | Inventor (new situation) |
Free format text: TANIMOTO, MASAFUMI, MITAKA, TOKIO/TOKYO, JP WATANABE, TAKASHI, TOKOROZAWA, SAITAMA, JP IEDA, NOBUAKI MUROTA, JUNICHI, KODAIRA, TOKIO/TOKYO, JP |
|
C3 | Grant after two publication steps (3rd publication) |