DE60223827T2 - Schnittstellenmodul für eine gesteuerte komponente - Google Patents

Schnittstellenmodul für eine gesteuerte komponente Download PDF

Info

Publication number
DE60223827T2
DE60223827T2 DE60223827T DE60223827T DE60223827T2 DE 60223827 T2 DE60223827 T2 DE 60223827T2 DE 60223827 T DE60223827 T DE 60223827T DE 60223827 T DE60223827 T DE 60223827T DE 60223827 T2 DE60223827 T2 DE 60223827T2
Authority
DE
Germany
Prior art keywords
component
logic
interface module
priority
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60223827T
Other languages
English (en)
Other versions
DE60223827D1 (de
Inventor
Fred H. Pittsburgh BEDNAR
Bruce M. Pittsburgh COOK
Louis W. Irwin GAUSSA
Glenn E. Cabot LANG
William F. North Huntingdon SCHAEFER
Stephen McKeesport SLINSKI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Westinghouse Electric Co LLC
Original Assignee
Westinghouse Electric Co LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Co LLC filed Critical Westinghouse Electric Co LLC
Publication of DE60223827D1 publication Critical patent/DE60223827D1/de
Application granted granted Critical
Publication of DE60223827T2 publication Critical patent/DE60223827T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F13/00Amplifiers using amplifying element consisting of two mechanically- or acoustically-coupled transducers, e.g. telephone-microphone amplifier
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/418Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B9/00Safety arrangements
    • G05B9/02Safety arrangements electric
    • G05B9/03Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
    • GPHYSICS
    • G21NUCLEAR PHYSICS; NUCLEAR ENGINEERING
    • G21DNUCLEAR POWER PLANT
    • G21D3/00Control of nuclear power plant
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/321Use of a microprocessor in an amplifier circuit or its control circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00Energy generation of nuclear origin

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Quality & Reliability (AREA)
  • Manufacturing & Machinery (AREA)
  • Safety Devices In Control Systems (AREA)
  • Container Filling Or Packaging Operations (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Programmable Controllers (AREA)

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung:
  • Diese Erfindung bezieht sich auf einen Komponentenschnittstellenmodul, der zwischen von redundanten Systemen empfangenen Komponentenbefehlssignalen entscheidet und sie mit Komponentenrückführsignalen integriert, um Komponentensteuersignale zu erzeugen. Der Komponentenschnittstellenmodul beinhaltet diagnostische Funktionen, die den Komponentenzustand in Betracht ziehen, wie er durch die Komponentenrückführsignale berichtet wird.
  • Hintergrundinformation
  • Gewisse komplexe Anlagen integrieren Steuersignale von redundanten Systemen zum Erzeugen von Betätigungssignalen für Anlagenkomponenten. Ein Beispiel ist eine Kernreaktoranlage, die ein Steuersystem und ein Sicherheits- und Schutzsystem benutzt, das unabhängig diverse Sensoren und eine Logik zum Erzeugen von Steuersignalen für Pumpen, Motoren, Kontaktoren, Elektromagnete, Schaltgeräte und dergleichen benutzt. Des weiteren werden manuelle Steuersignale mit den automatischen Signalen integriert. Es ist notwendig, zwischen den Befehlssignalen von diesen mehrfachen Quellen zu entscheiden, um das Steuersignal für die Komponente zu erzeugen. Typischerweise wird den manuellen Signalen die höchste Priorität gegeben. Von den automatischen Systemen erzeugte Signale kann in zweierlei Weise eine Priorität zugeordnet werden: Entweder hat ein System absolute Priorität über das andere, oder ein Befehl in einer Richtung (z. B. Öffnen oder Schließen, Aus oder Ein) von jedem System hat Priorität über einen Befehl in der entgegengesetzten Richtung. Ein kürzlich entwickeltes System implementiert eine Priorität zwischen den automatischen Signalen und den manuellen Signalen in einem Komponentenschnittstellenmodul mit Ausgangsrelais, die zu der Komponente gesendete Steuersignale erzeugt.
  • Für die Zuverlässigkeit ist die Prioritätslogik nicht auf Software basierend und ist üblicherweise in Hardware implementiert, wie beispielsweise in Torschaltungen, wobei die Prioritätsoptionen durch Schaltklinken gewählt werden. Eine solche Prioritätslogik-Schnittstelleneinrichtung ist aus der US 5 745 539 bekannt.
  • Die verschiedenen Komponenten können ihre eigenen Anforderungen für die Betätigungssignale haben. Zum Beispiel erfordern Kontaktoren ein kontinuierliches Steuersignal, während motorbetriebene Ventile nur ein Steuersignal während der Bewegung des Ventilteils erfordern. Im letzteren Fall muß das Steuersignal beendet werden, um ein Durchbrennen des die Steuersignale erzeugenden Relais zu vermeiden. Typischerweise haben solche Komponenten Positionsgrenzschalter und oftmals auch Drehmomentbegrenzungsschalter. Ein Positionsgrenzschalter kann benutzt werden, um anzuzeigen, dass das Ventil geöffnet hat. Ein weiterer kann dazu benutzt werden, ein geschlossenes Ventil anzuzeigen, obwohl unter manchen Umständen, wo ein vollständiges Schließen des Ventils wichtig ist, der Drehmomentbegrenzungsschalter die Geschlossen-Anzeige liefert.
  • Gegenwärtig wird die Komponentenlogik, das ist die beispielsweise den Positions- und Drehmomentbegrenzungsschaltern der Komponente zugeordnete Logik, an der Komponente und auf dem Betätigungsstrompegel der Komponente implementiert, selbst in dem oben beschriebenen System, das die automatischen Signale und die manuellen Signale in einem Komponentenschnittstellenmodul kombiniert.
  • Daher besteht noch Raum zur Verbesserung der Schnittstellen zwischen Mehrfachsystemen, die Komponentenbefehlssignale erzeugen, und den Komponenten, welche sie steuern.
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung ist auf einen nicht auf Software basierenden Komponentenschnittstellenmodul zwischen auf Software basierenden Systemen, die doppelte Gruppen von Komponentenbefehlssignalen erzeugen, und einer gesteuerten Komponente gerichtet. Der Komponentenschnittstellenmodul umfasst: eine Mehrzahl von Eingängen, durch welche die doppelten Gruppen von Komponentenbefehlssignalen eingegeben werden, einen nicht auf Software basierenden Prozessor, der zwischen der ersten und der zweiten Gruppe von Komponentenbefehlssignalen entscheidet und damit Komponentenrückführsignale integriert, um ein Komponentensteuersignal zu erzeugen, und eine Ausgabeeinrichtung, welche das Komponentensteuersignal zu der gesteuerten Komponente ausgibt. Der Prozessor enthält eine Prioritätslogik, die zwischen den Gruppen von Komponentenbefehlssignalen entscheidet, um ein Prioritäts-Komponentenbefehlssignal auszuwählen, und eine Komponentenlogik, die ausgewählte Komponentenrückführsignale mit den Prioritäts-Komponentenbefehlssignalen, die von der Prioritätslogik ausgewählt werden, integriert. Die Prioritätslogik wendet entweder eine Systempriorität an, durch welche eine der Gruppen von Komponentenbefehlssignalen von einem der Systeme absolute Priorität gegenüber den Komponentenbefehlssignalen von dem anderen System hat, oder eine Funktionspriorität an, wobei ein durch das eine oder andere System erzeugtes Komponentenbefehlssignal, das eine erste Funktion der gesteuerten Komponente befiehlt, Priorität gegenüber einen anderen Komponentenbefehlssignal hat, das eine zweite darauf bezogene Funktion der gesteuerten Komponente befiehlt. Zum Beispiel kann ein Öffnen- oder Start-Signal Priorität über ein Schließ- oder Stopp-Signal haben oder umgekehrt. Als weiteren Aspekt der Erfindung kann die Komponentenlogik eine Haltelogik enthalten, die ein Steuersignal aufrechterhält, das aus einem der entgegengesetzten Komponentenbefehlssignale ausgewählt wird, bis das andere der entgegengesetzten Komponentenbefehlssignalen durch die Prioritätslogik ausgewählt wird.
  • Die Komponentenlogik kann programmiert werden, um ausgewählte der Komponentenrückführsignale wirksam zu machen, beispielsweise durch Verwendung von Schaltelementen, wodurch die Zuverlässigkeit des auf Hardware basierenden Prozessors aufrechterhalten wird.
  • Als weiteren Aspekt der Erfindung kann der Prozessor des Komponentenschnittstellenmoduls eine Logik umfassen, die eine Diagnose bezüglich des Komponentenschnittstellenmoduls ausführt. Es können verschiedene Arten von Diagnosen durchgeführt werden. Beispielsweise kann die Diagnoselogik einen Anschlussschnittstellentester umfassen, der eine Verriegelung enthält, der den Befehlssignaleingang mit dem Eingangsanschluß in dem Zeitpunkt verriegelt, in welchem der Anschlussschnittstellentest eingeleitet wird. Das Eingangssignal wird dann umgeschaltet, und es wird ein Eingangsanschlussfehlersignal erzeugt, wenn das von dem Anschluß erfasste Eingangssignal nicht von dem verriegelten Signal abweicht.
  • Die Diagnoselogik kann auch einen Impulstester umfassen, der Impulse sendet, vorzugsweise kontinuierlich, wie beispielsweise in beabstandeten Intervallen, durch die Prioritätslogik und die Komponentenlogik, und kann eine Testanalyselogik umfassen, welche Testergebnisse aus der Fortpflanzung der Testimpulse bestimmt. Ein Impulstestfehlersignal wird erzeugt, wenn keine Testimpulse an der Ausgabeeinrichtung erscheinen. Jedoch umfaßt die Komponentenlogik vorzugsweise eine Blockierlogik, welche die Erzeugung des an die Ausgabeeinrichtung angelegten Steuersignals in Abhängigkeit von gewissen Komponentenrückführsignalen blockiert. Unter diesen Umständen erzeugt die Testanalyselogik ein Testfehlersignal nur dann, wenn keine Testimpulse an der Ausgabeeinrichtung erscheinen, und die Blockierlogik blockiert die Erzeugung des Komponentensteuersignals nicht.
  • Gemäß einem weiteren Aspekt der Erfindung umfassen die Komponentenbefehlssignale ein Paar entgegengesetzer, beispielsweise Ein/Aus-Signale, die jeweils eine separate Ausgabeeinrichtung betätigen, und der Impulstester sendet abwechselnd Impulse durch die Prioritätskomponentenlogik auf die entgegengesetzten Komponentenbefehlssignale. Die Testanalyselogik erzeugt ein Impulstestfehlersignal, wenn eine der Ausgabeeinrichtungen den an das entsprechende der Komponentenbefehlssignale angelegten Impuls nicht sieht, und das Steuersignal von der Blockierlogik nicht blockiert worden ist. Wo die Komponentenlogik eine Haltelogik umfasst, die ein Komponentensteuersignal aufrechterhält, bis das entgegengesetzte Komponentenbefehlssignal angelegt wird, erzeugt die Testanalyselogik ein Impulstestfehlersignal, wenn die Ausgabeeinrichtung, die dem Steuersignal zugeordnet ist, das aufrechterhalten wird, die Impulse auf das entgegengesetzte Komponentensteuersignal nicht sieht.
  • Die Diagnoselogik kann auch eine reelle Funktionsüberwachungslogik umfassen. Diese Logik kann einen Fehler der Relaisspule erfassen, wenn das Komponentensteuersignal und das Komponentenrückführsignal, die den Spulenstatus darstellen, nicht zusammenpassen. Ein Spulenkontaktfehler wird angezeigt, wenn das Komponentensteuersignal und die Spannung über den Relaiskontakten entweder beide Null oder beide nicht Null sind.
  • Kurzbeschreibung der Zeichnungen
  • Ein volles Verständnis der Erfindung kann aus der folgenden Beschreibung der bevorzugten Ausführungsformen in Zusammenhang mit den anliegenden Zeichnungen erhalten werden, in denen:
  • 1 ein vereinfachtes Blockdiagramm einer Anlage mit einem Komponentenschnittstellenmodul gemäß der Erfindung zeigt,
  • die 2A und 2B zusammengesetzt ein Blockdiagramm einer Prioritätslogik zeigen, die einen Teil des in 1 dargestellten Komponentenschnittstellenmoduls bildet,
  • 3 ein Blockdiagramm einer zusätzlichen Prioritätslogik zeigt, die für Lastfolgen unter der Steuerung durch ein externes System benutzt werden kann,
  • die 4A und 4B zusammengesetzt ein Blockdiagramm der Komponentenlogik für den Komponentenschnittstellenmodul zeigen,
  • 5 ein Blockdiagramm der Diagnose zeigt, die einen Teil des Komponentenschnittstellenmoduls bildet,
  • 6 ein Blockdiagramm der Eingangsanschlusstestschnittstelle zeigt,
  • 7 ein Blockdiagramm des Impulstesters zeigt, der einen Teil der Diagnose bildet,
  • 8 ein Blockdiagramm der Impulstestanalyselogik zeigt,
  • 9 ein Blockdiagramm der Relaisfunktionsüberwachungslogik zeigt.
  • Beschreibung der bevorzugten Ausführungsformen
  • Der Komponentenschnittstellenmodul (CIM) nach der Erfindung bildet eine standardisierte, objektbezogene Schnittstelle für gesteuerte Komponenten in einer komplexen Anlage. Die Erfindung wird in der Anwendung auf eine Kernreaktoranlage beschrieben, aber sie hat breite Anwendung auf verschiedene Arten komplexer Anlagen, in denen Komponenten mit Komponentensteuersignalen gesteuert werden können, die von mehrfachen Quellen abgeleitet werden. 1 illustriert in sehr vereinfachter Form die Anwendung des CIM nach der Erfindung auf die Instrumentierung- und Steuersysteme 1 einer Kernreaktoranlage. Der Komponentenschnittstellenmodul 3 ist ein nicht auf Software basierender qualifizierter Modul von nuklearem Sicherheitsgrad. Jedoch kann der Modul 3 sowohl in nuklearen Sicherheits- als auch in Nichtsicherheitssystemen eingesetzt werden. Der CIM 3 bildet die vollständige Schnittstelle vom Steuersystem zu einer gesteuerten Komponente 5. Ähnliche CIMs 3 sind für jede gesteuerte Komponente in der Anlage vorgesehen.
  • Der CIM hat drei Eingangsanschlüsse, den Anschluß X, den Anschluß Y und den Anschluß Z, die durch die Bezugszahlen 7 bzw. 9 bzw. 11 in 1 identifiziert sind. Diese drei Anschlüsse sind normalerweise an drei verschiedene Systeme angeschlossen. Für eine typische nukleare Schutzsystemanwendung würden die drei Anschlüsse 7, 9 und 11 an ein erstes oder Primärsystem 13, z. B. das primäre Reaktorschutzsystem, ein zweites oder diverses System 15, z. B. das diverse Schutzsystem, und ein entferntes manuelles System 17, z. B. ein festverdrahtetes entferntes manuelles Steuersystem angeschlossen. Komponentenbefehlssignale oder Betätigungsbefehle werden am Anschluß X 7 vom Primärsystem 13 durch eine Festverdrahtungsverbindung 19 empfangen. Doppelte Komponentenbefehlssignale von dem diversen System 15 werden am Anschluß Y 9 über einen seriellen Eingangs/Ausgangsbus 21 empfangen. Die entfernte manuelle Steuerung 17 kann im Hauptsteuerraum der Anlage, dem Notsteuerraum, oder irgendeiner lokalen Steuertafel in der Anlage sein und ist durch die Festverdrahtungsverbindung 23 mit dem Anschluß Z 11 verbunden. Der Anschluß Z ist nicht für die "normale" manuelle Steuerung vorgesehen. Eine solche normale Steuerung würde üblicherweise durch die auf Computer basierenden Systeme 13 und 15 erfolgen, wo der geeignete Zusammenhang zwischen automatischer Steuerung, Betriebsarten, Verriegelungen und dergleichen hergestellt werden kann. Das entfernte manuelle System 17 ist hauptsächlich für den Zweck der Diversität und der Ab wehr in der Tiefe vorgesehen. Jedoch kann bei irgendeiner gegebenen Anwendung der Anschluß Z 11 für irgendeine andere Funktion benutzt werden, manuell oder automatisch, die für die Auslegung geeignet ist. Z. B. könnte sie als lokale Steuertafel benutzt werden, die sich neben der gesteuerten Komponente wie beispielsweise einer Pumpe befindet. Nicht für eine gegebene Anwendung des CIM 3 benutzte der Steueranschlüsse 7, 9 oder 11 werden unverbunden gelassen. Jeder der Anschlüsse X, Y und Z kann mit einem externen System festverdrahtet verbunden sein oder durch einen Computerbus verbunden sein, beispielsweise einen seriellen oder parallelen Eingabe/Ausgabebus.
  • Das Herz des CIM 3 ist ein nicht auf Software basierender Prozessor 25. Bei dem beispielsweisen Modul wird eine feldprogrammierbare Toranordnung (FPGA) als Prozessor 25 benutzt. Wie noch erörtert werden wird, leistet der Prozessor 25 Logikfunktionen an durch die Anschlüsse 7, 9 und 11 empfangenen Eingangssignalen zum Erzeugen von Steuersignalen, die an Ausgabeeinrichtungen in Form von Relais 27 und 29 angelegt werden. Das Relais 27 steuert die Betätigung der Komponente 5, während das Relais 29 die Deaktivierung steuert. Die exakte Funktion dieser Relais 27 und 29 hängt von den Betriebseigenschaften der Komponente 5 ab. Beispielsweise könnte das Relais 27 dem Öffnen oder Schließen eines Ventils zugeordnet sein, während das Relais 29 die entgegengesetzte Betätigung vornimmt. In ähnlicher Weise könnten diese beiden Relais zum Öffnen oder Schließen eines Schalters benutzt werden. Für manche Komponenten ist nur ein Relais erforderlich. Z. B. würde im Falle eines Elektromagneten das Relais 27 kontinuierlich erregt, um den Elektromagneten zu betätigen, und zur Deaktivierung entregt. Die Komponente 5 erzeugt Komponentenrückführsignale zu der FPGA 25 des CIM 3. Diese Rückführsignale werden durch die FPGA 25 zu dem primären und dem diversen System 13 und 15 und zu dem entfernten manuellen System 17 durch die Anschlüsse X, Y bzw. Z weitergeleitet.
  • Der CIM 3 erzeugt mehrere Funktionen in Bezug auf die Schnittstelle zwischen den Systemen 13, 15 und 17 und der Komponente 5, einschließlich: Spannung und Strompegelübergang zwischen der Computerlogik der Systeme und den Komponentensteuerkreisen, Prioritätsgebung der Komponentenbefehlssignale von den verschiedenen Systemen und Steuerpunkten, Schnellverriegelung zwischen Komponentenrückführsignalen und den Komponentenbefehlssignalen, und lokale Betätigung und Anzeige des Ausrüstungsstatus zum Testen und zur Wartung der Anlage. Die geforderten spezifischen Funktionen variie ren von einer Komponente zur nächsten, basierend auf der Art der Ausrüstung, die gesteuert wird, und auf einmaligen funktionellen Anforderungen für die jeweiligen Komponente. Der CIM ist andererseits als universelle Steuerschnittstelle ausgelegt. Wie zu sehen sein wird, werden Konfigurationsschalter zum Auswählen verschiedener Merkmale der CIM-Logik zur Anpassung an die jeweiligen funktionellen Anforderungen benutzt. Eine zusätzliche Steuerlogik wird durch die Wirtsysteme 13 und 15 als Software durchgeführt, um projektspezifischen Anforderungen zu entsprechen. Diese zusätzliche Logik umfasst Dinge wie beispielsweise die Kombination von automatischen und manuellen Befehlen, die Kombination von Mehrfachpunkten manueller Steuerung (einschließlich weicher und harter Steuerungen), das Verriegeln von Anlagenkomponenten (z. B. das Öffnen eines Ventils beim Anfahren einer Pumpe), und das Bestimmen von Betätigungsdiskrepanzen, wenn Fehler eine richtige Komponententätigkeit verhindern.
  • Die CIM-Logik besteht aus zwei Teilen. Bei der beispielsweisen Ausführungsform nach der Erfindung sind diese beiden Teile in einer einzigen FPGA 25 kombiniert. Der erste Teil der Logik ist die Prioritätslogik 41, die in den 2A und 2B dargestellt ist. Komponentenbefehlssignale, beispielsweise Öffnen und Schließen eines Ventils, oder Anfahren und Anhalten einer Pumpe, werden von vier Quellen empfangen; den beiden "Wirt"-Systemen 13 und 15 durch die Anschlüsse X bzw. Y, und zwei zugeordnete manuelle Steuerungen, einschließlich der dem entfernten manuellen Systems 17 durch den Anschluß Z. Die zweite manuelle Steuerung ist eine lokale manuelle Steuerung, die durch den Schalter 33 bereitgestellt wird.
  • Ein zweiter Steuerschalter 35, der am Modul angeordnet ist, ermöglicht die Wahl der "Wirt"-Systemsteuerarten. In der normalen Position setzt diese Steuerung 35 beide "Wirt"-Systeme entsprechend der noch zu erörternden Prioritätslogik in Betrieb. Die Steuerung 35 kann auch gedreht werden, um nur das Anschluß-X-System oder das Anschluß-Y-System einzuschalten. Eine vierte Position der Steuerung 35 schaltet die Relaisausgänge des CIM 3 ab und wird für Wartungszwecke verwendet.
  • Entsprechend den Standardsymbolen, sind die Elemente 37, die ein "&" enthalten, AND-Glieder, während die Elemente 39, die "1" enthalten, OR-Glieder sind. Die Logik ist über eine Anzahl von Schaltern 43 programmierbar.
  • Die Prioritätslogik 41, die durch den CIM 3 bereitgestellt ist, kann allgemein wie folgt beschrieben werden:
    • – Die lokale manuelle Steuerung 33 hat die höchste Priorität.
    • – Die manuelle Steuerung 17 hat Priorität über die "Wirt"-Systeme 13 und 15.
    • – Die Priorität von Befehlen zwischen den "Wirt"-Systemen kann als einer von zwei Fällen gewählt werden:
    • – Ein System hat absolute Priorität über das andere, oder
    • – ein Befehl in einer Richtung (d. h. Öffnen oder Schließen) von irgendeinem System hat Priorität über die entgegengesetzte Befehlsrichtung.
  • Diese Prioritätslogik 41 arbeitet nach dem allgemeinen Prinzip eines Befehls in einer Richtung (z. B. Öffnen oder Schließen), wonach der entgegengesetzte Befehl von Anschlüssen einer niedrigeren Priorität blockiert wird. Es ist notwendig, die Befehle in der gleichen Richtung zu blockieren, wodurch eine Reduzierung der Anzahl der logischen Glieder ermöglicht wird. Der Prioritätsmodus zwischen den Betätigungen des Anschlusses X und des Anschlusses Y wird durch zwei Konfigurationsschalter 43 gewählt, die mit JP1 und JP2 bezeichnet sind, entsprechend Tafel 1. Tafel 1. Prioritätsmodus-Schalterkonfigurationen
    Prioritätsmodus JP1 JP2
    System X hat Priorität über System Y - -
    System Y hat Priorität über System X -
    Öffnen-(Start-)Befehl hat Priorität über Schließen -
    Schließen-(Stopp-)Befehl hat Priorität über Öffnen
  • Zusätzlich zu der Prioritätsgebung der Betätigungen werden Befehlssignale in den Anschluß-X- und Anschluß-Y-Verbindungen bereitgestellt, um zu ermöglichen, dass die "Wirt"-Systeme 13 und 15 die entfernt manuelle Steuerung 17 ausschalten können. Um dies zu tun, müssen beide Systeme eine logische "1" auf dieses Steuersignal geben. Diese Möglichkeit ist in Fällen zu verwenden, wo die Steuerungen von einer gegebenen Arbeitsstation, beispielsweise dem Hauptsteuerraum, abgeschaltet werden müssen, wenn diese Arbeitsstation nicht besetzt ist. Ein Beispiel der Verwendung dieser Ausschaltmöglichkeit ist die Übergabe der Steuerung vom Hauptsteuerraum auf den Notsteuerraum. Das Erfordernis einer Koinsidenz beider Systeme verhindert, dass ein einfacher Fehler die entfernte manuelle Steuerung blockiert.
  • Die Signale werden entwickelt (untere rechte Ecke der 2B) zum Rückführen zu jedem der Anschlüsse X, Y und Z, um anzuzeigen, dass Befehle durch den Anschluß blockiert werden, entweder durch den Wählschalter 35 an den CIM, oder durch einen Befehl mit höherer Priorität. Zu beachten ist, dass selbst in dem Fall, dass die Priorität zwischen X und Y auf dem Zustand der Komponente beruht, die Anzeige, dass die Betätigungen eines gegebenen Systems blockiert werden, insoweit korrekt ist, als der entgegengesetzte Befehl nicht durch die Logik gelangt. Eine Betätigung durch eines der Systeme erzeugt keine Anzeige zu sich selbst, dass der entgegengesetzte Befehl blockiert wird.
  • Eine zusätzliche Gruppe von Aus/Ein-Eingangsbefehlen ist zur Verwendung vorgesehen, wenn ein Signal als festverdrahtetes Signal vom Feld behandelt werden muß. Diese Befehle, wie in 3 gezeigt, werden an CIN7-(Priorität Aus) und CIN8-Eingänge (Priorität Ein) angelegt. Die primäre Anwendung dieser Signale ist zur Lastfolgesteuerung unter der Steuerung eines externen Systems. Es sind zwei Konfigurationen möglich. Die erste benutzt nur den CIN7-Eingang. Am Beginn der Sequenz wird dieses Signal zum Abstoßen der Last gegeben. Solange das Signal aufrechterhalten wird, werden normale Startbefehle durch die anderen Eingänge blockiert. Wenn das Signal weggenommen wird, wird der normale Start der Pumpe zugelassen. Die zweite mögliche Konfiguration benutzt beide Eingänge. Der CIN7-Priorität-Aus-Befehl wird wiederum zum Abstossen der Last am Beginn der Folge benutzt. Jedoch wird der CIN8-Priorität-Ein-Befehl zum Neustarten der Last in dem spezifizierten Zeitpunkt benutzt. Der Priorität-Ein-Befehl hat Vorrang über den Priorität-Aus-Befehl, um diese Funktionalität zu ermöglichen. Der Neustartbefehl wäre wirksam ohne Rücksicht auf den Zustand der Last vor der Sequenz.
  • Die Priorität-Aus- und -Ein-Befehle werden mit den normalen Befehlen vom Anschluß X kombiniert, wie in 3 gezeigt. Dies gibt diesen Sequenzsteuerbefehlen eine höhere Priorität als der Anschluß X selbst. Diese Priorität ist nicht konfigurierbar, jedoch wird der Schalter JP19 benutzt, um die Priorität-Aus/Ein-Eingänge einzuschalten. Wenn dieser Schalter weggenommen wird, werden die Eingänge CIN7 & 8 in den seriellen Puffer des Anschlusses Y eingelesen, haben aber keine Wirkung auf die Komponentenfunktion.
  • Die konfigurierbare CIM-Komponentenlogik 45 ist in den 4A und 4B gezeigt. Sie ist grob in zwei Teile unterteilt. In 4A werden die Komponentenbefehlssignale von dem Prioritätslogikblock 41 empfangen und nach Verriegeln und Blockieren an die Ausgangsdriver für die Relais 27, 29 angelegt. Der in 4B gezeigte Teil des Logikdiagramms nimmt die Kontakteingangs-Komponentenrückführsignale von der gesteuerten Komponente 5 und führt die Blockierlogik 46 aus, um zu bestimmen, wenn die Betätigungen entriegelt und blockiert werden sollten.
  • Die Komponentenlogik 45 umfaßt zusätzlich zu den AND-Gliedern 37 und den OR-Gliedern 39 mehrere Zeitverzögerungselemente 47. Diese Zeitverzögerungselemente erzeugen drei Arten von Verzögerungen: eine Verzögerung beim Durchgang des angelegten, mit "TD ON" bezeichneten Signals, eine Verzögerung beim Abschalten des angelegten, mit "TD OFF" bezeichneten Signals, und eine Verzögerung beim Einschalten und Abschalten des mit "TDDBL" bezeichneten Signals. Die Dauern der verschiedenen Verzögerungen werden neben dem Element 47 bereitgestellt. Die "TDDBL"-Zeitverzögerungen 47 sind den Verriegelungsrückführschleifen in der Logik zugegeben. Diese sind "doppelt wirkende" Verzögerungen, da sie sowohl die Anstiegsflanke als auch die Abstiegsflanke des Eingangs durch die angedeuteten 10 Millisekunden verzögern. Wenn die Eingangsdauer weniger als 10 Millisekunden beträgt, gibt es kein Ausgangssignal. In gleicher Weise, wenn ein logisch hohes Eingangssignal zeitlich gering gepulst wird (mit weniger als 10 Millisekunden Dauer) findet keine Änderung des Ausgangssignals statt. Diese Verzögerungen ermöglichen, dass kurze Impulse sich durch die Logik fortpflanzen, ohne den Zustand der Verriegelungen zu beeinträchtigen. Solche Impulse können für Diagnosezwecke benutzt werden, um zu bestimmen, dass der CIM bereit ist, ein gegebenes Ausgangssignal zu betätigen. Die Blockierlogik 46 umfaßt auch exklusive OR-Glieder 49, die durch ein "+"-Zeichen innerhalb eines Kreise innerhalb eines Rechtecks dargestellt sind.
  • Die Bedeutung der acht Kontakteingangssignale hängt von der spezifischen Anwendung und der Art der gesteuerten Komponente ab. Jedoch ist die allgemeine Beschreibung dieser Signale folgende:
  • CIN1:
    Position der Komponente im betätigten Zustand (Ventil offen, Pumpe laufend, oder Schalter geschlossen),
    CIN2:
    Position der Komponente im unbetätigten Zustand (Ventil geschlossen, Pumpe angehalten, oder Schalter offen)
    CIN3:
    Niedrig TRUE; Drehmomentgrenze in der Öffnungsrichtung überschritten kann mit Grenzschalter am Ventil kombiniert sein), geschlossener Kontakt ermöglicht Bewegung
    CIN4:
    Niedrig TRUE; Drehmomentgrenze überschritten in der Schließrichtung (kann mit Grenzschalter am Ventil kombiniert sein), geschlossener Kontakt ermöglicht Bewegung,
    CIN5:
    Niedrig-TRUE-Verriegelung; geschlossener Kontakt ermöglicht Bewegung, geöffneter Kontakt kann konfiguriert werden, um die Auslösung des Ausschalters zu bewirken,
    CIN6:
    Hoch-TRUE-Verriegelung; offener Kontakt ermöglicht Bewegung, geschlossener Kontakt kann konfiguriert werden, um Auslösen des Ausschalters zu bewirken,
    CIN7:
    Priorität Aus (Sequenz lastabstoßend) (siehe 3)
    CIN8:
    Priorität Ein (Sequenz Neustart) (siehe 3).
  • In allen Fällen werden die Zustände der Kontakt-Eingangs-Komponentenrückführsignale zu den "Wirt"-Systemen 13, 15 zur Kombination in anderer stromaufwärtiger Logik und zur Signalisierung zum Operator gesendet. Für die Eingänge CIN5 bis CIN8 nehmen die Konfigurationsschalter in manchen Fällen die Eingänge aus ihrem Zugang in die Logik heraus. In diesem Fall werden diese Rückführsignale Allzweckeingänge zur Software der "Wirt"-Systeme.
  • Die spezifischen Funktionen des CIN3 für eine gegebene Anwendung werden unter Verwendung von Konfigurationsschaltern 43 gewählt. Tafel 2 zeigt die Definitionen dieser Schalter. Ein Schalter in "Ein" bedeutet, dass er zugeschaltet ist, wobei er eine logische "1" zu der FPGA 25 bereitstellt. Wenn der Schalter weggenommen wird, wird eine logische "0" zur FPGA bereitsgestellt, und der Schalter ist als "Aus" bezeichnet. In jedem Fall erzeugen die Konfigurationsschalter statische "1"- oder "0"-Werte zu der FPGA, welche diese Signale zur Auswahl der dynamischen Logiksignale benutzt. Für Nichtsicherheitssystemanwendungen des CIN3 können die Konfigurationseinstellungen unter der Steuerung der Software des "Wirt"-Systems (Anschluß Y) hergestellt werden. Tafel 2. Konfigurationsschalterdefinitionen
    Schalter Bedeutung, wenn vorhanden (Ein) Bedeutung wenn abwesend (Aus)
    JP3 CIN1- und CIN2-Positionseingänge werden von CIM-Konvention invertiert CIN1 = Ventil vollständig geöffnet CIN2 = Ventil vollständig geschlossen CIN1- und CIN2-Positionseingänge folgen CIM-Konvention CIN1 = Ventil nicht vollständig offen CIN2 = Ventil nicht vollständig geschlossen
    JP4 Öffnen/Start-Befehl Drehmomenteingang (CIN3) weggenommen Öffen/Start-Befehl an Positionseingang (CIN1) weggenommen
    JP5 Schließen/Stopp-Befehl an Drehmomenteingang (CIN4) weggenommen Schließen/Stopp-Befehl an Positionseingang (CIN2) weggenommen
    JP6 Drehmoment- und Positionsschalterlogikkombination extern gegenüber CIM Drehmoment- und Positionsschalterlogikkombination durch CIM
    JP7 Befehle nicht durch CIN5-Verriegelungseingang blockiert Blockbefehle auf niedrig-TRUE-Verriegelungseingang (CIN5)
    JP8 Niedrig-TRUE-Verriegelungseingang (CIN5) bewirkt Auslösebefehlausgabe kein Befehl vom CIN5-Verriegelungseingang
    JP9 Befehle nicht durch CIN6-Verriegelungseingang blockiert Blockbefehle auf Hoch-TRUE-Verriegelungseingang (CIN6)
    JP10 Hoch-TRUE-Verriegelungseingang (CIN6) bewirkt Auslösebefehlausgabe kein Befehl vom CIN6-Verriegelungseingang
    JP11 Wegnahme von Befehlen auf Komponentenposition 10 Sekunden verzögert Wegnahme von Befehlen auf Komponentenposition/Drehmoment sofort
    JP12 Befehle verbleiben nach Beendigung der Komponentenbewegung Befehle nach Beendigung der Komponentenbewegung weggenommen
    JP13 wenn JP14 aus ist, kann Komponente nicht umgekehrt werden, bis Weg beendet ist Entgegengesetzter Befehl hat sofortige Wirkung zum Umkehren der Komponente
    JP14 Befehle nicht im CIM verriegelt CIM verriegelt Befehle
    JP15 wenn der Ausschalter geschlossen hat, muß ein Auslösebefehl vor einem weiteren Schließen ausgegeben werden (Antipumpverriegelung) Antipumpverriegelung ausgeschaltet, Verriegelung von Befehlen je nach Einstellungen anderer Schalter
    JP16 Invertiert den logischen Sinn von Eingängen CIN3 und CIN4. Dies ermöglicht auch, diese Eingänge offen zu lassen, wenn nicht verwendet. Logischer Sinn von CIN3 und CIN4 ist "Niedig TRUE", wie beschrieben
    JP19 Ermöglicht Kombination von Priorität-Aus- und Priorität-Ein-Befehlen auf CIN7 und CIN8 mit Anschluß-X-Befehlen CIN7 und CIN8 haben keinen Einfluß auf die Logik. Sie sind nur allgemeine Eingänge zur Software des Wirtsystems.
    JP20 bis JP22 Antikoinzidenzlogikkonfiguration (siehe Text)
  • Der CIM3 benutzt die Konvention für seine eigene Logik einer Komponente (z. B. Ventil), die "nicht vollständig geöffnet" oder "nicht vollständig geschlossen" ist. Durch Befolgen dieser Konvention wird eine Zwischenstellung dadurch repräsentiert, dass beide Signale wahr sind, während, wenn beide Signale falsch sind, ein Fehlerzustand (möglicherweise Stromverlust) existiert. In manchen Fällen können die verfügbaren Signale von dem Ventil dieser Konvention nicht folgen. Der JP3-Konfigurationsschalter invertiert die CIN1- CIN2-Eingänge so, dass ein "Ventil geöffnet" ein "Nicht vollständig geöffnet" und ein "Ventil geschlossen" ein "Nicht vollständig geschlossen" wird.
  • Es ist oftmals der Fall, dass die Motordrehmomentbegrenzungsschalter und die Ventilpositionsgrenzschalter am Ventil miteinander verdrahtet sind. Diese Praxis spart Verdrahtung zwischen dem Ventil und dem MCC, der es steuert. Das kombinierte Eingangssignal hat die Bedeutung, dass das Ventil anhalten sollte, wegen hohen Drehmoments oder weil es geöffnet (geschlossen) ist. Gewöhnlich ist es der Fall, dass der Drehmomentschalter umgangen wird, bis der Positionsgrenzschalter anzeigt, dass das Ventil sich aus seiner Extremposition herausbewegt hat. Der JP6-Konfigurationsschalter sagt dem CIM, dass die Logik des Kombinierens von Drehmoment und Position extern mit Bezug auf den CIM (d. h. am Ventil) erfolgt. In diesem Fall wird der Ventilbefehl gestoppt, wenn der entsprechende "Drehmoment"-Eingangskontakt öffnet. Die CIN1- und CIN2-Eingänge haben keinen Einfluß auf die Logik, werden aber zu den Softwaresystemen weitergeleitet. Wenn der JP6-Konfigurationsschalter nicht gesetzt ist, werden die CIN3- und CIN4-Eingänge als einfache Drehmomentbegrenzungsschalter behandelt und mit den Positionseingängen CIN1 und CIN2 in der CIM-Logik kombiniert.
  • Wenn die Positions-Drehmoment-Logik im CIM3 durchgeführt wird, steuern zwei zusätzliche Konfigurationsschalter 43 diese Aktion. Der Schalter JP4 konfiguriert den Öffnen-Befehl, während JP5 den Schließen-Befehl konfiguriert. Wenn diese Schalter gesetzt sind, wird das Ventil nur aufgrund des Drehmoments gestoppt. Wenn der Schalter entfernt wird, wird das Ventil entweder aufgrund der Drehmomentgrenze oder der Positionsgrenze gestoppt. Es ist oftmals bei MOVs (motorbetätigten Ventilen) der Fall, dass die Schließrichtung so konfiguriert ist, dass nur aufgrund des Drehmoments gestoppt wird. Dies stellt sicher, dass das Ventil straff geschlossen ist, da Positionsgrenzschalter ihren Zustand oftmals schon vor dem absoluten Wegende ändern. Wenn ein Ventil drehmomentgeschlossen ist, ist es notwendig, den Drehmomentgrenzschalter beim Öffnen zu umgehen, bis der Positionsgrenzschalter anzeigt, dass das Ventil sich von seinem Sitz abgehoben hat. Die CIN1- und CIN2-Eingänge werden auch zum Vermeiden des Einleitens einer Aktion benutzt, wenn eine Komponente sich schon in der gewünschten Position befindet. Beispielsweise kann ein "Öffnen"-Befehl nicht zu einem Ventil gesandt werden, dass bereits geöffnet ist, unabhängig vom Zustand der Drehmomenteingänge. Die Schalter JP4 und JP5 können zum Übersteuern dieser Beschränkung eingesetzt werden, so dass der Befehl stets durchgehen kann. Zu bemerken ist, dass diese Befehlsblockierung einen verriegelten Befehl nicht be einflusst, der sich bereits im Prozeß der Ausführung befindet, das heißt, das Ventil schließt weiter, bis der Drehmomentschalter öffnet, wenn so konfiguriert ist.
  • Es wird manche Anwendungen des CIM geben, wo die gesamte Motorstopplogik extern vom CIN3 erfolgt. In diesen Fällen sind die Drehmomentschaltersignale nicht verfügbar für eine Verwendung als Basis einer Entregung der CIM-Ausgänge. Es ist noch wünschenswert, die CIM-Ausgänge zu entregen, um die Relais 27, 29 zu bewahren. Der Konfigurationsschalter JP11 ist vorgesehen, um ein verzögertes Ausschalten der Ausgänge nach Beendigung des Wegs, die durch die Positionseingänge angezeigt wird, zu ergeben. Die Verzögerung wird auf feste 10 Sekunden eingestellt. Anzumerken ist, dass, wenn die Ventilbewegung aufgrund der Drehmomentgrenze oder thermische Überlastung während des Wegs gestoppt wird, die CIM-Ausgänge kontinuierlich erregt bleiben. Vorkehrungen müssen bei den Wartungsprozeduren getroffen werden, um klarzustellen, dass die Ventilbewegung sofort neu starten kann, wenn sich der Zustand klärt. Wenn JP11 nicht gesetzt ist, erfolgt die Entregung der CIM-Ausgänge and der Weggrenze sofort.
  • Für elektrische Schaltgeräte und große Motoren ist es notwendig, beim Ausschalter ein "Pumpen", also geschlossen, dann geöffnet, dann geschlossen usw., zu vermeiden. Um dies zu bewerkstelligen, wird eine Verriegelung gesetzt, wenn ein Schalter-Öffnen-Befehl ausgegeben wird und der Schalter tatsächlich geöffnet wird. Diese Verriegelung wird verwendet, um Zulassung für den Schalter-Schließen-Befehl für einen Versuch zu geben. Wenn der Schalter schließt, wird die Verriegelung bis zum nächsten Öffnen-Befehl gelöst. Der JP15-Konfigurationsschalter wählt dieses verriegelte Signal als Basis zum Blockieren des Ausgangs. Wenn daher ein Schalter geschlossen worden ist, selbst momentan, und dann aus eigenem Antrieb in Offenstellung auslöst (z. B. bei Überstrom), werden nachfolgende Schließen(Ein-)-Befehle blockiert, bis ein Öffnen-(Aus-)-Befehl gegeben worden ist. Wenn JP15 nicht gesetzt ist, werden CIM-Ausgänge jedes Mal zugelassen, wenn der entgegengesetzte Zustand wahr ist (d. h. Schalter-Schließen wird zugelassen, wann immer der Schalter geöffnet ist), in Abhängigkeit von der Einstellung der anderen Konfigurationsschalter.
  • Die Konfigurationsschalter JP7 und JP9, wenn weggenommen, ermöglichen die Verriegelungen CIN5 bzw. CIN6 zum Blockieren der Befehle. CTN5 ist eine Niedrig-wahr-Logik; ein offener Kontakt verhindert Befehle. CIN6 ist eine Hoch-wahr-Logik; ein geschlossener Kontakt verhindert Befehle. Das Setzen der Schalter JP7 und JP9 übersteuert diese Verriegelungen.
  • Für Ausschalter, die nicht die Drehmomenteingänge benutzen, ist eine zusätzliche Verriegelung bei Schließen-(Ein-)-Befehlen durch den CIN3-Eingang vorgesehen. Ein offener Kontakt an diesem Eingang verhindert, dass der Start/Ein-Befehl ausgegeben wird. Wenn dieses Merkmal nicht verwendet wird, muß entweder der Schalter JP16 gesetzt oder der Eingang an den Anschlüssen "festgelegt" sein, um eine konstante logische "1" zu ergeben. Der Schalter JP16 muß gesetzt sein (oder der Eingang CIN4 muß "festgelegt" sein, um logisch "1" zu sein), und der Schalter JP5 muß gesetzt sein, um die Fortpflanzung der Auslösebefehle entweder von CIN5 oder von CIN6 zu ermöglichen.
  • In allen obigen Fällen, wenn es gewünscht wird, die Befehlsausgänge bei Beendigung des Wegs oder der Verriegelungsbedingungen zu entregen, sollte der Schalter JP12 weggenommen sein. Wenn JP12 gesetzt ist, werden die Ausgangsbefehle ohne Rücksicht auf die Rückführeingänge aufrechterhalten. Dies würde typischerweise nur bei Elektromagnetventilen oder Motorschaltgeräten benutzt.
  • Für elektrische Ausschalter ist es möglich, die CIN5- und CIN6-Eingänge so zu konfigurieren, dass ein aktiver Auslösebefehl zum Ausschalter anstatt lediglich Blockierbefehle von den "Wirt"-Systemen bereitgestellt wird. Dies könnte beispielsweise zum Implementieren einer hoch zuverlässigen Hochgeschwindigkeitsauslösung bei Überstrom oder einem anderen festgestellten Zustand des Schaltgeräts oder seiner Last benutzt werden. Die JP8- und JP10-Schalter ermöglichen diesen Auslösebefehl von dem CIN5- bzw. CIN6-Eingang. Wiederum ist CIN5 niedrig-wahr, ein offener Kontakt bewirkt das Auslösen. CIN6 ist hoch-wahr; ein geschlossener Kontakt bewirkt das Auslösen. Wenn einer dieser Schalter gesetzt ist, muß auch der entsprechende Verriegelungsschalter JP7 oder JP9 gesetzt sein.
  • Der Konfigurationsschalter JP15 bestimmt, ob Befehle in der CIM-Logik verriegelt werden oder nicht. Wenn dieser Schalter gesetzt ist, werden Befehle nicht verriegelt. Wenn Befehle verriegelt werden, bewirkt eine Vervollständigung des Wegs (in Abhängigkeit von der Einstellung des Schalters JP12), dass die Verriegelung zurückgesetzt wird. Allgemein bewirkt ein entgegengesetzter Befehl zu dem einen verriegelten Befehl, dass eine Verriegelung zurückgesetzt wird, und dass die Verriegelung für den entgegengesetzten Befehl gesetzt wird. Die in die Verriegelung gehenden Signale haben eine eine Sekunde dauernde "Einmalimpuls"-Zeit 47. Dies hat die Wirkung, der Verriegelung eine "gesetzte Priorität" für die erste Sekunde zu geben und danach eine "Rücksetzpriorität" zu geben. Wenn das Drehmomentbegrenzungssignal momentan während der ersten Sekunde ankommt, wird der Befehl neu verriegelt und das Ausgangsrelais wird wieder erregt. Nach der Zeit von einer Sekunde wird die Drehmomentgrenze den Befehl permanent entriegeln. Dieses Merkmal ist unabhängig von der Verriegelung von Befehlen vorhanden. Daher entfernen bei drosselnden MOVs momentane Drehmomenteingänge während der ersten Sekunde auf das Einsetzen des Befehls den Ausgang nur zeitweise, während solche, die nach einer Sekunde auftreten, den Ausgang permanent wegnehmen, bis der Befehl weggenommen und dann wieder eingesetzt wird. Anzumerken ist, dass dieses Merkmal auch beim Auslösebefehl für Ausschalter vorhanden ist, aber keine nutzbare Funktionalität bietet. Bei dem Schalter-Schließen-Befehl ist dieses Merkmal durch die früher beschriebene Antipunpverriegelung ersetzt.
  • Wenn Befehle verriegelt werden, ist es möglich, entgegengesetzte Befehle zu blockieren, bis die Bewegung durch Setzen des Schalters JP13 vollständig abgelaufen ist. Dies würde man machen, um ein MOV an einem Umkehren in der Wegmitte zu hindern. Der Schalter JP12 muß weggenommen werden, wenn JP13 gesetzt wird, wodurch das Entriegeln bei Vervollständigung des Wegs ermöglicht wird.
  • Die Relaisausgänge des CIM sind gewöhnlich einander ausschließend, d. h. es ist beabsichtigt, dass in irgendeinem gegebenen Zeitpunkt immer nur einer erregt ist. Die Konfiguration dieser Antikoinzidenzlogik wird durch die Schalter JP20, JP21 und JP22 gemäß Tafel 3 bereitgestellt. Normalerweise verhindern die Wirtsysteme in Verbindung mit der Prioritätslogik koinzidente Ausgangssignale. Jedoch können Situation bei manchen Anwendungen des CIM bestehen, wo eine solche Koinzidenz möglich ist oder sogar gewünscht ist. Der Fehlerfall, wobei keiner der drei Schalter gesetzt ist, ist, das koinzidente Ausgangssignale das Entregen beider Ausgänge bewirken. Andere mögliche Aktionen sind in der Tafel beschrieben. Tafel 3. Antikoinzidenz-Logikkonfiguration
    Schalter Aktion bei koinzidenten Ausgangssignalen
    JP20 JP21 JP22
    - - - Beide Ausgangsrelais werden entregt (Fehlerfall)
    X X Beide Ausgangsrelais werden erregt (Koinzidenz zugelassen)
    - - Relais K2 erregt (Schließen/Stopp-Vorrang)
    - - Relais K1 erregt (Öffnen/Start-Vorrang)
    - Erstes erregtes Relais bleibt erregt, das andere wird blockiert.
  • Der Haken bedeutet, dass der Schalter gesetzt ist, der Strich bedeutet, dass der Schalter weggenommen ist, und ein "X" bedeutet, dass es keine Rolle spielt, ob der Schalter gesetzt ist oder nicht.
  • CIM3 hat mehrere Merkmale, die Diagnosen unterstützen. Diese sind hauptsächlich auf den Anschluß-X-Konnektor fokussiert, da dies derjenige ist, der normalerweise für Sicherheitssystembefehle benutzt wird. Trotzdem ergeben die Diagnosen eine teilweise Abdeckung aller Systeme, da die Befehle von den verschiedenen Quellen sich an der Prioritätslogik 41 überlappen.
  • 5 zeigt ein Blockdiagramm der CIM-Diagnosefunktion 51. Obwohl diese innerhalb der FPGA-Einrichtung 25 implementiert ist, erfordert sie Unterstützung von Schaltkreisen außerhalb der FPGA. Der erste dieser Unterstützungskreise ist die Hinzufügung exklusiver OR-Glieder 49 an den Anschluß-X-Eingängen für die Öffnen/Start- und die Schließen/Stopp-Befehle. Diese Glieder 49 kombinieren die Komponentenbefehlssignale mit Testimpulsen, die durch die FPGA 25 generiert werden, so dass ein hoher Testimpuls oder ein Null-Testimpuls an das Komponentenbefehlssignal angelegt wird, je nachdem, ob das letztere niedrig oder hoch im Zeitpunkt des Impulstests ist. Der zweite Unterstützungskreis ist ein Stromwächter 53 in jeder der Ausgangsrelaisspulen K1 und K2, 27 und 29. Die Diagnosen umfassen auch eine noch zu beschreibende Diagnosezustandseinrichtung 55.
  • Die erste Diagnose ist die Anschluß-X-Festschnittstelle 57. Um diesen Test zu implementieren, umfasst der Anschluß-X-Konnektor umfasst ein Testkommunikationssignal, das es dem "Wirt"-System 13 ermöglicht, die Schnittstelle für die Öffnen/Start- und Schließen/Stopp-Befehle zu prüfen. Der Testerfassungsbereich umfasst die digitalen Ausgänge des Komputersystems 13, die Verbindung des Kabels 19 zum CIM3, die Eingangssignal-Konditionierungsschaltungen (nicht dargestellt), und die Stifteingänge zu der FPGA 25 auf der Logikplatte. 6 zeigt die Anschlussschnittstellentestlogik 59, die in der FPGA implementiert ist, welche diese Testschnittstelle unterstützt.
  • Die Logikschaltung 59 besteht aus einer Leitungshaltung für jedes der beiden entgegengesetzten Befehlssignale. Wenn ein Testeingang niedrig ist, werden die Befehle durch den Ausgang der Schaltung geleitet. Wenn das Testsignal hochgeht, werden beide Ausgänge im laufenden Zustand gehalten. Der Ausgang der Verriegelung wird mit dem Eingang verglichen. Ein Bestätigungssignal wird erzeugt, wenn die beiden differieren. Dieses Bestätigungssignal wird mit dem CIM-Fehlersignal OR-verknüpft, das über den Anschluß-X-Konnektor zum "Wirt"-System zurückgeführt wird. Ein Zeitgeber mit einer Sekunde begrenzt die Dauer des Haltezustands.
  • Unter Verwendung dieser Schaltung testet das "Wirt"-System die Schnittstelle durch Anwenden der folgenden Schritte:
    • 1. Das CIM-Fehlersignal wird auf Klarheit geprüft. Falls nicht, wird die Testsequenz verlassen.
    • 2. Die Testleitung wird auf Hoch gesetzt.
    • 3. Der Öffnen/Start-Befehl wird umgestellt (falls niedrig, dann auf Hoch gestellt, und umgekehrt).
    • 4. Das CIM-Fehlersignal wird geprüft, ob es gesetzt ist (falls nicht, wird ein Alarm gesetzt).
    • 5. Der Öffnen/Start-Befehl wird in den Ursprungszustand zurückgeführt.
    • 6. Das Testsignal wird auf Niedrig gesetzt.
    • 7. Die sechs Schritte werden für den Schließen/Stopp-Befehl wiederholt.
  • Der Test kann zu jeder Zeit verlassen werden und ein gültiger Befehl durch den Eingang durch Setzen des Testeingangs auf Niedrig gesendet werden.
  • Es ist vorgesehen, dass die Testsequenz eine Anzahl durchzuführender Prozessorzyklen umfasst. Sie wird ungefähr einmal pro Minute ausgeführt.
  • Obwohl keine gleichartige Testmaßnahme für den Anschluß Y vorgesehen ist, sollt angemerkt werden, dass die seriellen Bus-Kommunikationen ihrerseits selbst ein hohes Maß an Schnittstellenprüfung bereitstellen.
  • Die zweite Diagnose ist ein kontinuierlicher Impulstest der Prioritäts- und Komponentenlogik. Pulse werden abwechselnd an die Öffnen/Start- und Schließen/Stopp-Befehle des Anschlusses X angelegt. Die Zustandsänderung des in den Ausgangsrelaisspulen 27 und 29 fließenden Stroms wird verriegelt. Die momentanen Ausgänge werden analysiert unter Verwendung von Information von der Konfiguration der Komponentenlogik, um zu bestimmen, ob die Reaktion korrekt war. Falls nicht, wird eine Sperre gesetzt, um den Fehlerzustand anzuzeigen.
  • 7 zeigt die Impulstestlogik 61 in näheren Einzelheiten. Ein achtstufiges Zustandsregister 63 steuert den Betrieb und dient als Impulsgenerator. Der Zustand schreitet von einem Wert zum nächsten mit der 1-kHz-Taktfrequenz fort, mit der Ausnahme, dass bei den Zuständen 3 und 7 ein 5-Sekunden-Zeitgeber 65 den Eintritt in den nachfolgenden Zustand verzögert. Dieser Zeitgeber wird durch das Anschluß-X-Testsignal oder durch das X-Blockiersignal im Rücksetzzustand gehalten, so dass die kontinuierlichen Impulstests suspendiert werden, während ein Anschlusstest stattfindet oder wenn die Prioritätslogik, wie beispielsweise die Betätigung des lokalen Steuerschalters, eine Betätigung durch die Anschluß-X-Eingänge verhindern würden. Ein Öffnen/Start-Befehlsimpuls wird während der Zustände S0 und S1 erzeugt. Der Zustand des Stroms in beiden Relais wird über eine Verriegelung 67 während S1 verriegelt. S2 ist ein Leerlaufzustand, der ermöglicht, dass die Logik in den Normalzustand zurückkehrt. Das Ergebnis der logischen Analyselogik wird am Eintritt zum Zustand S3 verriegelt. Eine ähnliche Sequenz findet für den Schließen/Stopp-Impuls statt, wobei die Zustandsnummern um 4 gegenüber denjenigen des Öffnen/Start-Eingangstests versetzt sind. Die logischen Bedingungen, die den 5-Sekunden- Zeitgeber 65 auf Rücksetzen halten, sollen auch die Verriegelungen freigeben, welche das Ergebnis der logischen Analyse halten. Der Impulstest wird kontinuierlich wiederholt, ungeführ alle 10 Sekunden.
  • Die Testanalyselogik 69, die zum Analysieren des Ergebnisses des Diagnosetests benutzt wird, ist in 8 gezeigt. Für jedes der Relais 27 und 29 werden die akzeptablen Bedingungen zu einem OR-Glied eingegeben. Diese Bedingungen sind 1) das Relais ist erregt (jedoch sollte einer der Eingangsimpulse, entweder Öffnen oder Schließen, in der Lage sein, es zu entregen), 2) das Relais wurde durch den Impulseingang erregt, 3) das entgegengesetzte Relais ist erregt (da dies den Ausgang blockieren würde, weil beide Relais nicht gleichzeitig eingeschaltet sein können), oder 4) die Komponentenlogik 45 hat den Befehl wegen Vervollständigung des Wegs weggenommen. Im letzteren Fall haben sich die Impulse nicht durch die Prioritätslogik 41 und die Komponentenlogik 45 fortgepflanzt, weil die Blockierlogik 48 festgestellt hat, dass das Relais nicht erregt sein sollte. Diese Bedingung wird durch das Fehlen des JP12-Schalters und das Fehlen des K1PERM- oder K2PERM-Signals (das das Erregen des zugeordneten Relais erlaubt) von der in 4a illustrierten Komponentenlogik 45 implementiert.
  • Wenn keine der obigen vier Bedingungen wahr ist, dann wird die Diagnosefehlerverriegelung für dieses Relais gesetzt. Während der Geltungsbereich dieser Diagnose nicht perfekt ist, vervollständigen andere Diagnosen und Signalgebungen für die Komponente den Geltungsbereich. Z. B. wenn der Relaisausgang im erregten Zustand stecken bleibt, wodurch diese Diagnose blockiert wird, erfasst die unten beschriebene Relaisfunktionsüberwachung dies. Wenn ein fehlerhafter Eingang des CIM3 fälschlicherweise die Komponentenposition anzeigt, wodurch die Diagnose bezüglich der Beendigung des Wegs blockiert wird, weist der Betätigungsdiskrepanzalarm im Betätigungssystem auf diese Tatsache hin.
  • Weil die Impulse die Zustände der Zwischenlogik verändern, ist es notwenig, die seriellen Busrückführsignale während der Zustände S0, S1, S2, S4, S5 und S6 zu verriegeln.
  • Die dritte durch den CIM3 durchgeführte Diagnose ist die reelle Funktionsüberwachung. Rückführungssignale, die zu der logischen FPGA 25 von den Relaisspulenstrommonitoren 53 (siehe 5) und von den Spannungsmonitoren 71 über der A-Seite des ersten Kon taktsatzes 27c, 29c der Relais 27, 29 bereitgestellt werden, ermöglichen die Durchführung einer statischen Diagnose der Relaisschnittstelle. Die in 9 gezeigte Relaisfunktionsüberwachungslogik 73 wird durchgeführt, um die beiden Relaisausgänge zu überwachen.
  • Zwei Überwachungsfunktionen werden durchgeführt. Erstens sollte der Spulenstrommonitor dem logischen Zustand der Relaisanforderung entsprechen. Mögliche Fehler, die bewirken könnten, dass dies nicht der Fall ist, umfassen Folgendes:
    • – Relaistreibertransistor versagt (offen oder kurzgeschlossen)
    • – Verlust der Relaisspulenspeisespannung
    • – Relais fehlt (nicht angeschlossen)
    • – Relaisspulenkreis offen
    • – Spulenstromdetektor versagt
    • – FPGA-I/O-Pad versagt.
  • In vielen Fällen werden diese Fehler nur bei einem Versuch zum Betätigen des Ausgangs aufgedeckt. Außerdem wird eine Prüfung vorgenommen, um zu verifizieren, dass nur eines der Relais in irgendeinem Zeitpunkt erregt ist (wenn JP20 nicht eingesetzt ist). Diese Tests sind unabhängig davon gültig, ob das Relais in einem Ausgangskreis benutzt wird oder nicht. Eine 10-Millisekunden-Zeitverzögerung verhindert unrichtige Anzeigen während Relaisschaltübergängen.
  • Der zweite Monitor betrifft die Spannung, die durch die Signale K1VM oder K2VM über der (normalerweise geöffneten) A-Seite des ersten Kontaktsatzes 27c bzw. 29c. Dies ist der für Modulausgänge benutzte hauptsächliche Kontakt. Eine Spannung sollte vorhanden sein, wenn der Kontakt offen ist (Relais nicht erregt) und der Lastkreis erregt ist. Jedoch liegt bei manchen Anwendungen an den Kontakten beider Relais keine Spannung. Vielleicht ist dies aufgrund dessen der Fall, dass nur ein Relais benutzt wird, oder weil der normalerweise geschlossene Kontakt (B-Seite) benutzt wird. Aus diesem Grund wird eine logische Verriegelung auf das Signal angewendet, das einen Spannungsverlust erfasst. Dieser Teil der Überwachung ist dadurch bewehrt, dass zu einer gewissen Zeit nach dem Rücksetzen des CIM Spannung vorhanden ist. Mögliche Fehler, die die Anzeige eines Kontaktfehlers bewirken würden, umfassen:
    • – Verlust von Steuerleistung von der betätigten Ausrüstung
    • – Versagen des Relaiskontakts (offen oder kurzgeschlossen)
    • – FPGA-I/O-Pad versagt
    • – Versagen des Spannungsmonitorkreises auf dem Feldmodul.
  • Wiederum wird eine 10-Millisekunden-Zeitverzögerung auf dem Alarm platziert, um falsche Anzeigen während Schaltübergängen zu vermeiden.

Claims (24)

  1. Nicht-Software-basierender Komponentenschnittstellenmodul (3) zwischen einem ersten und einem zweiten Software-basierenden System, das eine erste bzw. eine zweite Gruppe von Komponentensteuersignalen erzeugt, und einer gesteuerten Komponente (5), welche Komponentenrückführsignale erzeugt, wobei der Komponentenschnittstellenmodul (3) umfasst: eine Mehrzahl von Eingängen (7, 9, 10), durch welche die erste und die zweite Gruppe von Komponentensteuersignalen eingegeben werden, einen nicht-Software-basierenden Prozessor (25), welcher die erste und die zweite Gruppe von Komponentensteuersignale festsetzt und damit die Komponentenrückführsignale zum Erzeugen eines Komponentensteuersignals integriert, und eine Ausgabeeinrichtung (27, 29), welche das Komponentensteuersignal zu der gesteuerten Komponente (5) ausgibt.
  2. Komponentenschnittstellenmodul nach Anspruch 1, wobei der Prozessor (25) eine Prioritätslogik (41) enthält, die zwischen der ersten und der zweiten Gruppe von Komponentensteuersignalen entscheidet, um ein Prioritätskomponentensteuersignal auszuwählen, und eine Komponentenlogik (45) aufweist, welche die gewählten Komponentenrückführsignale mit dem durch die Prioritätslogik ausgewählten Prioritätskomponentensteuersignal integriert.
  3. Komponentenschnittstellenmodul nach Anspruch 2, wobei die Prioritätslogik (41) zwischen der ersten und der zweiten Gruppe von Komponentensteuersignalen entscheidet, um das Prioritätskomponentensteuersignal durch eine der Maßnahmen auszuwählen, nämlich a) die Systempriorität als das Prioritätskomponentensteuersignal eines Komponentensteuersignals von einer der ersten und der zweiten Gruppe von Komponentensteuersignalen gegenüber der anderen auszuwählen, und b) Funktionspriorität als das Prioritätskomponentensteuersignal eines Komponentensteuersignals entweder von der ersten oder der zweiten Gruppe von Komponentensteuersignalen, das eine erste Funktion der gesteuerten Komponente (5) befiehlt, gegenüber einem anderen Komponentensteuersignal auszuwählen, das eine zweite bezogene Funktion der gesteuerten Komponente (5) befiehlt.
  4. Komponentenschnittstellenmodul nach Anspruch 2, wobei jede Gruppe von Komponentensteuersignalen Paare von entgegengesetzten Komponentensteuersignalen enthält und die Komponentenlogik (45) eine Haltelogik aufweist, die ein von einem der entgegengesetzten Komponentensteuersignalen erzeugtes Komponentensteuersignal hält, bis das andere der entgegengesetzten Komponentensteuersignale als das Prioritätskomponentensteuersignal ausgewählt wird.
  5. Komponentenschnittstellenmodul nach Anspruch 2, wobei der Prozessor (25) Mittel zum Programmieren der gewählten Komponentenrückführsignale zur Integration mit dem von der Prioritätslogik ausgewählten Prioritätskomponentensteuersignal enthält.
  6. Komponentenschnittstellenmodul nach Anspruch 5, wobei die Mittel zum Programmieren des gewählten Komponentenrückführsignals Brücken (43) aufweist.
  7. Komponentenschnittstellenmodul nach Anspruch 2, wobei die Komponentenlogik (45) eine Blockierlogik (46) enthält, welche die Erzeugung des Komponentensteuersignals in Antwort auf gewisse Komponentenrückführsignale blockiert.
  8. Komponentenschnittstellenmodul nach Anspruch 7, wobei die gewissen Komponentenrückführsignale ein Komponentenbetätigung-beendet-Signal umfassen und die Blockierlogik das Komponentensteuersignal in Antwort auf das Komponentenbetätigung-beendet-Signal blockiert, um die Erzeugung des Komponentensteuersignals zu blockieren.
  9. Komponentenschnittstellenmodul nach Anspruch 2, wobei der Prozessor (25) eine Diagnoselogik (59, 61, 69, 73) umfasst, welche eine Diagnose des Komponentenschnittstellenmoduls (3) durchführt.
  10. Komponentenschnittstellenmodul nach Anspruch 9, wobei die Diagnoselogik einen Schnittstelleneingangstester (59) umfasst, der mindestens einen der Eingänge (7, 9, 11) testet.
  11. Komponentenschnittstellenmodul nach Anspruch 10, wobei der Schnittstelleneingangstester (59) eine Eingangsverriegelung aufweist, welche die Komponentensteuersignale, die durch den mindestens einen Eingang zum Prozessor (25) eingegeben werden, als verriegelte Eingangssignale während der Zeit verriegelt, während welcher der Schnittstelleneingangstest durch den Schnittstelleneingangstester (59) eingeleitet wird, und auf Änderungen der an dem mindestens einen Eingang von einem zugeordneten des ersten und des zweiten Software-basierenden Systems (13, 15) empfangenen Komponentensteuersignalen aufweist, um ein Eingangstestdurchlasssignal zu erzeugen.
  12. Komponentenschnittstellenmodul nach Anspruch 9, wobei die Diagnoselogik einen Impulstester (61) aufweist, der Testimpulse durch die Prioritätslogik (41) und die Komponentenlogik (45) sendet, und eine Testanalyselogik (69) aufweist, welche die Testergebnisse aus der Fortpflanzung der Testimpulse bestimmt.
  13. Komponentenschnittstellenmodul nach Anspruch 12, wobei der Impulstester (61) Testimpulse kontinuierlich durch die Prioritäts- und die Komponentenlogik (41, 45) hindurchsendet.
  14. Komponentenschnittstellenmodul nach Anspruch 12, wobei die Testanalyselogik (69) ein Testfehlersignal erzeugt, wenn keine Testimpulse an der Ausgabeeinrichtung (27, 29) erscheinen.
  15. Komponentenschnittsteilenmodul nach Anspruch 12, wobei die Komponentenlogik (45) eine Blockierlogik (46) aufweist, welche die Erzeugung des Komponentensteuersignals in Antwort auf gewisse Komponentenrückführsignale blockiert, und die Testanalyselogik (69) ein Testfehlersignal nur dann erzeugt, wenn keine Testimpulse an der Ausgabeeinrichtung (27, 29) erscheinen und die Blockierlogik (46) die Erzeugung des Komponentensteuersignals nicht blockiert.
  16. Komponentenschnittstellenmodul nach Anspruch 15, wobei die erste und die zweite Gruppe von Komponentensteuersignalen jeweils ein Paar entgegengesetzer Komponentensteuersignale umfassen und die Ausgabeeinrichtung zwei Ausgänge aufweist, die jeweils einem der entgegengesetzten Komponentensteuersignale entsprechen, wobei der Impulstester (61) Impulse abwechselnd durch die Prioritätslogik (41) und die Komponentenlogik (45) auf den entgegengesetzten Komponentensteuersignalen sendet, und die Testanalyselogik (69) ein Impulstestfehlersignal erzeugt, wenn einer der Ausgänge den an den das entsprechende der entgegengesetzten Komponentensteuersignale angelegten Impuls nicht sieht und das Steuersignal nicht durch die Blockierlogik (46) blockiert worden ist.
  17. Komponentenschnittstellenmodul nach Anspruch 16, wobei die Komponentenlogik (45) eine Haltelogik enthält, die ein durch eines der entgegengesetzten Komponentensteuersignale erzeugtes Steuersignal hält, bis das andere der entgegengesetzten Komponentensteuersignale angelegt wird, und die Testanalyselogik (69) ein Impulstestfehlersignal erzeugt, wenn der dem gehaltenen Steuersignal zugeordnete Ausgang die Impulse auf dem entgegengesetzten Komponentensteuersignal nicht sieht.
  18. Komponentenschnittstellenmodul nach Anspruch 9, wobei die Ausgabeeinrichtung (27, 29) ein Relais umfasst und die Diagnoselogik (59, 61, 69, 73) eine Relaisfunktionsüberwachungslogik (73) aufweist.
  19. Komponentenschnittstellenmodul nach Anspruch 18, wobei das Relais eine Spule und Relaiskontakte aufweist, und die Relaisfunktionsüberwachungslogik (73) eine Störung der Relaisspule erfasst.
  20. Komponentenschnittstellenmodul nach Anspruch 19, wobei die Relaisüberwachungslogik (73) einen Spulenstatusfühler aufweist, der ein Spulenstatussignal erzeugt, und die Relaisüberwachungslogik (73) eine Spulenfehleranzeige erzeugt, wenn das Komponentensteuersignal und das Spulenstatussignal entweder beide Null oder beide nicht Null sind.
  21. Komponentenschnittstellenmodul nach Anspruch 20, wobei die Relaisüberwachungslogik (73) einen Spannungsfühler aufweist, der die Spannung über den Relaiskontakten erfasst, und die Relaisüberwachungslogik eine Spulenkontaktfehleranzeige erzeugt, wenn das Komponentensteuersignal und die Spannung über den Relaiskontakten beide Null oder beide nicht Null sind.
  22. Komponentenschnittstellenmodul nach Anspruch 1, wobei die Komponenteneingangssignale zum Prozessor (25) eingegeben werden und durch die Eingänge (7, 9, 11) zum ersten und zweiten Software-basierenden System geleitet werden.
  23. Komponentenschnittstellenmodul nach Anspruch 22, wobei die Eingänge (7, 9, 11) jeweils mit einem des ersten und des zweiten Software-basierenden Systems (13, 15) durch eine feste Verdrahtungsverbindung (19) und einen Computerbus (21) verbunden sind.
  24. Komponentenschnittstellenmodul nach Anspruch 1, wobei die erste und die zweite Gruppe von Komponentensteuersignalen einem der Eingänge (7, 9, 11) durch eine feststehende Drahtverbindung (19) oder einen Computerbus (21) zugeführt werden.
DE60223827T 2001-09-24 2002-08-15 Schnittstellenmodul für eine gesteuerte komponente Expired - Lifetime DE60223827T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US32433101P 2001-09-24 2001-09-24
US32433201P 2001-09-24 2001-09-24
US324331P 2001-09-24
US324332P 2001-09-24
PCT/US2002/025992 WO2003036653A1 (en) 2001-09-24 2002-08-15 Interface module for a controlled component

Publications (2)

Publication Number Publication Date
DE60223827D1 DE60223827D1 (de) 2008-01-10
DE60223827T2 true DE60223827T2 (de) 2009-07-09

Family

ID=26984405

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60223827T Expired - Lifetime DE60223827T2 (de) 2001-09-24 2002-08-15 Schnittstellenmodul für eine gesteuerte komponente

Country Status (6)

Country Link
EP (1) EP1433185B1 (de)
KR (1) KR100904577B1 (de)
AT (1) ATE379838T1 (de)
DE (1) DE60223827T2 (de)
ES (1) ES2297050T3 (de)
WO (1) WO2003036653A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007009141B4 (de) * 2007-02-24 2009-12-10 Sick Ag Sicherheitsvorrichtung und Sicherheitsverfahren mit mehreren Verarbeitungsstufen
US8527668B2 (en) * 2010-11-12 2013-09-03 Invensys Systems, Inc. Priority logic module
US9563590B2 (en) 2014-03-17 2017-02-07 Nxp Usa, Inc. Devices with arbitrated interface busses, and methods of their operation
US9643558B2 (en) 2015-02-18 2017-05-09 Freescale Semiconductor, Inc. Input signal mismatch detection circuit
JP2019516681A (ja) 2016-05-04 2019-06-20 ブリストル−マイヤーズ スクイブ カンパニーBristol−Myers Squibb Company インドールアミン2,3−ジオキシゲナーゼ阻害剤およびその使用方法
KR102215206B1 (ko) * 2019-07-22 2021-02-10 간조릭 노로브삼부 구성요소 연계 모듈
CN111290374A (zh) * 2020-03-18 2020-06-16 昆山艾派科技有限公司 工业机器人io功能可靠性测试装置及其测试方法
KR102311225B1 (ko) * 2021-01-18 2021-10-13 한국수력원자력 주식회사 사용자 편의성이 강화된 구성 요소 인터페이스 모듈
CN114637271B (zh) * 2022-03-16 2024-03-15 天津津航计算技术研究所 一种应用于联锁***采驱对位的测试工具
CN115639788B (zh) * 2022-09-09 2024-05-28 中国核动力研究设计院 基于数模混合技术的反应堆保护***定期试验装置和方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0096510B1 (de) * 1982-06-03 1988-07-27 LUCAS INDUSTRIES public limited company Steuerungssystem in erster Linie reagierend auf Signale von Digitalrechnern
FR2600437B1 (fr) * 1986-06-18 1993-12-31 Telemecanique Electrique Procede et dispositif pour la commande redondante d'un organe de puissance
JPH01245335A (ja) * 1988-03-28 1989-09-29 Hitachi Ltd プログラマブルコントローラの多重化システム
US5745539A (en) * 1995-11-14 1998-04-28 Westinghouse Electric Corporation Apparatus and method for prioritization of multiple commands in an instrumentation and control system
US6292523B1 (en) * 1997-06-06 2001-09-18 Westinghouse Electric Company Llc Digital engineered safety features actuation system
US6308230B1 (en) * 1998-12-28 2001-10-23 The United States Of America As Represented By The Secretary Of The Navy Information/software interface having serial communications detection logic/electronics for determining either a host or an embedded microcomputer device controller connected thereto
US6556345B1 (en) * 2001-06-21 2003-04-29 Onetta, Inc. Optical network equipment with control and data paths
US6631146B2 (en) * 2001-07-06 2003-10-07 Intel Corporation Tunable laser control system

Also Published As

Publication number Publication date
WO2003036653A1 (en) 2003-05-01
DE60223827D1 (de) 2008-01-10
EP1433185A1 (de) 2004-06-30
KR100904577B1 (ko) 2009-06-25
KR20040037096A (ko) 2004-05-04
ES2297050T3 (es) 2008-05-01
EP1433185B1 (de) 2007-11-28
ATE379838T1 (de) 2007-12-15

Similar Documents

Publication Publication Date Title
US6842669B2 (en) Component interface module
EP1277011B2 (de) Modulares sicherheitsschaltgeräte-system
DE3041521C2 (de)
DE60223827T2 (de) Schnittstellenmodul für eine gesteuerte komponente
DE102011002481A1 (de) Steuerungssystem
DE2241453C2 (de) Redundantes Schutzsystem
EP1701230A1 (de) Diagnose parallel geschalteter, redundanter Signalausgabekanäle
EP3465898B1 (de) Sanftstarter, betriebsverfahren und schaltsystem
DE69020197T2 (de) Gerät zum Trennen einer Vorrichtung von der Energiezufuhr.
EP1594021A1 (de) Schaltungsanordnung sowie Verfahren zum Testen von Relaisschaltkontakten einer digitalen Ausgangsschaltung
EP0508081B1 (de) Schaltungsanordnung und Verfahren zum Überwachen eines brennstoffbeheizten Gerätes
DE3919558C2 (de)
EP0864875B1 (de) Verfahren zur Überprüfung einer Sicherheitsschaltung
DE68918208T2 (de) Zwei Fehler tolerierendes Betätigungsgerät.
DE3440025A1 (de) Speicherprogrammierbare steuerung mit einer ueberwachungseinrichtung der melde- und/oder stellglieder
EP2146550B1 (de) Sicherheitseinrichtung für ein Gargerät mit Mikrowellenfunktion hoher Leistung
DE19814302A1 (de) Elektro-Hausgerät, insbesondere elektrischer Durchlauferhitzer
DE4402017C2 (de) Verfahren zum fehlersicheren Überwachen einer Versorgungsspannung und Einrichtung zur Durchführung des Verfahrens
DE69223454T2 (de) Verfahren und Vorrichtung zum Verhindern des unautorisierten Betriebes von Hochspannungsgeräten
DE69019504T2 (de) Steuerung und Überwachungssystem für Leistungsverteilungsausrüstung.
EP3660597B1 (de) Schaltgerät zum fehlersicheren ein- oder ausschalten einer gefährlichen maschinenanlage
DE102020210339B4 (de) Schaltungsanordnung und Verfahren zur Fehlererkennung
DE3750218T2 (de) Sicherheitssteuersystem.
DE4319750C2 (de) Verfahren und Vorrichtung zur Funktionsüberwachung von Schalteinrichtungen einer Brückenschaltung sowie deren Verwendung
DE10024316A1 (de) Anpassbares Sicherheitsüberwachungsgerät

Legal Events

Date Code Title Description
8332 No legal effect for de
8370 Indication related to discontinuation of the patent is to be deleted
8364 No opposition during term of opposition