DE60218447D1 - Verfahren zur Bearbeitung von Testmustern für einen integrierten Schaltkreis - Google Patents

Verfahren zur Bearbeitung von Testmustern für einen integrierten Schaltkreis

Info

Publication number
DE60218447D1
DE60218447D1 DE60218447T DE60218447T DE60218447D1 DE 60218447 D1 DE60218447 D1 DE 60218447D1 DE 60218447 T DE60218447 T DE 60218447T DE 60218447 T DE60218447 T DE 60218447T DE 60218447 D1 DE60218447 D1 DE 60218447D1
Authority
DE
Germany
Prior art keywords
integrated circuit
test patterns
processing test
processing
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60218447T
Other languages
English (en)
Other versions
DE60218447T2 (de
Inventor
Eric Liau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Application granted granted Critical
Publication of DE60218447D1 publication Critical patent/DE60218447D1/de
Publication of DE60218447T2 publication Critical patent/DE60218447T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318371—Methodologies therefor, e.g. algorithms, procedures

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
DE60218447T 2002-07-19 2002-07-19 Verfahren zur Bearbeitung von Testmustern für einen integrierten Schaltkreis Expired - Lifetime DE60218447T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP02090272A EP1382976B1 (de) 2002-07-19 2002-07-19 Verfahren zur Bearbeitung von Testmustern für einen integrierten Schaltkreis

Publications (2)

Publication Number Publication Date
DE60218447D1 true DE60218447D1 (de) 2007-04-12
DE60218447T2 DE60218447T2 (de) 2007-11-08

Family

ID=29762698

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60218447T Expired - Lifetime DE60218447T2 (de) 2002-07-19 2002-07-19 Verfahren zur Bearbeitung von Testmustern für einen integrierten Schaltkreis

Country Status (3)

Country Link
US (1) US20040059977A1 (de)
EP (1) EP1382976B1 (de)
DE (1) DE60218447T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7356430B2 (en) * 2001-05-24 2008-04-08 Test Advantage, Inc. Methods and apparatus for data analysis
DE102004037402B4 (de) * 2004-07-30 2011-02-03 Certess S.A. Verfahren zur Bewertung der Güte eines Testprogrammes
US20060195744A1 (en) * 2005-02-11 2006-08-31 Broadcom Corporation Method and apparatus to simulate automatic test equipment
US7308663B2 (en) * 2005-09-26 2007-12-11 International Business Machines Corporation Circuit design verification using checkpointing
US7315973B1 (en) * 2005-09-30 2008-01-01 Unisys Corporation Method and apparatus for choosing tests for simulation and associated algorithms and hierarchical bipartite graph data structure
US20110282642A1 (en) * 2010-05-15 2011-11-17 Microsoft Corporation Network emulation in manual and automated testing tools
JP6626064B2 (ja) * 2017-10-31 2019-12-25 ファナック株式会社 試験装置及び機械学習装置
US10931659B2 (en) * 2018-08-24 2021-02-23 Bank Of America Corporation Federated authentication for information sharing artificial intelligence systems
US20210011837A1 (en) * 2019-07-11 2021-01-14 Rockwell Collins, Inc. Systems and methods for fuzzing with feedback

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684946A (en) * 1995-09-11 1997-11-04 Digital Equipment Corporation Apparatus and method for improving the efficiency and quality of functional verification
US6110214A (en) * 1996-05-03 2000-08-29 Aspen Technology, Inc. Analyzer for modeling and optimizing maintenance operations

Also Published As

Publication number Publication date
US20040059977A1 (en) 2004-03-25
EP1382976A1 (de) 2004-01-21
DE60218447T2 (de) 2007-11-08
EP1382976B1 (de) 2007-02-28

Similar Documents

Publication Publication Date Title
DE60212470D1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE502004011042D1 (de) Verfahren zum testen von unbestückten leiterplatten
DE60322576D1 (de) Anbringvorrichtung und verfahren für elektronische teile
DE60216389D1 (de) Verfahren zur zerstörungsfreien Prüfung
DE602005009344D1 (de) Verfahren und vorrichtung zur übertragung von leitenden teilen bei der herstellung von halbleiterbauelementen
DE502005002727D1 (de) Gehäuse für eine elektronische Schaltung und Verfahren zum Abdichten des Gehäuses
DE60329738D1 (de) Verfahren und System zum Drucken von integrierten Schaltungsplänen
DE60221158D1 (de) Vorrichtung und verfahren für oberflächeneigenschaften
DE602004016422D1 (de) Verfahren und Vorrichtung zur Prüfung von Halbleiterelementen
DE602005021823D1 (de) Verfahren und vorrichtung zum kontaktlosen prüfen von rfid-schlaufen
DE60314955D1 (de) Verfahren zur Inspektion von Dampfturbinen
ATE336597T1 (de) Verfahren zur gewinnung von gold
DE60218447D1 (de) Verfahren zur Bearbeitung von Testmustern für einen integrierten Schaltkreis
DE60308471D1 (de) Verfahren und Vorrichtung zur Inspektion von Oberflächen
DE60206714D1 (de) Vorrichtung und Verfahren zum Testen von PLL-Schaltungen
DE60205450D1 (de) Verfahren und Vorrichtung für die Bereitstellung von Konfigurationsdaten
DE60209582D1 (de) Vorrichtung und Verfahren zur Durchführung von Immunoanalysen
DE502005009608D1 (de) Vorrichtung zur optischen prüfung von elektronischen bauteilen
DE60202443D1 (de) Methode zum Testen eines elektronischen Bauteils
DE60106395D1 (de) Verfahren zum lesen von elektronischen etiketten mittels gleichzeitiger identifizierung ihres kodes
DE112004000026D2 (de) Verfahren und Vorrichtung für die Datenverarbeitung
DE502004003770D1 (de) Verfahren zum verrunden von kanten an bauteilen
DE60208415D1 (de) Verfahren zur optimierung von testdaten
ATE356670T1 (de) Verfahren zur aufbereitung von sulfidmineralien
DE60307050D1 (de) Schaltung und verfahren für logische operationen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE