DE602005006130T2 - Empfänger für einen differenziellen datenbus - Google Patents
Empfänger für einen differenziellen datenbus Download PDFInfo
- Publication number
- DE602005006130T2 DE602005006130T2 DE602005006130T DE602005006130T DE602005006130T2 DE 602005006130 T2 DE602005006130 T2 DE 602005006130T2 DE 602005006130 T DE602005006130 T DE 602005006130T DE 602005006130 T DE602005006130 T DE 602005006130T DE 602005006130 T2 DE602005006130 T2 DE 602005006130T2
- Authority
- DE
- Germany
- Prior art keywords
- bus
- voltage
- switch
- branch
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
- H04L25/0296—Arrangements to ensure DC-balance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45538—Indexing scheme relating to differential amplifiers the IC comprising balancing means, e.g. trimming means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
- H04L25/0274—Arrangements for ensuring balanced coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
Description
- Die Erfindung betrifft einen Empfänger für einen differentiellen Datenbus, der eine positive und eine negative Stufe mit sehr geringer Fehlanpassung in der Verzögerung erkennen kann. Dieser Empfänger kommt hauptsächlich bei automativen Datenbussen wie FlexRay- oder CAN-Bussen zur Anwendung.
- Nach dem Stand der Technik bei Empfängern für solche Datenbusse werden Widerstandsteiler zur Schwächung des Signals des differentiellen Busses verwendet. Das getrennte interne Bus-Signal wird dann an zwei Komparatoren abgegeben, welche die Bus-Stufen erkennen.
- Die differentiellen Leitungen des Busses können jedoch eine große gemeinsame Mode-Stufe aufweisen, bei welcher der Empfänger immer noch beide Stufen, welche in dem Bus verwendet werden, sehr symmetrisch erkennen muss. Wenn eine Fehlanpassung des Verhältnisses der Widerstände beider Zweige vorhanden sein sollte, wird eine Fehlanpassung in die Erkennungsstufen der Komparatoren eingeführt. Diese Fehlanpassung wird mit größeren positiven oder negativen gemeinsamen Mode-Spannungen in dem Bus größer. Des Weiteren ist der absolute Schaltpegel des Busses von dem Verhältnis der Widerstände der Zweige abhängig. Streuung in diesem Verhältnis führt Streuung in den absoluten Schaltpegel ein.
-
US 4 725 790 A offenbart einen Empfänger für differentielle Signale mit zwei Zweigen mit Widerstandselementen, welche in einer Serienanordnung gekuppelt sind und welche mit Transistoren angeglichen werden. - Es ist eine Aufgabe der Erfindung einen Empfänger für einen differentiellen Datenbus mit verbesserter Verzögerungs-Fehlanpassung beim Erkennen der zwei Stufen in dem Bus bereitzustellen.
- Diese Aufgabe wird von dem Empfänger mit den Merkmalen gemäß Anspruch 1 gelöst.
- Ein diesem Konzept gemäßer Empfänger ist relativ einfach, robust und beansprucht relativ wenig Chip-Raum. Die beiden Routinen stellen eine völlige Angleichung der Widerstände der zwei Zweige sicher, sodass ein Erkennen der zwei Stufen in dem Bus erreicht wird. Dies führt auch zu einem Empfänger mit sehr niedriger Verzögerungs-Fehlanpassung sogar mit möglicher gemeinsamer Mode-Spannung in dem Bus.
- Gemäß den vorteilhaften Maßnahmen nach Anspruch 2, wird die völlige Angleichung der Widerstände in beiden Zweigen durch aufeinander folgendes Schließen der Schalter in den Zweigen und durch Vergleichen der Spannung an dem Schalter, welcher geschlossen ist, mit einer Referenzspannung gefunden.
- Im Folgenden wird die Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. Es zeigt:
-
1 ein schematisches Blockdiagramm eines Beispiels einer Ausführungsform eines erfindungsgemäßen Empfängers mit einem ersten Zweig von Widerständen, die in erster Routine angeglichen werden, und -
2 ein schematisches Blockdiagramm des in1 dargestellten Empfängers, bei dem der zweite Zweig von Widerständen mit dem ersten Zweig in einer zweiten Routine angeglichen wird, und -
3 ein schematisches Blockdiagramm des in den1 und2 dargestellten Empfängers mit Schaltung zum Empfangen von Daten von dem Datenbus. - Wie vorstehend erläutert, müssen die zwei Widerstandszweige eines Empfängers zum Empfangen von Daten von einem differentiellen Datenbus mit zwei Leitungen sehr gut angeglichen werden um die zwei Stufen auf beiden Leitungen, sogar mit einer gemeinsamen Mode-Spannung auf den Leitungen, genau zu erkennen und um eine niedrige Verzögerungs-Fehlanpassung beim Erkennen der Daten zu erreichen.
- Der Hauptgedanke der Erfindung ist beide Zweige nicht mit festen Widerständen bereitzustellen sondern mit Serienverbindungen von Widerstandselementen, welche durch elektronische Schalter schaltbar sind. Dadurch sind die Widerstandswerte der Zweige nach Wunsch trimmbar. Diese Trimmung wird in zwei Angleichungsroutinen vorgenommen, einer ersten Routine zum Angleichen des ersten Zweiges und einer zweiten Routine zum Angleichen des zweiten Zweiges.
- Das schematische Diagramm des in
1 gezeigten erfindungsgemäßen Empfängers zeigt diejenigen Teile der Schaltung, welche mit der ersten Routine zum Angleichen der Eingangs-Widerstandselemente des ersten Zweiges zu tun haben. - Der erste Zweig umfasst ein erstes Widerstandselement
5 und ein letztes Widerstandselement6 , zwischen welchen eine Serienanordnung1 von Widerstandselementen11 bis20 gekuppelt ist. In diesem Beispiel werden zehn Widerstandselemente11 bis20 verwendet, aber natürlich ist auch eine andere Anzahl von Elementen möglich. Die Verbindungen zwischen den Widerstandselementen11 bis20 ,5 und6 sind mit ersten Anschlüssen von Schaltern31 bis41 eines Schaltblocks3 gekuppelt. Die zweiten Anschlüsse der Schalter31 bis41 sind mit einem positiven Eingang eines Komparators9 gekuppelt, dessen negativer Eingang mit einer Spannungsquelle10 gekuppelt ist, welche eine Referenzspannung Vref abgibt. - Der Ausgang des Komparators
9 wird an eine logische Schaltungssteuerung51 weitergegeben, welche durch eine Spannungsquelle52 mit Strom versorgt wird, welche ein Oszillator ist, der den Takteingang für das Teil bildet, das die darauf folgenden Schalter auswählt. Ein Ausgang der logischen Schaltungssteuerung ist mit dem Schaltblock3 verbunden. Die logische Schaltungssteuerung ist dazu im Stande jeden Schalter31 bis41 des Schaltblocks einzeln ein- oder auszuschalten. Wenn ein Schalter abgewählt wird, wird automatisch der nächste gewählt. - Parallel zum ersten Zweig mit Widerstandselementen
5 ,6 und11 bis20 umfasst der Empfänger einen zweiten Zweig mit einem ersten Widerstandselement7 , einer Serienanordnung von Widerstandselementen61 bis70 und einem letzten Widerstandselement8 . - Die letzten Widerstandselemente beider Zweige sind mit Referenzpotenzial gekuppelt.
- Nur zwecks der zwei Angleichungsroutinen sind die Eingänge beider Zweige mit Spannungsquelle
71 gekuppelt, welche eine gemeinsame Mode-Spannung in dem Datenbus simuliert (in dieser Figur nicht gezeigt). - Bei der ersten Angleichungsroutine schließt die logische Schaltungssteuerung
51 zuerst den ersten Schalter31 , während alle anderen Schalter offen sind. Die Spannung des zweiten Anschlusses von Schalter31 ist mit dem Komparator9 gekuppelt, welcher sie mit der Referenzspannung Vref vergleicht. Wenn die Referenzspannung niedriger ist als die Schaltspannung, gibt der Komparator kein Ausgangssignal an die logische Schaltungssteuerung51 ab. Demgemäß läuft die Routine weiter ab. Die logische Schaltungssteuerung öffnet Schalter31 und schließt Schalter32 . Dieses Verfahren wird wiederholt bis ein Schalter geschlossen wird, dessen Spannung niedriger ist als die Referenzspannung. In diesem Fall gibt der Komparator9 ein Signal an die logische Schaltungssteuerung51 weiter, welche den Prozess beendet da die richtige Schaltstellung nun gefunden wurde. Diese Schaltstellung wird in eine Speichervorrichtung geschrieben, die sich innerhalb der logischen Schaltungssteuerung befindet und zum Beispiel ein EEPROM sein kann. - Nun muss der zweite Zweig getrimmt werden, was unter Bezugnahme auf
2 im Detail erläutert ist. In dieser Figur sind Stromkreiselemente mit den gleichen Bezugszeichen dieselben wie diejenigen in1 . Der negative Ausgang des Komparators9 ist nun jedoch mit dem Schalter des Schaltblocks3 des ersten Zweiges gekuppelt, der in der vorgehend beschriebenen ersten Routine identifiziert wurde. In diesem Beispiel wird angenommen, dass Schalter36 als der richtige Schalter in der ersten Routine gefunden wurde. Dieser Schalter bleibt während der zweiten Routine geschlossen. -
2 zeigt einen zweiten Schaltblock80 mit Schaltern81 bis91 , welche durch die logische Schaltungssteuerung51 kontrollierbar sind. Wie im ersten Zweig sind die ersten Anschlüsse der Schalter mit den Verbindungen der Widerstandselemente7 ,61 bis70 und8 des zweiten Zweiges gekuppelt. Die zweiten Anschlüsse dieser Schalter sind mit dem positiven Eingang des Komparators9 gekuppelt. - In der zweiten Routine wird die Widerstands-Fehlanpassung der zwei Zweige minimiert. Der Prozess ist im Prinzip derselbe wie der in der ersten Routine. Die Schalter
81 bis91 werden einer nach dem anderen geschlossen, bis ein Schalter gefunden ist, dessen Spannung niedriger ist als die Spannung des Schalters36 des ersten Zweiges. Dieser Schalter wird daraufhin geschlossen gehalten und die Schaltstellung wird intern gespeichert. - Nach den zwei Routinen werden die Fehlanpassungen innerhalb der Zweige und diejenige der zwei Zweige in Bezug zu einander für eine optimale Stufenerkennung und eine minimale Verzögerungs-Fehlanpassung minimalisiert.
-
3 zeigt eine vorteilhafte Ausführungsform zum Empfangen von Daten. In dieser Figur sind die zwei in den1 und2 dargestellten Zweige und die Schaltblöcke dieser Figuren als Blöcke101 und102 dargestellt. In diesen Blöcken sind diejenigen Schalter geschlossen, welche in den zwei vorstehend beschriebenen Routinen gefunden wurden, sodass die beiden Zweige gut angeglichen sind. - Die Eingänge der Zweige sind mit den zwei Leitungen bm und bp des differentiellen Datenbusses gekuppelt. Diese Leitungen sind auch mit den Eingängen von zwei Invertern
105 und106 über zwei erste Widerstände103 und104 gekuppelt. Die Ausgänge der Inverter105 und106 sind über zweite Widerstände107 und108 mit ihren Eingängen gekuppelt. Die Widerstände103 ,104 ,107 und108 weisen im Vergleich zu den Widerstandselementen der zwei Zweige hohe ohmsche Werte auf. - In den Blöcken
101 und102 sind diejenigen Schalter, welche in den zwei Routinen gefunden wurden, geschlossen und ihre zweiten Anschlüsse sind mit zwei Komparatoren111 und112 gekuppelt, welche die die von den Bus-Leitungen bp und bm empfangenen Daten darstellenden Ausgangssignale RXD0 und RXD1 des Empfängers abgeben. Das Signal der Leitung bp ist mit dem positiven Eingang des Komparators112 gekuppelt und über eine Spannungsquelle113 mit dem negativen Eingang des Komparators111 gekuppelt. Die Spannungsquelle113 bestimmt die differentielle Spannung, die an dem Bus anzuwenden ist. Diese Spannung multipliziert mit dem Widerstandsteiler bestimmt die differentielle Spannung in dem Bus. Das Signal der Leitung bm ist mit dem positiven Eingang des Komparators111 gekuppelt und über eine Spannungsquelle114 mit dem negativen Eingang des Komparators112 gekuppelt. - Die Widerstände
103 ,104 ,107 und108 werden dazu verwendet die Eingänge der Komparatoren111 und112 im Bereich einer stetigen Spannung zu halten (in der Praxis um 2,5 Volt, aber es kann auch eine andere Spannung sein, bei der111 und112 immer noch funktionieren würden) wenn eine gemeinsame Mode-Spannung an dem Bus angewendet wird. Wenn die gemeinsame Mode-Spannung an dem Bus (bm und bp) steigt, steigt die Spannung der Eingänge der Inverter105 und106 und die Ausgänge der Inverter105 und106 werden niedriger, sodass die Eingänge der Komparatoren111 und112 bei einer stetigen Spannung verweilen. Stattdessen könnte ebenso eine andere Eingangsstufe verwendet werden.
Claims (5)
- Empfänger für einen differentiellen Datenbus mit zwei Zweigen mit Widerstandselementen (
5 ,11 bis20 ,6 ;7 ,61 bis70 ,8 ), welche in einer Serienverbindung gekuppelt sind, dadurch gekennzeichnet, dass in der Serienverbindung die Verbindungen zwischen den Widerstandselementen (5 ,11 bis20 ,6 ;7 ,61 bis70 ,8 ) mit ersten Verbindungen von Schaltern (31 bis41 ;81 bis91 ) gekuppelt sind, wobei einer der Schalter (31 bis41 ;81 bis91 ) jedes Zweiges zum Empfangen von Daten von dem Bus geschlossen ist und mit seiner zweiten Verbindung mit Komparatoren (111 ,112 ) gekuppelt ist, und dass der Empfänger mit einer logischen Schaltungssteuerung (51 ) bereitgestellt ist, welche dazu im Stande ist die Widerstandselemente (5 ,11 bis20 ,6 ;7 ,61 bis70 ,8 ) in zwei Angleichungsroutinen anzugleichen: – wobei in einer ersten Routine die absolute Stufe der Signale in dem Bus durch das Anlegen einer gemeinsamen Mode-Spannung an dem Bus, durch das aufeinander folgende Vergleichen der Spannungen an den Schaltern (31 bis41 ) in einem ersten Widerstandszweig (5 ,11 bis20 ,6 ) mit einer Referenzspannung, durch die Auswahl der richtigen Schaltstellung, bei welcher die Spannung an dem aktivierten Schalter einen Wert nahe der Referenzspannung aufweist, und durch das Schreiben dieser Stellung in eine interne Speichervorrichtung bestimmt wird, – und wobei in einer zweiten Routine die Fehlanpassung zwischen den zwei Widerstandszweigen durch das Anlegen einer gemeinsamen Mode-Spannung an dem Bus, durch das aufeinander folgende Vergleichen der Spannungen an den Schaltern (81 bis91 ) des zweiten Widerstandszweiges (7 ,61 bis70 ,8 ) mit denen des bereits getrimmten ersten Widerstandszweiges (5 ,11 bis20 ,6 ), durch Auswählen der richtigen Schaltstellung für den zweiten Zweig, bei welcher die Spannung an dem aktivierten Schalter den der Spannung des Schalters des in der ersten Routine gefundenen ersten Zweiges am nächsten liegenden Wert aufweist, und durch das Schreiben dieser Stellung in eine interne Speichervorrichtung minimalisiert wird. - Empfänger nach Anspruch 1 dadurch gekennzeichnet, dass die logische Steuerung dazu im Stande ist, die Schalter (
31 bis41 ;81 bis91 ) während der Angleichungsroutine so zu setzen, dass – in der ersten Routine die Schalter des ersten Zweiges (31 bis41 ) einer nach dem anderen gesetzt werden, beginnend mit dem den Bus-Leitungen am nächsten gelegenen Schalter und weiter mit dem nächsten Nachbarn, bis der Schalter gefunden ist, dessen Spannung niedriger ist als die Referenzspannung, wobei dieser Schalter als der richtige gewählt wird, und dass – in der zweiten Routine die Schalter des zweiten Zweiges (81 bis91 ) einer nach dem anderen gesetzt werden, beginnend mit dem den Bus-Leitungen am nächsten gelegenen Schalter und weiter mit dem nächsten Nachbarn, bis der Schalter gefunden ist, dessen Spannung niedriger ist als die Spannung des Schalters des ersten Zweiges, dessen Spannung gleich der Referenzspannung in der ersten Routine war, wobei dieser Schalter als der richtige gewählt wird. - Empfänger nach Anspruch 1 oder Anspruch 2 dadurch gekennzeichnet, dass zum Empfangen von Daten von dem Bus die Eingänge von jedem der zwei Zweige über erste Widerstände (
103 ;104 ) mit zwei Invertern (105 ;106 ) gekuppelt sind, deren Ausgänge über zweite Widerstände (107 ;108 ) mit den Eingängen der jeweiligen Inverter (105 ;106 ) gekuppelt sind. - Empfänger nach einem der Ansprüche 1 bis 3 dadurch gekennzeichnet, dass der differentielle Bus ein Datenbus in einem Fahrzeug ist.
- Empfänger nach einem der Ansprüche 1 bis 3 dadurch gekennzeichnet, dass der differentielle Bus ein Datenbus gemäß dem FlexRay-Standard ist.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP04103219 | 2004-07-07 | ||
EP04103219 | 2004-07-07 | ||
EP04105872 | 2004-11-18 | ||
EP04105872 | 2004-11-18 | ||
PCT/IB2005/052181 WO2006006105A1 (en) | 2004-07-07 | 2005-06-30 | Receiver for a differential data bus |
Publications (2)
Publication Number | Publication Date |
---|---|
DE602005006130D1 DE602005006130D1 (de) | 2008-05-29 |
DE602005006130T2 true DE602005006130T2 (de) | 2009-05-07 |
Family
ID=35094520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE602005006130T Active DE602005006130T2 (de) | 2004-07-07 | 2005-06-30 | Empfänger für einen differenziellen datenbus |
Country Status (7)
Country | Link |
---|---|
US (1) | US7532046B2 (de) |
EP (1) | EP1766908B1 (de) |
JP (1) | JP2008506289A (de) |
CN (1) | CN101015178B (de) |
AT (1) | ATE392764T1 (de) |
DE (1) | DE602005006130T2 (de) |
WO (1) | WO2006006105A1 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7486085B2 (en) * | 2006-09-13 | 2009-02-03 | Mediatek Inc. | Calibration circuit for resistance component |
KR100818796B1 (ko) * | 2007-01-18 | 2008-04-02 | 삼성전자주식회사 | 데이터 수신기 및 데이터 수신 방법 |
US9582451B2 (en) | 2013-02-01 | 2017-02-28 | Infineon Technologies Ag | Receiver architecture |
US9413342B2 (en) * | 2014-09-11 | 2016-08-09 | Nxp B.V. | Resistive divider circuit for a differential signal communications receiver |
US9655793B2 (en) | 2015-04-09 | 2017-05-23 | Allen Medical Systems, Inc. | Brake release mechanism for surgical table |
US10042807B2 (en) * | 2016-04-05 | 2018-08-07 | Infineon Technologies Ag | Differential bus receiver with four-quadrant input circuit |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3274509A (en) * | 1960-04-22 | 1966-09-20 | Stewart C Brown | Differential amplifier |
US3548333A (en) * | 1968-01-12 | 1970-12-15 | Ibm | Differential amplifier |
US4088962A (en) * | 1977-04-06 | 1978-05-09 | Trilling Ted R | Self biasing differential amplifier |
US4725790A (en) * | 1986-10-14 | 1988-02-16 | Tektronix, Inc. | Broadband DC level shift circuit with feedback |
GB2357644B (en) * | 1999-12-20 | 2004-05-05 | Ericsson Telefon Ab L M | Low-voltage differential signal (LVDS) input circuit |
JP2001274664A (ja) * | 2000-03-24 | 2001-10-05 | Toshiba Microelectronics Corp | バススイッチ |
US6448815B1 (en) * | 2000-10-30 | 2002-09-10 | Api Networks, Inc. | Low voltage differential receiver/transmitter and calibration method thereof |
US6734702B1 (en) * | 2002-11-12 | 2004-05-11 | Texas Instruments Incorporated | Impedance calibration circuit |
US6864704B1 (en) * | 2003-09-24 | 2005-03-08 | Altera Corporation | Adjustable differential input and output drivers |
US7196567B2 (en) * | 2004-12-20 | 2007-03-27 | Rambus Inc. | Systems and methods for controlling termination resistance values for a plurality of communication channels |
-
2005
- 2005-06-30 CN CN2005800296917A patent/CN101015178B/zh not_active Expired - Fee Related
- 2005-06-30 DE DE602005006130T patent/DE602005006130T2/de active Active
- 2005-06-30 AT AT05772293T patent/ATE392764T1/de not_active IP Right Cessation
- 2005-06-30 WO PCT/IB2005/052181 patent/WO2006006105A1/en active IP Right Grant
- 2005-06-30 JP JP2007519936A patent/JP2008506289A/ja not_active Withdrawn
- 2005-06-30 US US11/632,031 patent/US7532046B2/en not_active Expired - Fee Related
- 2005-06-30 EP EP05772293A patent/EP1766908B1/de active Active
Also Published As
Publication number | Publication date |
---|---|
ATE392764T1 (de) | 2008-05-15 |
DE602005006130D1 (de) | 2008-05-29 |
EP1766908B1 (de) | 2008-04-16 |
US7532046B2 (en) | 2009-05-12 |
US20080265969A1 (en) | 2008-10-30 |
CN101015178B (zh) | 2010-09-08 |
EP1766908A1 (de) | 2007-03-28 |
WO2006006105A1 (en) | 2006-01-19 |
CN101015178A (zh) | 2007-08-08 |
JP2008506289A (ja) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3783963T2 (de) | Treiberschaltung mit einstellbarer impedanz. | |
DE2536585C3 (de) | Anordnung zur statistischen Signalanalyse | |
DE602005006130T2 (de) | Empfänger für einen differenziellen datenbus | |
DE102005039138B4 (de) | Mittels eines Widerstandes programmierbare und eine Referenzstromquelle aufweisende Schaltung | |
DE69505274T2 (de) | Fensterkomparator mit echter hysterese | |
DE3120669C2 (de) | A/D - und D/A - Umsetzer | |
EP2154831A1 (de) | Verfahren zur Bestimmung der Adresse oder der Position eines Teilnehmers | |
DE2357067C3 (de) | Elektrische Schaltungsanordnung in Verbindung mit einer Spracherkennungseinrichtung | |
DE2261581C3 (de) | Verfahren und Entzerrer zum Entzerren frequenzabhängiger Verzerrungen | |
DE3329242A1 (de) | Schaltungsanordnung zum ueberpruefen des zeitlichen abstands von rechtecksignalen | |
DE2001530C3 (de) | Halbleiteranordnung | |
DE10318603A1 (de) | Eingangsempfängerschaltung | |
DE4420988A1 (de) | Verfahren zum Testen einer integrierten Schaltung sowie integrierte Schaltungsanordnung mit einer Testschaltung | |
DE102016209580A1 (de) | Elektronische vorrichtung | |
DE2647569C3 (de) | Impulsgenerator mit umschaltbarer Ausgangsfrequenz | |
DE2033824A1 (de) | Amphtudendiskriminator | |
DE3033174C2 (de) | Leseverstärker für einen Bipolar-Speicherbaustein | |
CH616540A5 (de) | ||
DE1219258B (de) | Schaltungsanorndung zur Erzeugung eines Ausgangssignals als vorgegebene lineare Funktion eines veraenderlichen elektrischen Eingangssignals | |
DE19719115B4 (de) | Empfangs-Rauschsperrschaltung mit Funktion zum Ermitteln der Impulsbreite | |
DE19645057C2 (de) | Vorrichtung zur Selektion von Adressenwörtern mittels Demultiplex-Decodierung | |
DE2403756B2 (de) | Schaltung fuer einen elektronisch steuerbaren widerstand | |
EP1119858B1 (de) | Decoderelement zur erzeugung eines ausgangssignals mit drei unterschiedlichen potentialen und betriebsverfahren für das decoderelement | |
DE102014216231B4 (de) | Spannungsversorgungsvorrichtung für eine elektronische Schaltung, wie etwa eine Steuerungsschaltung in einem Kraftfahrzeug | |
EP1612689B1 (de) | Steckplatzerkennung in einem Bussystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: NXP B.V., EINDHOVEN, NL |