DE4010370C2

DE4010370C2 - Verfahren zum Herstellen von Halbleiterbauteilen

Info

Publication number: DE4010370C2
Application number: DE4010370A
Authority: DE
Inventors: Michihiro Kobiki
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-04-12
Filing date: 1990-03-30
Publication date: 1995-05-11
Anticipated expiration: 2010-03-31
Also published as: FR2646018B1; JPH02271558A; US5138439A; DE4010370A1; FR2646018A1

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterbauteilen jeweils nach dem Oberbegriff des Anspruchs 1.

Es existieren zwei grundsätzlich unterschiedliche Verfahrenstypen zum Aufbringen einer Wärmesenke auf der Rückseite eines Chipsubstrats. Der erste Verfahrenstyp ist ein solcher, bei dem ein Halbleiterwafer in Chips unterteilt wird und dann jeder einzelne Chip auf einer Platte befestigt wird, die eine Wärmesenkeschicht bildet. Der andere Verfahrenstyp ist ein solcher, gemäß dem eine Wärmesenkeschicht auf die Rückseite der Halbleiter-Schichtfolge eines Halbleiterwafers aufgebracht wird und dann erst dieser Verbundkörper in Chips unterteilt wird.

Ein Verfahren gemäß dem ersten Typ ist aus DE 35 23 061 A1 bekannt. Gemäß diesem Verfahren wird jeder einzelne Halbleiterchip auf einen elektrisch isolierenden, jedoch thermisch gut leitenden Keramikkörper aufgebracht, dessen Oberfläche um ein Vielfaches größer ist als diejenige des Halbleiterchips. Der Keramikkörper dient als Wärmeleitschicht; zwischen ihm und dem Halbleiterchip befindet sich noch eine dünne verbindende Wärmesenkeschicht. Die genannte Schrift beschäftigt sich mit der Auswahl von Materialien und schlägt vor, eine Keramik auf der Basis von Aluminium zu verwenden, insbesondere auf der Basis von Al₂O₃ oder AlN, und als Wärmesenkeschicht eine Kupferschicht zu verwenden.

Ein bekanntes Verfahren gemäß dem zweiten Typ wird nachfolgend anhand von Fig. 7 und 8 beschrieben, wobei die Verfahrensbeschreibung durch eine Vorrichtungsbeschreibung, unter Bezugnahme auf Fig. 7 und 9, und eine Nachteilsbeschreibung, unter Bezugnahme auf Fig. 10(a) sowie 11(a) und (b) unterstützt wird.

Das bekannte Halbleiterbauteil 1 gemäß Fig. 6 weist einen Träger 7 aus z. B. Cu oder Kovar auf, auf dem ein Halblei terchip 5 mit Hilfe einer Lötschicht 6 befestigt ist. Der Halbleiterchip 5 weist ein Substrat z. B. aus Si oder GaAs auf, auf dem Funktionselementschichten 2 durch Mustern von Leiterschichten ausgebildet sind. Auf der Rückseite des Chipsubstrates 3, d. h. in der Ansicht gemäß Fig. 6 auf des sen Unterseite, ist eine plattierte Wärmesenke 4 z. B. aus Au, Ag oder Cu angebracht.

Anhand der Fig. 7a-d wird nun erläutert, wie ein derartiges Bauteil hergestellt wird.

Als Wafersubstrat 8 wird ein Halbleitersubstrat z. B. aus Si oder GaAs mit einer Dicke von etwa 600 µm verwendet. Aktive und passive Elemente werden auf der Oberfläche ausgebildet, und danach wird die Funktionselementschicht 2 durch Mustern von Leiterschichten auf dem Substrat 8 ausgebildet (Fig. 7a).

Anschließend wird das Wafersubstrat 8 im Hinblick auf gute Wärmeableitung und Montierbarkeit dünner ausgebildet, und zwar wird es durch Läppen, Polieren oder Ätzen auf eine Dicke von etwa 100 µm gebracht. Danach wird als Haftvermitt ler eine Schicht aus Ti, Ni oder Cr auf die Rückseite des Substrates 8 aufgebracht. Durch ein stromloses Plattierver fahren wird eine rückseitige Elektrode 9 aus einer Gold schicht mit einer Dicke von etwa 300 nm aufgebracht (Fig. 7b).

Auf dieser rückseitigen Elektrode 9 wird die Wärmesenke 4 als Goldschicht mit einer Dicke von etwa 40-50 µm durch ein elektrolytisches Plattierverfahren hergestellt (Fig. 7c). Schließlich werden das Wafersubstrat 8 mit der rückseitigen Wärmesenke 4 entlang vorgegebenen Schnittlinien mit einem Substratzerteiler zerschnitten, wodurch die Halbleiterchips 5 hergestellt werden (Fig. 6 und Fig. 7d).

Anhand der Fig. 8a-d sei ein weiteres Herstellverfahren erläutert. Die Herstellschritte bis zum Aufbringen der rück seitigen Elektrode 9 stimmen mit den vorstehend erläuterten Verfahrensschritten überein. Insoweit sind auch die Fig. 8a und 8b mit den Fig. 7a bzw. 7b gleich.

Nachdem die rückseitige Elektrode 9 hergestellt ist, wird ein Wärmesenke-Photolackmuster 10 auf der rückseitigen Elek trode 9 aufgebracht, und zwar so, daß Lackbahnen auf Lücke mit den Funktionselementschichten 2 stehen, d. h. den dort angebrachten Mustern aktiver und passiver Elemente und den Leiterbahnmustern (Fig. 7b). Unter Nutzung des Photoresist musters 10 als Maske wird die Wärmesenkeschicht 4 durch elektrolytisches Plattieren hergestellt. Anschließend wird das Photoresistmuster 10 entfernt (Fig. 8c). Schließlich werden die rückseitige Elektrode 9 und das Wafersubstrat 8 durchgeätzt, wodurch wieder Halbleiterchips 5 gebildet wer den. Diese Herstellschritte führen dazu, daß die äußeren Ab messungen der Wärmesenkeschicht 4 größer sind als diejenige des Chipsubstrates 3, was aus Fig. 8d deutlich erkennbar ist. Die Entfernung l zwischen der Kante des Chipsubstrates 3 und der Kante der Wärmesenkeschicht 4 hängt von der Plat tierdicke D der Wärmesenkeschicht 4 ab (siehe Fig. 9). Wenn die Plattierdicke D etwa 40-50 µm und die Photoresist musterdicke d etwa 3-10 µm ist, beträgt die Entfernung l bis zu etwa 30-35 µm

Halbleiterchips 5, wie sie nach einem der durch die Fig. 7 oder 8 erläuterten Verfahren hergestellt wurden, werden mit Hilfe einer Lötschicht 6 auf einem Träger 7 befestigt (Fig. 6).

Hierzu wird der Träger 7 zunächst erhitzt, und Lötmaterial wird auf die gesamte Oberfläche des Trägers 7 aufgebracht. Anschließend wird der Halbleiterchip 5 z. B. mit einer Pin zette 30 (Fig. 11) ergriffen und auf den Träger 7 aufge setzt. Der Chip 5 wird auf dem Träger 7 hin und her gerie ben, damit der Dioxidfilm auf der Oberfläche des Lötmate rials zur Seite geschoben wird, wodurch die rückseitige Fläche des Chips 5 mit aktivem Lötmaterial unter dem Dioxid film in Berührung gelangt. Anschließend wird die Anordnung abgekühlt, woraufhin das Halbleiterbauteil 1 fertiggestellt ist.

Bei Halbleiterchips mit einem der vorstehend beschriebenen Abmessungen treten beim Handhaben und beim Erwärmen des Chips während des Lötvorgangs die folgenden Probleme auf.

(1) Wird ein Halbleiterchip 5 nach dem mit Hilfe von Fig. 7 erläuterten Verfahren hergestellt, stimmen die äußeren Ab messungen der Wärmesenkeschicht 4 und des Halbleitersub strats 3 miteinander überein und die Seitenflächen gehen im wesentlichen glatt ineinander über. Wenn dann der Halblei terchip 5 ergriffen wird, um ihn auf den Träger 7 zu setzen, treten hierbei Sprünge und Absplitterungen auf, da eine Pin zette 30 oder ein (nicht dargestelltes) Spannwerkzeug in Kontakt mit dem Substrat 3 kommt (Fig. 11a). Dies wirkt sich negativ auf die Eigenschaften und die Zuverlässigkeit des Bauteils aus.
Bei dem Halbleiterchip 5, der nach dem anhand von Fig. 8 er läuterten Verfahren hergestellt wurde, ist die Wärmesenke schicht 4 zwar größer in ihren seitlichen Abmessungen als das Chipsubstrat 3, jedoch läßt sich die Wärmesenkeschicht 4 leicht verformen, da sie aus Gold besteht. Daher besteht auch in diesem Fall Gefahr, daß das Chipsubstrat 3 durch die von einer Pinzette 30 ausgeübten Kräfte beschädigt wird (Fig. 11b).
(2) Wenn ein Halbleiterchip 5 auf einen Träger 7 aufgelötet wird, wird der Chip auf etwa 300-400°C erwärmt. Dabei verformt sich das Chipsubstrat 3 aufgrund unterschiedlicher Ausdehnungskoeffizienten des Chips selbst und der Wärme senkeschicht 4, wie auch des Trägers 7. Der Wärmeausdeh nungskoeffizient des Chipsubstrats 3 (GaAs) beträgt etwa 5,5 × 10^-6/°C, derjenige der Wärmesenkeschicht 4 (Au) etwa 15,4 × 10^-6/°C und der des Trägers 7 (Cu) etwa 18,3 × 10^-6/ °C. Wie durch Fig. 10a veranschaulicht, wird der Chip 5 da bei durch eine Kraft F verformt, durch die die Ränder bei hoher Temperatur aufgewölbt werden. Ein derart verformter Chip 5 wird auf dem Träger 7 befestigt. Er erfährt nach dem Abkühlen dauernd Kräfte, die die Eigenschaften und die Zu verlässigkeit des Bauteils negativ beeinflussen.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren gemäß dem eingangs genannten zweiten Typ zum Herstellen eines Halbleiterbauteils anzugeben, bei dem ein Bauteil erzielt wird, das sich beim Vorgang des Befestigens auf einem Träger so handhaben läßt, daß nur wenig Eigenschaftsverschlechterungen auftreten.

Das erfindungsgemäße Verfahren ist durch die Merkmale von Anspruch 1 gegeben. Mit ihm wird zunächst eine Gesamtschichtfolge hergestellt, wie sie aus der eingangs genannten DE 35 23 061 A1 bekannt ist, dies jedoch gemäß dem zweiten Verfahrenstyp, also vor dem Zerteilen in einzelne Chips. Dieses Zerteilen erfolgt mit unterschiedlich breiten Schneidkerben für unterschiedliche Schichten, um zu erzielen, daß bei jedem Chip schließlich die aus relativ hartem Material bestehende Wärmeleitschicht über die Chipsubstratschicht übersteht.

Es ist im allgemeinen Stand der Technik wohlbekannt, daß es zweckmäßig ist, beim Zerteilen unterschiedlicher Materialien unterschiedliche Kerben zu erzeugen. Zum Beispiel kann eine weiche Goldschicht, also eine der Wärmesenkeschicht des vorliegenden Falles entsprechende Schicht gut mit einem relativ breiten, nicht allzu harten Schneidwerkzeug zerteilt werden. Beim Zerteilen einer harten und spröden Schicht, wie dies im vorliegenden Fall die Halbleiter-Schichtfolge und die Wärmeleitschicht sind, wird dagegen typischerweise ein hartes, schmales Schneidwerkzeug verwendet, um einen scharfen und dünnen Schnitt zu führen. Von dieser allgemein bekannten Vorgehensweise weicht das erfindungsgemäße Verfahren genau ab. Hier werden nämlich z. B. die weiche Wärmesenkeschicht und die harte Wärmeleitschicht mit derselben Kerbenbreite geschnitten, während die harte und spröde Halbleitersubstratfolge mit einer breiteren Kerbe geschnitten wird als die weiche Wärmesenkeschicht. Die Abweichung vom üblichen liegt darin begründet, daß im vorliegenden Fall die Art des Schnitts nicht durch das Material bestimmt wird, sondern entscheidend durch die gewünschte geometrische Abmessung dahingehend, daß die Wärmeleitschicht und die Wärmesenkeschicht über die Chipsubstratschicht überstehen.

Um ein von der Rückseite her kontaktierbares Halbleiterbauteil zu erhalten, ist es von besonderem Vorteil, eine Wärmeleitschicht zu verwenden, die aus einem isolierenden Material besteht, in dem Löcher vorhanden sind, die mit Metall ausgefüllt sind. Das isolierende Material bringt gute Härte- und Wärmeausdehnungseigenschaften mit sich, während die mit Metall ausgefüllten Löcher die gewünschte Leitfähigkeit für die Rückseitenkontaktierung bewerkstelligen.

Die Kombination einer isolierenden Wärmeleitschicht mit Metall zur Anwendung bei einem Halbleiterbauteil ist in einer anderen Variante als der vorstehend genannten aus DE 33 14 996 A1 bekannt. Dort werden jedoch keine mit Metall gefüllten Löcher, sondern nur mit Metall gefüllte Zellen verwendet. Dies, weil es dort ausschließlich um elektrisch isolierende Aufbauten geht. Die Metallfüllung darf also auf keinen Fall eine Durchkontaktierung bewirken. Sie soll nur für gute Wärmeleitung sorgen.

Die Erfindung wird im folgenden anhand von durch Figuren veranschaulichten Ausführungsbeispielen näher erläutert. Die Fig. 6-9, 10a sowie 11 zum Stand der Technik wurden bereits beschrieben. Es zeigt

Fig. 1 eine perspektivische schematische Darstellung eines Halbleiterbauteils mit einer harten Wärmeleitschicht, die seitlich über ein Chipsubstrat übersteht;

Fig. 2a-d schematische Schnittbilder zum Erläutern eines Herstellverfahrens für das Bauteil gemäß Fig. 1;

Fig. 3 einen schematischen Querschnitt durch ein Halb leiterbauteil, das in eine Vertiefung in einem Träger einge lötet ist;

Fig. 4 einen schematischen Querschnitt durch ein Halb leiterbauteil mit leitenden Kanälen in einer elektrisch nichtleitenden Schicht;

Fig. 5a und b Darstellungen, wie ein Chip von einer Pin zette ergriffen wird;

Fig. 6 eine Darstellung entsprechend der von Fig. 1, jedoch für ein bekanntes Bauteil ohne zusätzliche harte überstehende Schicht;

Fig. 7a-d und 8a-d schematische Schnittbilder zum Er läutern zweier unterschiedlicher Herstellverfahren für das Bauteil gemäß Fig. 6;

Fig. 9 einen schematischen Teilquerschnitt durch den Randbereich eines Chips;

Fig. 10a einen schematischen Querschnitt durch einen Chip mit bekanntem Aufbau zum Darstellen von thermischen Kräften;

Fig. 10b eine Darstellung entsprechend der von Fig. 10a, jedoch für einen Chip mit zusätzlicher wärmeleitender Schicht; und

Fig. 11a und b schematische Darstellungen, wie Chips mit bekanntem Aufbau von einer Pinzette ergriffen werden.

Das Halbleiterbauteil 100 gemäß Fig. 1 weist einen Halbleiterchip 50 auf, der durch eine Lötschicht 6 auf einem Träger 7, z. B. aus Cu, befestigt ist. Der Chip 50 ist durch ein Chipsubstrat 3 aus z. B. Si oder GaAs gebildet, auf dem aktive und/oder passive Elemente ausgebildet sind. Auf der Rückseite des Chipsub strates 3 ist eine Wärmesenkeschicht 4 vorhanden, die z. B. durch Goldplattieren hergestellt ist. Auf die Wärmesenke schicht 4 ist eine isolierende Wärmeleitschicht 12 aufge bracht. Ihre Vorder- und Rückseite sind metallisiert, z. B. mit Ti/Au, Ni/Au oder Cr/Au.

Die äußeren Abmessungen der Wärmesenkeschicht 4 sind größer als die des Chipsubstrates 3, während die äußeren Abmessun gen der Wärmesenkeschicht 4 und der Wärmeleitschicht 12 mit einander übereinstimmen. Die Wärmeleitschicht 12 besteht aus einem Material mit einem Wärmeausdehnungskoeffizienten, der in etwa dem des Chipsubstrates 3 entspricht. Das Material weist hohe thermische Leitfähigkeit auf. Geeignete Materia lien sind z. B. AlN (thermischer Ausdehnungskoeffizient 4,5 × 10^-6/°C, thermische Leitfähigkeit 2 W/cm°C) und BN (Wärmeausdehnungskoeffizient 3,5 × 10^-6/°C, Wärmeleitfähig keit 6 W/cm°C). Demgegenüber weist z. B. GaAs als Chipsub stratmaterial einen Wärmeausdehnungskoeffizienten von 5,5 × 10^-6/°C und eine Wärmeleitfähigkeit von 0,5 W/cm°C auf.

Anhand der Fig. 2a bis 2d wird nun erläutert, wie der Halb leiterchip 50 gemäß Fig. 1 hergestellt werden kann.

Bis zum Aufbringen einer rückseitigen Elektrode 9 werden Verfahrensschritte angewandt, die mit bekannten Verfahrens schritten übereinstimmen, Daher sind die Fig. 2a und 2b identisch mit den Fig. 7a bzw. 7b. Nach dem Aufbringen der Wärmesenkeschicht 4 mit einer Dicke von etwa 40-50 µm durch elektrolytisches Plattieren auf die rückseitige Elek trode 9 wird ein stromisolierendes wärmeleitendes Material 12, dessen Oberflächen metallisiert sind, an der Wärmesenke schicht 4 befestigt, was z. B. durch ein Bondverfahren unter Anwendung von Druck und Wärme und durch Löten erfolgt (Fig. 2c). Anschließend wird das Wafersubstrat 8 in viele einzelne Chips 50 unterteilt (Fig. 2d). Dies erfolgt mit einem Doppelteiler, der Schneidkerben von etwa 100 µm Breite erzeugt. Die Wärmesenkeschicht 4 und die isolierende Wärme leitschicht 12 werden mit Hilfe von Schneidkerben von etwa 50 µm Breite in die einzelnen Chips 50 unterteilt.

Beim Ausführungsbeispiel besteht die isolierende Wärmeleit schicht aus einem Nitrid, also aus einem sehr harten Mate rial. Da, wie oben erläutert, die Wärmeleitschicht 12 über das Chipsubstrat 3 übersteht, wird dieses nicht mehr be schädigt, wenn der Chip 50 mit einer Pinzette 30 ergriffen wird (Fig. 5a, 5b), da die Wärmeleitschicht 12 nicht mehr so leicht verformt werden kann, wie die aus Gold bestehende Wärmesenkeschicht 4 (siehe Fig. 11a, 11b).

Da darüber hinaus der Wärmeausdehnungskoeffizient der Wärme leitschicht 12 in etwa mit dem des Chipsubstrates 3 überein stimmt, verformt sich das Substrat nicht mehr, wenn es zum Auflöten auf dem Träger 7 erwärmt wird.

Das eben Erwähnte ist durch Fig. 10b veranschaulicht. Es ist erkennbar, daß die Wärmesenkeschicht 4 mit hohem Wärmeaus dehnungskoeffizienten zwischen dem Chipsubstrat 3 und der Wärmeleitschicht 12 liegt, die beide geringe Wärmeausdeh nungskoeffizienten aufweisen. Die thermische Spannung F, die an der Übergangsfläche zwischen dem Chipsubstrat 3 und der Wärmesenkeschicht 4 besteht, wird durch die Wärmespan nung F′ aufgehoben, die am Übergang zwischen der Wärmesenke schicht 4 und der Wärmeleitschicht 12 besteht. Dadurch wird ein Verformen des Chipsubstrates 3 verhindert.

Es kann also ein Halbleiterchip 50 ohne Deformation des Chipsubstrates 3 auf einem Träger befestigt werden, so daß es nicht mehr zu thermischen Spannungen im Chipsubstrat 3 beim Anlöten kommt. Dadurch werden die Eigenschaften und die Zuverlässigkeit des Halbleiterchips 50 verbessert.

Beim Aufteilen des Halbleiterwafers in Chips wird das Wafer substrat 8 durch eine Schneide vorgegebener Dicke geschnit ten. Die Wärmesenkeschicht 4 und die isolierende Wärmeleit schicht 12 werden anschließend durch eine dünnere Schneide getrennt. Diese Schnittvorgänge erfolgen maschinell, wodurch sich die äußeren Abmessungen der drei Schichten gut steuern lassen. Da die Schichten getrennt geschnitten werden, kön nen die Schnittbedingungen an die Materialien angepaßt wer den. Das relativ weiche Wafersubstrat 8 läßt sich weich schneiden, ohne daß Risse oder Absplitterungen entstehen. Die Wärmesenkeschicht 4 und die Wärmeleitschicht 12 aus har tem Material wird scharf geschnitten.

Beim eben beschriebenen Ablauf wurden die Wärmesenkeschicht 4 und die Wärmeleitschicht 12 durch eine einzige Schneide geschnitten. Es ist jedoch auch möglich, hier unterschiedli che Schneiden zu verwenden, wobei für die harte Wärmeleit schicht 12 eine dünnere Schneide verwendet wird als für die weiche Wärmesenkeschicht 4. Die Schneidkerbenbreiten können z. B. 75 µm für die Wärmesenkeschicht 4 und 50 µm für die Wärmeleitschicht 12 sein.

Hierbei wird eine Abmessungsfolge erzielt, wie sie aus Fig. 5a erkennbar ist. Hierbei kommt eine Pinzette 30 nur in Kon takt mit der harten Wärmeleitschicht 12, wodurch Beschädi gungen des Chipsubstrates 3 sicher vermieden sind. Stimmen dagegen die äußeren Abmessungen der Wärmesenkeschicht 4 und der Wärmeleitschicht 12 miteinander überein (siehe Fig. 5b), drückt eine Pinzette 30 auf die weiche Wärmesenkeschicht 4. Diese kann so weit deformiert werden, daß die Pinzette 30 in Kontakt mit dem Halbleiterchipsubstrat 3 kommt und dieses beschädigt. Dies kann dadurch verhindert werden, daß, wie anhand von Fig. 5a erläutert, die äußeren Abmessungen der Wärmeleitschicht 12 größer gemacht werden als die der Wärmesenkeschicht 4, oder daß die gemeinsamen Abmessungen dieser beiden Schichten so groß gemacht werden, daß dann, wenn die Wärmesenkeschicht 4 durch ein Greifwerkzeug zusammengedrückt wird, dieses Greifwerkzeug auf die harte Wärmeleitschicht drückt, bevor es auf das Chipsubstrat 3 drückt.

Beim bisher beschriebenen Ausführungsbeispiel wird die la minare, elektrisch isolierende wärmeleitende Schicht 12 auf der Wärmesenkeschicht 4 durch Löten oder durch ein Bondver fahren unter Anwenden von Druck oder Wärme aufgebracht.

Stattdessen kann eine Mischung aus AlN- oder BN-Puder und einem Harz als Kleber auf die Wärmesenkeschicht 4 aufgetra gen und dann ausgehärtet werden. Die Wärmesenkeschicht 4 muß nicht auf der gesamten Rückseite des Halbleiterchipsubstrats 3 aufgebracht sein. Vielmehr ist es möglich, diese Schicht nur in vorgegebenen Bereichen des Chips 50 anzubringen.

Beim Ausführungsbeispiel gemäß Fig. 1 ist das Halbleiterbau teil 100 dadurch hergestellt, daß ein Halbleiterchip 50 durch eine Lötschicht 6 auf einem Träger 7 befestigt ist. Es sind jedoch auch Halbleiterchips 50 bekannt, die durch Lö cher hindurch geerdet werden, wobei die Wärmesenkeschicht 4 als Masseelektrode verwendet wird. In diesem Fall ist es nicht möglich, die Wärmesenkeschicht 4 direkt auf den Träger 7 mit der isolierenden Schicht 12 dazwischen aufzulöten.

Beim zweiten Ausführungsbeispiel gemäß Fig. 3 ist ein Halb leiterchip 50a vorhanden mit einem Chipsubstrat 3 mit Lö chern 14. Ansonsten stimmt der Aufbau mit demjenigen des Bauteils 100 gemäß Fig. 1 überein. Im Träger 70 ist eine Ausnehmung 71 vorhanden, die tiefer ist, als es der Dicke der isolierenden Wärmeleitschicht 12 entspricht. Der Halb leiterchip 50a ist in der Ausnehmung 71 angeordnet und der Rest der Ausnehmung ist mit Lötmaterial 6 aufgefüllt.

Beim eben beschriebenen Aufbau kann die Wärmesenkeschicht 4 als Masseanschluß verwendet werden. Über die Löcher 14 fin det eine Verbindung zu einer (nicht dargestellten) Masse elektrode an der Oberfläche des Halbleiterchips 50a statt. Dadurch werden die Hochfrequenzeigenschaften verbessert.

Beim dritten Ausführungsbeispiel gemäß Fig. 4 weist die elektrisch isolierende Wärmeleitschicht 12a eines Halblei terchips 50b mehrere Löcher auf, die mit Metall, z. B. Au, ausgefüllt sind. Der Chip 50b ist direkt auf einen Träger 7 mit Hilfe einer Lötschicht 6 aufgelötet, also nicht in eine Vertiefung eingelötet. Im Chipsubstrat 3 sind wieder Löcher 14 zum Durchkontaktieren zu einer Masseelektrode vorhanden. Das Erden erfolgt über die mit Metall ausgefüllten Löcher in der isolierenden Wärmeleitschicht 12a. Auch dieses Bauteil weist gute Hochfrequenzeigenschaften auf.

Claims

1. Verfahren zum Herstellen von Halbleiterbauteilen mit einzelnen Halbleiterchips aus einem Halbleiterwafer, wobei ein Halbleiterchip eine Funktionselementschicht (2), darunter eine Chipsubstratschicht (3), eine Wärmesenkeschicht (4) auf der Rückseite der Chipsubstratschicht und eine Wärmeleitschicht (12) auf der Rückseite der Wärmesenkeschicht aufweist, wobei das Material der Wärmeleitschicht härter ist als das der Wärmesenkeschicht;
gekennzeichnet durch folgende Schritte:

- Aufbringen der Wärmesenkeschicht und der Wärmeleitschicht auf die Rückseite des Halbleiterwafers, wodurch ein Laminatkörper erhalten wird;
- Zerteilen des Laminatkörpers in Halbleiterchips in solcher Weise, daß während des Zerteilens der Chipsubstratschicht eine breitere Schneidkerbe erzeugt wird als während des Zerteilens der Wärmeleitschicht und der Wärmesenkeschicht, so daß nach dem Zerteilen die Wärmesenkeschicht und die Wärmeleitschicht über die Chipsubstratschicht überstehen; und
- Aufbringen des Halbleiterchips auf einen Träger (7).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Zerteilen so erfolgt, daß während des Zerteilens der Wärmesenkeschicht eine Schneidkerbe erzeugt wird, die im wesentlichen gleich breit ist wie diejenige, die während des Zerteilens der Wärmeleitschicht erzeugt wird, so daß nach dem Zerteilen die Wärmesenkeschicht und die Wärmeleitschicht mit gleicher Breite über die Chipsubstratschicht überstehen.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Zerteilen so erfolgt, daß während des Zerteilens der Wärmesenkeschicht eine Schneidkerbe erzeugt wird, die weniger breit ist als diejenige, die während des Zerteilens der Wärmeleitschicht erzeugt wird, jedoch breiter ist als diejenige, die während des Zerteilens der Chipsubstratschicht erzeugt wird, so daß nach dem Zerteilen die Wärmesenkeschicht über der Chipsubstratschicht und die Wärmeleitschicht über die Wärmesenkeschicht übersteht.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Wärmeleitschicht (12) mit einem Wärmeausdehnungskoeffizienten ausgebildet wird, der im wesentlichen mit dem der Chipsubstratschicht (3) übereinstimmt.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Chipsubstratschicht (3) aus Si oder GaAs hergestellt wird und die Wärmesenkeschicht (4) durch Plattieren von Gold, Silber oder Kupfer gebildet wird.

6. Verfahren nach einem der Ansprüche 4 oder 5, dadurch gekennzeichnet, daß die Oberflächen der Wärmeleitschicht (12) mit Ti/Au, Ni/Au oder Cu/Au metallisiert werden.

7. Verfahren nach einem der Ansprüche 4, 5 oder 6, dadurch gekennzeichnet, daß die Wärmeleitschicht (12), die eine laminierte Schicht ist, auf der Wärmesenkeschicht (4) durch Löten oder Bonden unter Einwirkung von Druck und Wärme befestigt wird.

8. Verfahren nach einem der Ansprüche 4, 5 oder 6, dadurch gekennzeichnet, daß die Wärmeleitschicht (12) durch Mischen von AlN- oder BN-Pulver mit einem Harz hergestellt wird und als Kleber auf die Wärmesenkeschicht (4) aufgetragen sowie anschließend gehärtet wird.

9. Verfahren nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß die Wärmeleitschicht (12) aus einem elektrisch isolierenden Material hergestellt wird.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Chip (50a) in eine Vertiefung (71) im Träger (70) eingelötet wird, die so tief ist, daß die Wärmesenkeschicht (4) seitlich über die Lötmittelschicht (6) vom Träger kontaktiert wird.

11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die isolierende Wärmeleitschicht (12a) mit Löcher versehen wird, die dann mit Metall ausgefüllt werden.

12. Verfahren nach einem der Ansprüche 10 oder 11, dadurch gekennzeichnet, daß die Chipsubstratschicht (3) mit Löchern (14) versehen wird, zum Herstellen einer Verbindung zwischen der Wärmesenkeschicht (4) und einer Masseelektrode auf der Chipsubstratschicht.