-
Die
vorliegende Erfindung betrifft die Taktung von Analog/Digital-Umwandlern
(ADU) sowie spezieller das Einphasen des Taktsignals in einen Analog/Digital-Umwandler
in einer integrierten Schaltung (IC, Integrated Circuit), welche
eine Mehrzahl von verschiedenen Taktsignalen aufweist.
-
Digitalsignalprozessorschaltungen
(DSP), die eine Mehrzahl von Analog/Digital-Umwandlern (ADU) aufweisen,
werden immer üblicher.
Häufig
besitzen diese DSP eine Mehrzahl von Funktionselementen, wobei die
jeweiligen Funktionselemente mit verschiedenen Frequenzen getaktet
sind, wenngleich die ADU alle mit derselben Frequenz getaktet sein
können.
Die relativ geringe Entfernung der einzelnen ADU zu den verschiedenen
Funktionselementen kann sich negativ auf die Leistung der ADU auswirken.
Es ist bekannt, dass das Einkoppeln von Taktsignalen von den Funktionselementen
oder Taktbussen in den ADU entweder über das Silikonsubstrat oder
per Strahlung tendenziell die Leistung des ADU beeinträchtigt,
insbesondere, wenn der ADU nahe an seiner maximalen Umwandlungsrate
arbeitet.
-
Beispiele
für Digitalsignalprozessorschaltungen
(DSP), die eine Mehrzahl von Analog/Digital-Umwandlern (ADU) beinhalten,
sind Multistandard-Schnittstellenschaltungen, die Signale verschiedener
Formate für
die Verarbeitung durch ein gemeinsames Schaltungselement aufbereiten.
Ein spezifisches Beispiel hierfür
ist eine Fernsehsignalschnittstelle, die Signale aus unterschiedlichen
Quellen für
die digitale Verarbeitung und die Anzeige aufbereitet. Diese Schnittstelle
kann unter Umständen gleichzeitig
NTSC-Signale von einem Rundfunkempfänger, analoge Komponenten-Fernsehsignale
von einem Satelliten oder einer Set Top Box, ein digital übertragenes
RSB(Restseitenband)-Signal von einem weiteren Empfänger etc.
empfangen. Nominal werden alle diese Signale mit derselben Sampling-Rate
von analog zu digital umgewandelt und an entsprechende Verarbeitungselemente
angelegt, um an eine Anzeigeschaltung angelegt zu werden. Im Fall
des digitalen RSB-Signals umfasst die Verarbeitung eine digitale
Dekomprimierung.
-
In
Abhängigkeit
von dem Format der jeweiligen Signale werden verschiedene Arten
der Signalverarbeitung des jeweiligen umgewandelten Signals durchgeführt. Die
verschiedene Verarbeitungsfunktionen können mit unterschiedlichen
Taktraten ausgeführt
werden. Üblicherweise
ist der ADU, der für
die Umwandlung eines Signals in ein bestimmtes Format verwendet
wird, in der Nähe
des Verarbeitungselements angeordnet, an das die umgewandelten Signale
angelegt werden. Je nach den von dem Verarbeitungselement verwendeten
Taktfrequenzen und der relativen Entfernung des Verarbeitungselements zu
dem ADU wird die Leistung des ADU mehr oder weniger beeinträchtigt.
-
Im
Allgemeinen induzieren die verschiedenen Taktsignale elektrisches
Rauschen im Umwandlungsprozess des ADU, was wiederum die Geschwindigkeit,
Genauigkeit und Linearität
der Umwandlung beeinträchtigt.
Es ist wichtig, diese Auswirkungen des Taktsignals oder des digital
induzierten Rauschens auf die Analog- oder die Analog/Digital-Schaltungen zu reduzieren.
-
In
einer gemischten analogen und digitalen integrierten Schaltung ist
es bekannt, vorbeugende Maßnahmen
zu treffen, um die Auswirkungen von digitalen Interferenzen aufgrund
der Takteinkopplung zu minimieren. Zu diesen Maßnahmen zählen das Herstellen von isolierenden
Schutzringen (so genannten „Guard-Ringen") rund um die jeweiligen
Verarbeitungselemente und das Bereitstellen separater Strombusse
für die
verschiedenen Verarbeitungselemente. Ein anderes Verfahren umfasst
die Verwendung von unterschiedlichen Verarbeitungselementen, die
derart angeordnet sein können,
dass unerwünschte
Gleichtaktsignale verringert werden.
-
Es
ist beispielsweise aus der Patentanmeldung
EP-A-0 413 287 bekannt, eine integrierte Ein-Chip-Schaltungsvorrichtung
bereitzustellen, die ein Digitalsignalprozessormittel beinhaltet,
welches auf ein erstes Taktsignal reagiert, sowie einen Analog/Digital
(A/D)-Umwandler zum Abtasten eines analogen Signals in Synchronisation
mit einem zweiten Taktsignal, welches eine von der Phase des ersten
Taktsignals verschiedene Phase aufweist. Die Phasendifferenz wird
durch eine Verzögerungsschaltung
bestimmt, die das erste Taktsignal um eine vorab festgelegte Verzögerungszeit
verzögert,
um das zweite Taktsignal zu erzeugen.
-
Es
ist außerdem
aus der
US-amerikanischen Patentanmeldung
mit der Nummer 4 633 226 bekannt, Analog/Digital-Umwandler
bereitzustellen, welche eine Mehrzahl von Umwandlungskanälen sowie
einen Taktsignalgenerator und Phasensteller, die mit dem Taktsignalgenerator
gekoppelt sind, umfasst, um für
jeden Umwandlungskanal Taktsignale einer ausgewählten Phase bereitzustellen.
-
Die
japanische Patentanmeldung
JP-B-2805776 beschreibt
eine digitale Schaltungsvorrichtung gemäß dem Oberbegriff des Anspruchs 1.
-
Die
Leistung der jeweiligen ADU in Schaltungen, die eine Mehrzahl von
Verarbeitungselementen sowie eine Mehrzahl von zugehörigen Taktsignalen mit
unterschiedlichen Frequenzen aufweisen, wird verbessert, indem ADU-Taktsignale
mit verschiedenen Phasen erzeugt werden und daraus eine optimale
Taktphase ausgewählt
wird, um sie an den ADU anzulegen.
-
Die
Erfindung betrifft eine digitale Schaltungssvorrichtung gemäß Anspruch
1.
-
Einige
bevorzugte Ausführungsformen
der Erfindung sind in den abhängigen
Patentansprüchen beschrieben.
-
Kurze Beschreibung der Zeichnungen
-
1 ist
ein Blockdiagramm einer Schnittstellenschaltung, die eine Mehrzahl
von ADU enthält und
die zur Beschreibung der Erfindung von Nutzen ist.
-
2 ist
ein Wellenformdiagramm, das beispielhafte Taktsignale veranschaulicht,
die in der Schaltung von 1 zur Anwendung kommen können.
-
3 ist
ein Wellenformdiagramm, das in Teilen die zeitliche Abfolge von
Interferenzen in einem Analog/Digital-Umwandler veranschaulicht.
-
4 ist
ein Wellenformdiagramm, das in Teilen das Taktinterferenzrauschen
veranschaulicht, das eine Mehrzahl von Taktsignalen in Analog/Digital-Umwandlern
unter Umständen
verursachen kann.
-
5 ist
ein Wellenformdiagramm von repräsentativen
Taktphasen, aus denen eine optimale Sampling-Taktphase ausgewählt werden
kann.
-
Die 6 und 7 stellen
alternative beispielhafte Schaltungen zum Erzeugen von Sampling-Taktphasen
dar.
-
8 ist
ein Blockdiagramm eines Analog/Digital-Umwandlers, der eine Schaltung zum Erzeugen
einer Sampling-Taktphase
umfasst.
-
1 ist
eine integrierte Schnittstellenschaltung, die zum Definieren einer
Umgebung der Erfindung von Nutzen ist, jedoch keinerlei einschränkenden
Charakter hat. Die Erfindung kann in jeder beliebigen integrierten
Schaltung (IC) oder sonstigen Schaltung mit hoher Packungsdichte
realisiert werden, beispielsweise einem Mehrchip-IC-Paket oder einem
Hybrid-IC-Paket, welche Analog/Digital-Umwandler beinhaltet und
in der nicht vorhersagbares Interferenzrauschen die Leistung des
Analog/Digital-Umwandlers
beeinträchtigen
kann. Weitere Beispiele können
integrierte Mehrprozessorschaltungen für die Multimedia-Verarbeitung, integrierte
Mehrkanalschaltungen und -systeme für die digitale Verarbeitung/Bearbeitung
von Audiosignalen umfassen, um nur einige zu nennen.
-
1 zeigt
eine integrierte Schnittstellen- oder Link-Schaltung für ein Mehrplattform-Fernsehsystem.
Diese integrierte Schaltung (IC) ist dafür ausgelegt, gleichzeitig eine
Mehrzahl von Fernsehsignalen digital zu verarbeiten, die in unterschiedlichen Formaten
empfangen werden. Die jeweiligen Prozessoren sind mit gestrichelten
Linien umrandet. Die Schaltung, die mit der gestrichelten Linie 10 umrandet
ist, ist dafür
ausgelegt, digitale Direct Broadcast Satellitensignale zu verarbeiten.
Diese Schaltung umfasst zwei Analog/Digital-Umwandler zum Verarbeiten
von Quadratursignalen von einem Satellitenempfänger, einen digitalen Demodulator
und eine Fehlerkorrekturschaltung. Diese Elemente erfordern unter
Umständen
unterschiedliche Taktsignale wie beispielsweise 18-MHz-, 54-Mhz-
und 27-Mhz-Taktsignale.
-
Ein
zweiter Verarbeitungsblock, der von der gestrichelten Line 20 umrandet
ist, empfängt
und verarbeitet High Definition-Digitalsignale, wie sie etwa gemäß dem Grand
Alliance-Protokoll übertragen werden.
Diese Schaltung beinhaltet mindestens einen Analog/Digital-Umwandler,
einen digitalen Demodulator, eine(n) Gleichrichter/Phasensynchronisationsschleife
und eine Fehlerkorrekturschaltung. Diese Elemente erfordern unter
Umständen
unterschiedliche Taktsignale wie beispielsweise 108-MHz-, 54-Mhz-
und 18-Mhz-Taktsignale.
-
Drittens
umfasst die integrierte Schaltung (IC) einen NTSC-Signalprozessor,
der mit der gestrichelten Linie 30 umrandet ist. Diese
Schaltung enthält
mindestens zwei Analog/Digital-Umwandler, eine Filterschaltung und
digitale Farbdecoder. Diese Elemente erfordern unter Umständen unterschiedliche Taktsignale
wie beispielsweise 18-MHz-, 36-Mhz- und 27-Mhz-Taktsignale.
-
Nominal
werden die jeweiligen Taktsignale von einer gemeinsamen Takterzeugungsschaltung bereitgestellt,
welche eine phasensynchronisierte Schleife (PLL, Phase-Locked Loop)
umfasst, um ein Master-Taktsignal zu erzeugen, sowie einen Generator,
der auf das Master-Taktsignal reagiert, um eine Mehrzahl von Taktsignalen
mit unterschiedlichen Frequenzen bereitzustellen. In der beispielhaften
integrierten Schaltung (IC) liegt der Master-Takt bei 108 MHz und
liegen die übrigen
Taktsignale bei 18, 27, 36 und 54 MHz. 2 veranschaulicht
beispielhaft das zeitliche Verhältnis
dieser Taktsignale zueinander. Diese speziellen Taktsignale sind
zueinander phasensynchronisiert und sämtlich nichts anderes als Vielfache
von 9 MHz. Es ist einzusehen, dass eine Mehrzahl von Taktsignalen,
die von den hier dargestellten erheblich abweichen, in ähnlichen
oder anderen integrierten Schaltungen (IC) verwendet werden können und
dass die Erfindung für
diese gleichermaßen
anwendbar ist.
-
In
jeder der Schaltungen sind die jeweiligen Analog/Digital-Umwandler
nominal benachbart zu ihrer zugehörigen Verarbeitungsschaltung
angeordnet und somit anfällig
für Taktsignalinterferenzen
von den zugehörigen
Schaltungen. Zusätzlich
sind die jeweiligen Analog/Digital-Umwandler anfällig für Taktsignalinterferenzen,
die über
das Substrat der integrierten Schaltung und Stromversorgungsverbindungen
eingekoppelt werden. Jeder der Analog/Digital-Umwandler ist bedingt
durch seine relative Lage in der integrierten Schaltung mit Wahrscheinlichkeit
anfällig für variierende
Taktinterferenzen, und derartige Interferenzen sind nicht vorhersagbar.
-
Ein
Verständnis
davon, wie die vorliegende Erfindung dieses Problem löst, vermittelt 3.
In 3 sind eine obere, eine mittlere und eine untere Wellenform
zu sehen. Die obere Wellenform soll ein Taktsignal in der näheren Umgebung
eines Analog/Digital-Umwandlers darstellen, welcher Samples mit
derselben Frequenz verarbeitet, wie sie das Taktsignal aufweist.
Die mittlere Wellenform soll die Interferenzrauschleistung anzeigen,
die von dem durch die obere Wellenform dargestellten Taktsignal
bei dem Analog/Digital-Umwandler ankommt. Die hier dargstellte Interferenzrauschleistung
ist lediglich ein Beispiel zur Veranschaulichung und kann andere Formen
und Amplituden aufweisen.
-
Die
untere Wellenform stellt die optimale Sampling-Phase für das Abtasten
des an den Analog/Digital-Umwandler angelegten Sampling-Taktsignals
dar. In dem hier gezeigten Beispiel wird angenommen, dass das Sampling
des Analog/Digital-Umwandlers an dem positiven Übergang des Sampling-Taktes,
d.h. der unteren Wellenform, beginnt und fortdauert bis zu dem negativen Übergang.
Vorzugsweise wird die Sampling-Phase derart gewählt, dass während des gesamten Intervalls
kein Taktinterferenzrauschen auftritt. Die gezeigte optimale Sampling-Phase
wurde willkürlich
ausgewählt
und dient lediglich Beispielzwecken, jedoch ist für den Fachmann
auf dem Gebiet der Entwicklung von Analog/Digital-Umwandlern offensichtlich,
dass das Sampling erfolgen sollte, nachdem eventuelles Interferenzrauschen
abgeklungen ist. Verschiedene Typen von Analog/Digital-Umwandlern werden
unterschiedlich reagieren im Hinblick auf die Sampling-Taktphase
und das Auftreten von Taktinterferenzrauschen. Es gibt jedoch für jeden
Analog/Digital-Umwandlertyp eine optimale Taktphase.
-
Wenn
ein gegebenes System einen einzelnen störenden Takt aufweist, kann
unter Umständen die
optimale Sampling-Phase eines einzelnen Analog/Digital-Umwandlers
präzise
vorhergesagt und erzeugt werden. Betrachten wir dagegen jedoch den Fall,
dass ein Analog/Digital-Umwandler in einer integrierten Schaltung
mit einer Mehrzahl zugehöriger
digitaler Schaltungen, welche von einer Mehrzahl von Taktsignalen
gesteuert werden, angeordnet ist. Beispielhafte Takt-Wellenformen
und mögliches
beispielhaftes Taktinterferenzrauschen eines derartigen Systems
sind in den Wellenformen der 4 dargestellt.
Die mit „RAUSCHEN" bezeichnete Wellenform zeigt
das potenzielle Interferenzrauschen, das durch die positiven Übergänge aller
in 4 gezeigten Taktsignale erzeugt wird. Es ist einzusehen,
dass in einer integrierten Schaltung das Interferenzrauschen an
einer beliebigen Position für
die verschiedenen Quellen unterschiedlich ist, abhängig von
dem Taktsignal-Einkopplungsmechanismus und der relativen Lage der
Quellen bezogen auf den jeweiligen Analog/Digital-Umwandler. In 4 veranschaulicht
die Wellenform unmittelbar unterhalb der Rauschen-Wellenform eine
mögliche
Wellenform eines optimalen Sampling-Takts, deren Phase bezogen auf die übrigen Taktsignale
unbestimmt ist.
-
Im
Allgemeinen ist es nicht möglich,
die Größenordnung
oder die Leistung des Taktinterferenzrauschens vorherzusagen, das
sich störend
auf die Leistung eines Analog/Digital-Umwandlers auswirkt. Die Erfinder haben
jedoch festgestellt, dass trotz dieser Nichtvorhersagbarkeit des
Interferenzrauschens ein optimales Sampling-Intervall existiert,
in dem der Analog/Digital-Umwandler betrieben werden sollte. Dieses
Intervall kann nach dem Prinzip von Versuch und Irrtum herausgefunden
werden oder es kann automatisch ermittelt werden. Im automatischen
Kalibirierungs-Modus wird/werden ein oder mehrere vorab definierte(r)
Eingangswert(e) an den Analog/Digital-Umwandler angelegt und wird für jeden
Eingangswert eine Mehrzahl von Sampling-Taktphasen, beispielsweise
die in 5 dargestellten Taktphasen, verwendet, um den
Umwandler zu betreiben. Ausgangs-Samples des Umwandlers werden auf
Fehler überprüft. Diejenige
Taktphase, die die wenigsten Ausgangsfehler hervorruft, wird als
das Taktsignal mit der optimalen Sampling-Phase ausgewählt.
-
Schaltungen
zum Erzeugen einer Mehrzahl von Taktphasen für die Anwendung als Sampling-Taktsignal
an einen Analog/Digital-Umwandler sind in 6 und 7 dargestellt. 6 zeigt
eine Schaltung zum Erzeugen verschiedener Sampling-Taktphasen, die
in gleich bleibenden Abständen folgen
und mit einem Master-Takt synchron sind. In dieser Schaltung wird
ein Sampling-Takt an den Eingang einer Anschlussleitung mit Zeitverzug
(Tapped Delay Line) bzw. eines Schieberegisters 40 angelegt, die/das
eine Kaskade von D-Flipflops (oder Flipflops eines anderen Typs,
z.B. RS) umfassen kann. Das Schieberegister 40 wird durch
ein Master-Taktsignal getaktet, dessen Frequenz höher ist
als die Sampling-Taktfrequenz. Der Sampling-Takt erscheint an den
einzelnen Anschlüssen
(Taps) sukzessive verzögert
um Intervalle, die durch die Frequenz fc des
Master-Takts FC definiert sind, d.h. um
Schritte der Größe 1/fc.
-
5 veranschaulicht
eine Mehrzahl von möglichen
Sampling-Taktausgangsphasen, die aus dem System von 6 abgeleitet
sind. Anzahl und Schrittgrößen der
Sampling- Taktphase
sind eine Frage der Entscheidung bei der Entwicklung.
-
Die
Ausgangs-Taps des Schieberegisters 40 werden an Eingänge eines
N+1-zu-1-Multiplexers 42 angelegt. Der Multiplexer 42 koppelt
als Reaktion auf Steuersignale, die an seinen Steuereingang C angelegt
werden, das Signal von einem der Taps in seinen Ausgang ein. Das
Steuersignal kann von einem Benutzer erzeugt sein oder durch einen
automatischen Kalibrierungsalgorithmus erzeugt sein wie weiter oben
bereits angegeben.
-
7 ist
ein Blockdiagramm einer alternativen Schaltung zum Erzeugen von
sukzessive verzögerten
Sampling-Taktphasen.
Diese Schaltung umfasst die analoge Tapped Delay Line 50 aus
kaskadenförmig
hintereinander geschalteten analogen Verzögerungsschaltungen wie Verstärkern (können aber
auch Umrichterschaltungen sein). In diesem Fall kann die durch die
jeweiligen Verstärker
bewirkte Verzögerung
relativ kurz sein (in der Größenordnung von
Nanosekunden) und der systemeigenen Verzögerung des Verstärkers entsprechen.
Auf diese Weise können
Sampling-Taktphasen mit einer relativ feinen Einstellung erzeugt
werden. Natürlich
können bei
entsprechender Wahl der Schaltungselemente die jeweiligen Verzögerungen
auch mit im Verhältnis längeren Intervallen
erzeugt werden. Die Taps der Verzögerungsleitung sind an die
Eingänge
eines M+1-zu-1-Multiplexers 52 gekoppelt. Der Multiplexer 52 koppelt
als Reaktion auf Steuersignale, die an seinen Steuereingang C angelegt
werden, das Signal von einem der Taps in seinen Ausgang ein. Das
Steuersignal kann von einem Benutzer erzeugt sein oder durch einen automatischen
Kalibrierungsalgorithmus erzeugt sein wie weiter oben bereits angegeben.
-
In
einer weiteren Ausführungsform
kann der Eingang der analogen Phasenschieberschaltung (50, 52)
in den Ausgang der digitalen Phasenschieberschaltung (40, 42)
und das von dem analogen Multiplexer 52 abgenommene Sampling-Ausgangstaktsignal
eingekoppelt werden. Eine grobe Einstellung der Phase wird in der
digitalen Phasenschieberschaltung (40, 42) durchgeführt, die
Phasenfeineinstellung kann in der analogen Phasenschieberschaltung
(50, 52) erfolgen.
-
Es
gibt zahlreiche alternative Schaltungen zum Einstellen der Taktphase,
die Verzögerungsleitungen
und Multiplexer oder Zähler
und Logikschaltungen oder programmierte Matrix-Logikschaltungen etc. verwenden. Die
Auswahl des speziellen Typs ist vorwiegend abhängig von dem Verfahren zur
Herstellung der integrierten Schaltung und den Vorlieben des Entwicklers.
-
8 zeigt
ein ADU-System, das einen Analog/Digital-Umwandler 80 umfasst, dessen
Sampling-Taktphase von einem Phasenschieber 85 erzeugt
wird, der beispielsweise wie die Schaltung in 6 oder 7 konfiguriert
sein kann. Der Phasenschieber 85 reagiert auf ein 18-MHz-Logiktaktsignal und
erzeugt aus diesem den Sampling-Takt. Der digitale Ausgang von dem
Analog/Digital-Umwandler 80 wird direkt in einen ersten
Eingang eines Multiplexers 82 sowie über ein D-Flipflop in einen
zweiten Eingang des Multiplexers eingekoppelt. Der Ausgang des Multiplexers
wird an ein weiteres D-Flipflop 83 angelegt zwecks Synchronisation
auf den Logiktakt. Das Flipflop 83 ist mit dem 18-MHz- Taktsignal getaktet und
das Flipflop 81 ist mit dem Komplement des 18-MHz-Taktsignals
getaktet. Der Multiplexer wird statisch durch ein Steuersignal delay_ADC_Output gesteuert,
das auf einem I20-Bus bereitgestellt werden kann.
-
Das
Flipflop 81 und der Multiplexer 82 bilden eine
Taktübertragungsschaltung.
Diese Schaltung kann notwendig sein aufgrund der Verwendung eines relativ
großen
phasenverschobenen Sampling-Signals. Wenn die ausgewählte Sampling-Phase
derart beschaffen ist, dass sich der Ausgang des Analog/Digital-Umwandlers
in zeitlicher Nachbarschaft zu der ansteigenden Flanke des 18-MHz-Logiktakts ändert, schaltet
das Steuersignal delay_ADC_Output den Multiplexer so, dass er seinen
Ausgang über
das Flipflop 81 in den Analog/Digital-Umwandler einkoppelt.
Hierdurch wird eine Marge von einem halben Zeitzyklus zwischen dem
Ausgang des Analog/Digital-Umwandlers und der 18-MHz-Logik geschaffen. Alternativ
wird, wenn die ausgewählte
Sampling-Phase derart beschaffen ist, dass sich der Ausgang des
Analog/Digital-Umwandlers
in zeitlicher Nachbarschaft zu der abfallenden Flanke des 18-MHz-Logiktakts ändert, der
Multiplexer durch das Steuersignal delay_ADC_Output dafür konditioniert, seinen
Ausgang direkt in den Analog/Digital-Umwandler einzukoppeln, da
keine wesentliche zeitliche Fehlsynchronisation vorliegt.
-
Das
Steuersignal delay_ADC_output für
den Multiplexer wird parallel mit der Auswahl der Sampling-Taktphase
eingerichtet und bleibt verhältnismäßig statisch,
solange sich nicht die Auswahl der Sampling-Phase dynamisch ändert. Im
letzteren Fall muss auch das Steuersignal delay_ADC_Output dynamisch
geändert
werden.