DE60032192T2 - Verfahren zur Herstellung einer Harzvergossenen elektronischen Anordnung - Google Patents

Verfahren zur Herstellung einer Harzvergossenen elektronischen Anordnung Download PDF

Info

Publication number
DE60032192T2
DE60032192T2 DE60032192T DE60032192T DE60032192T2 DE 60032192 T2 DE60032192 T2 DE 60032192T2 DE 60032192 T DE60032192 T DE 60032192T DE 60032192 T DE60032192 T DE 60032192T DE 60032192 T2 DE60032192 T2 DE 60032192T2
Authority
DE
Germany
Prior art keywords
resin
chip
flip
circuit board
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60032192T
Other languages
English (en)
Other versions
DE60032192D1 (de
Inventor
Toshiaki Naka-gun Kaminaga
Masami Mito-shi Shida
Noboru Mito-shi Sugiura
Ryoichi Naka-gun Kobayashi
Katsuaki Naka-gun Fukatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Automotive Systems Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Car Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Car Engineering Co Ltd filed Critical Hitachi Ltd
Publication of DE60032192D1 publication Critical patent/DE60032192D1/de
Application granted granted Critical
Publication of DE60032192T2 publication Critical patent/DE60032192T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines harzvergossenen elektronischen Bauteils.
  • Verschiedene Vorschläge zur Verbesserung der Zuverlässigkeit der harzvergossenen elektronischen Bauteile sind gemacht worden, indem in dem Gussharz entstandene Belastungen verringert wurden, um das Auftreten von Rissen zu unterdrücken.
  • Die japanische Offenlegungsschrift Nr. 10-107182 offenbart ein harzvergossenes Halbleiterbauteil. Das harzvergossene Halbleiterbauteil, in dem auf einer Leiterplatte ausgebildete Elektroden über Bumps mit einem Halbleiterchip elektrisch verbunden sind und eine Lücke zwischen der Leiterplatte und dem Halbleiterchip mit einem Gussharz gefüllt ist und die Umgebung des Halbleiterchips mit dem Gussharz bedeckt ist, worin, wenn eine Höhe des Umfangsabschnitts des die Umgebung des Halbleiterchips bedeckenden Gussharzes von der unteren Endoberfläche des Halbleiterchips (b) ist und ein Abstand zwischen der Außenumfangskante des Umfangsabschnitts und der Unterkante des Halbleiterchips in einer mit der unteren Endoberfläche des Halbleiterchips fluchtenden Ebene (a) ist, der Mittelwert von (a/b) kleiner ist als 2; und das Gussharz ein Harzmaterial der Epoxydgruppe ist, das aus einem Epoxydharz und kugelförmigen Teilchen aus einem anorganischen Material von geringer Wärmeausdehnung mit einem Wärmeausdehnungskoeffizienten ist, der niedriger als derjenige des Epoxydharzes ist; und das Gussharz das anorganische Material in einem Bereich von 50 bis 80 Gew.-% des Gesamtgewichts enthält.
  • Weiterhin offenbart die japanische Offenlegungsschrift Nr. 9-246300 ein Verfahren zur Herstellung eines Halbleiterbauteils. Das Verfahren zur Herstellung eines Halbleiterbauteils, in dem ein Chip auf einer Leiterplatte einander gegenüberliegend mit einer Lücke dazwischen angeordnet ist und die Lücke zwischen den Chips und der Leiterplatte mit einem unterschichtseitigen Gussharz gefüllt ist und der gesamte Chip mit einem oberschichtseitigen Gussharz bedeckt ist, wobei das Verfahren zur Herstellung des Halbleiterbauteils den ersten Vorgang des Einspritzens eines Reaktionsharzes vor dem Abbinden in die Lücke zwischen dem Chip und der Leiterplatte, den zweiten Vorgang bei dem das Harz zum Einbringen eines halb-abgebundenen Zustands veranlasst wird, den dritten Vorgang des Verteilens eines Reaktionsharzes vor dem Abbinden, um den gesamten Chip abzudecken, und den vierten Vorgang des vollständigen Abbindens der beiden laminierten Harze umfasst.
  • In dem Fall, in dem ein Flip-Chip in einem konventionellen harzvergossenen elektrischen Bauteil enthalten ist, wie in der japanischen Offenlegungsschrift Nr. 10-107182 beschrieben, wird ein Unterfüllstoffmaterial zunächst eingespritzt und unter den Flip-Chip eingefüllt, und dann wird das Unterfüllstoffmaterial abgebunden und danach wird der Leiterplattenabschnitt einschließlich des Flip-Chips mit einem Harz durch Transferformen vergossen. Daher erfolgt vor dem Vergießen der gesamten Schaltung mit dem Harz der Vorgang des Einspritzens, Füllens und Abbindens des Unterfüllstoffmaterials. Die meisten flüssigen Unterfüllstoffmaterialien weisen lineare Ausdehnungskoeffizienten auf, die nahe demjenigen des Lötmetalls sind, um die Zuverlässigkeit der gelöteten Abschnitte zu sichern, und solche flüssigen Unterfüllstoffmaterialien müssen bei niedriger Temperatur gelagert werden und werden auf Raumtemperatur erwärmt, wenn sie verwendet werden. Jedoch ist die Topfzeit des flüssigen Unterfüllstoffmaterials kurz und dementsprechend ist die Verwaltung des Unterfüllstoffmaterials problembehaftet, da es innerhalb der Topfzeitdauer ausgegeben werden muss. Weiterhin dauert es insbesondere in einem Fall, in dem die Größe des Flip-Chips gering und die Bumphöhe niedrig ist, sehr lange, um das Unterfüllstoffmaterial einzuspritzen und zu füllen sowie das Unterfüllstoffmaterial in den unteren Abschnitt der Bumps einzuspritzen und zu füllen und das Unterfüllstoffmaterial abzubinden.
  • Da andererseits jedoch die Zuverlässigkeit des elektronischen Bauteils verschlechtert werden kann, wenn das Transferformharz nicht mit dem Unterfüllstoffmaterial in Kontakt kommt, muss eine Steuerung des Abbindens des Harzes durchgeführt werden, um den Kontakt zu verbessern, indem das Unterfüllstoffmaterial in einen halbabgebundenen Zustand gebracht wird, wie in der japanischen Offenlegungsschrift Nr. 9-246300 beschrieben ist.
  • WO 99/00834 offenbart ein mit wärmehärtbarem Polymer vergossenes elektronisches Bauteil, bei dem eine monolithische integrierte Schaltung vom Flip-Chip-Typ über Bumps an einer Hybridleiterplatte angebracht ist, wobei das Polymer die monolithische integrierte Schaltung vom Flip-Chip-Typ umschließt und in einer Lücke zwischen der monolithischen integrierten Schaltung vom Flip-Chip-Typ und der Hybridleiterplatte vorgesehen ist. Das polymervergossene elektronische Bauteil ist in einer Einheit mit der Hybridleiterplatte, an der die monolithische integrierte Schaltung vom Flip-Chip-Typ angebracht ist, integriert. Die Zuverlässigkeit und Widerstandsfähigkeit des Bauteils hinsichtlich der Wärmebelastung ist jedoch begrenzt.
  • JP-10-135377 offenbart ein harzvergossenes elektronisches Bauteil, das eine oberflächenmontierte integrierte Schaltung auf einer Leiterplatte anbringt, wobei das Harz ein Epoxyd-Transferformharz ist.
  • US-5 434 199 offenbart eine Epoxyd-Formzusammensetzung für oberflächenmontierte Anwendungen.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Aufgabe der vorliegenden Erfindung ist die Bereitstellung eines Verfahrens zur Herstellung eines harzvergossenen elektronischen Bauteils gemäß Anspruch 1.
  • Im Einzelnen sind die Ziele der vorliegenden Erfindung die Lösung des konventionellen Problems, dass der Kontakt zwischen dem Transferformharz und dem Unterfüllstoffmaterial schlecht ist, des Problems bei dem Vorgang, der das Einspritzen und Füllen des Unterfüllstoffmaterials verlangt, und des Problems, dass durch Wärmebelastung aufgrund der Verwendung des Unterfüllstoffmaterials Risse in dem Gussharz auftreten.
  • Das zum Transferformen verwendete Harz kann unter den Flip-Chip einfließen gelassen werden, indem der lineare Ausdehnungskoeffizient des Transferformharzes auf 3 × 10–6 bis 17 × 10–6 eingestellt und ein Füllstoff zur Zugabe zu dem Harz verwendet wird, der so ausgewählt ist, dass die Teilchengröße des Füllstoffs kleiner als ein Wert der Bumphöhe nach dem Anbringen des Flip-Chips auf der Leiterplatte minus 10 μm wird. In diesem Fall ist die Differenz zwischen einer Dicke des Transferformharzes in der Umgebung des Flip-Chips und einer durch die Bumphöhe unter dem Flip-Chip gebildeten Lücke (Abstand) groß und beim Formen bedeckt das Transferformharz zunächst den gesamten Körper des Flip-Chips und wird dann in den Bumpabschnitt laufen gelassen. Daher bildet sich ein Hohlraum an einer Position nahe dem Mittelabschnitt unter dem Flip-Chip. Jedoch kann verhindert werden, dass der Außenumfangsabschnitt, der die Bumps des Flip-Chips bildet, wo der Wärmebelastungswert hoch wird, von dem Transferformharz bewegt wird, und unter Verwendung des Harzes mit dem eingestellten linearen Ausdehnungskoeffizienten und der eingestellten Füllstoffteilchengröße kann die Wärmebelastung, die auf den Bumpabschnitt ausgeübt wird, auf einen Wert verringert werden, der kleiner als derjenige in dem Fall ist, in dem das Unterfüllstoffmaterial den linearen Ausdehnungskoeffizienten von 20 bis 30 × 10–6 hat. Das heißt, die widerstandsfähige Lebenszeit kann verbessert werden.
  • Indem die Chip-Größe des Flip-Chips kleiner als 5 mm × 5 mm gemacht wird, kann die Wirkung der Wärmebelastung, die durch die Hohlräume verursacht wird, die unter dem Flip-Chip entstehen, des Weiteren so weit verringert werden, dass sie vernachlässigbar ist.
  • Weiterhin kann durch Auftragen eines Beschichtungsmaterials der Polyimid- oder Polyamidgruppe auf einem anderen Abschnitt der Schaltungskonfigurationsoberfläche des Flip-Chips als den Bumpkonfigurationsabschnitten die Kontakteigenschaft zwischen der Schaltungsoberfläche des Flip-Chips und dem Transferformharz verbessert werden und dementsprechend kann die Zuverlässigkeit weiter verbessert werden.
  • Des Weiteren kann ein komplexes elektronisches Leistungssystem-Bauteil leicht konstruiert werden, indem die Hybridleiterplatte auf dem Anschlussrahmen der Kupfergruppe angebracht wird; das Leistungssystem-Halbleiterelement unter Verwendung des Lötmetalls oder des elektrisch leitenden Klebemittels an einer anderen Position auf dem Anschlussrahmen als dem Plattenanbringungsabschnitt angebracht wird; der auf der Leiterplatte vorgesehene Kontaktflächenabschnitt mit dem Kontaktflächenabschnitt des Halbleiterelements durch Drahtkontaktierung verbunden wird; der in dem Anschluss rahmen ausgebildete externe Ausgabeanschlussabschnitt gleichermaßen durch Drahtkontaktierung mit der Leiterplatte verbunden wird; die Schaltung unter Verwendung der monolithischen integrierten Schaltung vom Flip-Chip-Typ auf der Hybridleiterplatte ausgebildet wird, wobei die Schaltung in einer Steuerschaltung zur Durchführung der Steuerung des Leitens und Trennens des Stroms des Leistungselements ausgebildet wird.
  • Durch die Verwendung einer Keramik der Aluminiumoxidgruppe als Hybridleiterplatte kann der lineare Ausdehnungskoeffizient der Hybridleiterplatte auf einen Wert gesetzt werden, der nahe demjenigen des verwendeten Gussharzes ist, und dementsprechend kann die durch das Gussharz verursachte Belastung verringert werden. Durch Verwenden der Kombination aus dem Leiter der Silber/Platin-Gruppe oder der Kupfergruppe und dem Hochtemperatur-Lötmetall der Blei/Zinn-Gruppe als Leiterverdrahtungsmaterialien, die auf dem verwendeten Keramiksubstrat ausgebildet werden, kann die Hochtemperatur-Widerstandsfähigkeit sichergestellt und dementsprechend die lange Betriebsdauer erreicht werden. Weiterhin kann in dem Fall, in dem das Lötmetall der Zinn/Silber-Gruppe als Lötmetall verwendet wird, eine bleifreie Verdrahtung erreicht werden.
  • Durch Verwenden des hochwärmewiderstandsfähigen Glas-Epoxyd-Substrats mit einem linearen Ausdehnungskoeffizienten von unter 17 × 10–6 als Hybridleiterplatte zur Verringerung der in dem Substrat entstandenen Belastung, die durch das Gussharz verursacht wird, ist es möglich, das Substrat der Keramikgruppe zu konstruieren, das seine Kosten verringern kann. In diesem Fall kann eine bleifreie Verdrahtung durch Verwendung des Hochtemperatur-Lötmetalls der Silber/Zinn-Gruppe als Lötmetall erreicht werden.
  • Die Benetzbarkeit des Lötmetalls kann durch Einstellen des Silbergehalts im Lötmetall der Silber/Zinn-Gruppe auf 1 bis 5 % sichergestellt werden.
  • In einem Fall, in dem die vorliegende Erfindung bei einem elektronischen Bauteil des Leistungssystems durch Einsatz eines Lötmetalls der Zinn/Antimon-Gruppe angewendet wird, wenn das Lötmetall zur Anbringung eines Leistungssystem-Halbleiterelements verwendet wird, kann die Verwendung von Blei in dem gesamten elektronischen Bauteil beseitigt werden und auch die Zuverlässigkeit kann sichergestellt werden, da das Lötmetall der Zinn/Antimon-Gruppe einen hohen Widerstand gegen den Wärmezyklus besitzt.
  • Durch Verwenden eines Harzes der Epoxydgruppe als Harz, das für das Transferformen benutzt wird, ist es möglich, das allgemeine und wirtschaftliche Harz zu verwenden, das beim Halbleiter-Montieren breiten Einsatz findet.
  • Die hohe Glasübergangstemperatur kann durch Verwendung des Epoxydharzes als Transferformharz sichergestellt werden, indem von den Harzen der Epoxydgruppe das Epoxydharz vom Okto-Kresolnovolak-Typ verwendet wird, und dementsprechend kann eine hohe Zuverlässigkeit bis zu einer Sperrschichttemperatur von 150°C sichergestellt werden, das heißt, die allgemeine garantierte Betriebstemperatur, indem die Glasübergangspunkttemperatur des Epoxydharzes zusammen mit dem enthaltenen Füllstoff auf über 150°C erhöht wird.
  • Unter Verwendung von geschmolzenen Siliciumoxidteilchen als Füllstoff, der zu dem Harz zugegeben wird, kann verhindert werden, dass das Halbleiterelement und die Hybridleiterplatte durch scharfe Kanten in den Ecken der Teilchen beschädigt werden. Obwohl es unter den geschmolzenen Siliciumoxidteilchen zellenförmige geschmolzene Siliciumoxidteilchen und kugelförmige geschmolzene Siliciumoxidteilchen gibt, kann am besten verhindert werden, dass das Halbleiterelement und die Hybridleiterplatte beschädigt werden, wenn lediglich die zellenförmigen geschmolzenen Siliciumoxidteilchen verwendet werden.
  • In dem Fall, dass Epoxydharz als Gussharz verwendet wird, kann durch Hinzufügung von Silikonöl zu dem Epoxydharz die auf die enthaltenen Teile ausgeübte Wärmebelastung verringert und dementsprechend die Zuverlässigkeit verbessert werden.
  • Ein hoch zuverlässiges elektronisches Bauteil kann hergestellt werden, indem eine Schaltung zum Durchführen einer Steuerung des Leitens und Trennens eines Primärstroms einer Zündspule für einen Verbrennungsmotor auf der Hybridleiterplatte konstruiert wird, und zwar unter Verwendung eines Bipolartransistors oder eines Isolierschicht-Bipolartransistors für das Leistungssystem-Halbleiterelement, und sie zu einem harzvergossenen komplexen Leistungssystem-Halbleiterbauteil in dem harzvergossenen elektronischen Bauteil, wie vorstehend beschrieben, ausgebildet wird. Dann kann durch Einbetten des harzvergossenen komplexen Leistungssystem-Halbleiterbauteils in eine Zündspule eine hochzuverlässige Zündvorrichtung, die ein harzvergossenes elektronisches Bauteil enthält, hergestellt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine vertikale Querschnittsansicht, die die Konstruktion eines Beispiels eines harzvergossenen elektronischen Bauteils zeigt.
  • 2 ist eine perspektivische Ansicht, die das harzvergossene elektronische Bauteil der 1 zeigt.
  • 3 ist eine vergrößerte detaillierte Ansicht, die das harzvergossene elektronische Bauteil der 1 zeigt.
  • 4 ist eine vergrößerte detaillierte Ansicht, die ein harzvergossenes elektronisches Bauteil zeigt, das gemäß der vorliegenden Erfindung hergestellt ist.
  • 5 ist eine perspektivische Ansicht, die das harzvergossene elektronische Bauteil der 4 zeigt.
  • 6 ist eine vertikale Querschnittsansicht, die die Konstruktion eines weiteren Beispiels eines harzvergossenen elektronischen Bauteils zeigt.
  • 7 ist eine vertikale Querschnittsansicht, die die Konstruktion eines weiteren Beispiels eines harzvergossenen elektronischen Bauteils zeigt.
  • 8 ist eine perspektivische Ansicht, die das harzvergossene elektronische Bauteil der 7 zeigt.
  • 9 ist eine vertikale Querschnittsansicht, die die Konstruktion eines Beispiels eines konventionellen harzvergossenen elektronischen Bauteils zeigt.
  • 10 ist eine Ansicht, die einen Flip-Chip, von der Bumpseite gesehen, zeigt.
  • 11 ist ein Diagramm, das eine Wirkung des vorliegenden Beispiels zeigt.
  • 12 ist eine graphische Darstellung der Größe eines erzeugten Hohlraums gegenüber der Größe des Flip-Chips.
  • 13 ist eine Ansicht, die die Konstruktion einer Zündspulvorrichtung als ein Anwendungsbeispiel zeigt.
  • 14 ist ein Diagramm, das die Schaltung der Zündspulvorrichtung der 13 zeigt.
  • 15 ist ein Diagramm, das die Betriebswellenform zeigt.
  • 16 ist eine Ansicht, die ein Beispiel für eine Anbringungsanwendung zeigt.
  • 17 ist ein Diagramm, das ein Beispiel eines Belastungsanalyseergebnisses zeigt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Nachstehend wird die vorliegende Erfindung beschrieben.
  • 1 ist eine vertikale Querschnittsansicht, die die Konstruktion eines Beispiels eines harzvergossenen elektronischen Bauteils zeigt.
  • Eine monolithische integrierte Schaltung 1 vom Flip-Chip-Typ (nachstehend als „Flip-Chip" bezeichnet) ist auf einer Hybrid-IC-Leiterplatte oder einer Glas-Epoxyd-Leiterplatte 3 angebracht, bei der Leiterdrähte und Widerstände durch Bumps 2 auf einem Substrat der Keramikgruppe ausgebildet sind. Die Leiterverdrahtung ist in dieser Querschnittsansicht nicht gezeigt.
  • Eine Fläche 7 zur Drahtkontaktierung ist mit Lötmetall 8 auf der Hybridleiterplatte 3 aufgelötet und mit einem externen Eingabe-/Ausgabeanschlussabschnitt 5 mit einem Aluminiumdraht 6 verbunden. Eine elektrische Funktion wird durch Zuführen elektrischer Leistung an die Schaltung, durch Eingeben und Ausgeben von Signalen durch die externen Eingabe-/Ausgabeanschlussabschnitte 5, und durch die Durchführung der gewünschten Verarbeitung der Signale unter Verwendung der Hybridleiterplatte 3 einschließlich der Flip-Chip-IC 1 eingerichtet.
  • Ein harzvergossenes elektronische Bauteil wird ausgebildet, indem die Hybridleiterplatte 3 und ein Teil der externen Eingabe- und Ausgabeanschlüsse 5 mit einem Transferformharz 4, das einen Füllstoff enthält, transfergeformt werden (in der Figur nicht gezeigt). In jenem Fall sind, um das Transferformharz 4 leicht in eine Lücke hinein umherfließen zu lassen, die durch den Bumpabschnitt 2 des Flip-Chips 1 sichergestellt wird, die in dem verwendeten Harz enthaltenen Füllstoffteilchen die Teilchen mit einer ausgewählten Größe, beispielsweise die Teilchen, die auf der Grundlage der Größe mit der Höhe des Bumpabschnitts minus 10 μm ausgewählt wurden. Daher kann der gesamte Abschnitt des Flip-Chips 1 einschließlich der Bumps 2 mit dem Harz, das einen gleichen linearen Ausdehnungskoeffizienten aufweist, vergossen werden, indem sichergestellt wird, dass das Harz unter den Flip-Chip 1 umherfließt und die Menge des Füllstoffs in dem Harz unter dem Flip-Chip 1 gleich der Menge des Füllstoffs an dem anderen Abschnitt im Umfangsabschnitt des Flip-Chips 1 gemacht wird.
  • Das Bezugszeichen 4' in der Figur gibt das Transferformharz an, das in die Lücke hinein umherfließt.
  • Als Beispiel für die Größe der Füllstoffteilchen wird der Füllstoff mit einer Teilchengröße verwendet, die kleiner als 90 μm ist, indem die Füllstoffteilchen durch ein Sieb gegeben werden, wenn die Bumphöhe 100 μm beträgt. Wenn die Fluidität und die Kosten berücksichtigt werden, wird bevorzugt, dass der Füllstoff mit einer Füllstoffteilchengröße von weniger als 70 μm verwendet wird. Die Bumphöhe beträgt gewöhnlich 100 μm bis 150 μm.
  • In der Vergangenheit wurde ein Unterfüllstoffmaterial eines Harzes der Epoxydgruppe auf den Bumpabschnitt unter der Flip-Chip-IC aufgetragen, das einen Füllstoff in flüssigem Zustand bei Raumtemperatur enthielt, um die Widerstandsfähigkeit gegen den Wärmezyklus des Bumpabschnitts zu verbessern. Jedoch ist ein solches Unterfüllstoffmaterial teuer und der Preis für eine Anwendungsvorrichtung ist ebenfalls hoch, da die Anwendungsvorrichtung über eine hohe Positionierungsgenauigkeit verfügen sollte.
  • In dem vorliegenden Beispiel ist es möglich, ein harzvergossenes elektronisches Bauteil zu konstruieren, das die Wärmebelastung, die auf den Abschnitt des Bumps 2 ausgeübt wird, reduziert und die hohe Zuverlässigkeit aufweist, indem der lineare Ausdehnungskoeffizient des verwendeten Formharzes und die Größe der Füllstoffteilchen, ohne den vorstehend beschriebenen Unterfüllstoff zu verwenden, festgelegt werden und indem das Transferformen, das allgemein beim Montieren von Halbleiterprodukten verwendet wird, auf die Hybrid-Schaltung einschließlich der Flip-Chip-IC angewendet wird.
  • Weiterhin kann die hohe Temperaturbeständigkeit des harzvergossenen elektronischen Bauteils gesichert werden, indem das Lötmetall der Zinn/Blei-Gruppe als das verwendete Lötmetall benutzt wird. Durch Verwenden des Lötmetalls der Zinn/Silber-Gruppe als Lötme tall kann ein bleifreies harzvergossenes elektronisches Bauteil erhalten werden.
  • 2 ist eine perspektivische Ansicht, die das Beispiel des harzvergossenen elektronischen Bauteils der 1 zeigt.
  • Die Bezugszeichen der Teile stimmen mit denjenigen der 1 überein, ausgenommen die externen Eingabe- und Ausgabeanschlussabschnitte 5a, 5b und 5c.
  • 3 ist eine vergrößerte detaillierte Querschnittsansicht, die den Flip-Chip-Abschnitt des harzvergossenen elektronischen Bauteils zeigt.
  • Die Flip-Chip-IC 1 ist auf einen Leiterverdrahtungsabschnitt 9 auf der Hybridleiterplatte 3 durch die Bumps 2 aufgelötet. Die Oberfläche des Leiterverdrahtungsabschnitts 9, der ein anderer als ein zu lötender Abschnitt ist, wird mit Abdeckglas 10 oder dergleichen geschützt. Der Abschnitt des Bumps 2 unter der Flip-Chip-IC 1 ist mit dem Transferformharz 4 gefüllt, das einen geschmolzenen Füllstoff 11 enthält, der aus zellenförmigen Teilchen, kugelförmigen Teilchen oder einem Gemisch von diesen zusammengesetzt ist, das unter einem Transferformdruck eingespritzt worden ist.
  • 4 ist eine vergrößerte Querschnittsansicht, die einen Flip-Chip-Abschnitt eines harzvergossenen elektronischen Bauteils zeigt, in dem ein Holraum zurückbleibt, das gemäß einer Ausführungsform der Erfindung hergestellt ist.
  • Da die Dicke des Harzes rund um den Flip-Chip 1 größtenteils unterschiedlich von der Dicke des Harzes unter dem Abschnitt des Bumps 2 ist, bleibt der Hohlraum manchmal unter der Flip-Chip-IC 1 zurück.
  • Das Transferformharz 4 bedeckt die gesamte Flip-Chip-IC in der Anfangsstufe des Formens wegen der Dicke in der Umgebung der Flip-Chip-IC 1, und tritt dann unter den Abschnitt des Bumps der Flip-Chip-IC ein. Daher wird die Luft, die unter der Flip-Chip-IC 1 zurückbleibt, zu einem Hohlraum und bleibt nahe dem zentralen Abschnitt unter der Flip-Chip-IC zurück. Wenn der Flip-Chip klein ist, ist die Größe des zurückbleibenden Hohlraums nahe dem Wert, dass die Luft unter der Flip-Chip-IC mit dem Formdruck zusammengedrückt wird.
  • Wenn die Chipgröße groß ist, wird die Größe des zurückbleibenden Hohlraums größer als der Wert, dass die Luft unter der Flip-Chip-IC mit dem Formdruck zusammengedrückt wird, da der Widerstand des unter die Flip-Chip-IC eindringenden Harzes erhöht ist. Beispielsweise ist, wenn die Chipgröße kleiner als 5 mm × 5 mm ist, die Größe des erzeugten Hohlraums kleiner als ∅ 0,5 mm. Wenn der erzeugte Hohlraum von einer solchen Größe ist, ist die durch den Hohlraum erzeugte Wärmebelastung unter der Flip-Chip-IC vernachlässigbar, selbst wenn der Hohlraum vorhanden ist.
  • 5 ist eine perspektivische Ansicht, die den Flip-Chip-Abschnitt zeigt.
  • Das Bezugszeichen 1 gibt die Flip-Chip-IC an und das Bezugszeichen 2 gibt den Bump an und das Bezugszeichen 9 gibt den Leiterdraht auf der Hybridleiterplatte an.
  • Beim Formen deckt das Transferformharz die gesamte Flip-Chip-IC ab, da die Lücke zwischen der Flip-Chip-IC und der Leiterplatte des Bumpabschnitts schmal ist, und dringt dann unter den Chip ein, wie durch die Pfeile in der Figur gezeigt ist, um den Hohlraum 12 zu erzeugen. Wie in 4 beschrieben ist, ist die Belastungswirkung aufgrund des erzeugten Hohlraums vernachlässigbar, wenn die Chipgröße klein ist.
  • 6 ist eine Querschnittsansicht entsprechend der 1 und zeigt die Konstruktion eines Beispiels eines harzvergossenen elektronischen Bauteils, in dem die externen Eingabe- und Ausgabeanschlüsse direkt an die Hybridleiterplatte gelötet sind.
  • Jedes der Bezugszeichen in der Figur entspricht jeweils den vorstehend beschriebenen Bezugszeichen, und der Füllzustand des Transferharzes ist nicht gezeigt, ist aber ähnlich denjenigen in 3 und 4.
  • 7 ist eine Ansicht, die ein weiteres Beispiel eines harzvergossenen elektronischen Komplex-Leistungssystem-Bauteils gemäß der vorliegenden Erfindung zeigt.
  • Eine Flip-Chip-IC 1 ist über Bumps 2 auf einer Hybrid-IC-Leiterplatte oder einer Glas-Epoxyd-Leiterplatte 3 angebracht, die Leiterdrähte und Widerstände aufweist, die auf einem Substrat der Keramikgruppe ausgebildet sind. Der Überzug der Leiterdrähte und des Widerstands auf der Hybridleiterplatte ist in dieser Querschnittsansicht nicht gezeigt.
  • Einzelne Teile, wie etwa ein Kondensator 13 und so weiter, sind auf der Hybridleiterplatte 3 unter Verwendung von Lötmetall 8 angebracht. Weiterhin ist eine Fläche 7 zur Drahtkontaktierung mit Lötmetall 8 angelötet und mit einem externen Ausgabe-/Eingabeanschluss 5 oder einem Leistungssystem-Halbleiterelement (einem Bi polar-Leistungstransistor, einem Isolierschicht-Bipolartransistor oder dergleichen) 14 durch einen Aluminiumdraht 6 verbunden. Das Leistungssystem-Halbleiterelement ist auf einem Basisabschnitt 16 angebracht, auf dem die Hybridleiterplatte 3 mit Lötmetall 15 angebracht ist. Die Hybridleiterplatte 3 ist an dem Basisabschnitt 16 unter Verwendung eines Klebstoffs 17 der Epoxydgruppe oder Silikongruppe angebracht und befestigt. Eine elektrische Funktion wird durch Zuführung elektrischer Leistung zu der Schaltung und durch Eingeben und Ausgeben von Signalen durch den externen Eingabe–/Ausgabeanschlussabschnitt 5 und durch Durchführen der gewünschten Verarbeitung der Signale unter Verwendung der Hybridleiterplatte 3 einschließlich der Flip-Chip-IC 1 eingerichtet.
  • Ein harzvergossenes elektronisches Bauteil wird durch Transferformen der Hybridleiterplatte 3, der gesamten Oberfläche oder einer Seitenoberfläche auf der Anbringungsseite der Hybridleiterplatte 3 des Basisabschnitts 16 ausgebildet, auf dem das Leistungssystem-Halbleiterelement und ein Teil der externen Eingabe- und Ausgabeanschlüsse 5 mit einem einen Füllstoff enthaltenden Transferformharz 4 angebracht sind (in der Figur nicht gezeigt).
  • In diesem Fall sind, wie in 1 beschrieben ist, um das Transferformharz 4 leicht in eine Lücke, die durch den Bumpabschnitt 2 des Flip-Chips 1 sichergestellt ist, umherfließen zu lassen, die in dem verwendeten Harz enthaltenen Füllstoffteilchen die Teilchen, die auf der Grundlage der Größe mit der Höhe des Bumpabschnitts minus 10 μm ausgewählt sind. Daher kann der gesamte Abschnitt des Flip-Chips 1 einschließlich der Bumps 2 mit dem Harz, das einen gleichen linearen Ausdehnungskoeffizienten aufweist, vergossen werden, indem sichergestellt wird, dass das Harz unter den Flip-Chip 1 umherfließt und die Menge des Füllstoffs in dem Harz unter dem Flip-Chip 1 gleich der Menge des Füllstoffs an dem anderen Abschnitt in dem Umgebungsabschnitt des Flip-Chips 1 gemacht wird.
  • Gemäß des vorliegenden Beispiels ist es möglich, ein harzvergossenes elektronisches Komplex-Leistungssystem-Bauteil zu konstruieren, das die auf den Abschnitt des Bumps 2 ausgeübte Wärmebelastung reduziert und die hohe Zuverlässigkeit aufweist, indem der lineare Ausdehnungskoeffizient des verwendeten Formharzes und die Größe der Füllstoffteilchen ohne Verwendung des vorstehend beschriebenen Unterfüllstoffs festgelegt werden und indem das Transferformen, das beim Montieren von Halbleiterprodukten häufig eingesetzt wird, auf die Hybridschaltung einschließlich der Flip-Chip-IC und des Leistungssystem-Halbleiterelements angewendet wird.
  • 8 ist eine perspektivische Ansicht, die das harzvergossene elektronische Bauteil zeigt, das durch die Querschnittsansicht der 7 gezeigt ist.
  • Die Bezugszeichen der Teile stimmen mit denjenigen in 1 überein, ausgenommen die externen Eingabe- und Ausgabeanschlussabschnitte 5a, 5b, 5c und 5d. Der externe Ausgabeanschluss 5d ist mit dem Basisabschnitt 16 integriert und dient als Kollektorausgabeanschluss des Leistungssystem-Halbleiterelements.
  • 9 ist eine Ansicht, die ein Beispiel eines konventionellen harzvergossenen elektronischen Bauteils zeigt.
  • 10 ist eine Ansicht, die die Flip-Chip-IC 1, von der Bumpseite gesehen, zeigt.
  • Wie in der Figur gezeigt ist, wird ein Beschichtungsmaterial 19 der Polyimidgruppe oder Polyamidgruppe auf die Oberfläche mit Aus nahme der Abschnitte des Bumps 2 der Flip-Chip-IC 1 in dem Schaltungsabschnitt des Chips aufgetragen (das Schaltungsmuster und so weiter sind in der Figur nicht veranschaulicht). Dadurch kann die Kontaktierungseigenschaft zwischen der Schaltungsoberfläche der Flip-Chip-IC 1 und dem Transferformharz verbessert werden. Durch Verwendung der vorliegenden Struktur wird daher die auf die Bumpabschnitte ausgeübte Wärmebelastung weiter reduziert und dementsprechend kann die Zuverlässigkeit verbessert werden.
  • 11 ist ein Diagramm, das die Wirkung zeigt, dass bei dem harzvergossenen elektronischen Bauteil, das nur das Transferformharz verwendet, ohne das Unterfüllstoffmaterial zu verwenden, die in den Bumps verursachte Belastung im Vergleich zu dem herkömmlichen elektronischen Bauteil reduziert ist. Da die Bumps direkt durch das integrierte Transferformharz eingeschränkt sind, wird die Steuerung des Wärmeausdehnungszustands einzigartig durchgeführt und dementsprechend wird die in den Bumps verursachte Belastung durch die Menge gesenkt.
  • 12 ist eine graphische Darstellung der Größe eines erzeugten Hohlraums gegenüber der Größe des Flip-Chips.
  • Die Größe des unter der Flip-Chip-IC erzeugten Hohlraums nimmt zu, wenn die Seitenlänge des Flip-Chips zunimmt. Jedoch wird insbesondere, wenn die Seitenlänge des Flip-Chips 5 mm überschreitet, die Hohlraumgröße rasch erhöht, da der Widerstand des unter der Flip-Chip-IC eindringenden Harzes erhöht ist und dementsprechend die Luft unter der Flip-Chip-IC innerhalb der Formhaltezeit nicht ausreichend komprimiert werden kann. Wenn die Hohlraumgröße zunimmt, erzeugt das Harz eine Biegebelastung in dem Chip, wenn sich die Temperatur ändert. Die Biegebelastung ist auf einem vernachlässigbaren Niveau, wenn die Hohlraumgröße kleiner als 1 mm ist, aber die Biegebelastung wird nicht vernachlässigbar, wenn die Hohlraumgröße größer als jener Wert ist.
  • Daher ist die vorliegende Erfindung wirksam, wenn die Chipgröße des Flip-Chips kleiner als 5 mm × 5 mm ist. Jedoch verändert sich der Wert der Hohlraumgröße unter dem Chip in Abhängigkeit von der erforderlichen Widerstandsfähigkeit.
  • Wie vorstehend beschrieben, ist es möglich, das Verfahren zum Montieren einer Hybridleiterplatte bereitzustellen, auf der eine Flip-Chip-IC angebracht ist, die die hohe Zuverlässigkeit sicherstellen kann, indem der lineare Ausdehnungskoeffizient des Transferformharzes und die Größe der in dem Harz enthaltenen Füllstoffteilchen festgelegt werden, ohne den Unterfüllstoff zu verwenden.
  • In jenem Fall kann, indem die Chipgröße unter 5 mm × 5 mm eingestellt wird, die Wirkung der Wärmebelastung aufgrund des unter dem Chip erzeugten Hohlraums auf ein vernachlässigbares Niveau unterdrückt werden und die Zuverlässigkeit kann weiterhin verbessert werden.
  • Durch Auftragen eines Beschichtungsmaterials der Polyimid- oder Polyamidgruppe auf den anderen Abschnitt als die Bumpkonfigurationsabschnitte der Schaltungsoberfläche, auf der die Bumps des Flip-Chips ausgebildet sind, kann die Kontaktierungseigenschaft zwischen der Schaltungsoberfläche des Flip-Chips und dem Transferformharz verbessert werden und dementsprechend kann die Zuverlässigkeit weiter verbessert werden.
  • Ein hoch zuverlässiges harzvergossenes elektronisches Komplex-Leistungssystem-Bauteil kann leicht erhalten werden, indem die Hybridleiterplatte, auf der die Flip-Chip-IC und ein Leistungssystem- Halbleiterelement angebracht sind, auf dem Anschlussrahmen angebracht wird und indem sie unter Verwendung des Harzes, das durch die vorliegende Erfindung festgelegt wird, nach dem Verdrahten durch Drahtkontaktierung transfergeformt werden.
  • Unter Verwendung einer Keramik der Aluminiumoxidgruppe als Hybridleiterplatte kann durch Verwendung eines Leiters der Silber/Platin-Gruppe oder der Kupfergruppe als Leiterverdrahtung auf der Leiterplatte und Verwendung eines Hochtemperaturlötmetalls der Zinn/Blei-Gruppe als Lötmetall für die Bumps der Flip-Chip-IC und zum Anbringen der einzelnen Teile ein hochtemperaturbeständiges harzvergossenes elektronisches Bauteil, an dem eine Hybridleiterplatte angebracht ist, konstruiert werden. Weiterhin kann durch Verwendung eines Lötmetalls der Zinn/Silber-Gruppe ein bleifreies harzvergossenes elektronisches Bauteil, an dem eine Hybridleiterplatte angebracht ist, konstruiert werden.
  • Durch Verwendung eines hochwärmewiderstandsfähigen Glas-Epoxyd-Substrats als Hybridleiterplatte und durch Verwendung des Hochtemperaturlötmetalls der Zinn/Silber-Gruppe als das Lötmetall, das für die Bumps der Flip-Chip-IC und zum Anbringen der einzelnen Teile verwendet wird, kann ein bleifreies und kostengünstiges harzvergossenes elektronisches Bauteil, an dem eine Hybridleiterplatte angebracht ist, konstruiert werden.
  • In dem Fall, in dem als das Lötmetall, das für die Bumps der Flip-Chip-IC und zum Anbringen der einzelnen Teile benutzt wird, das Lötmetall der Zinn/Silber-Gruppe verwendet wird, kann durch Einstellen des Silbergehalts in dem Lötmetall der Silber/Zinn-Gruppe auf 1 bis 5 % eine Benetzbarkeit, die äquivalent dem Lötmetall der eutektischen Zinn/Blei-Gruppe ist, sichergestellt werden und die Zuverlässigkeit kann sogar im Fall der Bleifreiheit sichergestellt werden.
  • Durch Zusammenbauen der Hybridleiterplatte unter Verwendung des Lötmetalls der Zinn/Silber-Gruppe und durch Verwenden des Lötmetalls der Zinn/Antimon-Gruppe zum Anbringen des Leistungssystem-Halbleiterelements kann ein bleifreies harzvergossenes elektronisches Komplex-Leistungssystem-Bauteil konstruiert werden.
  • Unter Verwendung eines Harzes der Epoxydgruppe, das allgemein beim Halbleiter-Montieren für das Transferformen verwendet wird, ist es möglich, das wirtschaftliche Harz zu verwenden. Durch Verwendung des Epoxydharzes vom Okto-Kresolnovolak-Typ als das Epoxyd und durch Einstellen der Glasübergangspunkttemperatur des Epoxydharzes auf eine höhere Temperatur als 150°C kann die Zuverlässigkeit des enthaltenen Flip-Chips und des Leistungssystem-Halbleiterelements, wenn es enthalten ist, bis zur Sperrschichttemperatur von 150°C, das heißt, zur allgemein garantierten Betriebstemperatur, sichergestellt werden, da der lineare Ausdehnungskoeffizient des Harzes nicht groß variiert.
  • Durch Verwendung geschmolzener Siliciumoxidteilchen mit einer Zellenform, einer Kugelform oder einem Gemisch von diesen als dem zu dem Harz zugegebenen Füllstoff kann verhindert werden, dass die Halbleiterteile, die einzelnen Teile und die Leiterplatte durch scharfe Kanten in Ecken der Teilchen beschädigt oder angegriffen werden.
  • Durch Hinzufügung von Silikonöl zu dem Epoxydharz tritt innerhalb des Harzes Schlupf auf, um Belastung zu zerstreuen, und dementsprechend kann die Belastung verringert werden.
  • Eine kostengünstige und hochzuverlässige Zündspule, die ein komplexes harzvergossenes elektronisches Bauteil enthält, kann hergestellt werden, indem eine Schaltung zum Durchführen des Leitens und Trennens von Primärstrom einer Zündspule für einen Verbrennungsmotor auf der Hybridleiterplatte einschließlich der Flip-Chip-IC des komplexen harzvergossenen elektronischen Bauteils unter Verwendung eines Bipolartransistors oder eines Isolierschicht-Bipolartransistors als Leistungselement und durch Einbetten des harzvergossenen komplexen Leistungssystem-Halbleiterbauteils in die Zündspule für den Verbrennungsmotor konstruiert werden.
  • Nachstehend folgt eine Beschreibung an einem Beispiel für eine Zündspule, bei der die vorliegende Erfindung angewendet wird.
  • 13 zeigt ein Beispiel für eine Zündspule für ein Fahrzeug, in der das harzvergossene elektronische Bauteil enthalten ist. Die Figur des vorliegenden Beispiels zeigt eine Zylinderspule, die das harzvergossene elektronische Bauteil der vorliegenden Erfindung enthält, in dem die Schaltungskonstruktion zu einer Zündschaltung zur Zündung ausgebildet ist.
  • Ein primärer und ein sekundärer Spulenabschnitt 30 (Details sind weggelassen) und das harzvergossene elektronische Bauteil 20 gemäß der vorliegenden Erfindung sind in einem Gehäuse 23 der Zylinderspule 31 enthalten und mit Epoxydharz 24 vom Einspritztyp eingebettet. Die Signaleingabe an die Spule und die elektrische Leistungseingabe werden durch Anschlüsse 22 eines Verbindungsabschnitts 21 durchgeführt. Durch die Spule erzeugte sekundäre Spannung wird einer (nicht gezeigten) Zündkerze durch eine Feder 28 zugeführt, die an einem Hochspannungsanschluss 27 angebracht ist. Ein Schutzmanschettenabschnitt 29 befindet sich mit der Zündkerze in Eingriff, um sie wasserdicht zu machen. Eine Zündkerzenlochdichtung 26 befindet sich mit einem Zündkerzenlochabschnitt an der Anbringung am Motor in Eingriff, um ihn wasserdicht zu machen. Ein an dem Spulengehäuse angebrachter Buchsenabschnitt 25 dient zum Befestigen der Zylinderspule an dem Motor mit Bolzen bzw. Schrauben oder dergleichen.
  • In dem Fall, in dem das harzvergossene elektronische Bauteil in der Spule mit Epoxydharz eingebettet ist, wie vorstehend beschrieben, ist es auch notwendig, die durch einen linearen Ausdehnungsunterschied erzeugte Belastung zu beachten. Jedoch in dem Fall, in dem das Unterfüllstoffmaterial auf den Bumpabschnitt der Flip-Chip-IC aufgetragen und dann geschmolzen wird, wie in der herkömmlichen Technik beschrieben, wenn die Materialien unterschiedlich und die linearen Ausdehnungskoeffizienten verschieden sind, wird in der Grenzfläche eine Belastung erzeugt, so dass die Zuverlässigkeit verringert wird, selbst wenn die Kontaktierungskraft in der Sperrschicht verbessert ist. Gemäß dem vorliegenden Beispiel ist es möglich, das Potenzial des Auftretens von Fehlern in Bezug auf an diesem Punkt erzeugter Belastung zu beseitigen, da das harzvergossene elektronische Bauteil direkt mit dem Epoxydharz 24 vom Einspritztyp geformt wird.
  • Durch diese Ausführung ist es daher möglich, ein Verbrennungsmotor-Zündspulenbauteil bereitzustellen, das ein harzvergossenes elektronisches Bauteil umfasst, bei dem eine monolithische integrierte Schaltung vom Flip-Chip-Typ über Bumps auf einer Hybridleiterplatte angebracht ist und mit einem Transferformharz montiert ist, wobei das harzvergossene elektronische Bauteil eine monolithische integrierte Schaltung vom Flip-Chip-Typ mit einer Größe von weniger als 5 mm × 5 mm; einen Formkörper, der in eine Einheit integriert ist, die die Hybridleiterplatte einschließt, auf der die monolithische IC vom Flip-Chip-Typ durch Transferformen mit dem Transferformharz angebracht ist; und eine Struktur umfasst, dass der Formkörper in den Spulenhauptkörper mit einem Gussharz mit einem höheren Wärmeausdehnungskoeffizienten als einem Wärmeausdehnungskoeffizien ten des Transferformharzes eingebettet ist und ein Transferformharzabschnitt, der den Formkörper bildet, zeigt ein Diagramm einer kontinuierlichen gleichförmigen Belastung einschließlich des Transferformabschnitts zwischen der monolithischen integrierten Schaltung vom Flip-Chip-Typ und der Hybridleiterplatte.
  • 14 ist ein Diagramm, das die Schaltung der Zündspule der 13 zeigt.
  • Aus einer Leistungsversorgung 33 wird der Spule 31, die das harzvergossene elektronische Bauteil mit der Schaltungskonstruktion der Zündvorrichtung enthält, elektrische Leistung zugeführt. Ein Hybridschaltungsabschnitt 30, auf dem eine Flip-Chip-IC und ein Leistungselementabschnitt 30 (in diesem Fall ein Isolierschicht-Bipolartransistor) angebracht sind, sind in dem harzvergossenen elektronischen Bauteil 20 mit der Schaltungskonstruktion der Zündvorrichtung enthalten. Der Primärstrom der Spule 30 wird durch Verarbeitungssignale von einem (nicht gezeigten) Motorsteuergerät geleitet und getrennt, indem die Hybridleiterplatte 30 verwendet und dann das Leistungselement 30 angesteuert wird. Zu diesem Zeitpunkt wird eine hohe Spannung in der sekundären Seite der Spule 30 erzeugt und der Zündkerze 32 zugeführt.
  • 15 zeigt die Betriebswellenform der 14.
  • Wie in der Figur gezeigt ist, wird eine Sekundärspannung V2 in der sekundären Seite der Spule erzeugt, wenn der Primärstrom I1 getrennt ist. Obwohl es in der Figur nicht dargestellt ist, wird der Primärstrom im Allgemeinen in 6 bis 8 A getrennt und zu diesem Zeitpunkt wird die erzeugte Sekundärspannung 20 bis 30 kV.
  • 16 zeigt einen Zustand der Anbringung der Spule 31 an einem Motor.
  • Da die Spule 31 in dem vorliegenden Beispiel eine Zylinderspule ist, werden die Spulen 31 in die Zündkerzenlöcher des Motors eingefügt und angebracht. In dem Fall, in dem die vorliegende Ausführungsform des harzvergossenen elektronischen Bauteils in der Spule 31 wie vorstehend beschrieben enthalten ist, ist es besonders notwendig, die Wärmebelastung zu berücksichtigen, da die Spule direkt an dem Motor angebracht ist.
  • 17 zeigt ein Beispiel der Analyse von in den Bumps erzeugter Beanspruchung.
  • Wie vorstehend beschrieben ist, wird das harzvergossene elektronische Bauteil mit dem Transferformharz in einer Einheit transfergeformt, die die Hybridleiterplatte einschließt, auf der die Flip-Chip-IC angebracht ist, die durch das Transferformen ausgebildete Struktur wird zu einer Einheit und die Wirkung der Wärmebelastung kann verringert werden, da keine Notwendigkeit herrscht, das konventionell verwendete Unterfüllstoffmaterial einzusetzen, die auf den Bumps ausgeübte Belastung kann reduziert werden und der Herstellungsprozess wird vereinfacht.
  • Weiterhin kann durch die vorstehend beschriebene Konstruktion das harzvergossene elektronische Bauteil durch Reduzieren der Chip-Größe auf die Größe unter 5 mm × 5 mm und des Abstands (Lücke) zwischen der Flip-Chip-IC und der Hybridleiterplatte auf den Wert unter 10 μm in kleiner Größe hergestellt werden, und gleichzeitig kann vermieden werden, den Hohlraum zu erzeugen, der dazu neigt, unter dem Chip erzeugt zu werden, die Wirkung der Wärmebelastung aufgrund des Hohlraums kann auf ein vernachlässigbares Niveau un terdrückt werden, selbst wenn der Hohlraum erzeugt wird, und weiterhin kann die Zuverlässigkeit sichergestellt werden.
  • Des Weiteren kann die Zündspulenvorrichtung von kleiner Größe für einen Verbrennungsmotor bereitgestellt werden, indem das harzvergossene elektronische Bauteil von solcher Größe in sie eingebaut wird.

Claims (7)

  1. Verfahren zur Herstellung eines harzvergossenen elektronischen Bauteils, das eine monolithische integrierte Schaltung (1) vom Flip-Chip-Typ über Bumps (2) auf einer Hybridleiterplatte (3) anbringt, mit den folgenden Schritten: Durchführen der Formung unter Verwendung des Harzes (4); und Ausüben eines Transferformdrucks bei der Formung, dadurch gekennzeichnet, dass das harzvergossene elektronische Bauteil mit einem Epoxyd-Transferformharz (4) gepackt ist, und das Epoxyd-Transferformharz (4) einen linearen Ausdehnungskoeffizienten von 3 × 10–6 bis 17 × 10–6 besitzt und einen Füllstoff mit einer Teilchengröße enthält, die kleiner als die Höhe des Bumps (2) minus 10 μm ist, der Füllstoff (4) aus zellenförmigen geschmolzenen Siliciumoxidteilchen, kugelförmigen geschmolzenen Siliciumoxidteilchen oder einem Gemisch der geschmolzenen Siliciumoxidteilchen besteht, wobei während des Formens das Harz (4) die gesamte monolithische integrierte Schaltung (1) vom Flip-Chip-Typ bedeckt und dann unter die monolithische integrierte Schaltung (1) vom Flip-Chip-Typ zwischen der monolithischen integrierten Schaltung (1) vom Flip-Chip-Typ und der Hybridleiterplatte (3) eintritt, wobei die Luft unter der integrierten Flip-Chip-Schaltung (1) zu einem Hohlraum (12) wird und nahe dem Mittelabschnitt unter der integrierten Flip-Chip-Schaltung (1) bleibt.
  2. Verfahren nach Anspruch 1, wobei das Transferformharz (4) ein Epoxydharz verwendet und das Epoxydharz ein Epoxydharz vom Okto-Kresolnovolak-Typ ist, und die Glasübergangspunkttemperatur des Epoxydharzes höher als 150°C ist.
  3. Verfahren nach Anspruch 1, wobei das Epoxydharz 1 bis 8 % Silikon enthält.
  4. Verfahren nach Anspruch 1, wobei die Hybridleiterplatte (3) auf einem Anschlussrahmen der Kupfergruppe angebracht ist; ein Leistungssystem-Halbleiterelement (14) unter Verwendung eines Lötmetalls oder eines elektrisch leitenden Klebemittels an einer anderen Position auf dem Anschlussrahmen als dem Plattenanbringungsabschnitt angebracht ist; ein auf der Leiterplatte (3) vorgesehener Kontaktflächenabschnitt mit einem Kontaktflächenabschnitt des Halbleiterelements durch Drahtkontaktierung verbunden ist; und ein in dem Anschlussrahmen ausgebildeter externer Ausgabeanschlussabschnitt gleichermaßen durch Drahtkontaktierung mit der Leiterplatte verbunden ist.
  5. Verfahren nach Anspruch 1, wobei ein Keramiksubstrat der Aluminiumoxidgruppe mit einem Leiter der Silber/Platin-Gruppe oder einem Leiter der Kupfergruppe für die Hybridleiterplatte (3) verwendet wird; und ein Hochtemperatur-Lötmetall der Blei/Zinn-Gruppe als Lötmetall in dem Bumpabschnitt des Flip-Chips (1) und als Lötmetall für die Anbringung einzelner auf der Platte (3) angebrachter Teile verwendet wird.
  6. Verfahren nach Anspruch 1, wobei ein Glas-Epoxyd-Substrat von hohem Wärmewiderstand mit ei nern linearen Ausdehnungskoeffizienten von unter 17 × 10–6 als Hybridleiterplatte (3) verwendet wird, und ein Hochtemperatur-Lötmetall der Silber/Zinn-Gruppe als Lötmetall in dem Bumpabschnitt des Flip-Chips (1) und gleichermaßen als Lötmetall, das zur Anbringung einzelner auf der Platte angebrachter Teile eingesetzt wird, verwendet wird.
  7. Verfahren nach Anspruch 1, wobei das verwendete Lötmetall der Silber/Zinngruppe 1 bis 5 % Silber enthält.
DE60032192T 1999-04-06 2000-04-04 Verfahren zur Herstellung einer Harzvergossenen elektronischen Anordnung Expired - Fee Related DE60032192T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9908899 1999-04-06
JP11099088A JP2000294692A (ja) 1999-04-06 1999-04-06 樹脂封止型電子装置及びその製造方法並びにそれを使用した内燃機関用点火コイル装置

Publications (2)

Publication Number Publication Date
DE60032192D1 DE60032192D1 (de) 2007-01-18
DE60032192T2 true DE60032192T2 (de) 2008-02-21

Family

ID=14238155

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60032192T Expired - Fee Related DE60032192T2 (de) 1999-04-06 2000-04-04 Verfahren zur Herstellung einer Harzvergossenen elektronischen Anordnung

Country Status (4)

Country Link
US (1) US6321734B1 (de)
EP (1) EP1043771B1 (de)
JP (1) JP2000294692A (de)
DE (1) DE60032192T2 (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044137A (ja) * 1999-08-04 2001-02-16 Hitachi Ltd 電子装置及びその製造方法
JP2001313314A (ja) * 2000-04-28 2001-11-09 Sony Corp バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
US6603191B2 (en) * 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
US6632704B2 (en) * 2000-12-19 2003-10-14 Intel Corporation Molded flip chip package
JP4614586B2 (ja) * 2001-06-28 2011-01-19 三洋電機株式会社 混成集積回路装置の製造方法
TW585015B (en) * 2001-06-28 2004-04-21 Sanyo Electric Co Hybrid integrated circuit device and method for manufacturing same
JP4614584B2 (ja) * 2001-06-28 2011-01-19 三洋電機株式会社 混成集積回路装置およびその製造方法
GB0128351D0 (en) 2001-11-27 2002-01-16 Koninkl Philips Electronics Nv Multi-chip module semiconductor devices
KR20030049284A (ko) * 2001-12-14 2003-06-25 삼성전기주식회사 플립칩 본딩용 패키지기판
WO2003084058A2 (en) * 2002-03-26 2003-10-09 California Institute Of Technology Active-loop, spatially-combined amplifier
JP2003309028A (ja) * 2002-04-12 2003-10-31 Diamond Electric Mfg Co Ltd 内燃機関用点火装置
US7390845B2 (en) * 2002-07-26 2008-06-24 Illinois Tool Works Inc Sealing system and process therefor
US6758200B2 (en) * 2002-08-06 2004-07-06 Delphi Technologies, Inc. Ignition coil driver chip on printed circuit board for plughole coil housing
JP2004260135A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
DE10340438B4 (de) * 2003-09-02 2005-08-04 Epcos Ag Sendemodul mit verbesserter Wärmeabführung
JP2005162846A (ja) * 2003-12-02 2005-06-23 Nitto Denko Corp 半導体封止用樹脂組成物およびそれを用いた半導体装置
DE102004031889B4 (de) * 2004-06-30 2012-07-12 Infineon Technologies Ag Halbleiterbauteil mit einem Gehäuse und einem teilweise in eine Kunststoffgehäusemasse eingebetteten Halbleiterchip und Verfahren zur Herstellung desselben
US7816772B2 (en) * 2007-03-29 2010-10-19 Allegro Microsystems, Inc. Methods and apparatus for multi-stage molding of integrated circuit package
JP2011009604A (ja) * 2009-06-29 2011-01-13 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2011100718A (ja) * 2009-10-05 2011-05-19 Yazaki Corp コネクタ
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9226428B2 (en) * 2012-06-28 2015-12-29 Intel Corporation High heat capacity electronic components and methods for fabricating
JP6012531B2 (ja) * 2013-04-02 2016-10-25 三菱電機株式会社 半導体装置
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
KR101933277B1 (ko) * 2016-08-30 2018-12-27 삼성에스디아이 주식회사 필름형 반도체 밀봉 부재, 이를 이용하여 제조된 반도체 패키지 및 그 제조방법
WO2019005153A1 (en) * 2017-06-30 2019-01-03 Intel Corporation SEMICONDUCTOR HOUSING COMPRISING NON-SPHERICAL CHARGE PARTICLES
JP6890520B2 (ja) * 2017-10-04 2021-06-18 三菱電機株式会社 電力用半導体装置
US10446414B2 (en) 2017-12-22 2019-10-15 Texas Instruments Incorporated Semiconductor package with filler particles in a mold compound
IT201800005294A1 (it) * 2018-05-11 2019-11-11 Componente di bicicletta in materiale composito e relativo processo di fabbricazione
IT201800005302A1 (it) 2018-05-11 2019-11-11 Pedivella di bicicletta dal lato trasmissione, dotata di rilevatore di sforzi/deformazioni per un misuratore di coppia o di potenza, nonche' metodi correlati
CA3042547A1 (en) 2018-05-11 2019-11-11 Campagnolo S.R.L. Bicycle crankarm provided with electric/electronic system
IT201800005299A1 (it) 2018-05-11 2019-11-11 Componente di bicicletta dotato di sensore di sforzi/deformazioni compensato in temperatura
IT201800005297A1 (it) 2018-05-11 2019-11-11 Pedivella di bicicletta e relativa guarnitura
US10921391B2 (en) 2018-08-06 2021-02-16 Allegro Microsystems, Llc Magnetic field sensor with spacer
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3737986A (en) * 1971-11-26 1973-06-12 Western Electric Co Explosive bonding of workpieces
JP2869964B2 (ja) * 1991-02-08 1999-03-10 サンケン電気株式会社 回路基板装置
CA2066497A1 (en) * 1991-05-01 1992-11-02 Michael K. Gallagher Epoxy molding composition for surface mount applications
US5557066A (en) * 1993-04-30 1996-09-17 Lsi Logic Corporation Molding compounds having a controlled thermal coefficient of expansion, and their uses in packaging electronic devices
US5508611A (en) * 1994-04-25 1996-04-16 General Motors Corporation Ultrathin magnetoresistive sensor package
US6111378A (en) * 1995-04-28 2000-08-29 Ut Automotive Dearborn, Inc. Window wiper motor system for an automotive vehicle
US5654081A (en) * 1995-07-05 1997-08-05 Ford Motor Company Integrated circuit assembly with polymeric underfill body
IT1275591B1 (it) * 1995-07-21 1997-08-06 Gkn Birfield Ag Differenziale con basso valore di bloccaggio
JPH09246300A (ja) 1996-03-12 1997-09-19 Denso Corp 半導体装置の製造方法
US6130602A (en) * 1996-05-13 2000-10-10 Micron Technology, Inc. Radio frequency data communications device
EP0951027B1 (de) * 1996-08-31 2003-03-05 Toyo Denso Kabushiki Kaisha Zündspulenvorrichtung für Verbrennungsmotor
JP3384259B2 (ja) 1996-09-26 2003-03-10 株式会社デンソー 樹脂封止半導体装置
JPH10135377A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd モールド型半導体装置
US5981312A (en) * 1997-06-27 1999-11-09 International Business Machines Corporation Method for injection molded flip chip encapsulation
EP0890981B1 (de) * 1997-07-11 2003-02-12 Robert Bosch Gmbh Erhöhte Haftung der Unterseitenbeschichtung von Flip-Chips
JPH1135797A (ja) * 1997-07-15 1999-02-09 Matsushita Electric Works Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置
JPH11111543A (ja) * 1997-10-07 1999-04-23 Mitsubishi Electric Corp 内燃機関用点火コイル装置
EP0933809B1 (de) * 1998-02-02 2006-11-29 Shin-Etsu Chemical Co., Ltd. Verfahren zur Montage von Flip-Chip-Halbleiterbauelementen
US6085859A (en) * 1998-05-01 2000-07-11 Alderson; Mark L. Race car
JP2000031343A (ja) * 1998-07-09 2000-01-28 Texas Instr Japan Ltd 半導体装置
JP3512657B2 (ja) * 1998-12-22 2004-03-31 シャープ株式会社 半導体装置

Also Published As

Publication number Publication date
EP1043771B1 (de) 2006-12-06
EP1043771A3 (de) 2002-08-14
DE60032192D1 (de) 2007-01-18
EP1043771A2 (de) 2000-10-11
JP2000294692A (ja) 2000-10-20
US6321734B1 (en) 2001-11-27

Similar Documents

Publication Publication Date Title
DE60032192T2 (de) Verfahren zur Herstellung einer Harzvergossenen elektronischen Anordnung
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE112008000229B4 (de) Leistungshalbleitervorrichtung
DE10221891C5 (de) Leistungshalbleitervorrichtung
DE19921109B4 (de) Elektronikbauteil und Elektronikkomponente mit einem Keramikbauteilelement
DE4421077B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE102009055691B4 (de) Leistungshalbleitermodul
EP1459611B1 (de) Gehäuseanordnung für ein elektrisches gerät
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE60030045T2 (de) Harzverkapselte elektronische Vorrichtung
DE19644297A1 (de) Halbleiterbauelement
DE19926756A1 (de) Elektronische Schaltkreisvorrichtung und Verfahren zum Herstellen derselben
DE102004060378B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10013255A1 (de) Harzgekapselte elektronische Vorrichtung zur Verwendung in Brennkraftmaschinen
DE102008043774A1 (de) AVT-Technik mit Transfermolding
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE10008572B4 (de) Verbindungseinrichtung für Leistungshalbleitermodule
WO2008009524A1 (de) Elektronikanordnung
DE102009000427A1 (de) Verfahren zur Herstellung eines Sensormoduls
EP2791949A1 (de) Elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements
DE102015101561A1 (de) Halbleiterpaket und verfahren zur herstellung eines halbleiterpakets
DE102014203738A1 (de) Elektronisches teil und elektronische steuereinheit
DE68914927T2 (de) Halbleiteranordnung vom mit Plastik umhüllten Typ und Verfahren zur Herstellung derselben.
DE10161936A1 (de) Elektroniksteuereinheit

Legal Events

Date Code Title Description
8332 No legal effect for de
8370 Indication of lapse of patent is to be deleted
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee