JP4614584B2 - 混成集積回路装置およびその製造方法 - Google Patents

混成集積回路装置およびその製造方法 Download PDF

Info

Publication number
JP4614584B2
JP4614584B2 JP2001196984A JP2001196984A JP4614584B2 JP 4614584 B2 JP4614584 B2 JP 4614584B2 JP 2001196984 A JP2001196984 A JP 2001196984A JP 2001196984 A JP2001196984 A JP 2001196984A JP 4614584 B2 JP4614584 B2 JP 4614584B2
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
substrate
circuit device
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001196984A
Other languages
English (en)
Other versions
JP2003017517A (ja
Inventor
純一 飯村
克実 大川
保広 小池
秀史 西塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001196984A priority Critical patent/JP4614584B2/ja
Priority to TW91113330A priority patent/TW546715B/zh
Priority to US10/183,736 priority patent/US6974727B2/en
Priority to CNB021251436A priority patent/CN100474582C/zh
Publication of JP2003017517A publication Critical patent/JP2003017517A/ja
Priority to US11/248,887 priority patent/US20060033209A1/en
Application granted granted Critical
Publication of JP4614584B2 publication Critical patent/JP4614584B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、混成集積回路装置の製造方法に関し、混成集積回路基板にトランスファーモールドにより樹脂封止体を形成する混成集積回路装置のおよびその製造方法に関するものである。
【０００２】
【従来の技術】
一般に、混成集積回路装置に採用される封止方法は、主に２種類の方法がある。
【０００３】
第１の方法は、半導体素子等の回路素子が実装された混成集積回路基板の上に蓋をかぶせるような形状の手段、一般にはケース材と呼ばれているものを採用して封止しているものがある。この構造は、中空構造やこの中に別途樹脂が注入されているものがある。
【０００４】
第２の方法は、半導体ＩＣのモールド方法としてインジェクションモールドである。例えば、特開平１１−３３０３１７号公報に示してある。このインジェクションモールドは、一般的に熱可塑性樹脂を採用し、例えば、３００℃に熱した樹脂を高射出圧力で注入し一度に金型内に樹脂を充填することで樹脂を封止するものである。また、トランスファーモールドと比較すると、金型内に樹脂を充填した後の樹脂の重合時間を必要としないため作業時間が短縮できるメリットがある。
【０００５】
以下に、インジェクションモールドを用いた従来の混成集積回路装置およびその製造方法について、図１０から図１３を参照して説明する。
【０００６】
先ず、図１０に示すように、金属基板としては、ここではアルミニウム（以下、Ａｌという）基板１を採用して説明してゆく。
【０００７】
このＡｌ基板１は、表面が陽極酸化され、その上に更に絶縁性の優れた樹脂２が全面に形成されている。但し、耐圧を考慮しなければ、この酸化物は省略しても良い。
【０００８】
そして、樹脂封止体１０は、支持部材１０ａと熱可塑性樹脂により形成されている。つまり、支持部材１０ａに載置された基板１をインジェクションモールドにより熱可塑性樹脂で被覆している。そして、支持部材１０ａと熱可塑性樹脂との当接部は、注入された高熱の熱可塑性樹脂により支持部材１０ａの当接部が溶けフルモールド構造を実現している。
【０００９】
ここで、熱可塑性樹脂として採用したものは、ＰＰＳ（ポリフェニルサルファイド）と呼ばれるものである。
【００１０】
そして、熱可塑性樹脂の注入温度が約３００℃と非常に高く、高温の樹脂により半田１２が溶けて半田不良が発生する問題がある。そのため、予め半田の接合部、金属細線７、能動素子５および受動素子６を覆う様に熱硬化性樹脂（例えば、エポキシ樹脂）でポッティングし、オーバーコート９を形成している。このことで、熱可塑性樹脂の成型時、注入樹脂圧により、特に細線（約30〜80μm）が倒れるのを防止したり、断線を防止している。
【００１１】
そして、樹脂封止体１０としては、２段階形成により形成されている。１段階目としては、基板１裏面と金型の間に隙間を設けその間に高射出圧力に樹脂を充填する際の基板１裏面の厚みの確保することを考慮して、基板１裏面には支持部材１０ａを載置している。２段階目としては、支持部材１０ａに載置された基板１をインジェクションモールドにより熱可塑性樹脂で被覆している。そして、支持部材１０ａと熱可塑性樹脂との当接部は、注入された高熱の熱可塑性樹脂により支持部材１０ａの当接部が溶けフルモールド構造を実現している。ここで、支持部材１０ａの熱可塑性樹脂としては、基板１の熱膨張係数と同等のものが好ましい。
【００１２】
次に、インジェクションモールドを用いた従来の混成集積回路装置の製造方法について、図１１から図１３を参照して説明する。
【００１３】
図１１は工程フロー図であり、金属基板を準備する工程、絶縁層形成工程、Ｃｕ箔圧着工程、部分Ｎｉメッキ工程、Ｃｕ箔エッチング工程、ダイボンディング工程、ワイヤーボンディング工程、ポッティング工程、リード接続工程、支持部材取り付け工程、インジェクションモールド工程、リードカット工程の各工程から構成されている。
【００１４】
図１２および図１３に、各工程の断面図を示す。なお、図示しなくても明確な工程は図面を省略している。
【００１５】
先ず、図１２（Ａ）および（Ｂ）では、金属基板を準備する工程、絶縁層形成工程、Ｃｕ箔圧着工程、部分Ｎｉメッキ工程、Ｃｕ箔エッチング工程について示す。
【００１６】
金属基板を準備する工程では、基板の役割として熱放散性、基板強度性、基板シールド性等考慮して準備する。そして、本実施例では、熱放散性に優れた、例えば、厚さ１．５ｍｍ程度のＡｌ基板１を用いる。
【００１７】
次に、アルミ基板１上に更に絶縁性の優れた樹脂２を全面に形成する。そして、絶縁性樹脂２上には、混成集積回路を構成するＣｕの導電箔３を圧着する。Ｃｕ箔３上には、例えば、取り出し電極となるＣｕ箔３と能動素子５とを電気的に接続する金属細線７との接着性を考慮し、Ｎｉメッキ４を全面に施す。
【００１８】
その後、公知のスクリーン印刷等を用いＮｉメッキ４ａおよび導電路３ａを形成する。
【００１９】
次に、図１２（Ｃ）では、ダイボンディング工程、ワイヤボンディング工程について示す。
【００２０】
前工程において形成された導電路３ａ上には、半田ペースト１２等の導電性ペーストを介して能動素子５、受動素子６を実装し、所定の回路を実現する。
【００２１】
次に、図１３（Ａ）、（Ｂ）では、ポッティング工程、リード接続工程および支持部材取り付け工程について示す。
【００２２】
図１３（Ａ）に示すように、ポッティング工程では、後のインジェクションモールド工程の前に、予め、半田の接合部、金属細線７、能動素子５および受動素子６を熱硬化性樹脂（例えば、エポキシ樹脂）でポッティングし、オーバーコート９を形成する。
【００２３】
次に、上記した混成集積回路からの信号を出力及び入力するための外部リード８を準備する。その後、外部リード８を基板１の外周部に形成された外部接続端子１１と半田１２を介して接続する。
【００２４】
次に、図１３（Ｂ）に示すように、外部リード８等を接続した混成集積回路基板１に支持部材１０ａを載置する。基板１を支持部材１０ａ上に載置することで、次工程で説明するインジェクションモールドの際における基板１裏面の樹脂封止体１０の厚みを確保することができる。
【００２５】
次に、図１３（Ｃ）では、インジェクションモールド工程およびリードカット工程について示す。
【００２６】
図示したように、基板１上を熱硬化性樹脂でポッティングし、オーバーコート９を形成した後インジェクションモールドにより樹脂封止体１０を形成する。このとき、支持部材１０ａと熱可塑性樹脂との当接部は、注入された高熱の熱可塑性樹脂により支持部材１０ａの当接部が溶けフルモールド構造の樹脂封止体１０となる。
【００２７】
最後に、外部リード８を使用目的に応じてカットし、外部リード８の長さの調整する。
【００２８】
上記した工程により、図１０に示した混成集積回路装置が完成する。
【００２９】
一方、半導体産業においては、トランスファーモールド法が一般に行われている。従来のトランスファーモールドによる混成集積回路装置では、例えば、Ｃｕから成るリードフレーム上に半導体素子が固着される。そして、半導体素子とリードとは金（以下、Ａｕという）線を介して電気的に接続されている。これは、Ａｌ細線が弾性で劣り折れ曲がり易い点、ボンディング時間が超音波を必要とするため時間を要する点で採用できないためである。そのため、従来において、一枚の金属板から成り、金属板上に回路が形成され、更に、Ａｌ細線によりワイヤーボンディングされた金属基板を直接トランスファーモールドする混成集積回路装置は存在しなかった。
【００３０】
【発明が解決しようとする課題】
インジェクションモールド型の混成集積回路装置では、モールド時の注入圧力により、金属細線７が折れ曲がったり、断線するのを防ぎ、また、インジェクションモールド時の温度により半田１２が流れるのを防ぐ必要があった。そのため、図１０に示した従来構造においては、ポッティングによるオーバーコート９を採用して上記した問題に対処していた。
【００３１】
しかし、熱硬化性樹脂（例えば、エポキシ樹脂）でポッティングしオーバーコート９を形成した後インジェクションモールドを行っていたため、熱硬化性樹脂分の材料コストおよび作業コストが掛かるという問題があった。
【００３２】
また、従来のトランスファーモールドによる混成集積回路装置では、アイランド上に半導体素子等固着していたため、半導体素子等から発生した熱は固着領域から発散するが、熱発散領域に限りがあり熱放散性が悪いという問題があった。
【００３３】
更に、上記したように、樹脂封止体のワイヤーボンディングには樹脂注入圧に強いＡｕ線が用いられるため、Ａｌ細線を採用したトランスファーモールドは現在でも行われていない。そして、Ａｌ細線は超音波ボンディングで行われネックの部分が弱いこと、更には、弾性率が低く樹脂の注入圧力に耐えられない等のことが原因ですぐに曲がってしまう。
【００３４】
更に、トランスファーモールドにより混成集積回路基板を一括して封止する場合、金型内で混成集積回路基板の水平および厚み方向の位置固定を行う必要があるが、モールドの注入圧に耐えうるような固定手段が開発されていない問題があった。
【００３５】
本発明では、トランスファーモールドの工程に於いて、混成集積回路基板を金型内で所定の位置に固定する手段を提供するのが課題である。
【００３６】
【課題を解決するための手段】
上記した課題を解決するために、本発明である混成集積回路装置では、
表面に絶縁樹脂が設けられた基板および前記絶縁樹脂上に設けられた導電路からなる混成集積回路基板と、
前記導電路と電気的に接続された素子と、
前記素子を覆って前記混成集積回路基板をトランスファーモールドによって封止された熱硬化性樹脂とを有する混成集積回路装置に於いて、
押さえピンにより、前記熱硬化性樹脂には前記基板上の回路が形成されていない外周部にホールが形成され、
前記ホールの底部には、前記熱硬化性樹脂と前記混成集積回路基板とが露出していることで解決するものである。
【００３７】
第２に、製造方法としては、
基板表面の絶縁樹脂上に設けられた導電路に素子が実装され、外部接続用端子に外部リードが接続された混成集積回路基板を用意し、
モールドの金型で前記外部リードを挟持し、前記金型に設けられた押さえピンを前記基板上の回路が形成されていない外周部に当接して、前記混成集積回路基板の位置を固定し、
熱硬化性樹脂を用いたトランスファーモールドにより前記混成集積回路基板をモールドする混成集積回路装置の製造方法に於いて、
前記押さえピンにより、モールドされた前記熱硬化性樹脂に形成されたホールの底部は、前記熱硬化性樹脂と前記混成集積回路基板とが露出していることで解決するものである。
【００４２】
【発明の実施の形態】
以下に、本発明の第１の実施形態に係る混成集積回路装置を図１および図２を参照しながら説明する。
【００４３】
先ず、本混成集積回路装置の構造を図１を参照して説明する。図１（Ａ）に示したように、混成集積回路基板３１は、基板３１上に固着される半導体素子等から発生する熱が考慮され、放熱性の優れた基板が採用される。本実施例では、アルミニウム基板３１を用いた場合について説明する。尚、本実施例では、基板３１としてアルミニウム（以下、Ａｌという）基板を用いたが、特に限定する必要はない。例えば、基板３１としては、プリント基板、セラミック基板、金属基板等を用いても本実施例を実現することができる。そして、金属基板としては、Ｃｕ基板、Ｆｅ基板、Ｆｅ−Ｎｉ基板またはＡｌＮ（窒化アルミニウム）基板等を用いても良い。
【００４４】
Ａｌ基板３１は、表面が陽極酸化され、その上に更に絶縁性の優れた、例えば、エポキシ樹脂からなる絶縁樹脂３２が全面に形成されている。但し、耐圧を考慮しなければ、この金属酸化物は省略しても問題はない。
【００４５】
そして、この樹脂３２上には、Ｃｕ箔３３（図５参照）より成る導電路３３ａが形成され、導電路３３ａを保護するようにＡｌ基板３１上には、例えば、エポキシ系樹脂が電気的接続箇所を除いてオーバーコートされている。そして、導電路３３ａ上にはパワートランジスタ、小信号トランジスタやＩＣ等の能動素子３５、チップ抵抗、チップコンデンサ等の受動素子３６が半田４０を介して実装され、所定の回路が実現されている。ここで一部半田を採用せず、Ａｇペースト等で電気的に接続されても良い。また、半導体素子等の能動素子８がフェイスアップで実装される場合は、金属細線３７を介して接続されている。金属細線３７としては、パワー系の半導体素子の場合は、例えば、約１５０〜５００μｍφのＡｌ線が用いられる。一般にはこれを太線と呼んでいる。また、セミパワー系や小信号系の半導体素子の場合は、例えば、約３０〜８０μｍφのＡｌ線が用いられている。一般にこれを細線と呼んでいる。そして、Ａｌ基板３１の外周部に設けられている外部接続用端子３８には、ＣｕやＦｅ−Ｎｉ等の導電性部材からなる外部リード３９が半田４０を介して接続されている。
【００４６】
本発明の特徴は、混成集積回路基板３１上の能動素子３５、受動素子３６、Ａｌ細線３７等に、樹脂封止体が直接形成されている。
【００４７】
つまり、樹脂封止体４１において、トランスファーモールドに用いられる熱硬化性樹脂は、粘性が低く、かつ、硬化温度が上記した接続手段に用いられた半田４０等の融点、例えば、１８３℃よりも低いことに特徴がある。そのことにより、図１０に示したように、従来の混成集積回路装置における熱硬化性樹脂（例えば、エポキシ樹脂）のポッティングによるオーバーコート９を除去することができる。
【００４８】
その結果、特に、小信号系のＩＣ等を導電路３３ａと電気的に接続する、例えば、約４０μｍ程度の径の金属細線等にトランスファーモールド時の熱硬化性樹脂を直接充填しても倒れたり、断線したり、折れ曲がったりすることは無くなる。
特にＡｌ細線において折れ曲がりを防止できたことがポイントとなる。
【００４９】
次に、図１（Ｂ）に示すように、樹脂封止体４１の外部には、外部リード３９が導出されており、外部リード３９は、使用目的に応じて長さが調整されている。そして、樹脂封止体４１には、外部リード３９が導出している側辺と対向する側に２箇所押さえピンの跡としてホール４２が形成されている。ホール４２は、上記したトランスファーモールド時に押さえピン４７（図６参照）が基板３１を固定しているため発生するものであり、樹脂封止体４１形成後も存在する。
【００５０】
しかし、図２（Ａ）に示したように、基板３１の外周部４３、つまり、基板３１上の回路等が形成されていない部分にホール４２は形成されている。そして、ホール４２は基板３１の外周部４３で、かつ、絶縁樹脂３２上に形成されているので、品質性、耐湿性の面でも問題のない構造となっている。ここで、外周部４３は基板３１を個々にプレスする際、回路領域との距離の確保をする為に設けられているマージンである。
【００５１】
次に、図２（Ａ）、（Ｂ）に示したように、Ａｌ基板３１上には導電路３３ａが入り組んで形成されており、その導電路３３ａ上にはパワートランジスタ、小信号トランジスタやＩＣ等の能動素子３５、チップ抵抗、チップコンデンサ等の受動素子３６が半田４０等を介して実装されており、また、外部接続用端子３８を介して外部リード３９が接続されており所定の回路が実現されている。
【００５２】
図示したように、基板３１上には小さいスペースで複雑な回路が形成されている。本発明の混成集積回路装置の特徴は、Ａｌ基板３１全面に絶縁樹脂３２を形成した後樹脂３２上に複雑な回路を形成し、その後、基板３１に外部リード３９を接着しトランスファーモールドにより直接樹脂封止体４１を一体に形成していることである。
【００５３】
従来において、トランスファーモールドにより混成集積回路装置を形成する場合は、例えば、Ｃｕからなるリードフレームは、エッチング、パンチングまたはプレス等で加工をし、配線、ランド等を形成していたため、混成集積回路の導電路の如き複雑な回路を形成できなかった。また、トランスファーモールドによるリードフレームでは、図２（Ａ）のような配線を形成する場合、リードの反りを防止するためにいろいろな場所に吊りリードによる固定が必要となる。このように、一般のリードフレームを使った混成集積回路では、せいぜい能動部品が数個実装されるのみであり、図２（Ａ）のような導電路を持つ混成集積回路を形成するには限界があった。
【００５４】
つまり、本発明の混成集積回路装置の構造をとることで、複雑な回路を有した基板３１をトランスファーモールドにより形成することができる。更に、本発明では、基板３１として熱伝導率の良い基板を使用してトランスファーモールドしているので基板３１全体で発生する熱を発散することができる。よって、トランスファーモールドされた従来のリードフレームによる混成集積回路装置に比べ、金属基板３１が直接モールドされているため、この基板が大きなヒートシンクとして働き、放熱性が優れ、回路特性の改善を実現することができる。
【００５５】
更に、本発明の混成集積回路装置は、図１（B）に示す如く、モールド工程において形成される２つのホール４２の底部から、熱硬化性樹脂と混成集積回路基板が露出することに特徴を有する。
【００５６】
モールド工程に於いて、混成集積回路基板３１が正しい位置で固定された場合には、例えば、ホール４２の底部に熱硬化性樹脂と基板が半分ずつ露出するような設定が施してある。また、２つのホール４２の両方の底部に於いて、基板が全く露出しなかった場合は、モールド工程において、混成集積回路基板３１が厚み方向に移動してしまったことになる。
【００５７】
従って、モールド工程の後に、ホール４２の底部を確認することによって、熱硬化性樹脂内部における混成集積回路基板の位置を確認することができる。
【００５８】
次に、本発明の混成集積回路装置の製造方法を図３から図９を参照して説明する。
【００５９】
図３は工程フロー図であり、金属基板を準備する工程、絶縁層形成工程、Ｃｕ箔圧着工程、部分Ｎｉメッキ工程、Ｃｕ箔エッチング工程、ダイボンディング工程、ワイヤーボンディング工程、リード接続工程、トランスファーモールド工程、リードカット工程の各工程から構成されている。このフローから明確なように、従来は、インジェクションモールドにより樹脂封止体を形成していたが、トランスファーモールドによる樹脂封止体を形成する工程を実現している。
【００６０】
図４から図９に、各工程の断面図を示す。なお、図示しなくても明確な工程は図面を省略している。
【００６１】
本発明の第１の工程は、図４（Ａ）に示す如く、金属基板の準備、絶縁層形成、Ｃｕ箔圧着、Ｎｉメッキを行うことにある。
【００６２】
金属基板を準備する工程では、基板の役割として熱放散性、基板強度性、基板シールド性等考慮して準備する。このとき、特に、パワートランジスタ、大規模化されるＬＳＩ、デジタル信号処理回路等を高密度実装により１つの小型ハイブリットＩＣに集積すると、高密度化することにより熱が集中するので熱放散性が重要視される。そして、本実施例では、熱放散性に優れた、例えば、厚さ１．５ｍｍ程度のＡｌ基板３１を用いる場合について説明する。また、本実施例では、基板３１としてＡｌ基板を用いた場合について説明するが、特に限定する必要はない。
【００６３】
例えば、基板３１としては、プリント基板、セラミック基板、金属基板等を用いても本実施例を実現することができる。そして、金属基板としては、Ｃｕ基板、Ｆｅ−Ｎｉ基板または導電性の優れた金属より成る化学物等が考えられる。
【００６４】
次に、アルミ基板３１は、表面が陽極酸化され酸化物が生成し、その上に更に絶縁性の優れた、例えば、エポキシ樹脂からなる樹脂３２を全面に形成する。但し、耐圧を考慮しなければ、この金属酸化物は省略しても問題はない。そして、絶縁樹脂３２上には、混成集積回路を構成するＣｕの導電箔３３を圧着する。Ｃｕ箔３３上には、例えば、取り出し電極となるＣｕ箔３３と能動素子３５とを電気的に接続する金属細線３７との接着性を考慮し、Ｎｉメッキ３４を全面に施す。
【００６５】
本発明の第２の工程は、図４（Ｂ）に示す如く、部分Ｎｉメッキ形成、Ｃｕ箔エッチングを行うことにある。
【００６６】
Ｎｉメッキ３４上には、公知のスクリーン印刷等によりＮｉメッキ３４を必要とする部分にのみレジストを残存させ、選択マスクとして形成する。そして、エッチングによりＣｕ箔３３上には、例えば、取り出し電極となる箇所にＮｉメッキ３４ａを形成する。その後、レジストを除去し、再度、公知のスクリーン印刷等によりＣｕ箔３３による導電路３３ａとして必要とする部分にのみレジストを残存させ、選択マスクとして形成する。そして、エッチングにより、絶縁性樹脂３２上にはＣｕ箔３３による導電路３３ａを形成する。その後、導電路上には、例えば、スクリーン印刷によりエポキシ系樹脂によりオーバコートをする。
【００６７】
本発明の第３の工程は、図４（Ｃ）に示す如く、ダイボンディング、ワイヤボンディングを行うことにある。
【００６８】
前工程において形成された導電路３３ａ上には、半田ペースト４０等の導電性ペーストを介してパワートランジスタ、小信号トランジスタやＩＣ等の能動素子３５、チップ抵抗、チップコンデンサ等の受動素子３６を実装し、所定の回路を実現する。ここで一部半田を採用せず、Ａｇペースト等で電気的に接続しても良い。また、パワートランジスタ、セミパワートランジスタ等の能動素子３５を実装する際は、能動素子３５と導電路３３ａとの間には熱放散性を考慮してヒートシンクを設置する。
【００６９】
次に、半導体素子等の能動素子３５フェイスアップで実装する場合は、ボンディングにより金属細線３７を介して電気的に接続する。そして、上記したように、能動素子３５と導電路３３ａとを電気的に接着する金属細線３７は、Ｃｕ箔３３からなる導電路３３ａとの接着性を考慮して、導電路３３ａ上のＮｉメッキ３４ａを介してワイヤボンディングされる。
【００７０】
ここで、金属細線３７としては、特に、Ａｌ細線３７が使用されるが、Ａｌ細線３７は空気中で真球状にボールアップすることが困難でステッチボンディング法が使用される。しかし、ステッチボンディング法では、ステッチ部が樹脂の応力により破壊されやすく、また、Ａｕ細線と比較すると弾性係数が小さく樹脂圧により押し倒されやすいという特徴がある。そこで、Ａｌ細線３７を使用する際は、特に、樹脂封止体４１形成時に注意を要する。
【００７１】
本発明の第４の工程は、図５（Ａ）、（Ｂ）に示す如く、リード接続を行うことにある。
【００７２】
図５（Ａ）に示すように、上記した混成集積回路からの信号を出力および入力するための外部リード３９を準備する。外部リード３９としては、出力および入力端子として用いるために導電性であるＣｕ、Ｆｅ−Ｎｉ等の材質からなり、更に、電流容量等考慮して外部リード３９の幅や厚さを決定する。そして、本発明の実施例では、次工程であるトランスファーモールド工程において詳細は説明するが、外部リード３９の強度、バネ性が必要とされるので、例えば、０．４〜０．５ｍｍ程度の厚さの外部リード３９を準備する。その後、外部リード３９を基板３１の外周部に形成された外部接続用端子３８と半田４０を介して接続する。このとき、接続手段としては半田に限定する必要はなく、スポット溶接などによっても接続することができる。
【００７３】
ここで、図５（Ｂ）に示すように、本発明の特徴としては外部リード３９を基板３１の実装面に対してやや角度、例えば、約１０度をもって接続することにある。また、外部リード３９と外部接続用の電極３８とを接続する半田４０の融点より、次工程であるトランスファーモールド工程で用いる熱硬化性樹脂の硬化温度が低いことにもある。
【００７４】
本発明の第５の工程は、本発明の特徴とする工程であり、図６、図７及び図８に示す如く、混成集積回路基板３１をトランスファーモールドにより一括して熱硬化性樹脂で封止することにある。
【００７５】
トランスファーモールドで混成集積回路基板３１を封止するためには、混成集積回路基板３１が、図６（Ｂ）に示す如く、金型のキャビティ７０内で位置固定されなければならない。しかし、混成集積回路基板３１を一括してトランスファーモールドする場合、混成集積回路基板３１を直接的に固定するのは難しい。更に、樹脂の注入圧により混成集積回路基板３１が金型内で移動してしまう問題もある。
【００７６】
そこで、本工程では上金型４５に設けられた少なくとも１つの押さえピン４７で混成集積回路基板３１の外周部を押圧することにより、金型のキャビティ７０内における混成集積回路基板３１の位置固定を行った後、樹脂封入を行う。
【００７７】
具体的にいうと、最初に、図６（Ａ）に示す如く、リードフレーム３９が半田付けされた混成集積回路基板３１を金型キャビティ７０内に搬送する。
【００７８】
次に、図６（Ｂ）に示す如く、上下金型４５および４４によりリードフレーム３９を固定し、押さえピン４７により混成集積回路基板３１の外周部を押圧することにより、金型のキャビティ７０内における混成集積回路基板３１の位置を固定する。
【００７９】
リードフレーム３９は、図５（Ａ）に示す如く、複数のリードを第１の連結部３９ｄおよび第２の連結部３９ｃで連結したものであり、図５（Ｂ）に示す如く、混成集積回路基板３１に対して平行ではなく上方向に傾斜を付けて半田で接合されている。従って、図６（Ａ）に示す如く、リードフレーム３９を平行に載置すると、混成集積回路基板３１が金型のキャビティ６６内で上方向に傾く形になる。
【００８０】
押さえピン４７は、図６（Ａ）に示す如く、上金型４５に少なくとも１つ設けられた突起物であり、上金型４５と下金型４４が嵌合した際に混成集積回路基板３１の外周部を押圧する働きを有する。また押さえピン４７は、混成集積回路基板３１を押圧した際に、混成集積回路基板３１を金型キャビティ７０内で平行にする長さを有する。
【００８１】
従って、図６（Ａ）、図６（Ｂ）に示す如く、金型でリードフレーム３９が固定される事により傾斜が生じた混成集積回路基板３１の外周部を、押さえピン４７で押圧することにより、押さえピン４７の下方向への押圧力とリードフレーム３９の上方向への応力で、混成集積回路基板３１の垂直方向の位置を固定することができる。
【００８２】
また、図８に示す如く、混成集積回路基板７０に接続しているリードフレーム３９の特定の部分を、金型に設けられたガイドピン４６に当接させることにより、混成集積回路基板３１の水平方向の位置固定が行える。
【００８３】
尚、上述の説明では図６（Ａ）、図６（Ｂ）に示す如く、上金型に固定された押さえピン４７を用いて混成集積回路基板３１の位置固定を行ったが、図７（Ａ）、（Ｂ）に示すような可動式の押さえピン８０を用いる方法もある。可動式の押さえピン８０を用いると、樹脂封入が終了後、ピン８０を引き、その後硬化するので、混成集積回路基板３１の露出部が無くなり、混成集積回路装置の耐湿性は更に向上される。
【００８４】
次に、図８（Ｂ）に示す如く、本発明の混成集積回路装置の製造方法では、ゲート４８から金型キャビティ７０内に注入する熱硬化性樹脂を、最初に基板３１の側面にあたるように注入する。そして、矢印４９に示すように注入される熱硬化性樹脂は、基板３１により矢印４９ａに示すように基板３１の上部方向および下部方向に分岐して流れる。このとき、基板３１の上部への流入幅５６と基板３１の下部への流入幅５５とがほぼ同等の幅で形成されているので、基板３１下部への熱硬化性樹脂の流入も円滑に行うことができる。更に、熱硬化性樹脂の注入速度および注入圧力も１度基板３１側面にあてることで低減され、Ａｌ細線３７の折れ曲がり、断線等の影響を抑止することができる。
【００８５】
以上のことにより本工程では、混成集積回路基板３１を一括して熱硬化性樹脂によりトランスファーモールドが行える。
【００８６】
また、図６に示す如く、固定式の押さえピン４７で混成集積回路基板３１を押圧した場合、混成集積回路基板３１の外周部の一部分は、図９（Ａ）に示す如く、モールドの工程が終了すると押さえピン用のホール４２の底部から露出する。しかし、混成集積回路基板３１の外周部は混成集積回路基板３１を打ち抜く際に必要なマージンであるので導電路等は設けられていない。よって、混成集積回路基板３１上にオーバーコートが設けられており金属基板は外部に露出しないので、ホール４２による混成集積回路装置の耐湿性の低下は無い。しかも、マージン領域を、ピンの当接部とするので、回路領域を当接部とするよりも基板表面を有効に活用できる。
【００８７】
更に、図９（Ｂ）に示す如く、ホール４２の底部に露出した金属基板４２ｂと樹脂４２ａの面積の割合を確認することにより、モールド工程に於いて、混成集積回路基板３１の移動の有無を確認することができる。基板３１が所望の位置でモールドされた場合は、例えば、ホール４２の底部の半分が混成集積回路基板３１で占められるように設計されている。従って、ホール４２の底部に所望の面積の金属基板が露出しなかった場合は、モールド工程に於いて混成集積回路基板３１が水平方向に移動したことになる。また、２つのホール４２のどちらの底部にも混成集積回路基板３１が露出しなかった場合は、モールド工程に於いて、混成集積回路基板３１が厚み方向に移動したことになる。以上のことにより、ホール４２の底部を確認することによってモールド工程が良好に行われたか否かを判断することが可能となる。
【００８８】
本発明の第６の工程は、図９に示す如く、リードカットを行うことにある。
【００８９】
前工程であるトランスファーモールド工程で金型４４、４５から漏れた樹脂は外部リード３９に形成された第２の連結部３９ｃで堰き止められ、そのまま硬化する。その結果、外部リード３９の第２の連結部３９ｃより樹脂封止体４１側のリード間は流出樹脂５０で充填され、外部リード３９の第２の連結部より先端側のリード間には樹脂が充填されない。
【００９０】
そして、第２の連結部３９ｃを打ち抜くことで外部リード３９の個々のリードを独立させ、そして、使用目的に応じて外部リード３９の長さの調整するが、例えば、点線５１の位置で外部リード３９をカットする。この時同時に、流出樹脂５０も除去する。
【００９１】
上記した工程により、図１に示した混成集積回路装置が完成する。
【００９２】
上記したように、本発明の混成集積回路装置の製造方法としては、トランスファーモールド工程では、押さえピンにより混成集積回路基板の外周部を押圧することにより混成集積回路装置の金型内での位置固定を行うことに特徴がある。そのことにより、本発明の混成集積回路装置の製造方法では、従来の混成集積回路装置の製造方法における支持部材の載置を省略することができ、更に、完成した混成集積回路装置の熱放散性を大幅に向上させることができる。
【００９３】
本発明の混成集積回路装置およびその製造方法は、フルモールド型の混成集積回路装置について説明してきたが上記の実施の形態には限定されない。例えば、混成集積回路基板の裏面が全面露出した形態の混成集積回路装置も形成することができる。この場合は、上記した効果の他に、更に、熱放散性の効果を得ることができる。
【００９４】
更に、本実施例では、外部リードが基板の１側面から導出される片側リードの場合について説明したがこの構造に限定されることはなく、両側リードや４方向リードにおいても上記の効果の他に、更に、基板を安定させた状態でトランスファーモールド工程を実現できる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００９５】
【発明の効果】
以上、説明したように本発明の混成集積回路装置およびその製造方法によれば、以下に示すような優れた効果を奏し得る。
【００９６】
モールドの工程において金型に設けられた押さえピンを用いて混成集積回路基板の外周部を押圧することにより、金型のキャビティ内における混成集積回路基板の位置を固定することができる。更に、混成集積回路基板を一括してトランスファーモールドすることができるので、混成集積回路基板の裏面を一定の厚さで熱伝導性に優れた熱硬化性樹脂で封止することができ、熱放散性に優れた混成集積回路装置を作成することができる。尚、押さえピンを用いる事により混成集積回路基板の導電路を設けていない外周部の一部は露出する形になるが、混成集積回路基板は金属基板上に絶縁層が形成されているので、このことによる混成集積回路装置の耐湿性の低下は無い。
【００９７】
更にまた本発明では、押さえピンによって形成されたホールの底部を確認することによって、混成集積回路装置内部における混成集積回路基板の位置を確認することができる。具体的には、ホールの底部に露出する混成集積回路基板と熱硬化性樹脂の面積の割合を確認することにより、混成集積回路基板の水平方向の位置を確認することができる。また、ホールの底部に於いて、混成集積回路基板の露出の有無を確認することにより、混成集積回路基板の厚み方向の位置を確認することができる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置の（Ａ）断面図、（Ｂ）平面図を説明する図である。
【図２】本発明の混成集積回路装置の（Ａ）平面図、（Ｂ）断面図を説明する図である。
【図３】本発明の混成集積回路装置の製造方法のフロー図である。
【図４】本発明の混成集積回路装置の製造方法を説明する図である。
【図５】本発明の混成集積回路装置の製造方法を説明する図である。
【図６】本発明の混成集積回路装置の製造方法を説明する図である。
【図７】本発明の混成集積回路装置の製造方法を説明する図である。
【図８】本発明の混成集積回路装置の製造方法を説明する図である。
【図９】本発明の混成集積回路装置の製造方法を説明する図である。
【図１０】従来の混成集積回路装置の断面図である。
【図１１】従来の混成集積回路装置の製造方法のフロー図である。
【図１２】従来の混成集積回路装置の製造方法を説明する図である。
【図１３】従来の混成集積回路装置の製造方法を説明する図である。

Claims (13)

  1. 表面に絶縁樹脂が設けられた基板および前記絶縁樹脂上に設けられた導電路からなる混成集積回路基板と、
    前記導電路と電気的に接続された素子と、
    前記素子を覆って前記混成集積回路基板をトランスファーモールドによって封止された熱硬化性樹脂とを有する混成集積回路装置に於いて、
    押さえピンにより、前記熱硬化性樹脂には前記基板上の回路が形成されていない外周部にホールが形成され、
    前記ホールの底部には、前記熱硬化性樹脂と前記混成集積回路基板とが露出していることを特徴とした混成集積回路装置。
  2. 前記混成集積回路基板は、前記導電路の電気的接続箇所を除いて、前記基板の前記絶縁樹脂上には、オーバーコートが設けられ、
    前記ホールの底部は、前記熱硬化性樹脂と前記オーバーコートとが露出していることを特徴とした請求項1に記載の混成集積回路装置。
  3. 前記熱硬化性樹脂は、前記基板の裏面も含めフルモールドでなるか、または前記基板の裏面が露出されることを特徴とした請求項１に記載の混成集積回路装置。
  4. 前記基板に設けられた外部接続用端子と接続された外部リードは、前記混成集積回路基板の第１の側辺に設けられ、前記ホールは、前記第１の側辺と対向する第２の側辺側に２箇所設けられることを特徴とした請求項１〜請求項３のいずれかに記載の混成集積回路装置。
  5. 前記外部リードは、対向する側辺に設けられることを特徴とした請求項４に記載の混成集積回路装置。
  6. 前記基板は、プリント基板、セラミック基板または金属基板であることを特徴とした請求項１〜請求項５のいずれかに記載の混成集積回路装置。
  7. 基板表面の絶縁樹脂上に設けられた導電路に素子が実装され、外部接続用端子に外部リードが接続された混成集積回路基板を用意し、
    モールドの金型で前記外部リードを挟持し、前記金型に設けられた押さえピンを前記基板上の回路が形成されていない外周部に当接して、前記混成集積回路基板の位置を固定し、
    熱硬化性樹脂を用いたトランスファーモールドにより前記混成集積回路基板をモールドする混成集積回路装置の製造方法に於いて、
    前記押さえピンにより、モールドされた前記熱硬化性樹脂に形成されたホールの底部は、前記熱硬化性樹脂と前記混成集積回路基板とが露出していることを特徴とした混成集積回路装置の製造方法。
  8. 前記混成集積回路基板は、前記導電路の電気的接続箇所を除いて、前記基板の前記絶縁樹脂上には、オーバーコートが設けられ、
    前記ホールの底部は、前記熱硬化性樹脂と前記オーバーコートとが露出していることを特徴とした請求項７に記載の混成集積回路装置の製造方法。
  9. 前記外部リードは外部接続用端子に接続される際に、前記混成集積回路基板に対して平行ではなく上方向に傾斜をつけて接続されることを特徴とした請求項７または請求項８に記載の混成集積回路装置の製造方法。
  10. ） 前記押さえピンの下方向への押圧力と前記外部リードの上方向の応力により前記混成集積回路基板の垂直方向の位置を固定することを特徴とした請求項９に記載の混成集積回路装置の製造方法。
  11. 前記ホールの底部に露出した前記混成集積回路基板と前記熱硬化性樹脂との面積の割合を確認することにより、前記混成集積回路基板の位置を確認することを特徴とした請求項７〜請求項１０のいずれかに記載の混成集積回路装置の製造方法。
  12. 前記基板に設けられた外部接続用端子と接続された外部リードは、前記混成集積回路基板の第１の側辺に設けられ、前記ホールは、前記第１の側辺と対向する第２の側辺側に２箇所設けられることを特徴とした請求項７〜請求項１１のいずれかに記載の混成集積回路装置の製造方法。
  13. 前記外部リードは、対向する側辺に設けられることを特徴とした請求項７〜請求項１２のいずれかに記載の混成集積回路装置の製造方法。
JP2001196984A 2001-06-28 2001-06-28 混成集積回路装置およびその製造方法 Expired - Lifetime JP4614584B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001196984A JP4614584B2 (ja) 2001-06-28 2001-06-28 混成集積回路装置およびその製造方法
TW91113330A TW546715B (en) 2001-06-28 2002-06-19 Hybrid integrated circuit device and manufacturing method therefor
US10/183,736 US6974727B2 (en) 2001-06-28 2002-06-27 Method of manufacturing a hybrid integrated circuit device
CNB021251436A CN100474582C (zh) 2001-06-28 2002-06-28 混合集成电路装置及其制造方法
US11/248,887 US20060033209A1 (en) 2001-06-28 2005-10-11 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001196984A JP4614584B2 (ja) 2001-06-28 2001-06-28 混成集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003017517A JP2003017517A (ja) 2003-01-17
JP4614584B2 true JP4614584B2 (ja) 2011-01-19

Family

ID=19034688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001196984A Expired - Lifetime JP4614584B2 (ja) 2001-06-28 2001-06-28 混成集積回路装置およびその製造方法

Country Status (4)

Country Link
US (2) US6974727B2 (ja)
JP (1) JP4614584B2 (ja)
CN (1) CN100474582C (ja)
TW (1) TW546715B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045903A (ja) * 2001-08-01 2003-02-14 Fujitsu Ten Ltd ダイボンド装置
JP3896029B2 (ja) 2002-04-24 2007-03-22 三洋電機株式会社 混成集積回路装置の製造方法
US20050000726A1 (en) * 2003-06-06 2005-01-06 Honda Motor Co., Ltd. Resin encapsulated electronic component unit and method of manufacturing the same
JP4334335B2 (ja) * 2003-12-24 2009-09-30 三洋電機株式会社 混成集積回路装置の製造方法
JP4413054B2 (ja) * 2004-03-29 2010-02-10 三洋電機株式会社 混成集積回路装置の製造方法
CN102034782A (zh) * 2009-09-30 2011-04-27 万国半导体有限公司 一种用于功率半导体器件的混合合金引线框架
JP2011100718A (ja) * 2009-10-05 2011-05-19 Yazaki Corp コネクタ
CN102117754B (zh) * 2011-01-05 2016-05-18 无锡市玉祁红光电子有限公司 晶体闸流管阳极安装隔离片的翻转模具装置
US8787003B2 (en) * 2011-10-12 2014-07-22 Infineon Technologies Ag Low inductance capacitor module and power system with low inductance capacitor module
JP2013153027A (ja) * 2012-01-24 2013-08-08 Fujitsu Ltd 半導体装置及び電源装置
CN103715106B (zh) * 2012-09-29 2016-08-17 广东美的制冷设备有限公司 一种智能功率模块的制造方法及智能功率模块
JP5734364B2 (ja) * 2012-11-22 2015-06-17 株式会社デンソー 電力変換装置
CN104604346B (zh) * 2013-08-30 2016-04-20 新电元工业株式会社 电气设备及其制造方法、以及电气设备的设计方法
US20150373845A1 (en) * 2014-06-24 2015-12-24 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting structure and method of manufacturing electronic component mounting structure
CN108847409B (zh) * 2018-06-25 2020-04-17 乐清海创智能科技有限公司 一种智能功率模块及其制备方法
CN108831838B (zh) * 2018-06-26 2020-04-24 乐清海创智能科技有限公司 一种ipm封装结构及其制备方法
CN108878383B (zh) * 2018-06-26 2020-04-17 乐清海创智能科技有限公司 一种高性能ipm封装模块及其制备方法
TWI721648B (zh) * 2019-04-10 2021-03-11 欣興電子股份有限公司 封裝載板以及封裝結構
CN111816636B (zh) 2019-04-10 2022-05-31 欣兴电子股份有限公司 封装载板以及封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192351A (ja) * 1990-11-22 1992-07-10 Hitachi Ltd 半導体装置及びその形成方法
JPH06224241A (ja) * 1993-01-25 1994-08-12 Toyota Autom Loom Works Ltd 樹脂封止回路装置の成形方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62244139A (ja) * 1986-04-17 1987-10-24 Citizen Watch Co Ltd 樹脂封止型ピングリツドアレイ及びその製造方法
JPS63253653A (ja) * 1987-04-10 1988-10-20 Citizen Watch Co Ltd 樹脂封止型ピングリツドアレイ及びその製造方法
US4954308A (en) * 1988-03-04 1990-09-04 Citizen Watch Co., Ltd. Resin encapsulating method
JPH02171219A (ja) * 1988-12-24 1990-07-02 T & K Internatl Kenkyusho:Kk 電子部品の樹脂封止成形方法及び装置
JP3491481B2 (ja) * 1996-08-20 2004-01-26 株式会社日立製作所 半導体装置とその製造方法
US6495083B2 (en) * 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
TW424312B (en) * 1998-03-17 2001-03-01 Sanyo Electric Co Module for IC cards, method for making a module for IC cards, hybrid integrated circuit module and method for making same
JP2000294692A (ja) * 1999-04-06 2000-10-20 Hitachi Ltd 樹脂封止型電子装置及びその製造方法並びにそれを使用した内燃機関用点火コイル装置
US6365434B1 (en) * 2000-06-28 2002-04-02 Micron Technology, Inc. Method and apparatus for reduced flash encapsulation of microelectronic devices
US20020074652A1 (en) * 2000-12-15 2002-06-20 Pierce John L. Method, apparatus and system for multiple chip assemblies

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192351A (ja) * 1990-11-22 1992-07-10 Hitachi Ltd 半導体装置及びその形成方法
JPH06224241A (ja) * 1993-01-25 1994-08-12 Toyota Autom Loom Works Ltd 樹脂封止回路装置の成形方法

Also Published As

Publication number Publication date
US6974727B2 (en) 2005-12-13
US20030001255A1 (en) 2003-01-02
CN100474582C (zh) 2009-04-01
JP2003017517A (ja) 2003-01-17
TW546715B (en) 2003-08-11
US20060033209A1 (en) 2006-02-16
CN1395309A (zh) 2003-02-05

Similar Documents

Publication Publication Date Title
JP4614586B2 (ja) 混成集積回路装置の製造方法
JP4614584B2 (ja) 混成集積回路装置およびその製造方法
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US6291274B1 (en) Resin molded semiconductor device and method for manufacturing the same
US8203848B2 (en) Circuit device and method of manufacturing the same
JP3793628B2 (ja) 樹脂封止型半導体装置
JP5341337B2 (ja) 半導体装置及びその製造方法
KR930004246B1 (ko) 수지밀봉형 반도체장치
KR20060042872A (ko) 반도체장치의 실장 방법
US6975024B2 (en) Hybrid integrated circuit device and manufacturing method thereof
JP2837355B2 (ja) 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2586835B2 (ja) 半導体集積回路
JP4623871B2 (ja) 混成集積回路装置
JP4614585B2 (ja) 混成集積回路装置の製造方法
JP4732138B2 (ja) 半導体装置及びその製造方法
JP2622862B2 (ja) リード付電子部品搭載用基板
JP4614579B2 (ja) 混成集積回路装置の製造方法
JP3234614B2 (ja) 半導体装置及びその製造方法
JP2612468B2 (ja) 電子部品搭載用基板
JP2517360B2 (ja) 電子部品搭載用基板
JP3745106B2 (ja) 半導体装置およびその製造方法
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101019

R151 Written notification of patent or utility model registration

Ref document number: 4614584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term