DE60015770T2

DE60015770T2 - Flashspeicheranordnung mit extern ausgelöster erfassung und heilung von fehlerhaften zellen

Info

Publication number: DE60015770T2
Application number: DE60015770T
Authority: DE
Inventors: J. Christophe CHEVALLIER
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 1999-08-23
Filing date: 2000-08-23
Publication date: 2005-12-08
Anticipated expiration: 2020-08-24
Also published as: AU6929300A; JP2003507840A; JP3653248B2; WO2001015172A3; DE60015770D1; US6813183B2; EP1206775B1; WO2001015172A2; ATE282239T1; KR20030009288A; KR100487031B1; EP1206775A2; US20020191440A1

Description

Gebiet der Erfindung
Die Erfindung betrifft allgemein Speichervorrichtungen, und spezieller betrifft sie die extern ausgelöste Leckerkennung und Leckreparatur bei einer Flashspeichervorrichtung.
Hintergrund
Elektrisch löschbare und programmierbare Festwertspeicher mit Arrays von als Flashzellen bekannten Einheiten, die auch als Flash-EEPROMs oder Flashspeichervorrichtungen bezeichnet werden, finden sich bei einer großen Vielfalt elektrischer Vorrichtungen. Eine Flashspeichervorrichtung ist typischerweise in einem integrierten Schaltkreis ausgebildet. Eine herkömmliche Flashzelle, die auch als Transistorspeicherzelle mit Floatgate bezeichnet wird, ist einem Feldeffekttransistor ähnlich, der über einen Kanalbereich zwischen einer Source und einem Drain in einem Substrat sowie ein Steuergate über dem Kanalbereich verfügt. Außerdem verfügt die Flashzelle über ein Floatgate zwischen dem Steuergate und dem Kanalbereich. Das Floatgate ist durch eine Gateoxidschicht vom Kanalbereich getrennt, und eine dielektrische Polymaterial-Zwischenschicht trennt das Steuergate vom Floatgate. Sowohl das Steuergate als auch das Floatgate bestehen aus dotiertem Polysilicium. Das Floatgate ist potentialfrei oder elektrisch isoliert. Die Flashspeichervorrichtung verfügt über eine große Anzahl von Flashzellen in einem Array, wobei das Steuergate jeder Flashzelle mit einer Wortleitung verbunden ist und der Drain mit einer Bitleitung verbunden ist, und wobei die Flashzellen in einem Gitter von Wortleitungen und Bitleitungen angeordnet sind.
Eine Flashzelle wird dadurch programmiert, dass ungefähr 10 Volt an das Steuergate angelegt werden, zwischen 5 und 7 Volt an den Drain, und dass die Source und das Substrat geerdet werden, um für die Injektion heißer Elektronen aus dem Kanalbereich in das Floatgate durch das Gateoxid zu sorgen. Die Spannung am Steuergate bestimmt die Ladungsmenge, die sich nach dem Programmieren im Floatgate befindet. Die Ladung beeinflusst den Strom im Kanalbereich durch Bestimmen der Spannung, die an das Steuergate angelegt werden muss, damit die Flashzelle einen Strom zwischen der Source und dem Drain leitet. Diese Spannung wird als Schwellenspannung der Flashzelle bezeichnet, und es handelt sich um die physikalische Form des in der Flashspeichervorrichtung gespeicherten Datenwerts. Wenn die Ladung auf dem Floatgate zu, nimmt die Schwellenspannung zu.
Ein Typ einer Flashspeichervorrichtung verfügt über ein Array von Mehrbit- oder Mehrzustands-Flashzellen. Mehrzustands-Flashzellen verfügen über dieselbe Struktur wie normale Flashzellen, und sie können in einer einzelnen Zelle mehrere Datenbits speichern. Eine Mehrbit- oder Mehrzustands-Flashzelle verfügt über mehrere gesonderte Schwellenspannungspegel über einen Spannungsbereich. Jeder gesonderte Schwellenspannungspegel entspricht einem Satz von Datenbits, wobei die Anzahl der Bits die Datenmenge repräsentiert, die in einer Mehrzustands-Flashzelle speicherbar ist.
Daten werden in herkömmlichen Flashspeichervorrichtungen dadurch abgespeichert, dass zuvor gelöschte Flashzellen programmiert werden. Eine Flashzelle wird dadurch gelöscht, dass ungefähr –10 Volt an das Steuergate angelegt werden, 5 Volt an die Source, das Substrat geerdet wird und der Drain potentialfrei sein kann. Bei einem alternativen Löschverfahren wird das Steuergate geerdet, und an die Source werden 12 Volt angelegt. Die Elektronen im Floatgate werden dazu veranlasst, durch Fowler-Nordheim-Tunnelung durch das Gateoxid zur Source zu laufen, damit die Ladung im Floatgate abnimmt und die Schwellenspannung der Flashzelle verringert wird. Flashzellen in einem Array in einer Flashspeichervorrichtung werden zu Blöcken gruppiert, und die Zellen in jedem Block werden gemeinsam gelöscht.
Eine Flashzelle wird dadurch gelesen, dass ungefähr 5 Volt an das Steuergate gelegt werden, ungefähr 1 Volt an den Drain, und dass die Source und das Substrat geerdet werden. Die Flashzelle wird leitend gemacht, und der Strom in der Zelle wird erfasst, um den in der Flashzelle gespeicherten Datenwert zu bestimmen. Der Strom wird in eine Spannung gewandelt, die in einem Leseverstärker mit einer oder mehreren Bezugsspannungen verglichen wird, um den Zustand der Flashzelle zu bestimmen. Der Strom, wie er durch eine Flashzelle, die gelesen wird, gezogen wird, hängt von der im Floatgate gespeicherten Ladungsmenge ab.
Die Fähigkeit von Flashspeichervorrichtungen, Daten zu speichern, nimmt allmählich durch Verringern der Größe und durch Erhöhen der Anzahl der Flashzellen in jeder integrierten Schaltung zu. Die Verringerung der Größe der Flashzellen macht sie anfälliger für Lecks. Ein Leck ist ein unerwünschter Ladungsverlust aus dem Floatgate einer Flashzelle, und es kann aus einem von mehreren Gründen auftreten. Das Aufrechterhalten von Daten kann beeinträchtigt werden, wenn die Ladung vom Floatgate während der 10- bis 100-jährigen Betriebslebensdauer einer Flashspeichervorrichtung langsam abdriftet. Umgebungsbedingungen, unter denen die Flashspeichervorrichtung arbeitet, wie die Temperatur, können das Leck beeinflussen. Ein Leck kann auch dann auftreten, wenn die Flashzelle auf die folgende Weise gestört wird. Wenn eine Flashzelle programmiert, gelöscht oder gelesen wird, kann ihre Wortleitung oder Bitleitung, oder beide, mit einer Spannung verbunden werden, die entweder in positiver oder negativer Richtung erhöht ist. Benachbarte Flashzellen, die dieselbe Wortleitung oder Bitleitung gemeinsam haben, empfangen ebenfalls die erhöhte Spannung, was Spannungsdifferenzen zwischen Steuergates, Drains und Sources der benachbarten Flashzellen stören kann. Die Störung kann bewirken, dass Ladung von den Floatgates einiger der benachbarten Flashzellen ausleckt. Abhängig von der Arraystruktur können mehrere Programmierzyklen oder ein Löschvorgang von Flashzellen in einem Block Lecks in anderen Blöcken im Array hervorrufen. Wenn in einer programmierten Flashzelle während ihrer Lebensdauer ein ausreichendes Leck auftritt, kann sie sich allmählich in einen Zustand begeben, in dem ein Lesevorgang anzeigt, dass sie gelöscht ist. Dies wird als Bitfehler bezeichnet. Wenn Flashzellen kleiner werden und mehr Flashzellen auf einer vorgegebenen Fläche eines Siliciumchips platziert werden, besteht eine erhöhte Tendenz dahin, dass eine Flashzelle gestört wird und ein Leck erleidet.
Demgemäß existiert Bedarf an verbesserten Verfahren zum Erfassen und Reparieren leckender Flashzellen.
EP 0 791 933 offenbart einen elektrisch modifizierbaren nichtflüchtigen Mehrpegelspeicher mit einer internen Echtzeituhr zum Aktivieren periodischer Auffrischoperationen.
EP 0 911 833 offenbart eine Flashspeichervorrichtung, bei der Sektoren auf die Erkennung eines Datenfehlers (d.h. Erfassung einer Schwellenspannung innerhalb einer verbotenen Zone) während einer Leseoperation hin aufgefrischt werden können. Die Leseoperationen werden durch Lese/Schreib-Steuerschaltungen und analoge Leseschaltungen im Speicher gesteuert.
Zusammenfassung der Erfindung
Die o.g. und andere Mängel werden in der folgenden detaillierten Beschreibung angesprochen. Gemäß einer Ausführungsform der Erfindung umfasst ein Verfahren zum Betreiben einer Flashspeichervorrichtung zum Speichern von Daten in mehreren Flashzellen das Folgende:

– Initiieren einer Operation zum Erfassen und Reparieren leckender Flashzellen in der Flashspeichervorrichtung, wobei die Erfassungs- und Reparaturoperation die folgenden Schritte umfasst:
– Durchführen einer Erfassungsoperation, wobei die Zelle gelesen und der Strom in der Zelle gemessen wird (410),
– der Strom mit einem Referenzstromniveau verglichen wird (416),
– eine leckende Zelle identifiziert wird, wenn der Strom das Referenzstromniveau überschreitet (416, 418), und
– bei Anzeige einer leckenden Zelle eine Reparaturoperation initiiert wird (420), wobei die Reparaturoperation die folgenden Schritte umfasst:
– Anlegen eines Reparaturpulses an die Flashspeicherzelle (326),
– Bestimmen, ob die Flashzelle leckt (316), indem der Strom in der Zelle mit einem Referenzstromniveau verglichen wird (416),
– Wiederholen der Schritte des Anlegens eines Reparaturpulses und des Bestimmens, ob die Zelle leckt, und
– Stoppen der Reparatur, wen die Zelle als nicht leckend bestimmt wird, dadurch gekennzeichnet, dass die Erfassungs-und Reparaturoperationen durch Kopplung eines oder mehrerer ausgewählter Signale an die Flashspeichervorrichtung von einer zu der Flashspeichervorrichtung externen Quelle (105) zu einer Zeit initiiert wird, die durch die Quelle gewählt wird, wenn Schreibe- oder Ausgabefunktionen deaktiviert sind oder wenn die Vorrichtung deaktiviert ist, und
– ein Zähler immer dann inkrementiert wird, wenn die Speicherzelle als leckend bestimmt wird, und die Reparatur beendet wird und die Speicherzelle als fehlerhaft bestimmt wird, wenn die Anzahl von an die Zelle angelegten Reparaturpulsen eine vorbestimmte Zahl überschreitet (322, 324).

Gemäß einer anderen Ausführungsform der Erfindung ist ein System mit Folgendem versehen:

– Einer Flashspeichervorrichtung (110, 610, 710) mit mehreren Flashzellen (138) und mehreren Anschlüssen (115, 117, 121–125, 612, 614, 712) zum Empfangen von Austausch-Interfacesignalen, Adresssignalen und Datensignalen; und
– einer an die Anschlüsse der Flashspeichervorrichtung angeschlossenen Steuereinheit zum Austauschen der Interfacesignale, Adresssignale und Datensignale mit der Flashspeichervorrichtung, wobei die Steuereinheit über Befehle verfügt, um Daten in den Flashzellen zu speichern und
– eine Operation zum Erfassen und Reparieren leckender Flashzellen in der Flashspeichervorrichtung durch Kopplung mindestens eines gewählten signals an die Anschlüsse der Flashspeichervorrichtung zu initiieren, wobei die Erfassungs- und Reparaturoperation Folgendes umfasst:
– Durchführen einer Erfassungsoperation, wobei
– die Zelle gelesen und der Strom in der Zelle gemessen wird (410),
– der Strom mit einem Referenzstromniveau verglichen wird (416),
– eine leckende Zelle identifiziert wird, wenn der Strom das Referenzstromniveau überschreitet (416, 418), und
– bei Anzeige einer leckenden Zelle eine Reparaturoperation initiiert wird (420), wobei die Reparaturoperation die folgenden Schritte umfasst:
– Anlegen eines Reparaturpulses an die Flashspeicherzelle (326),
– Bestimmen, ob die Flashspeicherzelle leckt (316), indem der Strom in der Zelle mit einem Referenzstromniveau verglichen wird (416),
– Wiederholen der Schritte des Anlegens eines Reparaturpulses und des Bestimmens, ob die Zelle leckt, und
– Stoppen der Reparatur, wenn die Zelle als nicht leckend bestimmt wird, dadurch gekennzeichnet, dass die Quelle (105) dazu betreibbar ist, die Erfassungs- und Reparaturoperation zu einer Zeit zu initiieren, die durch die Quelle gewählt wird, wenn Schreibe- oder Ausgabefunktionen deaktiviert sind oder wenn die Vorrichtung deaktiviert ist, und
– das System einen Zähler aufweist, der immer dann inkrementiert wird, wenn die Speicherzelle als leckend bestimmt wird, und das System dazu betreibbar ist, die Reparatur zu beenden und die Speicherzelle als fehlerhaft zu bestimmen, wenn die Anzahl von an die Zelle angelegten Reparaturpulsen eine vorbestimmte Zahl überschreitet (322, 324).

Vorteile der Erfindung werden dem Fachmann beim Studieren der detaillierten Beschreibung ersichtlich werden.
Kurze Beschreibung der Zeichnungen
1 ist ein schematisches Diagramm eines Flashspeichersystems gemäß einer Ausführungsform der Erfindung.
2 ist ein schematisches Diagramm eines Blocks von Flashzellen im Spei chersystem der 1.
3 ist ein Flussdiagramm eines Verfahrens zum Testen von Flashzellen auf Lecks und zum Reparieren leckender Flashzellen gemäß einer Ausführungsform der Erfindung.
4 ist ein Flussdiagramm eines Verfahrens zum Testen einer Flashzelle auf ein Leck gemäß einer Ausführungsform der Erfindung.
5 ist ein elektrisches, schematisches Diagramm einer Schaltung zum Testen einer Flashzelle auf ein Leck gemäß einer Ausführungsform der Erfindung.
6 ist ein schematisches Diagramm eines Flashspeichersystems gemäß einer Ausführungsform der Erfindung.
7 ist ein schematisches Diagramm eines Flashspeichersystems gemäß einer Ausführungsform der Erfindung.
8 ist ein Blockdiagramm eines integrierten Schaltungschips gemäß einer Ausführungsform der Erfindung.
9 ist ein Blockdiagramm einer kompakten Flashspeicherkarte gemäß einer Ausführungsform der Erfindung.
10 ist ein Blockdiagramm eines Informationshandhabungssystems gemäß einer Ausführungsform der Erfindung.
Detaillierte Beschreibung
In der folgenden detaillierten Beschreibung beispielhafter Ausführungsformen der Erfindung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil derselben bilden und in denen zur Veranschaulichung spezielle beispielhafte Ausführungsformen, gemäß denen die Erfindung ausgeübt werden kann, dargestellt sind. Diese Ausführungsformen werden ausreichend detailliert beschrieben, um es dem Fachmann zu ermöglichen, die Erfindung auszuüben, und es ist zu beachten, dass andere Ausführungsformen verwendet werden können und logische, mechanische, elektrische und andere Änderungen vorgenommen werden können, ohne vom Grundgedanken oder Schutzumfang der Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist daher nicht in beschränkendem Sinn zu verwenden, da der Schutzumfang der Erfindung nur durch die Ansprüche definiert ist.
In dieser Beschreibung wird eine Flashzelle als aktiviert oder eingeschaltet beschrieben, wenn sie durch eine Steuergatespannung, die ihre Schwellenspannung überschreitet, leitend gemacht ist, und sie wird als im inaktiven Zustand oder ausgeschaltet bezeichnet, wenn die Steuergatespannung unter der Schwellenspannung liegt und sie nicht leitend ist. Ein digitales Signal vom Wert 1 kann auch als hohes Signal bezeichnet werden, und ein digitales Signal vom Wert 0 kann auch als niedriges Signal bezeichnet werden.
Die 1 ist ein schematisches Diagramm zum Veranschaulichen eines Flashspeichersystems 100 gemäß einer Ausführungsform der Erfindung. Das Speichersystem 100 verfügt über eine Speichersteuerung 105 und einen integrierten Schaltkreis (IC) 110 eines Flashspeichers. Die Steuerung 105 verfügt über eine Steuerungsvorrichtung wie einen Mikroprozessor, um den IC 110 mit Schnittstellensignalen zu versorgen. Zu den Schnittstellensignalen gehören Adressensignale, die über mehrere Adressleitungen 115 an eine Adresspuffer- und Latchschaltung 116 geliefert werden, sowie Datensignale, die über mehrere Datenleitungen 117 übermittelt werden. Die Datenleitungen 117 sind mit einem Eingangspuffer 118 verbunden, der Datensignale zur Übertragung an eine Eingangsdaten-Latchschaltung 119 über mehrere interne Datenleitungen 120 speichert. Zur anderen durch die Steuerung 105 bereitgestellten Schnittstellensignalen gehören ein Schreib-Freigabesignal WE* an einem Knoten 121, ein Chip-Freigabesignal CE* an einem Knoten 122, ein Rücksetz-/Spannungsabschaltsignal RP* an einem Knoten 123, ein Ausgabe-Aktiviersignal OE* an einem Knoten 124 sowie ein Schreibschutzsignal WP* an einem Knoten 125, die alle im niedrigen Zustand aktive Signale sind. Der IC 110 liefert an einen Knoten 128 ein Statussignal RY/BY* an die Steuerung 105, um den Zustand einer internen Zustandsmaschine 130 anzuzeigen. Der IC 110 empfängt auch eine positive Versorgungsspannung V_cc an einem Knoten 132, eine Schreib/Lösch-Versorgungs- oder Programmierspannung V_pp an einem Knoten 134 sowie eine Referenzspannung wie eine Substratmassespannung V_ss an einem Knoten 136, die ungefähr 0 Volt beträgt. Von den Adressleitungen 115, Datenleitungen 117 und Knoten 121–128 endet jeder an einem Stift im IC 110, der durch eine Leitung mit der Steuerung 105 verbunden sein kann.
Der IC 110 verfügt über ein Array 138 von Floatgate-Transistorspeicherzellen oder Flashzellen, die in 32 Flashzellenblöcken angeordnet sind. Jeder Block im Array 138 enthält 64 Kilobyte an Flashzellen. Flashzellen in jedem Block werden auf einmal als Gruppe gelöscht. Ein Befehlsausführungslogik-Modul 140 empfängt die oben beschriebenen Schnittstellensignale von der Steuerung 105. Das Modul 140 steuert die Zustandsmaschine 130, die individuelle Aktionen steuert, wie sie zum Programmieren, Lesen und Löschen der Flashzellen im Array 138 erforderlich sind. Genauer gesagt, steuert die Zustandsmaschine 130 Detailoperationen des IC 110, wie das Bereitstellen von Schreib- und Blocklösch-Timingsequenzen an das Array 138 über eine X-Schnittstellenschaltung 145 und eine Y-Schnittstellenschaltung 150.
Die Y-Schnittstellenschaltung 150 sorgt für Zugriff auf einzelne Flashzellen über Datenleitungen im Array 138. Datenleitungen in der Y-Schnittstellenschaltung 150 sind mit einer Bitleitungs-Treiberschaltung (nicht dargestellt) verbunden. Die Y-Schnittstellenschaltung 150 enthält eine Y-Decodierschaltung 152, Y-Auswählgates 154 sowie Leseverstärker und Schreib-/Lösch-Bitvergleichs- und Verifizierschaltungen 156. Die X-Schnittstellenschaltung 145 sorgt für Zugriff auf Zeilen von Flashzellen über Wortleitungen im Array 138, die elektrisch mit den Steuergates der Flashzellen im Array 138 gekoppelt sind. Die X-Schnittstellenschaltung 145 enthält Decodier- und Steuerschaltungen zum Löschen der Blöcke von Flashzellen im Array 138. Die Schreib/Lösch-Bitvergleichs- und Verifizierschaltungen 156 sind so gekoppelt, dass sie mit der Eingangsdaten-Latchschaltung 119 Daten über einen Satz interner Datenleitungen 158 austauschen.
Der IC 110 enthält eine Ladungspumpschaltung 160 zum Erzeugen einer erhöhten Spannung Vpump zum Programmieren, Löschen oder Lesen der Flashzellen im Array 138. Die Pumpschaltung 160 ist so angeschlossen, dass sie die positive Versorgungsspannung V_cc vom Knoten 122 empfängt und die Spannung Vpump an die X-Schnittstellenschaltung 145, die Y-Decodierschaltung 152 und die Zustandsmaschine 130 über mehrere Leitungen liefert. Bei einer alternativen Ausführungsform der Erfindung kann die Pumpschaltung 160 über jede der in der 1 dargestellten Leitungen eine andere erhöhte Spannung liefern. Die Zustandsmaschine 130 steuert einen Adressenzähler 162, der eine Abfolge von Adressen an einen internen Satz von Adressleitungen 164 liefern kann, die zwischen den Adresspuffer und die Latchschaltung 116, die X-Schnittstellenschaltung 145 und die Y-Decodierschaltung 152 geschaltet sind.
Der IC 110 verfügt auch über ein Statusregister 170, das so angeschlossen ist, dass es Signale von der Zustandsmaschine 130, dem Modul 140 und der Pumpschaltung 160 empfängt. Bits im Statusregister 170 zeigen den Status des IC 110 an, und dieses Statusregister 170 wird von der Steuerung 105 gelesen.
Die 2 ist ein elektrisches, schematisches Diagramm eines Blocks 200 von Flashzellen 210A–210S im Array 138 gemäß den Ausführungsformen der Erfindung. Einige Flashzellen im Block 200 sind der Deutlichkeit halber aus der 2 weggelassen. Die Flashzellen 210 sind in Zeilen und Spalten angeordnet. Die Drains D aller Flashzellen 210 in einer speziellen Spalte sind mit einer gemeinsamen Bitleitung BL verbunden, und die Steuergates aller Flashzellen 210 in einer speziellen Zeile sind mit einer gemeinsamen Wortleitung WL verbunden. Die Bitleitungen BL sind als BLO-BLM gekennzeichnet, und die Wortleitungen WL sind als WLO-WLN gekennzeichnet. Die Sources aller Flashzellen 210 im Block 200 sind mit einer gemeinsamen Sourceleitung SL verbunden. Die restlichen Flashzellen im Array 138 sind in gesonderten Blöcken mit gesonderten Sourceleitungen angeordnet. Die Flashzellen in verschiedenen Blöcken werden unabhängig belöscht, um den benötigten Löschstrom zu verringern.
die Flashzellen 210 sind in Spaltenpaaren angeordnet, wobei die Flashzellen 210 jedes Paars die Source S gemeinsam haben. Z.B. ist eine gemeinsame Source eines Flashzellenpaars 210J und 210K mit der Sourceleitung SL verbunden. Die Drains D der Flashzellen 210 sind mit der Bitleitung BL verbunden, die der Spalte zugeordnet ist, in der sich die Flashzellen 210 befinden. Z.B. sind die Drains D des Flashzellenpaars 210J und 210K mit einer gemeinsamen Bitleitung BL1 verbunden.
Eine Ausgewählte der Flashzellen 210A–2105 im Block 200 wird dadurch programmiert, dass die Sourceleitung SL auf Masse oder 0 Volt gehalten wird, ungefähr 5–7 Volt an die mit der Flashzelle verbundene Bitleitung BL gelegt werden und ein Programmierimpuls in Form einer positiven Spannung von ungefähr 10 Volt an die Wortleitung WL der Flashzelle gelegt wird. Der Fachmann erkennt, dass dann, wenn gemäß dieser Beschreibung ein Programmierimpuls als an eine Flashzelle angelegt beschrieben wird, diese Flashzelle gemäß dem oben beschriebenen Verfahren programmiert wird.
Eine Ausgewählte der Flashzellen 210A–210S im Block 200 wird dadurch gelesen, dass die Sourceleitung SL auf Masse gehalten wird, ungefähr 1 Volt an die mit der Flashspeichervorrichtung verbundene Bitleitung BL gelegt wird, ungefähr 5,4 Volt an die Wortleitung WL der Flashzelle gelegt werden und der Strom in der Flashzelle durch die Bitleitung BL gemessen wird. Der Strom wird durch einen der Leseverstärker 156 erfasst, die mit der Bitleitung BL verbunden sind. Der erfasste Strom steht in umgekehrter Beziehung zur Schwellenspannung der Flashzelle. Je höher die Schwellenspannung ist, desto weniger Strom wird in der Flashzelle erfasst, und umgekehrt.
Die Flashzellen 210A–210S im Block 200 werden dadurch gelöscht, dass die Wortleitungen WLO-WLN auf Masse gehalten werden, die Bitleitungen BLO-BLM potentialfrei sein können und ein Löschimpuls in Form einer hohen positiven Spannung von ungefähr 12 Volt über die Sourceleitung SL an die Sources S gelegt wird. Ladung wird vom Floatgate der Flashzelle entfernt, wenn diese gelöscht wird.
Der Begriff Impuls wird in dieser Beschreibung in weitem Sinn verwendet, wobei das Anlegen eines ausgewählten Spannungspegels an einen Anschluss für eine endliche Zeitperiode bezeichnet wird. Der Fachmann erkennt, mit dem Nutzen dieser Beschreibung, dass ein einzelner Impuls wie ein Löschimpuls kontinuierlich für die endliche Zeitperiode angelegt werden kann, oder dass eine Reihe kürzerer, diskreter Impulse enthalten sein kann, die aufeinanderfolgend angelegt werden, wobei die aufsummierte oder Gesamtzeitperiode der endlichen Zeitperiode entspricht.
Bei den hier beschriebenen Ausführungsformen der Erfindung wird eine Flashzelle als gelöscht angenommen, wenn sie eine Schwellenspannung von weniger als ungefähr 3 Volt aufweist. Eine Flashzelle wird als programmiert angesehen, wenn sie über eine Schwellenspannung von mehr als ungefähr 5 Volt verfügt. Eine Flashzelle wird dadurch gelesen, dass 5,4 Volt an ihr Steuergate angelegt werden, um zu gewährleisten, dass sie eingeschaltet ist. Die Stromstärke im Kanalbereich der Flashzelle kennzeichnet ihre Schwellenspannung. Eine Flashzelle, aus deren Floatgate Ladung ausleckt, oder die einen unerwünschten Ladungsverlust oder ein Leck erlitten hat, ist eine leckende Flashzelle. Eine leckende Flashzelle wird durch einen Programmierimpuls, der auch als Reparaturimpuls bezeichnet wird, repariert, der Ladung zum Floatgate hinzufügt. Eine reparierte Flashzelle verfügt über die Schwellenspannung einer programmierten Flashzelle. Nur eine programmierte Flashzelle kann als leckend erkannt werden. Eine gelöschte Flashzelle wird nicht als leckend erkannt, da ihre Schwellenspannung selbst dann auf weniger als ungefähr 3 Volt verbleibt, wenn sie Ladung von ihrem Floatgate verliert, und der Datenwert, den sie speichert, ändert sich nicht.
Gemäß Ausführungsformen der Erfindung wird eine Operation zum Erkennen und Reparieren leckender Flashzellen durch ein Signal oder eine Gruppe von Signalen ausgelöst oder getriggert, die von einer externen Quelle wie einer Steuerung an einen integrierten Schaltkreis eines Flashspeichers gegeben werden. Die Ausführungsformen der Erfindung verleihen einem Benutzer oder Designer eines Speichersystems Flexibilität bei der Auswahl, wann die Operation zum Erkennen und Reparieren leckender Flashzellen auszuführen sei. Nun werden Verfahren und eine Schaltungsanordnung zum Ausführen der Operation zum Erkennen und Reparieren leckender Flashzellen beschrieben, gefolgt von Verfahren zum Auslösen der Operation.
In der 3 ist ein Verfahren 300 zum Testen von Flashzellen auf Lecks und zum Reparieren leckender Flashzellen des Arrays 138 veranschaulicht. Beim Verfahren 300 wird jede der Flashzellen im Array 138 auf ein Leck überprüft, und an leckende Flashzellen werden Reparaturimpulse gelegt. In 310 wird eine Leckerkennungs- und Reparaturoperation von einer Quelle außerhalb des IC 100 ausgelöst. Dann wird in 312 ein Impulszähler rückgesetzt. In 314 wird eine Flashzelle in einer ersten Zeile einer ersten Spalte im Array 138 ausgewählt, und die ausgewählte Flashzelle wird in 316 auf eine Weise, die unten vollständiger beschrieben wird, auf ein Leck geprüft. Das Verfahren 300 ermittelt in 318, ob die ausgewählte Flashzelle leckt, und wenn sie leckt, wird der Impulszähler in 320 inkrementiert. Der Impulszähler wird in 322 geprüft, und wenn sein Wert größer als eine ausgewählte Grenze N ist, was anzeigt, dass zuviele Reparaturimpulse an die ausgewählte Flashzelle angeleg wurden, endet das Verfahren 300 in 324 mit einem Fehler. Der Fehler in 324 zeigt an, dass die ausgewählte Flashzelle fehlerhaft arbeitet. Wenn der Wert des Impulszählers so groß wie N oder kleiner ist, wird in 326 ein Reparaturimpuls an die ausgewählte Flashzelle angelegt, und die Aktionen 316–326 werden wiederholt, bis die Schwellenspannung der ausgewählten Flashzelle ausreichend erhöht ist oder bis der Fehler in 324 auftritt. Der Reparaturimpuls wird an die leckende Flashzelle angelegt, um einen Datenverlust zu verhindern. Wenn in 318 ermittelt wird, dass die ausgewählte Flashzelle nicht leckt, wird in 330 eine neue Flashzelle in der nächsten Zeile der Spalte ausgewählt, und der Impulszähler wird in 332 rückgesetzt. Das Verfahren 300 ermittelt in 334, ob die Zeile der neu ausgewählten Flashzelle jenseits der letzten Zeile in der Spalte liegt. Wenn die neu ausgewählte Flashzelle in einer Zeile der Spalte liegt, werden die Aktionen 316–326 für die neu ausgewählte Flashzelle ausgeführt. Wenn in 334 ermittelt wird, dass die Zeile der neu ausgewählten Flashzelle jenseits der letzten Zeile in der Spalte liegt, ermittelt das Verfahren 300 in 340, ob die Spalte die letzte Spalte im Array 138 ist. Wenn dies der Fall ist, en det das Verfahren 300. Wenn zusätzliche Spalten im Array 138 vorhanden sind, wird in 314 die Flashzelle in der ersten Zeile der nächsten Spalte im Array 138 ausgewählt, und die Aktionen 316–326 werden für die neu ausgewählte Flashzelle ausgeführt. Dadurch testet das Verfahren 300 alle Flashzellen im Array 138, und es repariert diejenigen Flashzellen, die sich als leckend herausstellen.
In der 4 ist ein Verfahren 400 gemäß einer Ausführungsform der Erfindung zum Testen einer Flashzelle auf Lecks veranschaulicht. Das Verfahren 400 kann in 316 des Verfahrens 300 zum Testen einer Flashzelle auf Lecks verwendet werden. Eine Flashzelle wird in 410 dadurch gelesen, dass ungefähr 5,4 Volt an ihr Steuergate angelegt werden und ein Strom in ihr erfasst wird. In 412 wird der erfasste Strom mit einem ersten Referenzstrom verglichen, wie er in der Flashzelle vorliegen würde, wenn ihre Schwellenspannung ungefähr 4 Volt betragen würde. Wenn der erfasste Strom größer als der erste Referenzstrom ist, wird die Flashzelle in 414 als gelöscht erkannt, da sie eine Schwellenspannung unter 4 Volt aufweist. Wenn der erfasste Strom kleiner als der erste Referenzstrom ist, war die Flashzelle programmiert, wobei ihre Schwellenspannung über 4 Volt beträgt. Dann wird der erfasste Strom in 416 mit einem zweiten Referenzstrom verglichen, wie er in der Flashzelle vorliegen würde, wenn ihr Schwellenspannung 4,5 Volt betragen würde. Die Schwellenspannung wird zu 4,5 Volt gewählt, um anzuzeigen, ob das Floatgate etwas an Ladung verloren hat, während der programmierte Zustand aufrechterhalten wurde. Wenn der erfasste Strom größer als der zweite Referenzstrom ist, wird die Flashzelle in 418 als leckend erkannt, da ihre Schwellenspannung aufgrund eines unerwünschten Ladungsverlusts vom Floatgate unter 4,5 Volt gefallen ist. Für die Flashzelle wird in 420 ein Reparaturimpuls angefordert, um ihre Schwellenspannung wieder herzustellen. Die Anforderung für einen Reparaturimpuls in 420 kann dadurch erfolgen, dass ein Bit im Statusregister 170 gesetzt wird. Wenn der erfasste Strom kleiner als der zweite Referenzstrom ist, wird die Flashzelle in 422 als programmiert und nicht leckend erkannt. Selbstverständlich erkennt der Fachmann, mit dem Nutzen dieser Beschreibung, dass andere Kombinationen von Schwellenspannungen als Referenzpunkte zum Erkennen leckender Flashzellen verwendet werden können.
In der 5 ist eine Schaltung 500 zum Lesen von Flashzellen und zum Testen von Flashzellen auf Lecks gemäß einer Ausführungsform der Erfindung dargestellt. Die Schaltung 500 kann in 316 des Verfahrens 300 dazu verwendet werden, eine Flashzelle auf Lecks zu testen. Die Schaltung 500 befindet sich im IC 110, und sie kann sich in den in der 1 dargestellten Leseverstärkern 156 befinden. Der Strom I von einer Flashzelle, die gerade gelesen wird, wird auf einer Leitung 510 empfangen und durch eine Strom/Spannung-Wandlerschaltung 512 in ein Spannungssignal, das als Lesesignal bezeichnet wird, gewandelt. Die Strom/Spannung-Wandlerschaltung 512 erzeugt ein niedriges Lesesignal, wenn der Strom I hoch ist, und ein hohes Lesesignal, wenn er niedrig ist. Das Lesesignal wird an die invertierenden Eingänge eines ersten Leseverstärkers 514 und eines zweiten Leseverstärkers 516 gegeben. Bei dieser Ausführungsform der Erfindung sind der erste und der zweite Leseverstärker 514, 516 Komparatoren. Ein erster Referenzstrom I₁ wird in einer ersten Stromquelle 520 so erzeugt, dass er ungefähr dem Strom durch eine Flashzelle entspricht, wenn diese eine Schwellenspannung von 4,0 Volt aufweist. Bei einer Ausführungsform der Erfindung hat I₁ den Wert 30 μA. I₁ wird durch eine zweite Strom/Spannung-Wandlerschaltung 522, die mit einem nicht-invertierenden Eingang des ersten Leseverstärkers 514 verbunden ist, in ein erstes Referenzsignal gewandelt. In einer zweiten Stromquelle 524 wird ein zweiter Referenzstrom I₂ so erzeugt, dass er ungefähr dem Strom durch eine Flashzelle entspricht, wenn diese eine Schwellenspannung von 4,5 Volt aufweist. Bei einer Ausführungsform der Erfindung hat I₂ den Wert 20 μA. 22 wird durch eine dritte Strom/Spannung-Wandlerschaltung 526, die mit einem nicht-invertierenden Eingang des zweiten Leseverstärkers 516 verbunden ist, in ein zweites Referenzsignal gewandelt.
Das Lesesignal wird im ersten Leseverstärker 514 mit dem ersten Referenzsignal verglichen, um an einem Ausgang des ersten Leseverstärkers 514 ein Datensignal zu erzeugen. Das Datensignal wird durch einen ersten Inverter 530 invertiert, und es wird durch einen zweiten Inverter 532 erneut invertiert, um an den IC 110 ein Datensignal auszugeben, das anzeigt, ob die Flashzelle programmiert oder gelöscht ist. Das Lesesignal wird im zweiten Leseverstärker 516 mit dem zweiten Referenzsignal verglichen, um zu ermitteln, ob die Flashzelle leckt. Das Ausgangssignal des zweiten Leseverstärkers 516 wird an einen Eingang eines NAND-Gatters 540 gegeben, und ein zweiter Eingang desselben ist mit einem Ausgang des ersten Inverters 530 verbunden, so dass es an seinem Ausgang ein Signal erzeugt, das durch einen dritten Inverter 542 zu einem Reparatursignal invertiert wird, das anzeigt, ob die Flashzelle leckt und einen Reparaturimpuls benötigt. Die Operation der Schaltung 500 kann ferner unter Bezugnahme auf die Tabelle 1 beschrieben werden:
Tabelle 1
Wie es in der Tabelle 1 dargestellt ist, arbeitet die Schaltung 500 auf die folgende Weise. Wenn I größer als I₁ ist, ist die Schwellenspannung der Flashzelle kleiner als 4 Volt, sie ist gelöscht, und das Datensignal ist hoch. Das niedrige, invertierte Datensignal wird an den zweiten Eingang des HAND-Gatters 540 geliefert, um zu gewährleisten, dass das Reparatursignal niedrig ist und die Flashzelle keinen Reparaturimpuls empfängt. Wenn I kleiner als I₂ ist, ist die Schwellenspannung der Flashzelle größer als 4,5 Volt, sie ist programmiert, und das Datensignal ist niedrig.
Das Ausgangssignal des zweiten Leseverstärkers 516 ist ebenfalls niedrig, so dass das Reparatursignal niedrig ist und die Flashzelle keinen Reparaturimpuls empfängt. Wenn I zwischen I₁ und I₂ liegt, liegt die Schwellenspannung der Flashzelle zwischen 4 und 4,5 Volt, und daher leckt sie. Anders gesagt, wurde die Flashzelle programmiert, jedoch hat sie an Ladung verloren, und ihre Schwellenspannung ist leicht gefallen. Das Datensignal ist niedrig, jedoch ist das Ausgangssignal des zweiten Leseverstärkers hoch, so dass das NAND-Gatter 540 zwei hohe Eingangssignale empfängt und durch den dritten Inverter 542 ein hohes Reparatursignal erzeugt. Wenn das Reparatursignal hoch ist, wird ein Reparaturimpuls an die Flashzelle geliefert, um die Ladung im Floatgate wieder herzustellen und den in der Flashzelle gespeicherten Datenwert aufrechtzuerhalten.
Der Fachmann, der über den Nutzen dieser Beschreibung verfügt, erkennt, dass die Referenzströme I₁ und I₂ abhängig von den speziellen Eigenschaften der Flashzellen und der gewünschten Referenzpunkte, um die herum die Flashzellen gelesen werden und auf Lecks getestet werden sollen, ausgewählt werden.
Die Verfahren 300 und 400 können als Reihe programmierbarer Anweisungen implementiert werden, die in der Steuerung 105 abgespeichert und implementiert werden. Das erste und das zweite Referenzsignal können durch einen programmierbaren Spannungsgenerator wie die Pumpschaltung 160 im IC 110 erzeugt werden. Die Verfahren 300 und 400 können auch in der Zustandsmaschine 130 implementiert werden. Die Zustandsmaschine 130 ist eine sequenzielle Logikschaltung mit sowohl Logikgattern als auch Speicherelementen, die dazu konzipiert sind, Algorithmen direkt in Hardware zu implementieren. Die Zustandsmaschine 130 kann Logikgatter und Speicherelemente enthalten, um jede Aktion der Verfahren 300 und 400 mit Ausnahme der Triggerung gemäß 310, die außerhalb des IC 110 erfolgt, auszuführen. Andere Teile des IC 110 können dazu verwendet werden, die Verfahren 300 und 400 zu implementieren. Z.B. kann die Pumpschaltung 160 dazu verwendet werden, das erste und das zweite Referenzsignal sowie jegliche Spannungen zu liefern, die zum Lesen der Flashzelle erforderlich sind. Die Flashzelle kann durch einen Leseverstärker innerhalb der Leseverstärker 156 gelesen werden, und die gelesenen Daten können in der Eingangsdaten-Latchschaltung 119 gespeichert werden. Die Flashzellen können auch durch die in der 5 dargestellte und im IC 110 vorhandene Schaltung 500 auf Lecks getestet werden. Die Verfahren 300 und 400 können auf andere Arten implementiert werden, wie sie der Fachmann kennt, der über den Nutzen dieser Beschreibung verfügt.
Gemäß Ausführungsformen der Erfindung wird eine Operation zum Erkennen und Reparieren leckender Flashzellen, die durch das Verfahren 300 implementiert wird, durch ein Signal oder eine Gruppe von Signalen ausgelöst oder getriggert, die durch eine externe Quelle wie die Steuerung 105 an den IC 110 geliefert werden. Wie oben angegeben, kann die Steuerung 105 ein Mikroprozessor sein. Die Operation wird in 310 des in der 3 dargestellten Verfahrens 300 ausgelöst.
Gemäß einer Ausführungsform der Erfindung enthält die Steuerung 105 Anweisungen, die abgespeichert und implementiert sind, um das Verfahren 300 dadurch auszulösen, dass eine Höchstspannung von z.B. 12 Volt an einen der Knoten 121–125 oder eine der Adressleitungen 115 des in der 1 dargestellten IC 110 gelegt wird. Die Höchstspannung ist höher als die an den IC 110 gelegten Spannungen, wie die Versorgungsspannung Vcc, die Programmierspannung V_pp und die Referenzspannung V_ss, die als Auslöser für das Verfahren 300 erfasst werden können.
Gemäß einer anderen Ausführungsform der Erfindung kann eine ausgewählte Gruppe von Schnittstellensignalen durch die Steuerung 105 auf einmal aufgeschaltet werden, um das Verfahren 300 auszulösen. Z.B. können das Schreib-Freigabesignal WE* am Knoten 121, das Chip-Freigabesignal CE* AM Knoten 122 und das Ausgangs-Freigabesignal OE* am Knoten 124, die in der 1 darge stellt sind, alle zum selben Zeitpunkt als Auslöser für das Verfahren 300 mit niedrigem Wert aufgeschaltet werden.
Gemäß einer anderen Ausführungsform der Erfindung enthält die Steuerung 105 Anweisungen, die gespeichert und implementiert sind, um das Verfahren 300 mit regelmäßigen Intervallen entsprechend einem Taktgeber auszulösen. Z.B. kann das Verfahren 300 einmal alle 24 Stunden ausgelöst werden. Das Verfahren 300 kann dadurch mit regelmäßigen Intervallen ausgelöst werden, dass ein oder mehr Schnittstellensignale aufgeschaltet werden, oder entsprechend irgendeiner anderen der hier beschriebenen Ausführungsformen der Erfindung.
Gemäß einer anderen Ausführungsform der Erfindung kann das Verfahren 300 zusammenfallend mit einer anderen Operation ausgelöst werden, zu deren Ausführung der IC 110 angewiesen wird. Z.B. gelangt der IC 110 in einen Spannungsherunterfahrmodus, nachdem das Rücksetz/Spannungsabschalt-Signal PR* am Knoten 123 mit niedrigem Wert aufgeschaltet wurde. Im Spannungsherunterfahrmodus erfolgen keine Schreib- oder Lesevorgänge, und der IC 110 nimmt eine unwesentliche Energiemenge auf. Das Verfahren 300 kann dann ausgelöst werden, wenn das Rücksetz/Spannungsabschalt-Signal RP* vor dem Spannungsherunterfahrmodus mit niedrigem Wert aufgeschaltet wird. Bei alternativen Ausführungsformen der Erfindung kann das Verfahren 300 dann ausgelöst werden, wenn eines der anderen Schnittstellensignale aufgeschaltet wird.
Gemäß einer anderen Ausführungsform der Erfindung enthält die Steuerung 105 Anweisungen, die gespeichert und implementiert sind, um das Verfahren 300 dadurch auszulösen, dass eine Abfolge von Spannungen an einen einzelnen Knoten des IC 110 gelegt wird. Z.B. kann eine spezielle Abfolge hoher und niedriger Spannungen an den Knoten 124 geliefert werden, die vom Modul 140 erkannt wird, um das Verfahren 300 auszulösen.
Gemäß einer anderen Ausführungsform der Erfindung enthält die steuerung 105 Anweisungen, die gespeichert und implementiert sind, um das Verfahren 300 dadurch auszulösen, dass ein Befehl über die Datenleitungen 117 an den IC 110 ausgegeben wird. Befehle und deren Anwendung sind im Micron Memory Data Book 1999 für Flashspeichervorrichtungen definiert. Die Befehle sind zu einem Befehlssatz organisiert, und jeder Befehl ist durch einen 8-Bit-Hexadezimalwert repräsentiert, der als Gruppe von Signalen an den IC 110 geliefert wird. Jeder Befehl wird von der Steuerung 105 an die Datenleitungen 117, den Eingangspuffer 118 und die internen Datenleitungen 120 geliefert, um durch das Modul 140 empfangen zu werden, das den Befehl ausführt. Jeder Befehl wird mit der ansteigenden Flanke des an den Knoten 121 gelegten Schreib-Freigabesignals WE* oder der ansteigenden Flanke des an den Knoten 122 gelegten Chip-Freigabesignals CE* eingespeichert. Ein neuer Befehl, wie 30H, kann dazu definiert werden, das Verfahren 300 auszulösen, und er kann zum Befehlssatz hinzugefügt werden. Es können auch andere Hexadezimalwerte, die im Befehlssatz noch nicht definiert sind, dazu verwendet werden, das Verfahren 300 auszulösen.
Die 6 ist ein schematisches Diagramm zum Veranschaulichen eines Flashspeichersystems 600 gemäß einer anderen Ausführungsform der Erfindung. Das Speichersystem 600 ist dem in der 1 dargestellten Speichersystem 100 ähnlich, und ähnliche Elemente haben dieselben Bezugszahlen beibehalten, und sie werden der Kürze halber hier nicht beschrieben. Das Speichersystem 600 verfügt über einen integrierten Schaltkreis (IC) 610 eines Flashspeichers mit zwei zusätzlichen Knoten 612, 614 zum Empfangen eines Leckerkennungssignals LD* bzw. eines Reparatursignals R*. Die Knoten 612, 614 enden in Stiften im IC 610, um mit der Steuerung 105 verbunden zu werden. Das Leckerkennungssignal LD* wird aufgeschaltet, um einen Leckerkennungsvorgang auszulösen, bei dem leckende Flashzellen erkannt, jedoch nicht repariert werden. Zu einer derartigen Operation können alle Aktionen im in der 3 dargestellten Verfahren 300 gehören, mit Ausnahme der Aktionen 320–326, bei denen ein Reparaturimpuls an jede leckende Flashzelle gelegt wird. Wenn eine leckende Flashzelle erkannt wird, kann im Statusregister 170 ein Bit gesetzt werden, um anzuzeigen, dass die leckende Flashzelle repariert werden muss. Die Verwendung des Statusregisters 170 ist oben unter Bezugnahme auf die Aktion 420 in der 4 beschrieben. Die Reparatur kann dadurch ausgeführt werden, dass ein Datenwert in die leckende Flashzelle umprogrammiert wird. Bei einer alternativen Ausführungsform der Erfindung wird das Reparatursignal R* aufgeschaltet, um eine Reparaturoperation auszulösen, bei der die leckenden Flashzellen gemäß dem Verfahren 300 erkannt und repariert werden.
Die 7 ist ein schematisches Diagramm zum Veranschaulichen eines Flashspeichersystems 700 gemäß einer anderen Ausführungsform der Erfindung. Das Speichersystem 700 ist dem in der 1 dargestellten Speichersystem 100 ähnlich, und ähnliche Elemente haben dieselben Bezugszahlen beibehalten, und sie werden der Kürze halber nicht beschrieben. Das Speichersystem 700 verfügt über einen integrierten Schaltkreis (IC) 710 eines Flashspeichers mit einem zusätzlichen Knoten 712 zum Empfangen eines Leckerkennungs- und Reparatursignals LD/R*. Der Knoten 712 endet in einem Stift im IC 710 , der mit der Steuerung 105 zu verbinden ist. Das Leckerkennungs- und Reparatursignal LD/R* wird aufgeschaltet, um eine Leckerkennungs- und Reparaturoperation auszulösen, bei der leckende Flashzellen gemäß dem Verfahren 300 erkannt und repariert werden.
Jede der oben beschriebenen Ausführungsformen der Erfindung kann dazu verwendet werden, eine Leckerkennungsoperation, eine Reparaturoperation oder eine Leckerkennungs- und Reparaturoperation im IC 110 auszulösen.
Ein integrierter Schaltungschip 800 gemäß einer Ausführungsform der Erfindung ist in der 8 dargestellt. Der Chip 800 verfügt über einen eingebetteten Flashspeicher 810 wie die integrierten Schaltkreise 110, 610, 710 eines Flashspeichers, und er kann die Schaltung 500 enthalten und die Verfahren 300 und 400 gemäß den oben beschriebenen Ausführungsformen der Erfindung implementieren. Der eingebettete Flashspeicher 810 hat den Chip 800 mit einem anderen integrierten Schaltkreis 820 wie einem Prozessor, oder möglicherweise mehreren anderen integrierten Schaltkreisen, gemeinsam. Der Chip 800 enthält den eingebetteten Flashspeicher 810, und der Prozessor 820 kann eines der Speichersysteme 100, 600 oder 700 enthalten. Der eingebettete Flashspeicher 810 und der integrierte Schaltkreis 820 sind durch eine geeignete Kommunikationsleitung oder einen Bus 830 miteinander verbunden.
Der Fachmann, der über den Nutzen dieser Beschreibung verfügt, erkennt, dass mehr als ein integrierter Schaltkreis 110, 610, 710 eines Flashspeichers gemäß den oben beschriebenen Ausführungsformen der Erfindung in verschiedenen Baueinheitenkonfigurationen vorhanden sein kann .Z.B. ist in der 9 eine Flashspeicher-Kompaktkarte 900 gemäß einer Ausführungsform der Erfindung dargestellt. Die Karte 900 verfügt über mehrere integrierte Schaltkreise 910(1)–910(X) eines Flashspeichers, von denen jeder den in den 1, 6 und 7 dargestellten integrierten Schaltkreisen 110, 610 bzw. 710 eines Flashspeichers ähnlich ist. Die Karte 900 kann ein einzelner integrierter Schaltkreis sein, in den die integrierten Schaltkreise 910(1)-910(X) eines Flashspeichers eingebettet sind.
Die 10 ist ein Blockdiagramm eines Informationshanähabungssystems 1000 gemäß einer Ausführungsform der Erfindung. Das Informationshandhabungssystem 1000 verfügt über ein Speichersystem 1008, einen Prozessor 1010, eine Anzeigeeinheit 1020 und ein Eingangs/Ausgangs(I/O)-Untersystem 1030. Der Prozessor 1010 kann z.B. ein Mikroprozessor sein. Das Speichersystem 1008 besteht aus einem der integrierten Schaltkreise 110, 610, 710 eines Flash speichers, und es kann die Schaltung 500 enthalten und die Verfahren 300 und 400 gemäß den oben beschriebenen Ausführungsformen der Erfindung implementieren. Der Prozessor 1010 und das Speichersystem 1008 können in einzelnen integrierten Schaltungschip, wie den in der 8 dargestellten Chip 800, eingebettet sein. Der Prozessor 1010, die Anzeigeeinheit 1020, das I/O-Untersystem 1030 und das Speichersystem 1008 sind durch eine geeignete Kommunikationsleitung oder einen Bus 1040 miteinander verbunden.
Gemäß einer anderen Ausführungsform der Erfindung kann ein Benutzer Anweisungen über das I/O-Untersystem 1030 zum Auslösen des Verfahrens 300 in den Prozessor 1010 oder das Speichersystem 1008 eingeben. Das I/O-Untersystem 1030 kann eine Tastatur oder eine andere Vorrichtung sein, die es dem Benutzer ermöglicht, mit dem System 1000 zu kommunizieren.
Bei verschiedenen Ausführungsformen der Erfindung ist das Informationshandhabungssystem 1000 ein Computersystem (wie z.B. ein Videospiel, ein Hand-Taschenrechner, eine Fernseh-Set-Top-Box, ein Festschirmtelefon, ein Smart-Mobiltelefon, ein persönlicher digitaler Assistent (PDA), ein Netzwerkcomputer (NC), ein Handcomputer, ein PC oder ein Mehrprozessor-Supercomputer), ein Informationsgerät (z.B. ein Kleinzonentelefon, ein Funkrufgerät oder ein Tagesplaner oder Organizer), eine Informationskomponente (wie z.B. ein Magnetplatten-Laufwerk oder ein Telekommunikationsmodem), oder ein anderes Gerät (wie z.B. eine Hörhilfe, eine Waschmaschine oder ein Mikrowellenherd mit elektronischer Steuerung).
Bei den oben beschriebenen Ausführungsformen der Erfindung wird eine Operation zum Erkennen und Reparieren leckender Flashzellen durch ein Signal oder eine Gruppe von Signalen gestartet oder ausgelöst, die von einer externen Quelle wie einer Steuerung an einen integrierten Schaltkreis eines Flashspeichers gegeben werden. Die Ausführungsformen der Erfindung versehen den Benutzer oder Designer eines Speichersystems mit Flexibilität bei der Wahl, wann eine Operation zum Erkennen und Reparieren leckender Flashzellen ausgeführt werden sollte.
Obwohl hier spezielle Ausführungsformen veranschaulicht und beschrieben wurden, ist es vom Fachmann, der über den Nutzen dieser Beschreibung verfügt, zu beachten, dass beliebige äquivalente Anordnungen die dargestellten speziellen Ausführungsformen ersetzen können. Daher ist die Erfindung nur durch die Ansprüche und deren Äquivalente beschränkt.

Claims

Verfahren zum Betreiben einer Flashspeichervorrichtung (110, 610, 710) um Daten in mehreren Flashzellen (138) zu speichern, wobei eine Operation zum Erfassen und Reparieren leckender Flashzellen in der Flashspeichervorrichtung initiiert wird, wobei die Erfassungs- und Reparaturoperation die folgenden Schritte umfaßt: Durchführen einer Erfassungsoperation, wobei die Zelle gelesen und der Strom in der Zelle gemessen wird (410), der Strom mit einem Referenzstromniveau verglichen wird (416), eine leckende Zelle identifiziert wird, wenn der Strom das Referenzstromniveau überschreitet (416, 418), und bei Anzeige einer leckenden Zelle eine Reparaturoperation initiiert wird (420), wobei die Reparaturoperation die folgenden Schritte umfaßt: Anlegen eines Reparaturpulses an die Flashspeicherzelle (326), Bestimmen, ob die Flashspeicherzelle leckt (316), indem der Strom in der Zelle mit einem Referenzstromniveau verglichen wird (416), Wiederholen der Schritte des Anlegens eines Reparaturpulses und des Bestimmens, ob die Zelle leckt, und Stoppen der Reparatur, wenn die Zelle als nicht leckend bestimmt wird, dadurch gekennzeichnet, daß die Erfassungs- und Reparaturoperationen durch Kopplung eines oder mehrerer ausgewählter Signale an die Flashspeichervorrichtung von einer zu der Flashspeichervorrichtung externen Quelle (105) zu einer Zeit initiiert wird, die durch die Quelle gewählt wird, wenn Schreibe- oder Ausgabefunktionen deaktiviert sind oder wenn die Vorrichtung deaktiviert ist, und ein Zähler immer dann inkrementiert wird, wenn die Speicherzelle als leckend bestimmt wird, und die Reparatur beendet wird und die Speicherzelle als fehlerhaft bestimmt wird, wenn die Anzahl von an die Zelle angelegten Reparaturpulsen eine vorbestimmte Zahl überschreitet (322, 324).
Verfahren nach Anspruch 1, wobei das Initiieren einer Operation die Initiation einer Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) durch Kopplung einer Höchstspannung an einen gewählten Anschluß (121–125) oder eine Adreßleitung (115) in der Flashspeichervorrichtung einschließt.
Verfahren nach Anspruch 1, wobei das Initiieren einer Operation die Initiation einer Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) durch Feststellung einer gewählten Mehrzahl von an die Flashspeichervorrichtung gekoppelten Interfacesignalen (WE*, CE*, OE*) einschließt.
Verfahren nach Anspruch 3, wobei das Initiieren einer Operation die Initiation einer Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) durch Feststellung eines Schreibe-Freigabesignals (WE*), eines Chip-Freigabesignals (CE*) und eines Ausgabe-Freigabesignals (OE*) einschließt, die an die Flashspeichervorrichtung gekoppelt sind.
Verfahren nach Anspruch 1, wobei das Initiieren einer Operation die Initiation einer Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) in regelmäßigen Intervallen gemäß einem Taktgeber einschließt.
Verfahren nach Anspruch 5, wobei das Initiieren einer Operation die Initiation einer Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) alle 24 Stunden. gemäß einem Taktgeber einschließt.
Verfahren nach Anspruch 1, wobei das Initiieren einer Operation die Initiation einer Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) durch Feststellung eines Interfacesignals (115, 117, WE*, LE*, RP*, OE*, WP*) einschließt, das an die Flashspeichervorrichtung gekoppelt ist.
Verfahren nach Anspruch 7, wobei das Initiieren einer Operation die Initiation einer Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) durch Feststellung eines Reset/Strom-Aus-Signals (RP*) einschließt, das an die Flashspeichervorrichtung gekoppelt ist.
Verfahren nach Anspruch 1, wobei das Initiieren einer Operation die Initiation einer Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) durch Anlegen einer gewählten Abfolge von Spannungen an einen Anschluß (121–125) in der Flashspeichervorrichtung einschließt.
Verfahren nach Anspruch 1, wobei das Initiieren einer Operation die Initiation einer Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) durch Kopplung eines Kommandos an Datenleitungen (117) in der Flashspeichervorrichtung einschließt.
Verfahren nach Anspruch 10, wobei das Initiieren einer Operation die Initiation einer Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) durch Kopplung eines Kommandos an Datenleitungen (117) in der Flashspeichervorrichtung und Zwischenspeicherung des Kommandos an einer aufsteigenden Kante eines Schreibe-Freigabesignals (WE*) einschließt, das an die Flashspeichervorrichtung gekoppelt ist.
Verfahren nach Anspruch 1, wobei das Initiieren einer Operation die Initiation einer Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (710) durch Kopplung eines Leckerfassungs- und Reparatursignals (LD/R*) an einen Leckerfassungs- und Reparaturanschluß (712) in der Flashspeichervorrichtung einschließt.
Verfahren nach Anspruch 1, wobei das Initiieren einer Operation die Initiation einer Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110, 610, 710) auf Grundlage eines von einem Eingabe/Ausgabe-Subsystem (1030) empfangenen Signals einschließt.
Verfahren nach Anspruch 1, wobei das Initiieren einer Operation ferner für jede Flashzelle in der Flashspeichervorrichtung (110, 610, 710) einschließt, daß die Flashzelle gelesen wird, um eine Lesesignal zu erzeugen, das Lesesignal mit einem ersten Referenzsignal verglichen wird, um in der Flashzelle gespeicherte Daten anzuzeigen, das Lesesignal mit einem zweiten Referenzsignal verglichen wird, um anzuzeigen ob die Flashzelle leckt, und ein Reparaturpuls an die Flashzelle angelegt wird, wenn die Flashzelle leckt.
System mit: einer Flashspeichervorrichtung (110, 610, 710) mit mehreren Flashzellen (138) und mehreren Anschlüssen (115, 117, 121–125, 612, 614, 712) zum Empfangen von Austausch-Interfacesignalen, Adreßsignalen und Datensignalen; und einer an die Anschlüsse der Flashspeichervorrichtung angeschlossenen Steuereinheit zum Austauschen der Interfacesignale, Adreßsignale und Datensignale mit der Flashspeichervorrichtung, wobei die Steuereinheit über Befehle verfügt, um Daten in den Flashzellen zu speichern und eine Operation zum Erfassen und Reparieren leckender Flashzellen in der Flashspeichervorrichtung durch Kopplung mindestens eines gewählten Signals an die Anschlüsse der Flashspeichervorrichtung zu initiieren, wobei die Erfassungs- und Reparaturoperation Folgendes umfaßt- Durchführen einer Erfassungsoperation, wobei die Zelle gelesen und der Strom in der Zelle gemessen wird (410), der Strom mit einem Referenzstromniveau verglichen wird (416), eine leckende Zelle identifiziert wird, wenn der Strom das Referenzstromniveau überschreitet (416, 418), und bei Anzeige einer leckenden Zelle eine Reparaturoperation initiiert wird (420), wobei die Reparaturoperation die folgenden Schritte umfaßt: Anlegen eines Reparaturpulses an die Flashspeicherzelle (326), Bestimmen, ob die Flashspeicherzelle leckt (316), indem der Strom in der Zelle mit einem Referenzstromniveau verglichen wird (416), Wiederholen der Schritte des Anlegens eines Reparaturpulses und des Bestimmens, ob die Zelle leckt, und Stoppen der Reparatur, wenn die Zelle als nicht leckend bestimmt wird, dadurch gekennzeichnet, daß die Quelle (105) dazu betreibbar ist, die Erfassungs- und Reparaturoperation zu einer Zeit zu initiieren, die durch die Quelle gewählt wird, wenn Schreibe- oder Ausgabefunktionen deaktiviert sind oder wenn die Vorrichtung deaktiviert ist, und das System einen Zähler aufweist, der immer dann inkrementiert wird, wenn die Speicherzelle als leckend bestimmt wird, und das System dazu betreibbar ist, die Reparatur zu beenden und die Speicherzelle als fehlerhaft zu bestimmen, wenn die Anzahl von an die Zelle angelegten Reparaturpulsen eine vorbestimmte Zahl überschreitet (322, 324).
System nach Anspruch 15, wobei die Steuereinheit (105) über Befehle verfügt, um die Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) durch Kopplung einer Höchstspannung an einen gewählten Anschluß (115, 121–125) in der Flashspeichervorrichtung zu initiieren.
System nach Anspruch 15, wobei die Steuereinheit über Befehle verfügt, um die Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) durch Feststellung einer gewählten Mehrzahl von an gewählte Anschlüsse (121, 122, 124) in der Flashspeichervorrichtung gekoppelten Interfacesignalen (WE*, CE*, OE*) zu initiieren.
System nach Anspruch 17, wobei die Steuereinheit über Befehle verfügt, um die Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung durch Feststellung eines Schreibe-Freigabesignals (WE*), eines Chip-Freigabesignals (CE*) und eines Ausgabe-Freigabesignals (OE*) zu initiieren, die an gewählte Anschlüsse in der Flashspeichervorrichtung gekoppelt sind.
System nach Anspruch 17, wobei die Steuereinheit über Befehle verfügt, um die Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) in regelmäßigen Intervallen gemäß einem Taktgeber zu initiieren.
System nach Anspruch 19, wobei die Steuereinheit über Befehle verfügt, um die Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) alle 24 Stunden gemäß einem Taktgeber zu initiieren.
System nach Anspruch 19, wobei die Steuereinheit über Befehle verfügt, um die Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) durch Feststellung eines Interfacesignals (115, 117, WE*, LE*, RP*, OE*, WP*) zu initiieren, das an einen gewählten Anschluß in der Flashspeichervorrichtung gekoppelt ist.
System nach Anspruch 21, wobei die Steuereinheit über Befehle verfügt, um die Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) durch Feststellung eines Reset/Strom-Aus-Signals (RP*) zu initiieren, das an einen Reset/Strom-Aus-Anschluß (123) in der Flashspeichervorrichtung gekoppelt ist.
System nach Anspruch 15, wobei die Steuereinheit über Befehle verfügt, um die Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) durch Anlegen einer gewählten Abfolge von Spannungen an einen gewählten Anschluß (121–125) in der Flashspeichervorrichtung zu initiieren.
System nach Anspruch 15, wobei die Steuereinheit über Befehle verfügt, um die Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110) durch Kopplung eines Kommandos an Datenanschlüsse (117) in der Flashspeichervorrichtung zu initiieren.
System nach Anspruch 15, wobei die Steuereinheit über Befehle verfügt, um die Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (710) durch Kopplung eines Kommandos an Datenanschlüsse (117) in der Flashspeichervorrichtung und Zwischenspeicherung des Kommandos an einer aufsteigenden Kante eines Schreibe-Freigabesignals (WE*) zu initiieren, das an einen gewählten Anschluß in der Flashspeichervorrichtung gekoppelt ist.
System nach Anspruch 15, wobei die Steuereinheit über Befehle verfügt, um die Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (710) durch Kopplung eines Leckerfassungs- und Reparatursignals (LD/R*) an einen Leckerfassungs- und Reparaturanschluß (712) in der Flashspeichervorrichtung zu initiieren.
System nach Anspruch 18, wobei die Steuereinheit über Befehle verfügt, um die Erfassungs- und Reparaturoperation leckender Flashzellen in der Flashspeichervorrichtung (110, 610, 710) auf Grundlage eines von einem Eingabe/Ausgabe-Subsystem (1030) empfangenen Signals zu initiieren.
System nach Anspruch 15, wobei die Steuereinheit und die Flashspeichervorrichtung über Schaltungen oder Befehle verfügt, um für jede Flashzelle in der Flashspeichervorrichtung (110, 610, 710) die Flashzelle zu lesen, um eine Lesesignal zu erzeugen, das Lesesignal mit einem ersten Referenzsignal zu vergleichen, um in der Flashzelle gespeicherte Daten anzuzeigen, das Lesesignal mit einem zweiten Referenzsignal zu vergleichen, um anzuzeigen ob die Flashzelle leckt, und einen Reparaturpuls an die Flashzelle anzulegen, wenn die Flashzelle leckt.