DE69326370T2

DE69326370T2 - Nichtflüchtige Halbleiterspeicheranordnung

Info

Publication number: DE69326370T2
Application number: DE69326370T
Authority: DE
Inventors: Masamichi Asano; Kazuhisa Kanazawa; Hideo Kato; Hiroto Nakai; Kaoru Tokushige; Toshio Yamamura
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-03-05
Filing date: 1993-03-05
Publication date: 2000-01-20
Anticipated expiration: 2013-03-06
Also published as: EP0559213B1; EP0559213A3; EP0559213A2; US5371702A; DE69326370D1

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine nichtflüchtige Halbleiterspeichereinrichtung und insbesondere einen EEPROM- Speicher (elektrisch löschbarer programmierbarer ROM- Speicher), der mit mehreren Stapellöschblöcken versehen ist, die jeweils aus mehreren gleichzeitig löschbaren nichtflüchtigen Speicherzellen aufgebaut sind.

Beschreibung des Stands der Technik

Ein Stapellösch-EEPROM-Speicher, durch den sich die Größe der Speicherzellen reduzieren läßt, wurde entwickelt. Der EEPROM- Speicher vom Stapllöschtyp läßt sich klassifizieren, und zwar in einen Chiplöschtyp (alle Speicherzellen in der Halbleiterspeichereinrichtung werden gleichzeitig gelöscht) und in einem Blocklöschtyp (das Speicherzellenfeld ist in mehrere Blöcke unterteilt, und die Speicherzellen werden in Blockeinheiten unabhängig und simultan gelöscht). Der letztgenannte Blocklöschtyp weist insbesondere einen Vorteil dahingehend auf, daß mit ihm das Schreiben von Daten in unterschiedlichen Umfängen möglich ist, und es besteht eine Erwartung im Hinblick auf den Einsatz als Ersatz für ein magnetisches Plattenlaufwerk.
Die Fig. 1 zeigt einen üblichen EEPROM-Speicher vom Blocklöschtyp. Der EEPROM-Speicher enthält mehrere Stapellöschblöcke (Engl.: batch erase blocks) 10001 (i = 1 bis n), die aus nichtflüchtigen und immer gleichzeitig löschbaren Speicherzellen aufgebaut sind, sowie mehrere Zeilenteildekoder 100i (i = 1 bis n), die für jeden Stapellöschblock vorgesehen sind, und zwar zum Auswählen der von jedem Stapellöschblock 1000 zu lesenden Speicherzellen, ferner einen Zeilenhauptdekoder 1002 zum Auswählen eines Stapellöschblocks aus den mehreren Stapellöschblöcken 1000 auf der Grundlage einer internen Adresse AI und eine Adreßlatchschaltung 1003 zum Halten einer von der Außenseite eingegebenen externen Adresse AI und zum Erzeugen einer internen Adresse AI. Der Zeilenteildekoder 100i dient als Vorrichtung zum Löschen des zugeordneten Blocks.
Bei dem oben beschriebenen Aufbau muß dann, wenn der erste Stapellöschblock 1000 und der zweite Stapellöschblock 1000&sub2; beispielsweise im Rahmen des Blocklöschbetriebs gelöscht werden müssen, der Löschbetrieb in einer vorgegebenen Folge durchgeführt werden; d. h., der Stapellöschblock 1000&sub1; wird zunächst durch Eingeben einer Blockadresse in Zuordnung zu dem Stapellöschblock 1000&sub1; von der Außenseite gelöscht, und anschließend wird der Stapellöschblock 1000&sub2; durch Eingeben einer Blockadresse in Zuordnung zu dem Stapellöschblock 1000&sub2; von der Außenseite gelöscht.
Wie oben beschrieben, war es aufgrund der Tatsache, daß der Zeilenhauptdekoder 1000&sub1; lediglich einen einzigen Löschblock zu einem Zeitpunkt auswählen kann, erforderlich, denselben Löschbetrieb zu wiederholen, wenn mehrere Stapellöschblöcke zu löschen waren. Demnach existiert ein Problem dahingehend, daß es eine lange Zeit erfordert, um eine große Zahl von Stapellöschblöcken zu löschen. Beispielsweise dann, wenn n- Stück Blöcke zu löschen sind, ist dann, wenn die für einen Löschvorgang erforderliche Zeit 10 ms beträgt, eine Zeit von n · 10 msek erforderlich. Demnach erhöht sich bei der üblichen Einrichtung vom Blocklöschtyp die Löschzeit mit zunehmender Zahl der zu löschenden Stapellöschblöcke. Dieses Problem tritt nicht im Zusammenhang mit einem EEPROM-Speicher vom Chip-Stapellöschtyp auf.
Wie oben beschrieben, besteht bei der üblichen nichtflüchtigen Halbleiterspeichereinrichtung ein Problem dahingehend, daß die Löschzeit dann lang ist, wenn mehrere Blöcke zu löschen sind, im Vergleich zu dem Fall, bei dem sämtliche Bits gleichzeitig gelöscht werden.
Ferner ist als verbesserte Technik zum wirksamen Löschen von Blöcken, ein von Eliyahou HARARI et al. erfundenes Flash- EEPROM-System in der japanischen Patent-Offenlegungsschrift Nr. 2-292798 (4. Dez. 1990) offenbart, die EP-A-2-392,895 entspricht, offengelegt am 17. Oktober 1990 und wiedergegeben durch den Oberbegriff von Patentanspruch 1.
In diesem System ist ein Speicherzellenfeld in Sektoren entlang der Bitleitungsrichtung gemäß der Einheit zum gleichzeitigen Löschen unterteilt, und das gleichzeitige Löschen wird durch Auswahl einer oder mehrerer Sektoren vereinfacht. In diesem System liegt jedoch immer noch aufgrund der Tatsache, daß ein Auswahlsignal einfach an einem Dekoder zum Auswählend der Sektoren anliegt, ein Problem dahingehend vor, daß die Gesamtlöschzeit nicht notwendigerweise reduziert ist.

ZUSAMMENFASSUNG DER ERFINDUNG

Demnach besteht die Aufgabe der vorliegenden Erfindung in der Schaffung einer nichtflüchtigen Halbleiterspeichereinrichtung, die mit mehreren Stapellöschblöcken versehen ist, sowie einen einfachen Aufbau und eine kurze Löschzeit aufweist.
Gemäß der vorliegenden Erfindung wird diese Aufgabe durch eine nichtflüchtige Halbleiterspeichereinrichtung mit den Merkmalen des Patentanspruchs 1 gelöst.
Gemäß der vorliegenden Erfindung steuert eine Löschinformations-Eingabevorrichtung in Ansprechen auf mehrere von der Außenseite in Folge eingegebene Adreßsignale eine Löschinformations-Haltevorrichtung gemäß dem zu löschenden Stapellöschblock derart, daß Löschinformationsdaten gehalten werden. Durch Wiederholen dieses Betriebs in Folge werden Löschinformationsdaten in der Löschinformations-Haltevorrichtung in Zuordnung zu den mehreren und zu löschenden Stapellöschblöcken gehalten. Hierauf wird auf der Grundlage der in der Löschinformations- Haltevorrichtung gespeicherten Löschinformationsdaten eine Blocklöschvorrichtung zum Löschen sämtlicher nichtflüchtiger Speicherzellen in jedem der zugeordneten Blöcke aktiviert, für die Löschinformationsdaten gehalten sind. Im Ergebnis wird der Löschbetrieb für alle Stapellöschblöcke gemäß der Löschinformations-Haltevorrichtung erzielt, in der jeweils die Löschinformationsdaten gehalten sind, so daß sich mehrere Stapellöschblöcke gleichzeitig löschen lassen, wodurch die Löschzeit im Vergleich zu der üblichen Speichereinrichtung reduziert ist.
Ferner wird ein Verifizierungsbetrieb zum Prüfen der Tatsache durchgeführt, ob die nichtflüchtigen Speicherzellen in dem Stapellöschblock ausreichend nach dem Löschbetrieb gelöscht sind. D. h., in dem Fall, in dem die Blockauswahlvorrichtung die Stapellöschblöcke auswählt, deren Löschinformationsdaten durch die zugeordnete Löschinformations-Haltevorrichtung gehalten sind, ist es aufgrund der Tatsache, daß eine Löschinformations-Haltesignal-Ausgabevorrichtung ein Löschinformations-Haltesignal ausgibt, möglich zu unterscheiden, ob die Stapellöschblöcke gelöscht sind, und zwar auf der Grundlage der Löschinformations-Haltesignale. Auf der Grundlage der Signale ist es aufgrund der Tatsache, daß der Verifizierungsbetrieb lediglich für die Blöcke durchgeführt wird, deren Löschinformationsdaten gehalten sind, möglich, den Blocklöschvorgang mit kurzer Verifikationszeit durchzuführen, ohne Lesen sämtlicher Daten aller Speicherzellen, wodurch die Löschzeit einschließlich der Verifizierungszeit reduziert ist.
Ferner ist es bei dem Lesebetrieb aufgrund der Tatsache, daß die Informationshaltevorrichtung Blockauswahlsignale an die zugeordneten Stapellöschblöcke überträgt, möglich, einen Blockauswahldekoder zum Löschen und den Datenlesedekoder teilweise gemeinsam einzusetzen, wodurch die Chipfläche gemäß einer für den Blockauswahldekoder erforderlichen Fläche reduziert ist.
Ferner ist eine Löschinformations-Eingabevorrichtung vorgesehen, damit Löschinformationsdaten in mehreren Löschinformations-Haltevorrichtungen gehalten werden können, in Zuordnung zu durch ein Adressensignal bezeichneten Stapellöschblöcken, sowie angrenzender und durch ein Blocknummernsignal bezeichneter Stapellöschblöcken. Demnach werden bei Eingabe mehrerer Blockadressen (insbesondere dann, wenn drei oder mehr Blöcke gleichzeitig gelöscht werden) lediglich zwei Signale eingegeben, ohne Eingabe sämtlicher Adreßsignale gemäß sämtlicher zu löschender Stapellöschblöcke.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

In der angefügten Zeichnung zeigen:
Fig. 1 ein Blockschaltbild zum Darstellen einer üblichen nichtflüchtigen Halbleiterspeichereinrichtung vom Blocklöschtyp;
Fig. 2 ein Schaltbild zum Darstellen einer ersten Ausführungsform der nichtflüchtigen Halbleiterspeichereinrichtung gemäß der vorliegenden Erfindung;
Fig. 3 ein Schaltbild zum Darstellen eines detaillierteren Aufbaus des in Fig. 2 gezeigten Stapellöschblocks zusammen mit dem im Rahmen des Datenlesebetriebs anliegenden Spannungen;
Fig. 4 eine graphische Darstellung zum Wiedergeben der Schwellwertverteilungen gewöhnlicher Speicherzellen;
Fig. 5 ein Schaltbild zum Darstellen von bei einem Stapellöschblock im Rahmen eines Datenschreibbetriebs vorliegenden Spannungen;
Fig. 6A und 6B Querschnittsansichten zum Darstellen des Verhaltens von Elektronen dann, wenn Daten geschrieben oder nicht geschrieben werden;
Fig. 7 ein Schaltbild zum Darstellen der beim Löschen eines Stapellöschblocks anliegenden Spannungen;
Fig. 8 eine Querschnittsansicht zum Darstellen des Verhaltens der Elektronen bei einem Löschen von Daten;
Fig. 9 ein Schaltbild zum Darstellen eines Aufbaus des im Rahmen der ersten Ausführungsform der vorliegenden Erfindung eingesetzten Zeilenvordekoders;
Fig. 10 ein Schaltbild zum Darstellen eines Aufbaus eines für die erste Ausführungsform der vorliegenden Erfindung eingesetzten Zeilenteildekoders;
Fig. 11 eine Tabelle zum Auflisten von Signalen und Spannungen gemäß der ersten Ausführungsform der vorliegenden Erfindung;
Fig. 12 eine Tabelle zum Auflisten der Betriebszustände gemäß der ersten Ausführungsform der vorliegenden Erfindung;
Fig. 13 ein Flußdiagramm zum Erläutern des Stapellöschbetriebs gemäß der ersten Ausführungsform der vorliegenden Erfindung;
Fig. 14 ein Zeitablaufdiagramm gemäß der ersten Ausführungsform der vorliegenden Erfindung;
Fig. 15 ein Diagramm zum Darstellen einer zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 16 ein Zeitablaufdiagramm gemäß der zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 17 ein Schaltbild zum Darstellen einer dritten Ausführungsform der vorliegenden Erfindung;
Fig. 18 ein Flußdiagramm zum Erläutern des Stapellöschbetriebs gemäß der dritten Ausführungsform der vorliegenden Erfindung;
Fig. 19 ein Schaltbild zum Darstellen einer vierten Ausführungsform der vorliegenden Erfindung;
Fig. 20 ein Zeitablaufdiagramm gemäß der vierten Ausführungsform der vorliegenden Erfindung;
Fig. 21 ein Schaltbild zum Darstellen einer fünften Ausführungsform der vorliegenden Erfindung;
Fig. 22 ein Zeitablaufdiagramm gemäß der fünften Ausführungsform der vorliegenden Erfindung;
Fig. 23 ein Schaltbild zum Darstellen einer sechsten Ausführungsform der vorliegenden Erfindung;
Fig. 24 ein Zeitablaufdiagramm gemäß der sechsten Ausführungsform der vorliegenden Erfindung;
Fig. 25 ein Schaltbild zum Darstellen einer siebten Ausführungsform der vorliegenden Erfindung;
Fig. 26A und 26B Schaltbilder zum Darstellen einer siebten Ausführungsform der vorliegenden Erfindung;
Fig. 27 ein Schaltbild zum Darstellen einer achten Ausführungsform der vorliegenden Erfindung; und
Fig. 28 ein Schaltbild zum Darstellen einer achten Ausführungsform der vorliegenden Erfindung.

DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN

Eine erste Ausführungsform der vorliegenden Erfindung wird nachfolgend unter Bezug auf die Fig. 2 bis 14 beschrieben, als Beispiel der nichtflüchtige Halbleiterspeichereinrichtung gemäß der vorliegenden Erfindung, angewandt auf einen NAND- EEPROM-Speicher.
Die Fig. 2 zeigt ein Schaltbild eines Zeilendekoders sowie anderer hiermit im Zusammenhang mit stehender Schaltungen für die nichtflüchtige Halbleiterspeichereinrichtung gemäß der vorliegenden Erfindung. Die Schaltung enthält einen Zeilenhauptdekoder 200, der funktionsgemäß als Löschinformations-Eingabevorrichtung oder als Blockauswahlvorrichtung dient, ferner Latchschaltungen 201, die jeweils mit der Ausgangsstufe des Zeilenhauptdekoders 200 verbunden sind und funktionsgemäß als Löschinformations- Haltevorrichtungen dienen, sowie Zeilenteildekoder 200, die jeweils mit dem den Latchschaltungen 201 verbunden sind und funktionsgemäß als Blocklöschvorrichtungen dienen. Ferner besteht jeder der jeweils durch die Zeilenteildekoder 202 aktivierten Stabelblöcke 203 aus angeordneten NAND- Speicherzellen.
Zunächst wird der Aufbau und der Betrieb des Stapellöschblocks 203 unter Bezug auf die Fig. 3 bis 8 beschrieben. Die Fig. 3, 5 und 7 zeigen den Aufbau des Stapellöschblocks 203 mit zwei NAND-Bündeln, die jeweils aus seriell verbundenen acht Speicherzellen mit floatender Gatestruktur bestehen, derart, daß die Steuergates hiervon mit den zugeordneten Steuerleitungen CTL verbunden sind. Die Drainseite jedes Bündels der Speicherzellen ist mit einer Bitleitung BL1 oder 2 über einen MOS-Transistor Q1 oder Q2 verbunden, der durch eine drainseitige Auswahlleitung DSL gesteuert wird, und die Sourceseite jedes Bündels der Speicherzellen ist mit einer Source über einen MOS-Transistor Q3 oder Q4 verbunden, der durch eine sourceseitige Auswahlleitung SSL gesteuert wird.
Wie in Fig. 3 gezeigt, wird beim Datenlesen eine Steuerleitung CTL der ausgewählten Speicherzelle auf einen niedrigen Pegel gesetzt, beispielsweise 0V (auf den im folgenden als "L" Bezug genommen wird), und die Steuerleitungen CTL der verbleibenden sieben Speicherzellen der NAND-Gruppe sind auf einen hohen Pegel gesetzt, beispielsweise 5V (auf den im folgenden als "H" Bezug genommen wird). Ferner ist eine drainseitige Auswahlleitung DSL mit den Gates der Auswahltransistoren Q1 und Q2 verbunden, die jeweils zwischen der Bitleitung und dem NAND- Bündel angeordnet sind, und eine sourceseitige Auswahlleitung SSL ist mit den Gates der Auswahltransistorn Q3 und Q4 verbunden, die jeweils zwischen Masse GND und dem NAND-Bündel angeordnet sind. Diese Auswahlleitungen DSL und SSL sind beide zu "H" gesetzt. Wie in Fig. 4 gezeigt, ist die Schwellwertspannung der geschriebenen Speicherzelle auf positive Werte verteilt, und die Elektroneninjektionsrate für die Speicherzelle wird so gesteuert, daß die Schwellwertspannung der Schreibleitung niedriger als die Gatespannung ("H") der nicht ausgewählten Transistoren des NAND-Bündels wird. Demnach fließt dann, wenn die Schwellwertspannung der ausgewählten Speicherzelle positiv ist, kein Strom zwischen der Bitleitung BL und GND, so daß die Bitleitung bei "H" liegt. Im Gegensatz hierzu fließt dann, wenn die Schwellwertspannung der ausgebildeten Speicherzelle negativ ist, Strom zwischen der Bitleitung BL und GND derart, daß die Bitleitung bei "L" liegt. Ein Datenwert in der Speicherzelle läßt sich durch Messen des Potentials der Bitleitung lesen.
Der Datenschreibbetrieb wird hier nachfolgend beschrieben. Wie in Fig. 5 gezeigt, wird eine hohe Spannung (Vpp) von ungefähr 20 V ausgehend von dem Zeilendekoder an das Auswahlgate der ausgewählten Speicherzelle zugeführt, und eine Zwischenspannung (VP1) von ungefähr 10 V wird dem Auswahlgate der verbleibenden Speicherzellen desselben NAND- Bündels zugeführt. Ferner wird, obgleich nicht gezeigt, eine Spannung von 0 V den Auswahlgates der anderen NAND-Bündeln zugeführt. In diesem Zustand wird die Gatespannung des Auswahltransistors, der zwischen der Bitleitung und dem NAND- Bündel einschließlich der ausgewählten Speicherzellen angeordnet ist, zu 12 V (Vbsp) gesetzt, und die Gatespannung des Auswahltransistors, der zwischen den NAND-Bündeln und der Source angeordnet ist, wird zu 0 V gesetzt.
Unter diesen Bedingungen wird dann, wenn die Bitleitung zu 0 V gesetzt ist, aufgrund der Tatsache, daß die Potentiale der Drainanschlüsse, Sourceanschlüsse und die Kanäle sämtlicher Speicherzellen des NAND-Bündels, die durch den Auswahltransistor ausgewählt sind, zu 0 V gesetzt sind, eine Potentialdifferenz von ungefähr 20 V zwischen dem Auswahlgate und dem Kanal der ausgewählten Speicherzelle erzeugt, so daß Elektronen von dem Substrat zu dem floatenden Gate aufgrund eines Tunnelphänomens injiziert werden, wie in Fig. 6A gezeigt. In diesem Fall ist unabhängig von der Tatsache, daß eine Potentialdifferenz von ungefähr 10 V zwischen den Auswahlgates und den Kanälen der verbleibenden sieben Speicherzellen desselben NAND-Bündels erzeugt werden, die Dicke des Oxidfilms zwischen dem floatenden Gate und dem Kanal so bestimmt, daß Elektronen nicht bei einer derart niedrigen Potentialdifferenz von 10 V injiziert werden, so daß "0"-Daten nicht in die verbleibenden sieben Speicherzellen geschrieben werden.
Ferner beträgt dann, wenn die Bitleitung auf eine Schreibsperr-Drainspannung (VDPI) von ungefähr 10 V gesetzt ist, die Potentialdifferenz zwischen dem Auswahlgate und dem Kanal der ausgewählten Zelle ungefähr 10 V, so daß ein Datenwert nicht geschrieben wird, wie in Fig. 6B gezeigt. Zu diesem Zeitpunkt werden Daten nicht geschrieben, da sich keine Potentialdifferenz zwischen den Auswahlgates und den Kanälen der anderen sieben Speicherzellen desselben NAND- Bündels entwickelt. Wie oben beschrieben, liegt bei einem Datenschreibbetrieb eine Spannung von 0 V an der Bitleitung zum Schreiben eines Datenwerts "0" in die ausgewählte Speicherzelle an, und eine Spannung VDPI liegt an der Bitleitung zum Schreiben eines Datenwerts "1" an die ausgewählte Speicherzelle an.
Nun wird hier nachfolgend der Löschbetrieb beschrieben. Wie in Fig. 7 und 8 gezeigt, erfolgt das Löschen durch Setzen des Substrats zu 20 V (Vpp) und des Auswahlgates zu 0 V, und zwar zum Extrahieren von Elektronen in das Substrat. Zu diesem Zeitpunkt ist die Auswahlleitung zu 20 V (Vpp) gesetzt, und zwar zum Reduzieren der Gatespannungsbeanspruchung des ausgewählten Gates. Zusätzlich sind die Bitleitung und die Sourceleitung beide so geöffnet, daß sie auf das Potential Vpp gesetzt sind, damit vermieden wird, daß der PN-Übergang des Speicherzellenfeldes in Vorwärtsrichtung vorgespannt ist.
Wie oben beschrieben, wird ein Tunnelstrom für den Schreibbetrieb des EEPROM-Speichers vom NAND-Typ eingesetzt. Demnach ist der über die Bitleitung fließende Strom beim Schreiben niedrig, so daß es möglich ist, einen Datenwert in mehrere tausend Speicherzellen im selben Zeitpunkt zu schreiben.
Wie oben beschrieben, ist es bei dem EEPROM-Speicher vom NAND-Typ möglich, selektiv Blöcke dadurch zu löschen, daß eine Spannung von 0 V an sämtliche Auswahlgates des einen NAND-Bündels zugeführt wird und daß eine Spannung Vpp an die Auswahlgates der anderen nicht ausgewählten NAND-Bündel zugeführt wird. In dem Fall von Speicherzellen bei einem 4 Mbit EEPROM-Speicher vom NAND-Typ sind 256 Bit (ungefähr 2 Kbit) in Spaltenrichtung angeordnet, und 256 NAND-Bündel (jeweils bestehend aus acht seriell verbundenen Speicherzellen und dem Auswahlgatetransistor) sind entlang der Zeilenrichtung so angeordnet, daß sie eine Speicherzellenmatrix von 4 Mbit bilden. Wird der oben erwähnte Blocklöschvorgang für den Speicherchip - wie oben beschrieben - durchgeführt, so beträgt die Zahl der gleichzeitig gelöschten Speicherzellen 16384 (16 K), vgl. 256 · 8 · 8. Da der Löschbetrieb durch Extrahieren von Elektronen bei dem floatenden Gate mit einem elektrischen Feld durchgeführt wird, wird die Löschzeit durch den Tunnelstrom vom Fauler-Nordheim-Typ bestimmt. Im Ergebnis ist die zum Löschen eines Blocks erforderliche Zeit gleich derjenigen, die zum Löschen sämtlicher Bits erforderlich ist, und demnach beträgt die Löschzeit ungefähr 10 ms in dem Fall, in dem die Oxidfilmdicke 10 nm beträgt.
Nun wird hier nachfolgend der Zeilenhauptdekoder 200 beschrieben. Der Zeilenhauptdekoder 200 ist eine Schaltung zum Auswählen eines Stapellöschblocks 203 der oben erwähnten NAND-Bündel. Eine von der Außenseite eingegebene Adreßeingabe wird in eine interne Zeilenadresse durch eine Adreßhalteschaltung (nicht gezeigt) umgesetzt, und in Ansprechen auf diese interne Zeilenadresse wählt der Zeilenhauptdekoder einen der Stapellöschblöcke 203 aus. Bei dem in Fig. 9 gezeigten Zeilenhauptdekoder 200 wird ein Vordekoderausgangssignal als eine Ausgangsgröße eines NAND- Gates für zwei Signale erzeugt (eine NAND-Ausgangsgröße für die internen Zeilenadreßsignale und ein Rücksetzsignal).
Nun wird nachfolgend der Zeilenteildekoder 202 beschrieben. Dieser Zeilenteildekoder 202 dient funktionsgemäß als Löschvorrichtung zum Löschen von Speicherzellen in dem Stapellöschblock 203 während einem Löschbetrieb. Die Zahl der Zeilenteildekoder 202 beträgt 256, und sie stimmt mit der Zahl der Stapellöschblöcke 203 überein. Die Konfiguration des Zeilenteildekoders 202 ist in Fig. 10 gezeigt. Beim Datenlese-Schreib- und Löschbetrieb liegen jeweils die in Fig. 4 aufgelisteten Potentiale als Eingangssignale A, B, C, D und E an. Ferner werden Spannungen, die ebenfalls in Fig. 11 aufgelistet sind, als die Versorgungsspannungen VA, BV und VC gemäß den jeweiligen Modi zugeführt.
Bei dem Datenlesebetrieb ist das Potential eines Eingangsknotens 1 des ausgewählten Zeilenteildekoders 202 zu 5 V (Vcc) gesetzt und das Potential eines Eingangsknotens des nicht ausgewählten Zeilenteildekoders 202 ist zu 0 V gesetzt. Bei dem Lesebetrieb wird aufgrund der Tatsache, daß das Potential des Signals A so gesteuert wird, daß es sich zu 5 V ändert, und daß das Signal B so gesteuert wird, daß es sich zu 0 V ändert, ein Schalter 101 bestehend aus einem P- Kanaltransistor und einem N-Kanaltransistor angeschaltet, und ein Schalter bestehend aus denselben Transistoren wird abgeschaltet.
Demnach stimmt das Potential bei dem Knoten 2 mit demjenigen bei dem Knoten 1 überein. Da das Potential der Zuführspannung VA bei dem Lesebetrieb 5 V ist, wird das Potential bei dem Knoten 3 des Zeilenteildekoderabschnitts, der durch den Zeilenhauptdekoder 200 ausgewählt wird, 5 V, und das Potential bei einem Knoten N4 wird 0 V. Ferner nimmt das Potential bei dem Knoten N3 des Zeilenteildekoderabschnitts, der durch den nicht ausgewählten Zeilenhauptdekoderabschnitt ausgewählt wird, den Wert 0 V an, und das Potential in dem Knoten N4 nimmt den Wert 5 V an. Im Ergebnis wird das Ausgangsgate 110 des ausgewählten Zeilenteildekoders angeschaltet, und ein Entlade-N-Kanaltransistorfeld 111 wird abgeschaltet.
Demnach wird, wie in Fig. 12 gezeigt, bei dem ausgewählten Zeilenteildekoder das Potential von 0 V für das ausgewählte CG0 an die Steuerleitung CTL0 ausgegeben, und das Potential von 5 V (Vcc) der nicht ausgewählten CG1 bis CG7 wird jeweils an die Steuerleitungen CTL1 bis CTL7 ausgegeben. Ferner sind aufgrund der Tatsache, daß die Ausgangsgate 110 des nicht ausgewählten Zeilenteildekoderabschnitts abgeschaltet sind und ferner ein Ladetransistorfeld 111 angeschaltet ist, die Potentiale sämtlicher Steuerleitungen CTL zu 0 V bei dem nicht ausgewählten Zeilenteildekoder gesetzt, unabhängig von dem Potential bei CG0 bis CG7.
Ferner ist aufgrund der Tatsache, daß das Potential des Signals C bei 0 V liegt, ein P-Kanaltransistor Q121 angeschaltet, und N-Kanaltransistoren Q133 und Q135 sind abgeschaltet. Ferner ist aufgrund der Tatsache, daß das Potential des Signals A bei 5 V liegt, ein N-Kanaltransistor Q132 angeschaltet. Da das Potential der Versorgungsspannung bei 5 V (Vcc) liegt, wird ein Inversionssignal des Knotens 4 an die Auswahlleitung DSL der ausgewählten Drainseite ausgegeben. D. h., das Potential der drainseitigen Auswahlleitung DSL des ausgewählten Zeilenteildekoders ändert sich auf den Wert 5 V (Vcc), und das Potential der drainseitigen Auswahlleitung DSL des nicht ausgewählten Zeilenteildekoders ändert sich zu 0 V.
Ferner ist aufgrund der Tatsache, daß das Potential des Signals D bei 5 V liegt und daß das Signal 0 V ist, ein N- Kanaltransistor Q136 angeschaltet, und ein N-Kanaltransistor Q136 ist abgeschaltet. Demnach ändert sich das Potential der sourceseitigen Auswahlleitung des ausgewählten Zeilenteildekoders auf eine Spannung, die niedriger als das Potential bei dem Knoten 1 (5 V) ist, gemäß der Schwellwertspannung des N-Kanaltransistors Q134. Ferner ändert sich das Potential der sourceseitigen Auswahlleitung SSL des nicht ausgewählten Zeilenteildekoders zu 0 V, und es ist dasselbe wie dasjenige bei dem Knoten 1. Demnach wird ein Datenwert von einer Speicherzelle gelesen, die mit der Steuerleitung CTL0 in dem Block (NAND-Bündel) verbunden ist, der mit dem ausgewählten Zeilenteildekoder verbunden ist.
Nun wird hier nachfolgend der Datenschreibbetrieb beschrieben. In derselben Weise wie im Fall des Lesebetriebs stimmt aufgrund der Tatsache, daß das Potential des Signals A bei 5 V liegt und das Potential des Signals B bei 0 V liegt, das Potential bei dem Knoten 2 mit demjenigen bei dem Knoten 1 überein. Da jedoch das Potential von VA die Schreibspannung 20 V (Vpp) ist, ändert sich das Potential bei dem Knoten 3 des ausgewählten Zeilenteildekoders zu 20 Vf und das Potential bei dem Knoten 4 ändert sich zu 0 V, in beiden Fällen durch eine Pegelverschiebungsschaltung 140. Ferner ändert sich durch die Pegelverschiebungsschaltung 140 das Potential bei dem Knoten 3 des nicht ausgewählten Zeilenteildekoders 202 zu 0 V, und das Potential bei dem Knoten 4 ändert sich zu 20 V.
Im Ergebnis wird bei dem ausgewählten Zeilenteildekoder 202 das Ausgangsgate 11p des Zeilenteildekoders angeschaltet, und das Potential Vpp (20 V) für CG0 wird an die Steuerleitung CTL0 ausgegeben, und die Potentiale VP1 (10 V) für CG1 bis CG7 werden jeweils an die Steuerleitung CTL1 bis CTL7 ausgegeben. Ferner wird in dem nicht ausgewählten Zeilenteildekoder 202 das Ausgangsgage 110 ausgeschaltet, und der Lade-N-Kanaltransistor 111 wird angeschaltet, so daß alle Steuerleitungen zu 0 V gesetzt sind.
Ferner sind beim Lesen aufgrund der Tatsache, daß sich die Potentiale der Signale A und C jeweils zu Vcc von 0 V ändern, in dem ausgewählten Zeilenteildekoder die P-Kanaltransistoren Q121 und Q122 angeschaltet und die N-Kanaltransistoren Q131 und Q133 sind abgeschaltet, so daß sich das Potential bei der drainseitigen Auswahlleitung DSL zu dem Potential der Versorgungsspannung VB (10 V) ändert. Ferner sind aufgrund der Tatsache, daß sich das Potential bei dem Knoten 4 des nicht ausgewählten Zeilenteildekoders zu dem Potential (20 V) der Versorgungsspannung VA ändert, der P-Kanaltransistor Q122 und der N-Kanaltransistor Q123 abgeschaltet, und die N- Kanaltransistoren Q131 und Q132 sind angeschaltet, so daß sich das Potential der drainseitigen Auswahlleitung DSL zu 0 V ändert. Demnach ist es dann, wenn die Steuerleitung CTL0 aus den Steuerleitungen CTL0 bis 7 ausgewählt wird, möglich, selektiv einen Datenwert in die Speicherzelle zu schreiben, die mit der Steuerleitung CTL0 verbunden ist, die durch den Zeilenteildekoder ausgewählt wird (der Knoten 1 liegt bei 5 V), der wiederum durch den Zeilenhauptdekoder ausgewählt wird.
Nun wird nachfolgend der Löschbetrieb erläutert. Das Potential des Löschsignals A nimmt den Wert 0 V an, und dasjenige des Signals B liegt bei Vcc. Demnach wird der Schalter 101 abgeschaltet und der Schalter 102 ist angeschaltet. Demnach ist das Ausgangsgate 110 des ausgewählten Teildekoders abgeschaltet, und das Lade-N- Kanaltransistorfeld 111 wird angeschaltet, so daß eine Spannung von 0 V an die Steuerleitungen CTL0 bis 7 ausgegeben wird. Im Gegensatz hierzu werden aufgrund der Tatsache, daß das Ausgangsgate 110 des Zeilenteildekoders im nicht ausgewählten Status angeschaltet wird und das Lade-N- Kanaltransistorfeld 111 ausgeschaltet ist, die Potentiale von CG0 bis 7 an die Steuerleitungen CTL0 bis 7 des Zeilenteildekoders im nicht ausgewählten Status ausgegeben. Wie in Fig. 12 gezeigt, sind die Potentiale dieser CG0 bis 7 sämtlich zu 0 V im Fall des Chiplöschvorgangs gesetzt. Im Ergebnis wird eine Spannung von 0 V an die Steuerleitungen CTL0 bis 7 des ausgewählten Zeilenteildekoders und an die Steuerleitungen CTL0 bis 7 des nicht ausgewählten Zeilenteildekoders ausgegeben. Bei dem Löschbetrieb wird das Potential des Speicherzellensubstrats zu 20 V gesetzt, so daß sich sämtliche Speicherzellen des Chips löschen lassen.
Ferner sind, wie in Fig. 12 gezeigt, beim Löschen des Blocks die Potentiale für CG0 bis 7 sämtlich zu Vpp (20 V) gesetzt. Im Ergebnis wird eine Spannung von 0 V an die Steuerleitungen CTL0 bis 7 des ausgewählten Stapellöschblocks ausgegeben, und eine Spannung von 20 V wird an die Steuerleitungen CTL0 bis 7 des nicht ausgewählten Stapellöschblocks ausgegeben. Da das Substratpotential der Speicherzellen zu 20 V im Fall des Blocklöschvorgangs gesetzt ist, bewegen sich unabhängig davon, daß Elektronen bei den floatenden Gates der Speicherzellen, an die die Steuerleitungen CTL0 des ausgewählten Zeilenteildekoders angeschlossen sind, in das Substrat extrahiert werden, Elektronen bei dem floatenden Gate der Speicherzellen, an die die Steuerleitungen CTL des nicht ausgewählten Zeilenteildekoders angeschlossen sind, nicht. Im Ergebnis ist es möglich, lediglich das NAND-Bündel zu löschen, an das die Steuerleitungen CTL des ausgewählten Zeilenteildekoders angeschlossen sind, und zwar durch Auswählen des Zeilenteildekoders.
Ferner sind aufgrund der Tatsache, daß die Signale A, B, C und D zu den in der Fig. 11 aufgelisteten Potentialen gesetzt sind, der P-Kanaltransistor Q121 und die N-Kanaltransistoren Q132, Q134 und Q136 abgeschaltet, und die N-Kanaltransistoren Q133 und Q135 sind angeschaltet. Im Ergebnis wird eine Spannung, die um den Schwellwert des N-Kanaltransistors Q133 und Q135 niedriger als die Versorgungsspannung Vpp (20 V) ist, an alle Auswahlgates der Drain- und Sourceseiten beim Löschen ausgegeben, damit das elektrische Feld reduziert ist, das zwischen den Gates der Auswahlgatetransistoren und dem Substrat erzeugt wird.
Hier wird der Betrieb der Latchschaltung 101 nachfolgend beschrieben, die mit dem Hauptdekoder verbunden ist und den Gegenstand der vorliegenden Erfindung betrifft. Die Latchschaltung 201 dient funktionsgemäß als Löschinformations-Haltevorrichtung zum Halten von Löschinformation. Die Fig. 13 zeigt ein Flußdiagramm zum Unterstützen der Erläuterung des Blocklöschbetriebs unter Einsatz der in Fig. 2 gezeigten Schalltung. Ferner zeigt die Fig. 14 ein Zeitablaufdiagramm zum Unterstützen der Erläuterung derselben.
Wird der Blocklöschvorgang durchgeführt, so wird das Ausgangssignal des Zeilenhauptdekoders 200 durch die Latchschaltung 201 gehalten. Vor diesem Latchbetrieb ändert sich ein Rücksetzsignal zum Initialisieren aller Latchdaten von "H" zu "L". Im Ergebnis liegen aufgrund der Tatsache, daß sich das Vordekoder-Ausgangssignal - wie in Fig. 9 gezeigt - zu "H" während einer vorgegebenen Zeitperiode ändert und ferner ein Signal Φ1 bei "H" liegt, sämtliche Teildekoder in dem ausgewählten Status vor.
Detaillierter liegt im Fall einer mit dem Zeilenteildekoder 202&sub1; verbundenen Latchschaltung 201&sub1; ein Knoten 12 bei "L", und ein Knoten 14 liegt bei "H", so daß ein Schalter 241, der aus einem P-Kanaltransistor und einem N-Kanaltransistor besteht, angeschaltet ist. Da ferner ein Knoten 14 bei "H" liegt, und ein Signal Φ3 bei "H" liegt, liegt die Ausgangsgröße eines NAND-Gates 251 bei "L", so daß ein N- Kanaltransistor 312 abgeschaltet ist. Ferner ist in diesem Zeitpunkt aufgrund der Tatsache, daß ein Signal Φ2 bei "H" liegt, ein P-Kanaltransistor 211 abgeschaltet.
Wie oben beschrieben, ändert sich ein Knoten 16 zu "L" über den Schalter 241 unter der Bedingung, daß der Schalter 241 angeschaltet ist und ein P-Kanaltransistor 211 und ein N- Kanaltransistor 312 abgeschaltet sind, wenn ein Knoten 11 zu "L" in Ansprechen auf ein Signal Φ5 und ein Signal Din gesetzt ist. Wie bereits beschrieben, wird aufgrund der Tatsache, daß sämtliche Ausgänge des Zeilenhauptdekoders 200 zu dem ausgewählten Status gesetzt sind, die Latchschaltung 201i (i = 2 bis 256) in demselben Status wie die Latchschaltung 201&sub1; gehalten.
Hiernach ändert sich dann, wenn sich das Rücksetzsignal zu "H" ändert und sich das Signal Φ1 zu "L" ändert, der Knoten 12 zu "H", und der Knoten 14 ändert sich zu "L", so daß sich die Ausgangsgröße des NAND-Gates 251 zu "H" ändert. Demnach wird der N-Kanaltransistor Q312 angeschaltet. Ferner ist in diesem Zeitpunkt aufgrund der Tatsache, daß sich das Signal zu "L" ändert, der P-Kanaltransistor Q211 ebenfalls angeschaltet. Im Ergebnis ändert sich ein getakteter Inverter 321, bestehend aus den P-Kanaltransistoren Q211 und Q212 und den N-Kanaltransistoren Q311 und Q312, in einen Freigabestatus, so daß "L" bei dem Knoten 15 und "H" bei dem Knoten 18 als logische Informationsdaten gehalten werden. In derselben Weise werden in der Latchschaltung 201i (i = 1 bis 256) die Knoten in Zuordnung zu den Knoten 16 und 18 jeweils zu den Logikpegeln "L" und "H" rückgesetzt.
Bei Abschluß des Rücksetzbetriebs wird der Blockadressen- Haltebetrieb zum Speichern einer Blockadreßinformation für das nachfolgende Blocklöschen bei der Latchschaltung 201i (i = 1 bis 256) durchgeführt. Die Fig. 14 zeigt die Prozedur zum Durchführen des Blocklöschvorgangs für die Stapellöschblöcke 203&sub1;, 203&sub2; und 203&sub3;.
Zunächst wird zum Löschen des Stapellöschblocks 203&sub1; eine interne Zeilenadresse des Stapellöschblocks 203&sub1; von einer auf dem Chip gebildeten Zeilenadreß-Erzeugungsschaltung eingegeben. Nach dem Bestätigen der Eingabe der Daten wird das Signal Φ1 zu "H" während einer vorgegebenen Zeitperiode gesetzt. Im Ergebnis liegt in der Latchschaltung 201&sub1; des durch das Vordekoderausgangssignal ausgewählten Blocks der Knoten 12 bei "L", und der Knoten 14 liegt bei "H", so daß der Schalter 241 angeschaltet ist.
Da das Signal Φ2 bei "L" liegt, ist der P-Kanaltransistor Q212 abgeschaltet, obgleich der P-Kanaltransistor Q211 angeschaltet gehalten wird, da der Knoten 18 bei "H" während dem zuvor erwähnten Rücksetzbetrieb gehalten wird. Ferner liegt aufgrund der Tatsache, daß das Signal Φ3 bei "H" liegt, die Ausgangsgröße des NAND-Glieds 251 bei einem invertierten Pegel des Knotens 14 (bei "H" gehalten), so daß der N-Kanaltransistor Q312 abgeschaltet ist. Wie oben beschrieben, wird der Potentialpegel bei dem Knoten 11 zu dem Knoten 16 übertragen, da der P-Kanaltransistor Q212 und der N-Kanaltransistor Q312 beide abgeschaltet sind und ferner der Schalter 241 abgeschaltet ist.
Bei dem Blockadressen-Haltebetrieb liegt aufgrund der Tatsache, daß das Signal Φ5 bei "L" liegt und das Signal Din bei "L" liegt, der Knoten 11 bei einem invertierten Pegel des Signals Din ("H"); im Ergebnis liegt der Knoten bei "H", und der Knoten 18 liegt bei "L". Nach dem Verstreichen einer vorgegebenen Zeit ändert sich dann, wenn sich das Signal Φ1 von "H" zu "L" ändert, der Knoten 12 zu "H", und der Knoten 14 ändert sich zu "L", so daß der Schalter 241 abgeschaltet ist. Zu derselben Zeit wird der getaktete Inverter 323 freigegeben, so daß "H" bei dem Knoten 16 und "L" bei dem Knoten 18 gehalten werden. Wie oben beschrieben, werden die Informationsdaten "H" für das Blocklöschen bei dem Knoten 16 der Latchschaltung 201&sub1; gespeichert.
Bei dem Zeilenteildekoder 202&sub2; und dem Latch 201&sub2; des nicht ausgewählten Blocks wird aufgrund der Tatsache, daß jeder der Vordekoderausgänge selbst dann bei "L" liegt, wenn das Signal Φ1 bei "H" liegt, der Knoten in Zuordnung zu dem Knoten 12 bei "H" gehalten und der Knoten in Zuordnung zu dem Knoten 14 wird bei "L" gehalten. Demnach werden Informationsdaten gemäß "H" nicht zu der Latchschaltung 201&sub2; geschrieben. Wie oben beschrieben, wirken der getaktete Inverter 322 und der Zeilenhauptdekoder 200 funktionsgemäß als Löschinformations- Eingabevorrichtung; ein Stapellöschblock 203&sub1; wird durch den Zeilenhauptdekoder 200 auf der Grundlage des Adreßsignals ausgewählt; und die Löschinformation wird durch eine Latchschaltung 201&sub1; lediglich dann gehalten, wenn das Eingangssignal Din des getakteten Inverters 22&sub2; bei "L" liegt.
Hiernach geht die Steuerung zu dem nachfolgenden Taktadreß- Latch-(2)-Betrieb über. D. h., ändert sich die externe Adresse und wird der Stapellöschblock 203&sub2; ausgewählt, so ändert sich der Knoten 13 zu "L", und der Knoten 15 ändert sich zu "H", und zwar in derselben Weise, wie im Fall des zuvor erwähnten Betriebs, so daß "H" bei dem Knoten 17 gehalten wird und "L" bei dem Knoten 19 gehalten wird.
In derselben Weise werden dann, wenn der Stapellöschblock 203n im Rahmen des Blockadressen-Latch-(3)-Betriebs ausgewählt wird, Informationsdaten für das Blocklöschen in der Latchschaltung in derselben Weise wie bereits oben erwähnt gespeichert.
Hiernach geht nach dem Abschluß des Blockadressen- Latchbetriebs die Steuerung zu dem Datenlöschbetrieb über. D. h., nachdem der zuvor erwähnte Blockadressen-Latchbetrieb endet und hierdurch ein Datenlöschbefehl eingegeben ist, beginnt die Steuerung mit dem Löschen der Daten in dem Chip. In diesem Zeitpunkt ändert sich das Signal Φ4 von "L" zu "H", so daß die zuvor erwähnten Latchdaten zu den zugeordneten Zeilenteildekodern 202i (i = 1 bis 256) übertragen werden. Der Fall der Latchschaltung 201&sub1; und des Zeilenteildekoders 202&sub1;, die mit dem Stapellöschblock 203&sub1; verbunden sind, wird hier nachfolgend erläutert. Da das Signal Φ2 bei "H" liegt, ist der Schalter 242, der aus dem N-Kanaltransistor und dem P-Kanaltransistor besteht, abgeschaltet, und ferner ist der Schalter 243, der aus den N- und P-Transistoren besteht, angeschaltet. Im Ergebnis wird "L" bei dem Knoten 18 über den Schalter 243 übertragen, und der Knoten 20 nimmt einen invertierten Pegel hiervon an ("H"). Hiernach beginnt der Zeilenteildekoder 202&sub1; mit dem oben beschriebenen Betrieb, so daß die Speicherzellen des Stapellöschblocks 203&sub1; gelöscht sind.
Zur gleichen Zeit zu der die Speicherzellen in dem Stapellöschblock 203&sub1; gelöscht werden, wird ein anderer Löschbetrieb für den Zeilenteildekoder 202 durchgeführt, der mit allen Latchschaltungen 201 verbunden ist, zum Speichern der vorhergehenden Blocklösch-Informationsdaten. In diesem Fall werden drei Stapellöschblöcke 203&sub1;, 203&sub2; und 203n gleichzeitig gelöscht.
Wie oben beschrieben, wird gemäß dem Blockadressen- Latchbetrieb der ersten Ausführungsform das von dem Zeilenhauptdekoder ausgegebene Auswahlsignal durch die Latchschaltung gehalten; und durch Wiederholen des obigen Betriebs werden Löschinformationsdaten in den Latchschaltungen in Zuordnung zu mehreren Stapellöschblöcken gespeichert. Ferner werden die in den Latchschaltungen gespeicherten Löschinformationsdaten zu den Zeilenteildekodern übertragen, damit gleichzeitig die mehreren Blöcke gelöscht werden, die mit den mehreren Zeilenteildekodern verbunden sind, zu denen die Löschinformationsdaten übertragen werden. Wie oben beschrieben, ist es aufgrund der Tatsache, daß mehrere Blöcke gleichzeitig gelöscht werden, möglich, die zum Löschen erforderliche Zeit im Vergleich zu der Speichereinrichtung nach dem Stand der Technik zu verkürzen.
Ein Verifizierlesebetrieb zum Verifizieren, ob Daten zuverlässig gelöscht sind, wird hier nachfolgend beschrieben. Unter Bezug auf das in Fig. 14 gezeigte Zeitablaufdiagramm ist zu erkennen, daß sich bei Übergang der Steuerung zu dem Verifizierlesemodus das Signal Φ3 von "H" zu "L" ändert. Im Ergebnis wird das Ausgangssignal eines NAND-Glieds 251 der Latchschaltung 201&sub1; zu "H" gesetzt, und zwar unabhängig von dem Pegel des Knotens 14, so daß der N-Kanaltransistor Q312 angeschaltet ist. Ferner wird aufgrund der Tatsache, daß das Signal Φ2 bei "L" liegt, der getaktete Inverter 321 in einen Freigabestatus während dem Verifizierlesebetrieb gesetzt. Die getakteten Inverter der Latchschaltungen in Zuordnung zu den anderen Blöcken sind ebenfalls freigegeben.
Wie in dem Flußdiagramm nach Fig. 13 gezeigt, wird vor dem Löschbetrieb die interne Blockadresse zu "0" gesetzt (Schritt S106). Demnach ändert sich dann, wenn die interne Blockadresse den Stapellöschblock 203&sub1; nach dem Datenlöschen wählt, in dem Fall, in dem das Signal Φ1 zu "H" während einer vorgegebenen Zeitperiode gesetzt ist, der Knoten 12 zu "L", und der Knoten 14 ändert sich zu "H", so daß der Schalter 241 angeschaltet ist. In diesem Zeitpunkt ist aufgrund der Tatsache, daß das Signal Φ5 bei "H" liegt, der getaktete Inverter 322 gesperrt, so daß das bei dem Knoten 16 gehaltene Blocklöschsignal durch den Blockadreßbetrieb zu dem Knoten 11 übertragen wird.
Ferner werden, wie bereits beschrieben, aufgrund der Tatsache, daß der getaktete Inverter 321 freigegeben ist, durch diesen Datenübertragungsbetrieb die erhaltenen Daten nicht zerstört. Ferner liegen in den Latchschaltungen 201i (i = 2 bis 256), die den anderen Blöcken zugeordnet sind, aufgrund der Tatsache, daß jede der vorangehenden Ausgangsleitungen bei "L" liegt, die Knoten gemäß dem Knoten 12 bei "H" und die Knoten gemäß dem Knoten 14 bei "L", so daß die gehaltenen Daten der anderen Blöcke nicht zu dem Knoten 11 ausgegeben werden.
In diesem Fall wird aufgrund der Tatsache, daß ein Signal READ bei "H" liegt, das zu dem Knoten 11 ausgegebene Signal als ein Signal SEN über das NAND-Gatter 255 und den Inverter 256 gelesen. Das NAND-Gatter 255 und der Inverter 256 wirken funktionsgemäß als Mittel zum Ausgeben eines Löschinformations-Haltesignals. In diesem Fall wird aufgrund der Tatsache, daß der Stapellöschblock 202&sub1; ausgewählt ist, das Signal SEN gemäß "H" ausgelesen. Nach der Ausgabe des Signals SEN mit "H", startet der Verifizierlesebetrieb für alle Speicherzellen, die mit der Steuerleitungen CTL0 bis 7 verbunden sind, ausgehend von dem Zeilenteildekoder 202&sub1;.
Ferner wird dann, wenn das Signal SEN nicht bei "H" liegt, die interne Adresse lediglich inkrementiert, wie bei dem Schritt S115 des in Fig. 13 gezeigten Flußdiagramms dargestellt. Hier bezeichnet die Blockadresse "0" eine interne Adresse des Stapellöschblocks 203&sub1;. In derselben Weise bezeichnet die Blockadresse "1" eine interne Adresse des Stapellöschblocks 203&sub2;. Ferner bezeichnet eine Adresse in dem Block eine Adresse der Speicherzellen, die in Serie in dem Block verbunden sind. Hier geht dann, wenn der Löschbetrieb dreimal fehlschlägt, gemäß dem in Fig. 13 gezeigten Flußdiagramm die Steuerung zu einer Fehlerverarbeitung (in den Schritten S112 und S113) über. Das in Fig. 13 gezeigte Flußdiagramm wird durch einen Zuordner bzw. Sequenzer durchgeführt, der als Logikgatter in dem Chip aufgebaut ist.
Wie oben beschrieben, werden gemäß der ersten Ausführungsform dann, wenn die Blocklöschinformation bei dem "L"-Pegel liegt, Daten nicht von dem Block gelesen. In anderen Worten ausgedrückt, gibt die Löschinformations-Haltesignal- Ausgabevorrichtung ein Löschinformations-Haltesignal dann aus, wenn Löschinformationsdaten bereits in der Löschinformations-Haltevorrichtung gespeichert sind und ferner die Blockauswahlvorrichtung einen zugeordneten Stapelspeicherblock auswählt. In diesem Fall wird der nachfolgende Verifizierbetrieb nicht für den Stapelspeicherblock durchgeführt, der das Löschinformations- Haltesignal mit "L"-Pegel ausgibt. Demnach ist es möglich, den Abschluß des Blocklöschens mit kurzer Verifizierzeit ohne das Lesen von Daten von allen Speicherzellen zu bestätigen, wodurch die Löschzeit einschließlich der Verifizierzeit verkürzt ist.
Zusätzlich ist es möglich, den ersten Dekoder durch Ausgeben des Löschinformations-Haltesignals gemäß der ersten Ausführungsform zu testen. Detaillierter werden im Rahmen des Substratsortiertests für die Auswahl nicht defekter Chips die ersten Dekoder sämtlich gleichmäßig durch Ändern der Adressen betrieben. Ferner werden die Löschinformationsdaten bei sämtlichen Latchschaltungen im Zuordnung zu den Stapellöschblöcken gehalten, und nachfolgend werden Löschinformations-Haltesignale in Folge ausgegeben. Hier erfolgt die Anzeige eines defekten Dekoders dann, wenn die Löschinformationsdaten durch sämtliche Latchschaltungen gemäß den Stapellöschblöcken gehalten werden und ein Stapellöschblock vorliegt, von dem ausgehend das Löschinformations-Haltesignal nicht ausgegeben wird. Hier können dann, wenn die Zahl der Blöcke gemäß den Ausgangsgrößen von den festen Dekodern gering ist, die Dekoder durch redundante Schaltungen behoben werden. Der verbesserte Chip wird zu dem nachfolgenden Prozeßschritt gesendet. Überschreitet jedoch die Zahl hiervon den Behebungsgrenzwert, so wird der Chip als defekt bestimmt, ohne daß die nachfolgenden Schreib- und Löschtests durchgeführt werden. Demnach ist es möglich, defekte Chips mit hoher Geschwindigkeit zu detektieren.
Ferner wird es bei dem Lesebetrieb möglich, zwei Dekoder teilweise gemeinsam aufzubauen. D. h., ein Dekoder ist ein Blockauswahldekoder, der dann eingesetzt wird, wenn die Leseinformations-Haltevorrichtung das Blockauswahlsignal zu den zugeordneten Stapellöschblock bei dem Löschbetrieb sendet, und der andere Dekoder ist ein Dekoder, der zum Datenlesen eingesetzt wird. Demnach ist es möglich, die Chipfläche um diejenige Fläche zu reduzieren, die der Chipfläche für den Blockauswahldekoder entspricht. Der oben erwähnte Aufbau ist unabhängig von NAND- und NOR-Typen möglich.
Eine zweite Ausführungsform der vorliegenden Erfindung wird hier nachfolgend beschrieben, und bei dieser sind Latchschaltungen unterschiedlicher Schaltungskonfigurierungen bei der Ausgangsstufe des Zeilenhauptdekoders mit aufgenommen. Die Fig. 15 zeigt ein Schaltbild, und die Fig. 16 zeigt ein Zeitablaufdiagramm zum Darstellen des Verifizierbetriebs, der nach dem Löschbetrieb durchgeführt wird.
Die Latchschaltung 201i (i = 1 bis 256) enthält Inverter 641 und 642, einen Körper 571, Schalter 511, 512, 513 und 514, P- Kanaltransistoren Q621 und Q622, sowie einen getakteten Inverter 691, der aus P-Kanaltransistoren Q524 und 525 und N- Kanaltransistoren Q623 und Q624 aufgebaut ist. Das Halten wird durch den Inverter 641 und den getakteten Inverter 691 durchgeführt.
Bei dem Blocklöschbetrieb werden in derselben Weise wie im Fall der ersten Ausführungsform Daten, die von der Latchschaltung gehalten werden, rückgesetzt. Ein Signal Φ12 ändert sich von "H" zu "L". Hierbei ist aufgrund der Tatsache, daß ein Signal Φ11 zu "H" gesetzt ist, der Schalter 511 abgeschaltet, und der N-Kanaltransistor 621 ist angeschaltet, so daß ein Knoten 113 zu "L" gesetzt ist. Demnach wird aufgrund der Tatsache, daß die P- Kanaltransistoren Q522 und Q523 angeschaltet sind und die N- Kanaltransistoren Q622 und 624 abgeschaltet sind, ein Knoten 115 zu "H" rückgesetzt, und ein Knoten 117 wird zu "L" rückgesetzt. Nach dem Verstreichen einer vorgegebenen Zeit wird dann, wenn sich das Signal Φ12 von "L" zu "H" ändert, obgleich der P-Kanaltransistor Q522 abgeschaltet ist, aufgrund der Tatsache, daß der Knoten 117 zu "L" gesetzt ist, der P-Kanaltransistor Q521 angeschaltet, und der Knoten 115 wird bei "H" des invertierten Pegels des Knotens 113 bei "L" gehalten. Ferner ist aufgrund der Tatsache, daß der Knoten 117 bei "L" liegt, der N-Kanaltransistor Q623 abgeschaltet, so daß kein Strom von dem Knoten 115 zu Masse selbst dann fließt, wenn sich das Signal Φ12 von "L" zu "H" ändert. Durch den oben erläuterten Rückssetzbetrieb werden sämtliche Latchschaltungen in Zuordnung zu sämtlichen Blöcken rückgesetzt.
Nun wird der Blockadreß-Latchbetrieb zum Setzen des Blocklöschsignals bei der Latchschaltung 201 beschrieben. Nachdem die interne Adresse zum Auswählen des Stapellöschblocks 203&sub1; bestimmt ist, ändert sich das Signal Φ11 von "H" zu "L". Im Ergebnis ist der Schalter 511 angeschaltet, und der N-Kanaltransistor Q621 ist abgeschaltet, so daß das Potential "H" bei dem Knoten 111 zu dem Knoten 113 übertragen wird. Nach dem oben erwähnten Rücksetzbetrieb ändert sich unabhängig von der Tatsache, daß der P-Kanaltransistor Q521 angeschaltet gehalten wird, aufgrund der Tatsache, daß der P-Kanaltransistor Q523 abgeschaltet ist und der N-Kanaltransistor Q622 angeschaltet ist, der Knoten 115 von "H" zu "L", so daß sich der Knoten 117 von "L" zu "H" ändert. Wie oben beschrieben, ist der Latchknoten 117 zu "H" gesetzt. Im Hinblick auf die anderen Latchschaltungen in Zuordnung zu den anderen Blöcken sind aufgrund der Tatsache, daß jedes der Vordekodersignale des Zeilenhauptdekoders bei "L" liegt, selbst dann, wenn die Schalter gemäß dem Schalter 511 angeschaltet sind, die Knoten nach dem Knoten zu dem "L"-Pegel gesetzt. In anderen Worten ausgedrückt, sind lediglich die Latchelemente der durch den Zeilenhauptdekoder ausgewählten Blöcke gesetzt.
Der oben erläuterte Betrieb wird in Folge für die anderen zu löschenden Blöcke wiederholt. Die Fig. 16 zeigt ein Zeitablaufdiagramm zum Löschen von drei Stapel Löschblöcken gemäß 203&sub1;, 203&sub2; und 203&sub3;.
Demnach werden dann, wenn sich das Signal Φ11 von "L" zu "H" ändert, die gesetzten Daten gehalten. Bei der Schaltungskonfiguration gemäß der zweiten Ausführungsform wird der P-Kanaltransistor Q521 durch die Spannung bei dem Knoten 117 betrieben. Wird der Knoten 117 zu "H" durch den Blockadressen-Latchbetrieb gehalten, so ist der P- Kanaltransistor Q521 abgeschaltet, und der Inverter, der aus dem P-Kanaltransistor Q523 und dem N-Kanaltransistor Q622 besteht, ist gesperrt. Demnach wird das invertierte Signal bei dem Knoten 113 nicht zu dem Knoten 115 übertragen. In anderen Worten ausgedrückt, setzen die Latchschaltungen für die nicht ausgewählten Blöcke das Halten der Daten selbst dann fort, wenn der Adressenhaltebetrieb für die anderen Blöcke durchgeführt wird.
Nach dem Durchführen des Adressenhaltebetriebs für die zu löschenden Blöcke in der oben beschriebenen Weise ändert sich das Signal Φ14 zu "H" während einer vorgegebenen Zeitperiode zum Datenlöschen. Wird das Signal Φ14 bei "H" gehalten, so ist der Schalter 513 ausgeschaltet, und der Schalter 512 ist angeschaltet, so daß das Potential bei dem Knoten 117 zu dem Knoten 119 übertragen wird. Im Ergebnis sind sämtliche Steuerleitungen des ausgewählten Blocks, der mit dem ausgewählten Zeilenteildekoder verbunden ist, zu 0 V gesetzt, und sämtliche Steuerleitungen des nicht ausgewählten Blocks sind zu Vpp gesetzt. Im Ergebnis ist es in derselben Weise wie im Fall der ersten Ausführungsform möglich, mehrere ausgewählte Blöcke innerhalb derselben Zeit wie bei dem Stapellöschen zu löschen. Bei dem Ende des Stapellöschbetriebs ist dann, wenn das Signal Φ14 zu "L" gesetzt ist, der Schalter 512 ausgeschaltet, und der Schalter 513 ist angeschaltet, so daß das Potential bei dem Knoten 111 zu dem Knoten 119 übertragen wird. Der Datenlese- und - schreibbetrieb wird üblicherweise unter diesen Bedingungen durchgeführt.
Wie oben beschrieben, wird bei der zweiten Ausführungsform in derselben Weise wie bei der ersten Ausführungsform im Rahmen des Blockadreß-Haltebetriebs das Auswahlsignal für die Ausgabe des Zeilenhauptdekoders durch die Latchschaltung gehalten. Durch Wiederholen des obigen Betrieb werden Löschinformationsdaten in den Latchschaltungen in Zuordnung zu den mehreren Stapellöschblöcken gespeichert. Ferner werden die in den Latchschaltungen gespeicherten Löschinformationsdaten zu den Zeilenteildekodern zum gleichzeitigen Löschen der mehreren Blöcke übertragen, die mit den mehreren Zeilenteildekodern verbunden sind, an die die Löschinformation übertragen wird. Wie oben beschrieben, ist es aufgrund der Tatsache, daß mehrere Blöcke gleichzeitig gelöscht werden, möglich, die zum Löschen erforderliche Zeit im Vergleich der Einrichtung gemäß dem Stand der Technik zu verkürzen.
Nun wird der Verifizierlesebetrieb nach dem Löschbetrieb beschrieben. In derselben Weise wie im Fall der Betriebsabfolge der ersten Ausführungsform wird in Ansprechen auf das Signal READ das Potential bei dem Knoten 121, d. h., das Potential bei dem Knoten 117, als ein Signal SEN im Rahmen des Lesehaltebetriebs ausgegeben. Liegt das Potential bei dem Knoten 111 bei "H", und liegt das Signal Φ13 bei "H", so ist der Schalter 514 angeschaltet, und die Haltedaten bei dem Knoten 117 werden an den Knoten 121 ausgegeben. Unter diesen Bedingungen werden aufgrund der Tatsache, daß Schalter gemäß dem Schalter 514 in den Latchschaltungen gemäß den nicht ausgewählten Blöcken abgeschaltet sind, mehrere Daten an den Knoten 121 ohne Zerstören der gehaltenen Daten ausgegeben.
Der Verifizierlesebetrieb wird lediglich dann erzielt, wenn das Signal SEN bei "H" liegt, d. h. für den Block, dessen Haltedaten bei "H" liegen. In derselben Weise wie bei der ersten Ausführungsform wird der Abfolgebetrieb, wie er in dem Flußdiagramm in Fig. 13 gezeigt ist, durchgeführt. Der Abfolgebetrieb wird mittels Logikgattern durchgeführt, und er wird durch eine Sequenzschaltung realisiert, die in dem Chip der nichtflüchtigen Halbleiterspeichereinrichtung gebildet ist. Auf der Grundlage dieser Sequenz ist es möglich, letztendlich zu bestätigen, daß die Speicherzellen sämtlicher durch den Blockadressen-Haltebetrieb bezeichneter Stapellöschblöcke ausreichend gelöscht sind.
Wie oben beschrieben, werden gemäß dieser zweiten Ausführungsform in derselben Weise wie bei der ersten Ausführungsform dann, wenn die Blocklöschinformation bei "L" liegt, Daten in dem Block nicht gelesen. Demnach ist es möglich zu bestätigen, daß das Blocklöschen abgeschlossen ist, und zwar mit einer kurzen Verifizierzeit ohne das Lesen von Daten aus sämtlichen Speicherzellen, wodurch die Löschzeit einschließlich der Verifizierzeit reduziert wird.
Eine dritte Ausführungsform, die eine Modifikation der ersten Ausführungsform darstellt, wird unter Bezug auf die Fig. 17 und 18 beschrieben. In Fig. 17 bezeichnen dieselben Bezugszeichen die ähnlichen Elemente und Knoten, die dieselben Funktionen wie im Fall der ersten Ausführungsform aufweisen. Der sich von der ersten Ausführungsform unterscheidende Punkt ist darin zu sehen, daß ein durch Invertieren eines Ausgangssignals des NAND-Gatters 251 erhaltenes Signal bei dem Gatter des P-Kanaltransistors Q211 anstelle dem Signal Φ2 eingegeben wird. Bei dem Haltebetrieb für den ausgewählten Block sind dann, wenn das Potential bei dem Knoten 11 zu dem Knoten 16 über den Schalter 341 übertragen wird, der P-Kanaltransistor Q211 und der N- Kanaltransistor Q312 ausgeschaltet, damit der Haltebetrieb durch Übertragen von "L" oder "H" zu dem Knoten 16 freigegeben wird.
Die Fig. 18 zeigt ein Flußdiagramm zum Darstellen des chipinternen Betriebs zum Löschen des Blocks durch die Schaltung gemäß der dritten Ausführungsform. Bei dieser Ausführungsform besteht der sich von der in Fig. 13 gezeigten ersten Ausführungsform unterscheidende Punkt darin, daß die Haltedaten (das Blocklöschsignal) nach dem Löschen der Daten gelesen werden und daß sich die Latchdaten "H" der dem Block zugeordneten Latchschaltungen lediglich dann zu "L" ändern, wenn sämtliche Speicherzellen in dem Block ausreichend gelöscht werden. Gemäß dieser Ausführungsform werden die in der Latchschaltung gemäß den bereits gelöschten Blöcken gespeicherten Blocklöschdaten von "H" zu "L" ausgehend von der Adresse Nr. "0" bis zu der letzten Adressennummer rückgesetzt. Zusätzlich wird in dem Fall, in dem nicht ausreichend gelöschte Speicherzellen vorliegen, ein Löschflagdatenwert zu "1" zum erneuten Löschen der Speicherzellen gesetzt.
Demnach ist es möglich zu vermeiden, daß die Speicherzellen übermäßig gelöscht werden, ohne wiederholtes Löschen der ausreichend gelöschten Speicherzellen. Der Grund hierfür besteht darin, daß dann, wenn die Speicherzelle übermäßig gelöscht wird, aufgrund der Tatsache, daß sich das elektrische Feld zwischen dem floatenden Gate und dem Substrat erhöht, ein Problem dahingehend besteht, daß ein Dielektrikum-Durchbruch bei dem Oxidfilm zwischen dem floatenden Gate und dem Substrat auftritt. Demnach ist es aufgrund der Tatsache, daß sich das übermäßige Löschen unterdrücken läßt, indem lediglich der Block anläßlich der nicht ausreichend gelöschten Speicherzellen in Übereinstimmung mit dem in Fig. 18 gezeigten Flußdiagramm gelöscht wird, möglich, die Chipzuverlässigkeit zu verbessern. Ferner ist es bei der in Fig. 17 gezeigten Schaltungskonfiguration selbstverständlich möglich, dieselben Wirkungen wie im Fall der ersten und zweiten Ausführungsform zu erhalten.
Ferner ist es möglich, die Adresse des defekten Blocks durch Ausgabe des Löschinformations-Haltesignals der Latchschaltung in dem Testmode zu kennen. Detaillierter werden dann, wenn [Defekte] trotz der Tatsache geprüft werden, daß mehrere Blöcke gleichzeitig in dem automatischen Löschmodus gelöscht werden, die Löschinformations-Haltesignale in Folge zu der Außenseite ausgegeben, damit die defekten Stapellöschblöcke detektiert werden, bei denen jeweils ein Löschflag von "1" (Löschinformation) gesetzt ist. Wie oben beschrieben, ist es möglich, die defekten Blöcke beim Löschen zu detektieren.
Bei der oben erwähnten ersten bis dritten Ausführungsform werden bei Eingabe der Blockadressen der Stapellöschblöcke die Blockadressen der zugeordneten Stapellöschblöcke sämtlich einfach von der Außenseite eingegeben. In anderen Worten ausgedrückt, ist es dann, wenn fünf Stapellöschblöcke gelöscht werden müssen, erforderlich, die Blockadressen fünfmal von der Außenseite einzugeben.
Hier nachfolgend wird eine vierte Ausführungsform beschrieben, gemäß der dann, wenn mehrere fortlaufende Stapellöschblöcke gelöscht werden müssen, die Kopfadresse und die Zahl der fortlaufenden Blöcke in Folge zum Löschen dieser Blöcke auf der Grundlage der Eingangsinformation eingegeben werden.
Die Fig. 19 zeigt eine vierte Ausführungsform der vorliegenden Erfindung. Die Schaltung enthält einen Zeilenhauptdekoder 200 mit einer Vordekoderschaltung, Latchschaltungen 201 zum Halten von Löschinformation, Zeilenteildekodern 202, die durch das Vorliegen oder Nichtvorliegen der jeweils durch die Latchschaltungen gehaltenen Löschinformation gesteuert sind, Stapellöschblöcke 203, die aus mehreren nichtflüchtigen Speicherzellen bestehen, und eine Steuerschaltung 500 zum Steuern des Betriebs der Latchschaltungen 201 gemäß der mehreren fortlaufenden und zu löschenden Stapellöschblöcke dann, wenn die Löschinformation gehalten wird.
Die Steuerschaltung 500 enthält eine Adreßhalteschaltung 501 vom Binärzählertyp zum Halten einer über einen I/O-Anschluß eingegebenen Adresse und zum funktionsgemäßen Wirken als Zähler, sowie eine Blockzahl-Latchschaltung 502 zum Halten der Zahl der fortlaufenden über den I/O-Anschluß eingegebenen Blöcke, eine Latchzeitablauf-Erzeugungsschaltung 503 zum Ausgeben von Latchsynchronisierungspulsen, einen Binärzähler 504 zum Zählen der Wiederholungszahl, gemäß der Löschinformationsdaten durch die Latchschaltungen 201 gehalten sind, eine Komparatorschaltung 505 zum Vergleichen der Zahl der durch die Blockzahl-Latchschaltung 202 gehaltenen Daten mit der Zahl des Binärzählers und zum Ausgeben eines Signals gemäß "L" dann, wenn beide aufeinander abgestimmt sind, sowie gemäß "H" dann, wenn beide nicht abgestimmt sind, ferner einen Befehlsdekoder 506 zum Dekodieren des über den I/O-Anschluß eingegebenen Befehls, und eine Synchronisierungserzeugungsvorrichtung 507 zum Ausgeben eines Synchronisierungspulses zum Halten der Löschinformation durch die Latchschaltung 201 und eines Synchronisierungspuls zum Hochzählen der Latchdaten der Adreßlatchschaltung 501.
Der Betrieb der vierten Ausführungsform wird unter Bezug auf das in Fig. 20 gezeigte Zeitablaufdiagramm beschrieben. In Ansprechen auf die erste ansteigende Flanke der Eingabe eines Signals WEB von der Außenseite hält der Befehlsdekoder einen Befehlsdatenwert an dem I/O-Anschluß, und er dekodiert ferner den gehaltenen Befehlsdatenwert. Ist das Dekodierungsergebnis ein Blocklöschbefehl, so wird der Zähler 504 rückgesetzt, und der Komparator 505 wird so aktiviert, daß das Signal Φ51 zu "H" ansteigt. In Ansprechen auf die zweite und dritte ansteigende Flanke des Signals WEB hält die Adreßlatchschaltung 501 ein Blockadressensignal von acht oder mehr Bit. Das Blockadressensignal wird bei dem Vordekoder des Zeilenhauptdekoders eingegeben, und in eine interne Adresse AI umgesetzt. Hierauf wird in Ansprechen auf die vierte ansteigende Flanke des Signals WEB die Zahl N der gelöschten Blöcke durch die Blockzahl-Latchschaltung 502 gehalten. In dieser Ausführungsform ist als ein Beispiel die Zahl N = 4 gezeigt. Hiernach gibt die Synchronisierungserzeugungsschaltung 507 die Signal Φ52 und Φ53 abwechselnd aus.
In Ansprechen auf das erste Pulssignal Φ52 wird der Vordekoder der Zeilenhauptdekoders 200 für den Auswahlbetrieb so aktiviert, daß die Löschinformation durch die Latchschaltung 201 des Stapellöschblocks in Zuordnung zu der internen Adresses AI(Aj) gehalten wird. Hiernach wird in Ansprechen auf das erste Pulssignal Φ53 der Zähler 504 inkrementiert, und auch die Adreßlatchschaltung 501 wird inkrementiert, zum Bezeichnen des nachfolgenden Stapellöschblocks. Hiernach wird in Ansprechen auf das zweite Pulssignal Φ52 der Vordekoder des Zeilenhauptdekoders 200 erneut für den Auswahlbetrieb aktiviert. Als Ergebnis wird die Löschinformation durch die Latchschaltung 201 des Stapellöschblocks in Zuordnung zu der internen Adresse AI (Aj + 1) gehalten. Hiernach werden in Ansprechen auf den zweiten Puls Φ53 der Zähler 504 und die Adressenlatchschaltung 501 beide zum Bezeichnen des nachfolgenden Stapellöschblocks inkrementiert. Derselbe Betrieb wird in Ansprechen auf das zweite und vierte Pulssignal Φ52 und Φ53 durchgeführt. Wird der Zähler 504 in Ansprechen auf das vierte Pulssignal Φ53 inkrementiert, so senkt aufgrund der Tatsache, daß der Zählwert gleich den Latchdaten der Blockzahl-Latchschaltung 502 wird, die Komparatorschaltung 505 das Pulssignal Φ51 zu "L" ab.
Durch den oben beschriebenen Betrieb werden dann, wenn mehrere fortlaufende Stapellöschblöcke zu löschen sind, die Kopfadresse und die Zahl der fortlaufenden Blöcke in Folge eingegeben, zum Durchführen des Löschbetriebs auf der Grundlage von lediglich zwei Informationsdaten. Demnach ist es möglich, Schwierigkeiten bei der Eingabe mehrerer Adressen zu vermeiden.
Eine fünfte Ausführungsform der vorliegenden Erfindung wird hier nachfolgend beschrieben. Bei dieser Ausführungsform werden dann, wenn mehrere fortlaufende Stapellöschblöcke zu löschen sind, die Kopfadresse und die Zahl der Blöcke in Folge eingegeben, damit der Löschbetrieb auf der Grundlage dieser Informationsdaten in derselben Weise wie beider vierten Ausführungsform durchgeführt wird.
Fig. 21 zeigt einen Schaltungsaufbau gemäß der fünften Ausführungsform. Die Schaltung enthält einen Zeilenhauptdekoder 200 mit einer Vordekoderschaltung, sowie Latchschaltungen 201 zum Halten von Löschinformation, Zeilenteildekoder 203, die durch ein Vorliegen oder ein Nichtvorliegen der Löschinformation gesteuert werden, die jeweils durch die Latchschaltungen gehalten werden, ferner Stapellöschblöcke 203, die aus mehreren nichtflüchtigen Speicherzellen aufgebaut sind, und eine Steuerschaltung 600 zum Steuern des Betriebs der Latchschaltungen 201 gemäß mehrerer fortlaufender zu löschender Stapellöschblöcke dann, wenn Löschinformation gehalten wird.
Die Steuerschaltung 600 enthält eine Datenlatschschaltung 601 vom Binärzählertyp zum Halten einer über einen I/O-Anschluß eingegebenen Adresse und zum Realisieren der Funktion eines Zählers, ferner eine Latch-Synchronisierungs- Erzeugungsschaltung 606 zum Dekodieren des über den I/O- Anschluß eingegebenen Befehls und eine Synchronisierungserzeugungsvorrichtung 607 zum Ausgeben eines Synchronisierungspulses zum Halten der Löschinformation in der Latchschaltung 601, sowie eines Synchronisierungspuls zum Hochzählen der Latchdaten in der Adressenlatchschaltung 601.
Der Betrieb der fünften Ausführungsform wird unter Bezug auf das in Fig. 22 gezeigte Zeitablaufdiagramm beschrieben. In Ansprechen auf die erste ansteigende Flanke des Signals WEB, das von der Außenseite eingegeben wird, hält der Befehlsdekoder einen Befehlsdatenwert bei dem I/O-Anschluß, und er dekodiert ferner die gehaltenen Befehlsdaten. Ist das Dekodierungsergebnis ein Blocklöschbefehl, so schreitet die Steuerung zu dem nachfolgenden Schritt voran. In Ansprechen auf die zweite und dritte ansteigende Flanke des Signals WEB hält die Adressenlatchschaltung 601 eine Blockadresse. Das Blockadressensignal wird in eine interne Adresse AI umgesetzt, und es wird als Vordekodereingangssignal des Zeilenhauptdekoders eingesetzt. Hiernach gibt in Ansprechen auf die vierte und nachfolgende ansteigende Flanke des Signals WEB die Synchronisierungserzeugungsschaltung 607 die Signale Φ61 und Φ62 in Folge aus. D. h., in Ansprechen auf die vierte ansteigende Flanke des Signals WEB wird der erste Puls des Signals Φ61 ausgegeben, so daß der Vordekoder des Zeilenhauptdekoders 200 für den Auswahlbetrieb aktiviert wird. Im Ergebnis wird die Löschinformation durch die Latchschaltung 201 des Stapellöschblocks gemäß der internen Adresse AI (Aj) gehalten.
Hiernach wird in Ansprechen auf das erste Pulssignal Φ62 die Adressenlatchschaltung 601 inkrementiert, damit der nachfolgende Stapellöschblock bezeichnet wird. Hiernach wird in Ansprechen auf die ansteigende Flanke des fünften Pulssignals WEB der zweite Puls des Signals Φ61 ausgegeben, so daß der Vordekoder des Zeilenhauptdekoders 200 für den Auswahlbetrieb erneut aktiviert wird. Im Ergebnis werden Löschinformationsdaten durch die Latchschaltungen 201 der Stapellöschblöcke in Zuordnung zu der internen Adresse AI (Aj + 1) gehalten. Hiernach wird in Ansprechen auf den zweiten Puls Φ63 die Adressenlatchschaltung 601 zum Bezeichnen des nachfolgenden Stapellöschblocks inkrementiert. In Ansprechen auf das sechste und die nachfolgenden Signale WEB werden die zweiten und vierten Pulse der Signale Φ61 und Φ62 zum Durchführen desselben Betriebs ausgegeben.
Durch den oben beschriebenen Betrieb werden dann, wenn mehrere fortlaufende Stapellöschblöcke gelöscht werden, die Kopfadresse und die Taktsignale gemäß der Zahl der fortlaufenden Blöcke in Folge zum Durchführen des Löschbetriebs auf der Grundlage lediglich dieser Informationsdaten eingegeben.
Der Punkt, der die vierte und fünfte Ausführungsform voneinander unterscheidet, besteht darin, daß die Zahl der Blöcke als Bitdaten oder als serielle Daten eingegeben werden. Bei der vierten Ausführungsform ist aufgrund der Tatsache, daß lediglich zwei Arten von Eingangsdaten gehalten werden, die Last der CPU-Einheit zum Steuern des Chips reduziert, und demnach ist die Betriebsgeschwindigkeit hoch. Jedoch ist der Schaltungsaufbau relativ kompliziert. Gemäß der fünften Ausführungsform läßt sich der Schaltungsaufbau vereinfachen, obgleich es erforderlich ist, die Pulse von der Außenseite einzugeben, deren Zahl der Zahl fortlaufender Blöcke zugeordnet ist. Bei allen Ausführungsformen ist es möglich, die Schwierigkeiten im Zusammenhang mit der Eingabe von Adressen in wiederholter Weise zu vermeiden, wodurch die zum Löschen erforderliche Zeit reduziert ist.
Eine sechste Ausführungsform wird hier nachfolgend beschrieben, durch die dann, wenn mehrere fortlaufende Stapellöschblöcke zu löschen sind, die erste Blockadresse und die zweite Blockadresse in Folge zum Löschen sämtlicher Stapellöschblöcke eingegeben werden, die zwischen der ersten und zweiten Adresse eingefaßt sind.
Fig. 23 zeigt eine sechste Ausführungsform der vorliegenden Erfindung. Die Schaltung enthält einen Zeilenhauptdekoder 200 mit einer Vordekoderschaltung, sowie Latchschaltungen 201 zum Halten von Löschinformations, Zeilenteildekoder 202, die durch das Vorliegen oder das Nichtvorliegen der Löschinformation gesteuert werden, die jeweils durch die Latchschaltungen gehalten wird, sowie Stapellöschblöcke 203, die aus mehreren nichtflüchtigen Speicherzellen aufgebaut sind, und eine Steuerschaltung 700 zum Steuern des Betriebs der Latchschaltung 201 in Zuordnung zu den mehreren fortlaufenden und zu löschenden Stapellöschblöcken dann, wenn die Löschinformation gehalten wird.
Die Steuerschaltung 700 enthält eine Adressenlatchschaltung 701 vom Binärzählertyp zum Halten einer über einen I/O- Anschluß eingegebenen ersten Adresse und zum Ausüben der Funktion eines Zählers, ferner eine Adreßschaltung 702 zum Halten einer zweiten über den I/O-Anschluß eingegebenen Adresse, eine Latchsynchronisierungs-Erzeugungsschaltung 703 zum Ausgeben von Latchsynchronisierungspulsen, eine Komparatorschaltung 705 zum Vergleichen der durch die Adressenlatchschaltung 701 gehaltenen Daten mit der Zahl der durch die Adressenlatchschaltung 702 gehaltenen Daten, sowie zum Ausgeben eines Signals gemäß "L" dann, wenn beide abgestimmt sind, sowie gemäß "H" dann, wenn beide nicht abgestimmt sind, ferner einen Befehlsdekoder 706 zum Dekodieren des über den I/O-Anschluß eingegebenen Befehl, sowie eine Synchronisierungserzeugungsvorrichtung 707 zum Ausgeben eines Synchronisierungspulses zum Halten der Löschinformation durch die Latchschaltung 202 und eines Synchronisierungspulses zum Hochzählen der Latchdaten der Adressenlatchschaltung 701.
Der Betrieb der sechsten Ausführungsform wird nachfolgend unter Bezug auf das in Fig. 24 gezeigte Zeitablaufdiagramm beschrieben. In Ansprechen auf die erste ansteigende Flanke des Signals WEB, das von der Außenseite eingegeben wird, hält der Befehlsdekoder einen Befehlsdatenwert bei dem I/O- Anschluß, und er dekodiert ferner die gehaltenen Befehlsdaten. Ist das Dekodierungsergebnis ein Blocklöschbefehl, so wird die Komparatorschaltung 705 so aktiviert, daß das Signal Φ71 zu "H" ansteigt. In Ansprechen auf die zweite und dritte ansteigende Flanke des Signals WEB hält die Adressenlatchschaltung 701 ein Blockadressensignal. Das Blockadressensignal wird bei dem Vordekoder des Zeilenhauptdekoders eingegeben und in eine interne Adresse AI umgesetzt. Hiernach wird in Ansprechen auf die vierte und fünfte ansteigende Flanke des Signals WEB die zweite Blockadresse durch die Adressenlatchschaltung 702 gehalten. Hier wird beispielhaft der Fall erläutert, bei dem die Zahlendifferenz zwischen der ersten und zweiten Adresse den Wert 4 aufweist. Anschließend gibt die Synchronisierungs- Erzeugungsschaltung 707 die Signale Φ72 und Φ73 alternativ aus. In Ansprechen auf den ersten Puls des Signals Φ72 wird der Vordekoder des Zeilenhauptdekoders 200 für den Auswahlbetrieb aktiviert.
Als Ergebnis wird die Löschinformation durch die Latchschaltung 201 des Stapellöschblocks in Zuordnung zu der internen Adresse AI(Aj) gehalten. Hiernach wird in Ansprechen auf das erste Pulssignal Φ73 die Adressenlatchschaltung 701 inkrementiert, damit der nachfolgende Stapellöschblock bezeichnet ist. Hiernach wird in Ansprechen auf den zweiten Puls des Signals Φ72 der Vordekoder des Zeilenhauptdekoders 200 für den Auswahlbetrieb erneut aktiviert. Als Ergebnis wird die Löschinformation durch die Latchschaltung 201 des Stapellöschblocks in Zuordnung zu der internen Adresse AI (Aj + 1) gehalten. Hiernach wird in Ansprechen auf den zweiten Puls des Signals Φ73 die Adressenlatchschaltung zum Bezeichnen des nachfolgenden Stapellöschblocks inkrementiert. Derselbe Betrieb wird in Ansprechen auf die zweiten und vierten Pulse der Signale Φ72 und Φ73 wiederholt. In Ansprechen auf den vierten Puls des Signals Φ73 detektiert die Komparatorschaltung 705 eine Abstimmung der beiden durch die Adressenlatchschaltungen 701 und 702 gehaltenen Daten, und sie senkt demnach das Pulssignal Φ71 zu "L" ab.
Durch den oben beschriebenen Betrieb werden dann, wenn mehrere fortlaufende Stapellöschblöcke zu löschen sind, die erste und zweite Adresse zum Löschen sämtlicher Stapellöschblöcke eingegeben, gemäß der Blockadressen, die größer als die erste Blockadresse und kleiner als die zweite Blockadresse sind.
Wie oben beschrieben, wurde im Rahmen der vierten bis sechsten Ausführungsform das Verfahren zum Halten der Löschinformation durch die Latchschaltung 201 erläutert. Nach dem Halten der Löschinformation durch die Latchschaltung 201 werden mehrere Blöcke gleichzeitig in Übereinstimmung mit dem im Zusammenhang mit der ersten bis dritten Ausführungsform beschriebenen Verfahren gelöscht. Demnach ist es möglich, die Löschzeit zu reduzieren.
Wie oben beschrieben, ist es bei der ersten bis dritten Ausführungsform dann, wenn ein Löschverifizieren durchgeführt wird, erforderlich, einen Zugriff derart durchzuführen, daß sämtliche Stapellöschblöcke abgetastet werden. Detaillierter werden nach dem gleichzeitigen Löschen mehrerer Blöcke Löschinformationsdaten, die von zugeordneten Latchschaltungen gehalten werden, detektiert, beginnend von der Kopfadresse in Folge, und das Verifizierlesen wird lediglich für den Block durchgeführt, dessen Löschinformation detektiert wird. Die Löschinformation läßt sich einfach durch Detektieren des von den jeweiligen Latchschaltungen ausgegebenen Abstimmsignals detektieren. Jedoch sind dann, wenn beispielsweise die Zahl der Stapellöschblöcke 256 beträgt, Detektionsvorgänge mit einer Wiederholung von 256 erforderlich.
Eine siebte Ausführungsform der vorliegenden Erfindung wird hier nachfolgend beschrieben, und durch diese lassen sich die zuvor erwähnten wiederholten Detektionsvorgänge eliminieren.
Die Fig. 25 zeigt den Schaltungsaufbau gemäß der siebten Ausführungsform. Die Schaltung enthält eine externe Adreßlatchschaltung 801 zum Halten von von der Außenseite ausgehend eingegebenen Adressen und zum Ausgeben interner Blockadressen AI, acht Register 811 bis 818 zum Halten interner Blockadressen in Ansprechen auf Takte Φ81 bis Φ88, Übertragungsgates 821 bis 828, die mit den Ausgangsstufen der Register 811 bis 828 verbunden sind und in Ansprechen auf die Taktsignale Φ91 bis Φ98 angeschalten sind, einen Zeilenhauptdekoder 200, ein Übertragungsgate 830 zum Übertragen der internen Adresse AI an den Zeilenhauptdekoder in Ansprechen auf das Taktsignal Φ80, mehrere Stapellöschblöcke 203, Zeilenteildekoder 202 in Zuordnung zu den jeweiligen Blöcken und Latchschaltungen 201 in Zuordnung zu den jeweiligen Stapellöschblöcken. Gemäß dieser Ausführungsform ist, obgleich acht Register gezeigt sind, jede Zahl der Register gemäß der Chipgröße bestimmbar, ohne daß eine Beschränkung auf lediglich acht Register vorliegt. Das Transfergate ist ein Mehrfachbitaufbau sowohl bei der Eingangs- als auch der Ausgangsseite, wie in den Fig. 26A und 26B gezeigt.
Der Betrieb dieser siebten Ausführungsform wird hier nachfolgend beschrieben. In derselben Weise wie bei der ersten Ausführungsform besteht der Hauptbetrieb in dem gleichzeitigen Löschen mehrerer Blöcke und dem Verifizierbetrieb für die gelöschten Blöcke. Wird Löschinformation durch die Latchschaltung 201 gehalten, so liegt das Signal 480 bei "H", so daß die externe Adressenlatchschaltung 801 mit dem Zeilenhauptdekoder 200 verbunden ist. Ferner werden zu derselben Zeit die internen Blockadressen durch die Register 811 bis 818 gehalten. Hier wird beispielhaft der Fall erläutert, gemäß dem der erste und dritte Block gleichzeitig gelöscht werden. Weist die intere Adresse AI den Wert 000H gemäß dem ersten Block auf, so wählt der Zeilenhauptdekoder 200 einen Ausgangsknoten gemäß dem ersten Block, so daß die Löschinformation durch die zugeordnete Latchschaltung 201 gehalten wird. Während dieser Zeit ändert sich das Signal Φ81 zu "H", so daß die Blockadresse 000H in dem Register 811 gespeichert wird. Hiernach wählt aufgrund der Tatsache, daß die interne Adresse AI den Wert 002H gemäß dem dritten Block annimmt, der Zeilenhauptdekoder 200 einen Ausgangsknoten gemäß dem dritten Block, so daß die Löschinformation durch die zugeordnete Latchschaltung 201 gehalten wird. Während dieser Zeit ändert sich das Signal X82 zu "H", so daß die Blockadresse 002H in dem Register 812 gespeichert wird.
Hiernach wird das Blocklöschen durchgeführt, so daß lediglich die Blöcke gelöscht werden, deren Löschinformationsdaten durch die zugeordneten Latchschaltungen 201 gehalten werden. D. h., der erste und dritte Block wird gelöscht.
Hiernach erfolgt eine Verifizierung zum Prüfen, ob das Löschen sicher durchgeführt ist. Hierbei werden bei dieser Ausführungsform lediglich die in den Registern 811 bis 812 gespeicherten internen Adressen ausgelesen, und der Verifizierbetrieb erfolgt auf der Grundlage lediglich der gelesenen Daten ohne Änderung der internen Blockadressen AI von der ersten Adresse 000H bis zu der letzten Adresse IFFH zum Prüfen der Tatsache, ob Löschinformationsdaten durch alle der zugeordneten Latchschaltungen 301 gehalten werden. Detaillierter ändert sich nach dem Abtrennen der Adressenlatchschaltung 801 von dem Zeilenhauptdekoder 200 durch Ändern des Signals Φ80 zu "L" das Signal Φ91 zu "H" damit die intere Blockadresse in dem Register 811 an den Zeilenhauptdekoder 200 ausgegeben wird. Anschließend wird der zugeordnete Block (bei dieser Ausführungsform der erste Block) ausgewählt und der Verifizierbetrieb wird für die zugeordneten Speicherzellen in dem Block durchgeführt. Der Verifizierbetrieb wurde bereits erläutert, und demnach wird hier dessen detaillierte Beschreibung weggelassen. Anschließend ändert sich das Signal Φ92 zu "H", nachdem sich das Signal Φ91 zu "L" geändert hat, so daß die interne Blockadresse in dem Register 812 an den Zeilenhauptdekoder 200 ausgegeben wird. Anschließend wird der zugeordnete Block (bei dieser Ausführungsform der dritte Block) ausgewählt, und der Verifizierbetrieb wird für die jeweiligen Speicherzellen durchgeführt.
Bei der obigen Beschreibung wurde der Fall erläutert, bei dem die Registerzahl acht ist. Ohne hierauf begrenzt zu sein, kann die Zahl der Register jede vorgegebene Zahl sein. Die Zahl der Register wird gemäß der Zahl der Blöcke unter Beachtung der Balance zu der Chipgröße bestimmt. Ferner ist der Fall erläutert, bei dem die Registerzahl den Wert acht aufweist und die Zahl der Löschblöcke den Wert zwei aufweist. Ferner werden bei der obigen Ausführungsform die Signale Φ91 bis Φ98 gemäß der Zahl der Löschblöcke von einer (nicht gezeigten) Steuerschaltung ausgegeben. Die Zahl der Löschblöcke wird beispielsweise in einem Zähler gespeichert.
Wie oben beschrieben, ist es bei dieser Ausführungsform aufgrund der Tatsache, daß die internen Blockadressen der Löschblöcke in den Registern gespeichert sind, nicht erforderlich, die Adressen der Löschblöcke durch Abtasten der Blockadressen ausgehend von der Kopfadresse in Folge abzutasten, so daß es möglich ist, die Löschzeit einschließlich dem Verifizierbetrieb zu reduzieren.
Hier wird nachfolgend eine achte Ausführungsform beschrieben, bei der es nicht erforderlich ist, die Adressen der Löschblöcke durch Abtasten der Blockadressen ausgehend von der Kopfadresse in Folge bei dem Verifizierbetrieb zu prüfen, in derselben Weise, wie im Fall der siebten Ausführungsform.
Die Fig. 27 zeigt einen Schaltungsaufbau gemäß der achten Ausführungsform, zusammengesetzt aus Registern 831 bis 838 zum Speichern der internen Blockadressen. In Fig. 27 sind dieselben Bezugszeichen für ähnliche Elemente beibehalten, die dieselben Funktionen wie im Fall der siebten Ausführungsform aufweisen, ohne Wiederholen von deren detaillierten Beschreibung.
Die Register 831 bis 838 sind miteinander verbunden, und jedes Register enthält Schieberegister 851, die seriell so verbunden sind, daß sie jedem Bit zugeordnet sind. Demnach werden die internen Adressen zu den Registern 831, 832, 833, ... in Folge übertragen. Der Lesebetrieb wird durch Verschieben der Daten entlang der Dichtung des Registers 838 durchgeführt, so daß im wesentlichen die Funktion eines FIFO- Puffers erfüllt ist. Die Fig. 28 zeigt den detaillierten Aufbau des Schieberegisters 851.
Der Betrieb der achten Ausführungsform wird hier nachfolgend beschrieben. In derselben Weise wie bei der ersten Ausführungsform besteht der Hauptbetrieb im gleichzeitigen Löschen der mehreren Blöcke und in dem Verifizierbetrieb für die gelöschten Blöcke. Wird die Löschinformation durch die Latchschaltung 201 gehalten, so liegt das Signal Φ80 bei "H", so daß die externe Adressenlatchschaltung 801 mit dem Zeilenhauptdekoder 200 verbunden ist. Ferner werden zur gleichen Zeit die internen Blockadressen durch die Register 831 bis 838 gehalten. Hier werden der erste und dritte Block gleichzeitig gelöscht. Weist die interne Adresse AI den Wert 000H gemäß dem ersten Block auf, so wählt der Zeilenhauptdekoder 200 einen Ausgangsknoten gemäß dem ersten Block aus, so daß die Löschinformation durch die zugeordnete Latchschaltung 201 gehalten wird. Während dieser Zeit ändert sich das Signal Φ100 zu "H", so daß die Blockadresse 000H in dem Register 831 gespeichert wird. Hiernach wählt aufgrund der Tatsache, daß die interne Adresse AI den Wert 002H gemäß dem dritten Block annimmt, der Zeilenhauptdekoder einen Ausgangsknoten gemäß dem dritten Block aus, so daß die Löschinformation durch die zugeordnete Latchschaltung gehalten wird. Während dieser Zeit ändert sich das Signal F100 erneut zu "H", so daß die Daten (000H) des Registers 831 in dem Register 832 gespeichert sind, und die Blockadresse 002H ist in dem Register 831 gespeichert.
Hiernach wird ein Stapellöschen so durchgeführt, daß lediglich die Blöcke gelöscht werden, deren Löschinformationsdaten durch die zugeordneten Latchschaltungen 201 gehalten werden. D. h., der erste und dritte Block wird gelöscht.
Hiernach erfolgt ein Verifizieren zum Prüfen der Tatsache, ob das Löschen sicher durchgeführt ist. Detaillierter ändert sich nach dem Abtrennen der Adressenlatchschaltung 801 von dem Zeilenhauptdekoder 200 durch Ändern des Signals Φ80 zu "L" das Signal Φ101 zu "H", damit die interne Blockadresse in dem Register 838 an den Zeilenhauptdekoder 200 ausgegeben wird. Da jedoch die Daten NULL- bzw. NIL-Daten sind, wählt der Zeilenhauptdekoder 200 keinen Block aus. Hiernach wird das Pulssignal Φ100 wiederholt solange ausgegeben, bis sich das Signal SEN zu "H" ändert (d. h., bis ein Abstimmsignal detektiert wird), damit die Latchdaten in Folge verschoben werden. Der Verifizierbetrieb wird lediglich für die Blöcke mit "H" durchgeführt. Der Verifizierbetrieb wurde bereits erläutert, und demnach wird die Beschreibung hier weggelassen. In derselben Weise wird das Pulssignal Φ100 für den Verifizierbetrieb für zugeordnete Blöcke ausgegeben.
Wie oben beschrieben, ist es bei dieser Ausführungsform aufgrund der Tatsache, daß die internen Blockadressen der gelöschten Blöcke in den Registern gespeichert sind, nicht erforderlich, die Adressen der gelöschten Blöcke durch Abtasten der Blockadressen ausgehend von der Kopfadresse in Folge zu überprüfen, so daß es möglich ist, die Löschzeit einschließlich dem Verifizierbetrieb zu reduzieren.
In der siebten und achten Ausführungsform weist die Zahl der Register den Wert acht auf. Ohne hierauf beschränkt zu sein, steht jede Vielzahl von Registern zur Verfügung. Die Zahl der Register wird unter Beachtung der Chipgröße und der Zahl der gleichzeitig zu löschenden Blöcke bestimmt.
Im Rahmen der obigen ersten bis achten Ausführungsform wurde ein Flash-EEPROM-Speicher von NAND-Typ beschrieben. Jedoch läßt sich die vorliegende Erfindung auf jeden Typ eines Flash-EEPROM-Speichers anwenden, bei dem Blöcke selektiv auf der Grundlage des Potentials der Steuergates gelöscht werden, unabhängig von den Typen der Logikgates (NAND oder NOR) und ferner der Spannungen (0 V oder negative Spannung), die an den Gates bei dem Löschbetrieb anliegen.
Im Rahmen der vorliegenden Erfindung wird eine nichtflüchtige Halbleiterspeichereinrichtung mit kurzer Löschzeit geschaffen.

Claims

1. Nichtflüchtige Halbleiterspeichereinrichtung, enthaltend:

mehrere Stapellöschblöcke (203) jeweils bestehend aus mehreren nichtflüchtigen und gleichzeitig löschbaren Speicherzellen;

eine Blockauswahlvorrichtung (200) zum Auswählen eines der mehreren Stapellöschblöcke (203) und zum Ausgeben eines Blockauswahlsignals an Knoten (12, 13), die jeweils einem der Stapellöschblöcke zugeordnet sind;

mehrere Löschinformations-Haltevorrichtungen (201), die jeweils mit einem der Knoten (12, 13) verbunden sind und jeweils zum Halten von Löschinformation für einen der Stapellöschblöcke vorgesehen sind;

eine Löschinformations-Eingabevorrichtung (200, 322), die mit jeder der Löschinformations-Haltevorrichtungen (201) verbunden ist, zum Eingeben von Löschinformation an die Löschinformations-Haltevorrichtungen (201) gemäß den durch die Blockauswahlvorrichtung (200) ausgewählten Stapellöschblöcken (203);

mehrere Blocklöschvorrichtungen (200), die jeweils zwischen einer der Löschinformations-Haltevorrichtungen (201) und einem der Stapellöschblöcke (203) angeschlossen sind, zum Löschen der nichtflüchtigen Speicherzellen in dem zugeordneten Stapellöschblock dann, wenn die in der zugeordneten Löschinformations- Haltevorrichtung gehaltene Löschinformation einen Löschbetrieb anzeigt;

dadurch gekennzeichnet, daß

die Löschinformations-Haltevorrichtungen (201) von den Knoten (12, 13) das Blockauswahlsignal zu der zugeordneten Blocklöschvorrichtung (202) bei einem Lesebetrieb übertragen, unabhängig von den in den Löschinformations-Haltevorrichtungen (201) gehaltenen Löschinformationen.

2. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Blocklöschvorrichtung (203) Speicherzellen- Auswahlvorrichtungen (101, 102, 110, 111) enthält, die für jeden der Stapellöschblöcke vorgesehen sind, und zwar zum Auswählen der nichtflüchtigen Speicherzellen in Zuordnung zu dem Stapellöschblock in Ansprechen auf das Blockauswahlsignal bei den Knoten (12, 13) bei dem Lesebetrieb und zum Löschen sämtlicher nichtflüchtiger Speicherzellen in den zugeordneten Stapellöschblöcken dann, wenn die Löschinformation durch die zugeordneten Löschinformations-Haltevorrichtungen bei einem Löschbetrieb gehalten werden, und derart, daß

die Löschinformations-Haltevorrichtung (201) das Blockauswahlsignal zu dem zugeordneten Stapellöschblock bei einem Lesebetrieb überträgt.

3. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jeder der Stapellöschblöcke (203) mehrere NAND-Bündel aufweist, die in einer Einrichtung angeordnet sind, und derart, daß die Speicherzellen-Auswahlvorrichtung ein Steuergatesignal mit niedriger Spannung zum Auswählen einer Speicherzelle in jedem der NAND-Bündel bereitstellt und ein Steuergatesignal mit hoher Spannung für die anderen Speicherzellen des NAND-Bündels bei dem Lesebetrieb bereitstellt.

4. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Speicherzellen-Auswahlvorrichtung (101, 102, 110, 111) eine Löschspannung zum Steuern der Elektroden jeder der Speicherzellen in den Stapellöschblöcken immer dann anlegt, wenn Löschinformation durch die zugeordnete Löschinformations-Haltevorrichtung (201) bei einem Löschbetrieb gehalten wird.

5. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sie ferner enthält:

eine Signalauswahlvorrichtung (242, 243), die in der Löschinformations-Haltevorrichtung für jeden der Stapellöschblöcke (203) vorgesehen ist, derart, daß jedes Signalauswahlvorrichtung (242, 243) das Blockauswahlsignal von der Blockauswahlvorrichtung (200) zu einem Ausgangsanschluß der Löschinformations- Haltevorrichtung (201) bei einem Lesebetrieb überträgt und daß sie ein Löschsignal von der Löschinformations- Haltevorrichtung (201) zu dem Ausgangsanschluß bei einem Löschbetrieb überträgt; und derart, daß

jede Löschinformations-Haltevorrichtung (201) Binärdaten im Zuordnung zu der Löschinformation jedes der Stapellöschblöcke (203) hält und das Löschsignal gemäß den Binärdaten ausgibt, und derart, daß

die nichtflüchtigen Speicherzellen in Ansprechen auf das Signal bei dem Ausgangsanschluß bei dem Lesebetrieb ausgewählt sind und daß die nichtflüchtigen Speicherzellen in Ansprechen auf das Signal bei dem Ausgangsanschluß bei dem Löschbetrieb gelöscht sind.

6. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Löschinformations-Haltevorrichtung (201) eine Latchvorrichtung (253, 212, 321) und eine Schaltvorrichtung (241, 242, 243) enthält, derart, daß jede der Schaltvorrichtungen durch eine Dekodiervorrichtung ausgewählt ist, die in der Latchvorrichtung gespeicherte Löschdaten gemäß der ausgewählten Schaltvorrichtung dekodiert.

7. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Löschinformations-Eingabevorrichtung (200, 322) die Löschdaten bei einer Löschdaten-Eingangsleitung (11) erzeugt, die mit der Schaltvorrichtung verbunden ist.

8. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß sie ferner eine Ausgabevorrichtung für binäre Löschdaten zum Ausgeben der Inhalte der Löschinformations-Haltevorrichtung bei einer Löschdaten-Ausgangsleitung (20) enthält.

9. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß jede der mehreren Haltevorrichtungen (201) eine Latchvorrichtung (253, 212, 321) sowie eine Schaltvorrichtung (241, 242, 243) enthält, derart, daß irgendeine der Schaltvorrichtungen das Blockauswahlsignal von der Blockauswahlvorrichtung (200) zu der zugeordneten Latchvorrichtung überträgt.

10. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 9, dadurch gekennzeichnet, daß sie ferner eine Löschbinärdaten-Ausgabeeinrichtung zum Ausgeben der Inhalte in der Löschinformations-Haltevorrichtung (201) an eine Löschdaten-Ausgabeleitung enthält.

11. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Blocklöschvorrichtung (202) eine Löschspannung an jede der nichtflüchtigen Speicherzellen des zugeordneten Stapellöschblocks (203) immer dann anlegt, wenn die Löschinformation durch die zugeordnete? Löschinformations-Haltevorrichtung bei einem Löschbetrieb gehalten ist; und

sie ferner eine Löschinformations-Lesevorrichtung (255) zum Ausgeben von Löschinformationsdaten einer ausgewählten Löschinformations-Haltevorrichtung (201) auf einer gemeinsamen, mit der Löschinformations- Haltevorrichtung (201) verbundenen Leitung (11) enthält.

12. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 11, dadurch gekennzeichnet, daß sie ferner eine Steuervorrichtung für den Löschverifizierbetrieb (500; 600; 700; 801 bis 830) enthält, zum selektiven Erzielen eines Löschverifizier-Lesebetriebs für in Stapellöschblöcken (203) gelöschte Speicherzellen in Ansprechen auf die Löschinformationsdaten (Fig. 19, 21, 23, 25).

13. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Blocklöschvorrichtung (202) eine Löschspannung an die Steuerelektrode jeder der nichtflüchtigen Speicherzellen in dem zugeordneten Stapellöschblock (203) immer dann anlegt, wenn die Löschinformation durch die zugeordnete Löschinformations-Haltevorrichtung (201) bei einem Löschbetrieb gehalten ist; und

sie ferner enthält:

eine Steuervorrichtung für den Löschverifizierbetrieb (500; 600; 700; 801 bis 830) zum Bereitstellen eines selektiven Löschverifizierbetriebs für lediglich die Speicherzellen in gelöschten Stapellöschblöcken (202) in Ansprechen auf die Löschinformation mit nachfolgenden sequentiellen Funktionen,

eine Löschblock-Suchfunktion zum Suchen einer Adresse eines gelöschten Stapellöschblocks durch Lesen der Löschinformation aus der Löschinformations- Haltevorrichtung und zum Setzen einer internen Adresse gemäß der Adresse des gelöschten Stapellöschblocks, und

eine Löschverifizierfunktion zum Lesen der Speicherzellendaten in dem Stapellöschblock (203), der durch die interne Adresse bezeichnet ist, sowie zum Erzeugen eines Durchgangsfehlersignals in Ansprechen auf das Auslesen der Speicherzellendaten dann, wenn das Durchgangsfehlersignal einen nicht erfolgreichen Löschbetrieb anzeigt, sowie zum Durchführen eines erneuten Löschbetriebs, und andernfalls dann, wenn das Durchgangsfehlersignal einen erfolgreichen Löschbetrieb anzeigt, zum Durchführen eines Suchbetriebs nach dem nächsten zu löschenden Block.

14. Nichtflüchtige Halbleiterspeichereinrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Blocklöschvorrichtung (202) eine Löschspannung an die Steuerelektrode jeder der nichtflüchtigen Speicherzellen in Zuordnung zu dem Stapellöschblock (203) immer dann anlegt, wenn die Löschinformation durch die zugeordnete Löschinformations-Haltevorrichtung (201) bei einem Löschbetrieb gehalten ist; und

sie ferner enthält:

eine Löschbetrieb-Steuervorrichtung (500; 600; 700; 801 bis 830) zum Prüfen von Speicherzellendaten in den ausgewählten Stapellöschblöcken (203) bei Halten der Löschinformation in den zugeordneten Löschinformations- Haltevorrichtungen (201) mit folgenden sequentiellen Funktionen:

eine Löschverifizierfunktion zum Suchen der Adresse der ausgewählten Stapellöschblöcke (203) durch Lesen der Löschinformation von den Löschinformations- Haltevorrichtungen (201) und zum Lesen der Speicherzellendaten in den ausgewählten Stapellöschblöcken, ferner zum Ändern der Löschinformation in den Löschinformations- Haltevorrichtungen (201) der Stapellöschblöcke mit lediglich erfolgreich gelöschten Speicherzellen dann, wenn Daten zum Anzeigen eines erfolgreichen Löschens der Speicherzellen aus einer vorgegebenen Zahl der ausgewählten Stapellöschblöcke (203) ausgelesen werden, und

eine Wiederhol-Löschfunktion zum Löschen von Speicherzellen in den Stapellöschblöcken (203) mit einer nicht erfolgreich gelöschten Speicherzelle.