DE4415567B4 - Verfahren zur Erzeugung einer SOI-Struktur mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht - Google Patents

Verfahren zur Erzeugung einer SOI-Struktur mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht Download PDF

Info

Publication number
DE4415567B4
DE4415567B4 DE4415567A DE4415567A DE4415567B4 DE 4415567 B4 DE4415567 B4 DE 4415567B4 DE 4415567 A DE4415567 A DE 4415567A DE 4415567 A DE4415567 A DE 4415567A DE 4415567 B4 DE4415567 B4 DE 4415567B4
Authority
DE
Germany
Prior art keywords
silicon
layer
insulation layer
oxide
porous structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4415567A
Other languages
English (en)
Other versions
DE4415567A1 (de
Inventor
Franz Dr. Laermer
Andrea Schilp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE4415567A priority Critical patent/DE4415567B4/de
Priority to GB9508954A priority patent/GB2289060B/en
Publication of DE4415567A1 publication Critical patent/DE4415567A1/de
Application granted granted Critical
Publication of DE4415567B4 publication Critical patent/DE4415567B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Verfahren zur Erzeugung einer SOI-Struktur (Silicon-on-Insulator) mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht, mit folgenden Schritten:
a) auf einer Oberfläche des Siliziumwafers (1) wird eine Isolationsschicht (3) durch thermische Oxidation derart aufgebracht, dass genügend Siliziumkeime für ein epitaktisches Aufwachsen der Siliziumschicht (5) gebildet werden,
b) auf die Isolationsschicht (3) wird eine Siliziumschicht (5) epitaktisch aufgebracht,
c) in einem Hochtemperaturprozess wird die Isolationsschicht (3) unter Abbau der verbliebenen Siliziumkeime in der Isolationsschicht in eine homogene Siliziumoxidschicht (3) umgewandelt.

Description

  • Die Erfindung geht aus von einem Verfahren zur Herstellung einer Isolationsschicht auf einem Siliziumwafer, auf der monokristallines Silizium aufgebracht wird, nach der Gattung des Hauptanspruchs. Bei der sogenannten 'Silicon-on-Insulator'-Technik ist schon bekannt, beispielsweise einen massiven Siliziumwafer gegen einen zweiten, thermisch oxidierten Siliziumwafer direkt zu bonden und anschließend rückzuschleifen und/oder auf die gewünschte Dicke zu ätzen. Zur Dickenkontrolle können dabei zeitkontrollierte Verfahren, sogenannte Schleifstopps mit Hilfe von Oxidinseln oder Ätzstopps bei elektrochemischem Ätzen eingesetzt werden.
  • Bei einem weiteren bekannten Verfahren werden hochenergetische Sauerstoffionen in die Siliziumoberfläche des Wafers implantiert, so daß eine vergrabene sauerstoffangereicherte Siliziumschicht unter einer teilweise amorphisierten Siliziumoberfläche erzeugt wird. In einem thermischen Ausheilschritt wird die sauerstoffangereicherte Schicht in Siliziumdioxid umgewandelt und die darüber liegende, teilweise amorphisierte Siliziumoberflächenschicht rekristallisiert (SIMOX-Verfahren). Diese dünne Siliziumoberflächenschicht kann anschließend epitaktisch verstärkt werden.
  • Bei einem weiteren Verfahren wird auf einer strukturierten Siliziumoxidschicht Polysilizium abgeschieden, das nach einem Zonenschmelzverfahren zu ganzflächigem, einkristallinem Silizium auf Oxid umgewandelt wird.
  • In US 4 818 711 wird ein Verfahren zur Ausbildung einer qualitativ hochwertigen Oxidschicht auf einer Siliziumschicht beschrieben. Ausgehend von einem Siliziumsubstrat wird eine erste Oxidschicht auf dem Substrat gebildet. Auf dieser ersten Oxidschicht wird über einen CVD-Prozess eine amorphe Siliziumschicht abgeschieden. Nach einer Ionenimplatation mit Phosphor-Ionen wird die Siliziumscheibe in einer Diffusionsröhre unter Sauerstoffumgebung und Temperaturerhöhung weiterbehandelt, wodurch sich eine weitere Oxidschicht auf der Siliziumschicht bildet und die amorphe Siliziumschicht in eine polykristalline Schicht umgewandelt wird. Nach einer weiteren Ionenimplatation mit Argon-Ionen geht der obere Bereich der Siliziumschicht in einen amorphen Zustand über. Schließlich wird die zweite Oxidschicht entfernt und durch eine neue Oxidschicht ersetzt. Beim gesamten Verfahren ist ein epitaktisches Abscheiden eines Siliziumfilms auf einer Oxidschicht nicht vorgesehen.
  • JP 5 114 561 A und JP 5 121 322 A beschreiben ähnliche Verfahren zur Ausbildung einer epitaktisch abgeschiedenen Schicht über einer vollständig ausgebildeten Isolationsschicht unter Zuhilfenahme einer Öffnung und einer Silizium-Startschicht. Bei der Ausführung der beschriebenen Verfahren wird in einem Teilprozess eine Siliziumschicht über ein epitaktisches Aufwachsen auf einer bekeimten kristallinen Siliziumschicht erzeugt, wobei eine Umwandlung der Isolationsschicht in einem Hochtemperaturprozess unter Abbau der verbliebenen Siliziumkeime in der Isolationsschicht in eine homogene Siliziumoxidschicht nicht stattfindet.
  • Schließlich wird in US 4 760 036 ein Verfahren zur Ausbildung einer epitaktisch gewachsenen Siliziumschicht auf einer Isolatorstruktur erläutert, bei dem die Isolatorstruktur in weiteren Prozessschritten von einer lediglich partiell vorhandenen Schicht in eine homogene Schicht überführt wird. Im ersten Prozessschritt wird eine Isolatorschicht mit Öffnungen auf einem Siliziumsubstrat gebildet, so dass aufgrund dieser Öffnungen eine durchgehende Siliziumschicht epitaktisch abgeschieden wird. Die Siliziumschicht wird sodann bereichsweise geätzt, um eine Oxidation an den Stellen der Öffnungen zu ermöglichen. Nach Herstellung einer durchgehenden Isolationsschicht wird durch ein zweites epitaktisches Aufwachsen der Siliziumschicht an den zuvor geätzten Stellen der ursprüngliche, durchgehende Zustand wieder hergesellt. Auch in diesem Verfahren ist ein Hochtemperaturprozess zur Umwandlung der Isolationsschicht unter Abbau der verbliebenen Siliziumkeime in der Isolationsschicht in eine homogene Siliziumoxidschicht nicht vorgesehen.
  • Die bekannten Verfahren haben den Nachteil, daß ihre einzelnen Arbeitsgänge relativ aufwändig und kostenintensiv sind. Insbesondere das Ionenimplantationsverfahren ist sehr aufwändig. Hinzu kommt, daß bei den bekannten Verfahren die rekristallisierte Silicon-on-Insulator-Schicht (SOI-Schicht) hohe Defektdichten aufweist, so daß häufig Ausfälle bei der Integration der Schaltungen zu erwarten sind.
    •
  • Das erfindungsgemäße Verfahren zur Herstellung einer Isolationsschicht auf einem Siliziumwafer nach der Gattung des Hauptanspruchs hat demgegenüber den Vorteil, daß es mit wenigen und einfachen Arbeitsschritten durchführbar ist. Dadurch ist die Isolationsschicht auf dem Siliziumwafer kostengünstig herstellbar. Hinzu kommt, daß bei der Bildung der Isolationsschicht re lativ wenig Kristalldefekte auftreten, so daß die Isolationseigenschaften für viele Anwendungen ausreichen.
  • Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich. Besonders vorteilhaft ist, daß vor dem Aufwachsen der Isolationsschicht die Oberfläche des Siliziumwafers bis zu einer vorgegebenen Tiefe in eine poröse Struktur mit einer dichten Anordnung von Siliziumnadeln umgewandelt wird. Durch die Nadelanordnung ergibt sich eine große Oberfläche, die zur nachfolgenden Oxidation besonders gut geeignet ist. Eine derartige poröse Struktur kann beispiels weise durch einen elektrochemischen Ätzprozeß in wässriger Flußsäure oder durch einen Plasmaätzprozeß gebildet werden.
  • Vorteilhaft ist auch, daß bei der anschließenden thermischen Oxidation die Siliziumnadeln zum Teil abgebaut werden und die Zwischenräume mit Oxid aufgefüllt werden. Je nach Einwirkdauer der Temperatur und Reaktionsgase ergibt sich bei diesem Oxidationsprozeß einerseits eine relativ glatte Oberfläche und andererseits ist der Oxidationsprozeß durch die Steuerung der Einwirkdauer gut beherrschbar.
  • Ein weiterer einfacher Arbeitsschritt besteht auch darin, daß nach dem Oxidationsprozeß das an der Oberfläche überschüssige Siliziumdioxid selektiv bis zu den Siliziumnadeloberflächen entfernt wird, so daß sich eine plane Oberfläche mit Silizium- und Siliziumdioxidbereichen ergibt. Auf diese Oberfläche kann dann anschließend nach bekannten epitaktischen Verfahren vorzugsweise monokristallines Silizium abgeschieden werden. Vorteilhaft ist weiter, daß der in der Isolationsschicht eingeschlossene Sauerstoff in einem einfachen Hochtemperaturprozeß umverteilt wird und damit eine stabile reaktionsgehemmte Isolationsschicht bildet.
    •
  • Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Die 1a, 1b, 1c und 1d zeigen einen Siliziumwafer in verschiedenen Bearbeitungsstadien.
  • Bei dem erfindungsgemäßen Verfahren wird zunächst als Isolationsschicht 4 eine Siliziumdioxidschicht erzeugt, die ge nügend Silizium-Keimzellen für ein geordnetes, epitaktisches Aufwachsen einer einkristallinen Siliziumschicht enthält. Die Kristallorientierung entspricht dabei der des Substrates. Nach diesem Aufwachsprozeß wird die Siliziumoxidschicht durch einen Hochtemperaturprozeß in gewöhnliches Oxid umgewandelt und dadurch die erwähnten Keimstellen beseitigt. Das erfindungsgemäße Verfahren geht entsprechend der 1a von einem Siliziumwafer 1 aus, bei dem eine Oberfläche zunächst eine poröse Struktur mit einer vorgegebenen Tiefe a aufweist. Eine derartige Struktur kann beispielsweise durch elektrochemische Anodisierung in wässriger Flußsäure oder auch durch einen Plasmaätzprozeß mit 'Black Silicon'-Bildung gebildet werden. Eine 'Black Silicon'-Bildung entsteht z.B. in einem Chlorätzprozeß, der vorsätzlich unter Prozeßbedingungen durchgeführt wird, die zur normalerweise unerwünschten 'Black Silicon'-Bildung führen. Durch diesen Prozeß wird entsprechend der 1a eine dichte Anordnung von Siliziumnadeln 2 in der porösen Struktur 4 gebildet. Die Tiefe a der porösen Struktur 4 ist durch die Anordnung des Ätzprozesses steuerbar.
  • 1b zeigt in einem nachfolgenden Arbeitsschritt den Siliziumwafer 1 nach der thermischen Oxidation. Durch den Einfluß von Temperatur und Sauerstoff hat sich an der porösen Struktur 4 eine SiO2-Schicht 3 gebildet, die sich sowohl auf den Siliziumnadeln 2 als auch in den Zwischenräumen abgelagert hat. Durch die thermische Oxidation wurde ein Teil der Siliziumnadeln 2 aufgezehrt und die größer gewordenen Zwischenräume durch das Siliziumoxid 3 aufgefüllt. Da bei einem fortgeschrittenen Oxidationsprozeß, bei dem die Zwischenräume bereits mit Siliziumoxid 3 aufgefüllt sind, weiterer Sauerstoff nur noch von der Oberfläche her eindiffundieren kann, läuft der Oxidationsprozeß ab diesem Zeitpunkt nur noch verlangsamt ab. Für die Steuerung des Prozesses ist dies vorteilhaft, da dadurch die Oxidschichtdicke recht genau über die Zeit und/oder Temperatur gesteuert werden kann. Dieses begünstigt eine vorteilhafte Prozeßkontrolle.
  • In einem anschließenden Ätz- oder Schleifprozeß wird nun das auf der Oberfläche über den Nadeln 2 liegende überschüssige Siliziumoxid 3 abgetragen, um eine planare Oberfläche zu erhalten. An der Oberfläche sind nun Silizium- und Siliziumoxidbereiche in dichtem Abstand angeordnet. Die Siliziumbereiche dienen dabei als Keimzellen für das Aufwachsen der vorzugsweise einkristallinen Epitaxieschicht 5, wie in 1c dargestellt ist. Die Epitaxieschicht 5 kann dabei nach dem bekannten Verfahren in der gewünschten Dicke abgeschieden werden. Da die Siliziumnadeln 2 aus der vorherigen porösen Struktur 4 in dichtem Abstand angeordnet sind, werden beim epitaktischen Aufwachsen auch die Zwischenräume mit einer wohlgeordneten Kristallstruktur überbrückt. Es ergibt sich somit eine homogene Epitaxieschicht 5.
  • Nach dem Aufwachsen der Epitaxieschicht 5 wird in einem weiteren Hochtemperaturprozeß der verbliebene Sauerstoff in der Isolationsschicht mit der teiloxidierten porösen Siliziumschicht 4 umverteilt. Dabei werden die relativ instabilen dünnen Siliziumnadeln 2 aufgelöst und ebenfalls in Siliziumoxid umgewandelt. Entsprechend der 1d ergibt sich dann auf dem Substratwafer 1 eine Isolationsschicht 3 mit leicht siliziumangereichertem, thermischem Oxid. Auf diesem thermischen Oxid 3 ist die Epitaxieschicht 5 mit vorzugsweise einkristallinem Silizium angeordnet. In diesem Zustand ist dann der Siliziumwafer 1 Ausgangsmaterial für die Integration von elektronischen Schaltungen.

Claims (8)

  1. Verfahren zur Erzeugung einer SOI-Struktur (Silicon-on-Insulator) mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht, mit folgenden Schritten: a) auf einer Oberfläche des Siliziumwafers (1) wird eine Isolationsschicht (3) durch thermische Oxidation derart aufgebracht, dass genügend Siliziumkeime für ein epitaktisches Aufwachsen der Siliziumschicht (5) gebildet werden, b) auf die Isolationsschicht (3) wird eine Siliziumschicht (5) epitaktisch aufgebracht, c) in einem Hochtemperaturprozess wird die Isolationsschicht (3) unter Abbau der verbliebenen Siliziumkeime in der Isolationsschicht in eine homogene Siliziumoxidschicht (3) umgewandelt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem thermischen Oxidieren eine Oberfläche des Siliziumwafers (1) mit einer porösen Struktur (4) unter Bildung einer vorzugsweise verzweigten Siliziumnadelstruktur (2) ausgebildet wird, wobei die Siliziumnadeln (2) eine vorgebbare Tiefe (a) haben und dicht angeordnet sind.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die poröse Struktur (4) durch elektrochemische Anodisierung in wässriger Flußsäure gebildet wird.
  4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die poröse Struktur (4) durch einen Plasmaätzprozeß mit 'Black-Silicon'-Bildung gebildet wird.
  5. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die poröse Struktur (4) derart thermisch oxidiert wird, daß die Siliziumnadeln (2) zum Teil durch Umwandlung in Oxid abgebaut und die Zwischenräume mit Oxid aufgefüllt werden.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Oxidationsprozeß durch die Einwirkdauer und/oder die Temperatur steuerbar ist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an der Oberfläche das Oxid der Isolatonsschicht (3) selektiv zu dem verbliebenen überschüssigen Silizium der Nadelstruktur (2) entfernt wird, so daß eine planare Oberfläche von Silizium- und Siliziumoxidbereichen in dichtem Abstand voneinander entsteht, wobei die Siliziumnadeloberflächen vorzugsweise die Kristallstruktur des Substrats behalten.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass ein Hochtemperaturprozeß verwendet wird, der in der Isolationsschicht (3) die verbliebenen Siliziumnadeln (2) in Siliziumoxid durch Umverteilung des Sauerstoffs in der Schicht umwandelt.
DE4415567A 1994-05-03 1994-05-03 Verfahren zur Erzeugung einer SOI-Struktur mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht Expired - Fee Related DE4415567B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE4415567A DE4415567B4 (de) 1994-05-03 1994-05-03 Verfahren zur Erzeugung einer SOI-Struktur mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht
GB9508954A GB2289060B (en) 1994-05-03 1995-05-03 Method for producing an insulation layer on a silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4415567A DE4415567B4 (de) 1994-05-03 1994-05-03 Verfahren zur Erzeugung einer SOI-Struktur mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht

Publications (2)

Publication Number Publication Date
DE4415567A1 DE4415567A1 (de) 1995-11-09
DE4415567B4 true DE4415567B4 (de) 2004-11-04

Family

ID=6517169

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4415567A Expired - Fee Related DE4415567B4 (de) 1994-05-03 1994-05-03 Verfahren zur Erzeugung einer SOI-Struktur mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht

Country Status (2)

Country Link
DE (1) DE4415567B4 (de)
GB (1) GB2289060B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005048361A1 (de) * 2005-10-10 2007-04-12 X-Fab Semiconductor Foundries Ag Verfahren zur lokalen Beschichtung von Halbleiterschaltungen und diskreten Bauelementen mit einer thermischen SiO2-Schicht, deren Oberflächen Gebiete mit nadelförmigen Strukturen in Nanometerdimensionen enthalten
US8350209B2 (en) 2005-10-10 2013-01-08 X-Fab Semiconductor Foundries Ag Production of self-organized pin-type nanostructures, and the rather extensive applications thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10345990B4 (de) * 2003-10-02 2008-08-14 Infineon Technologies Ag Verfahren zum Erzeugen einer Oxidschicht
DE102005048366A1 (de) 2005-10-10 2007-04-19 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von defektarmen selbstorganisierten nadelartigen Strukturen mit Nano-Dimensionen im Bereich unterhalb der üblichen Lichtwellenlängen mit großem Aspektverhältnis

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818711A (en) * 1987-08-28 1989-04-04 Intel Corporation High quality oxide on an ion implanted polysilicon surface
JPH05114561A (ja) * 1991-10-23 1993-05-07 Rohm Co Ltd 半導体装置の製造方法
US5308445A (en) * 1991-10-23 1994-05-03 Rohm Co., Ltd. Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61106484A (ja) * 1984-10-25 1986-05-24 Nec Corp 半導体装置用基板及びその製造方法
JPH02194522A (ja) * 1989-01-23 1990-08-01 Fuji Electric Co Ltd Ｓｏｉ基板の製造方法
JP2802449B2 (ja) * 1990-02-16 1998-09-24 三菱電機株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818711A (en) * 1987-08-28 1989-04-04 Intel Corporation High quality oxide on an ion implanted polysilicon surface
JPH05114561A (ja) * 1991-10-23 1993-05-07 Rohm Co Ltd 半導体装置の製造方法
US5308445A (en) * 1991-10-23 1994-05-03 Rohm Co., Ltd. Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005048361A1 (de) * 2005-10-10 2007-04-12 X-Fab Semiconductor Foundries Ag Verfahren zur lokalen Beschichtung von Halbleiterschaltungen und diskreten Bauelementen mit einer thermischen SiO2-Schicht, deren Oberflächen Gebiete mit nadelförmigen Strukturen in Nanometerdimensionen enthalten
DE102005048361B4 (de) * 2005-10-10 2011-07-14 X-FAB Semiconductor Foundries AG, 99097 Verfahren zur lokalen Beschichtung von Halbleiterschaltungen und diskreten Bauelementen mit einer thermischen SiO2-Schicht, deren Oberflächen Gebiete mit nadelförmigen Strukturen in Nanometerdimensionen enthalten
US8350209B2 (en) 2005-10-10 2013-01-08 X-Fab Semiconductor Foundries Ag Production of self-organized pin-type nanostructures, and the rather extensive applications thereof

Also Published As

Publication number Publication date
GB2289060B (en) 1998-01-07
GB2289060A (en) 1995-11-08
GB9508954D0 (en) 1995-06-21
DE4415567A1 (de) 1995-11-09

Similar Documents

Publication Publication Date Title
DE3219441C2 (de)
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE69030822T2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4041276C1 (de)
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
DE2652294C2 (de) Verfahren zum Herstellen eingelegter Oxidbereiche in Halbleitersubstraten
DE3587377T2 (de) Verfahren zur herstellung von halbleiteranordnungen unter verwendung von silizium-auf- isolator techniken.
EP0475378A1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
WO1997004319A1 (de) Verfahren zur herstellung von beschleunigungssensoren
DE2615754C2 (de)
EP0046886A2 (de) Verfahren zur Herstellung integrierter dynamischer RAM-Eintransistorspeicherzellen
DE602004007940T2 (de) Bildung einer silicium-germanium-auf-isolator-struktur durch oxidation einer vergrabenen porösen siliciumschicht
DE2813673A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE3634140C2 (de)
DE4415567B4 (de) Verfahren zur Erzeugung einer SOI-Struktur mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht
DE4320062C2 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
DE4313042A1 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE68913254T2 (de) Gegenstand aus Kristall und Verfahren zu seiner Herstellung.
DE10259728B4 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement
DE2211709B2 (de) Verfahren zum Dotieren von Halbleitermaterial
DE19515346C2 (de) Verfahren zum selektiven Aufwachsen einer epitaxialen Schicht auf einem Halbleitersubstrat
DE2900747C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2742385A1 (de) Verbundbauelement mit einer epitaxial aufgewachsenen silizium-insel

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee