DE4415567B4 - Method for producing an SOI structure with an insulation layer on a silicon wafer and a silicon layer epitaxially applied thereon - Google Patents

Method for producing an SOI structure with an insulation layer on a silicon wafer and a silicon layer epitaxially applied thereon Download PDF

Info

Publication number
DE4415567B4
DE4415567B4 DE4415567A DE4415567A DE4415567B4 DE 4415567 B4 DE4415567 B4 DE 4415567B4 DE 4415567 A DE4415567 A DE 4415567A DE 4415567 A DE4415567 A DE 4415567A DE 4415567 B4 DE4415567 B4 DE 4415567B4
Authority
DE
Germany
Prior art keywords
silicon
layer
insulation layer
oxide
porous structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4415567A
Other languages
German (de)
Other versions
DE4415567A1 (en
Inventor
Franz Dr. Laermer
Andrea Schilp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE4415567A priority Critical patent/DE4415567B4/en
Priority to GB9508954A priority patent/GB2289060B/en
Publication of DE4415567A1 publication Critical patent/DE4415567A1/en
Application granted granted Critical
Publication of DE4415567B4 publication Critical patent/DE4415567B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Verfahren zur Erzeugung einer SOI-Struktur (Silicon-on-Insulator) mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht, mit folgenden Schritten:
a) auf einer Oberfläche des Siliziumwafers (1) wird eine Isolationsschicht (3) durch thermische Oxidation derart aufgebracht, dass genügend Siliziumkeime für ein epitaktisches Aufwachsen der Siliziumschicht (5) gebildet werden,
b) auf die Isolationsschicht (3) wird eine Siliziumschicht (5) epitaktisch aufgebracht,
c) in einem Hochtemperaturprozess wird die Isolationsschicht (3) unter Abbau der verbliebenen Siliziumkeime in der Isolationsschicht in eine homogene Siliziumoxidschicht (3) umgewandelt.Method for producing an SOI structure (Silicon-on-Insulator) with an insulation layer on a silicon wafer and a silicon layer epitaxially applied thereon, with the following steps:
a) an insulation layer (3) is applied to a surface of the silicon wafer (1) by thermal oxidation in such a way that sufficient silicon nuclei are formed for epitaxial growth of the silicon layer (5),
b) a silicon layer (5) is applied epitaxially to the insulation layer (3),
c) in a high-temperature process, the insulation layer (3) is converted into a homogeneous silicon oxide layer (3) while the remaining silicon nuclei in the insulation layer are broken down.

Figure 00000001
Figure 00000001

Description

Die Erfindung geht aus von einem Verfahren zur Herstellung einer Isolationsschicht auf einem Siliziumwafer, auf der monokristallines Silizium aufgebracht wird, nach der Gattung des Hauptanspruchs. Bei der sogenannten 'Silicon-on-Insulator'-Technik ist schon bekannt, beispielsweise einen massiven Siliziumwafer gegen einen zweiten, thermisch oxidierten Siliziumwafer direkt zu bonden und anschließend rückzuschleifen und/oder auf die gewünschte Dicke zu ätzen. Zur Dickenkontrolle können dabei zeitkontrollierte Verfahren, sogenannte Schleifstopps mit Hilfe von Oxidinseln oder Ätzstopps bei elektrochemischem Ätzen eingesetzt werden.The The invention is based on a method for producing an insulation layer on a silicon wafer on which monocrystalline silicon is applied is, according to the genus of the main claim. With the so-called 'silicon-on-insulator' technology is already known, for example a massive silicon wafer against one to bond the second, thermally oxidized silicon wafer directly and then loop back and / or to the desired one Etch thickness. For thickness control time-controlled processes, so-called grinding stops With the help of oxide islands or etch stops in electrochemical etching be used.

Bei einem weiteren bekannten Verfahren werden hochenergetische Sauerstoffionen in die Siliziumoberfläche des Wafers implantiert, so daß eine vergrabene sauerstoffangereicherte Siliziumschicht unter einer teilweise amorphisierten Siliziumoberfläche erzeugt wird. In einem thermischen Ausheilschritt wird die sauerstoffangereicherte Schicht in Siliziumdioxid umgewandelt und die darüber liegende, teilweise amorphisierte Siliziumoberflächenschicht rekristallisiert (SIMOX-Verfahren). Diese dünne Siliziumoberflächenschicht kann anschließend epitaktisch verstärkt werden.at Another known method uses high-energy oxygen ions into the silicon surface implanted of the wafer so that a buried oxygen-enriched silicon layer under a partially amorphized silicon surface is produced. In a thermal annealing step, the oxygen-enriched Layer in silicon dioxide and the overlying, partially amorphized silicon surface layer recrystallized (SIMOX) method. This thin one Silicon surface layer can then epitaxially reinforced become.

Bei einem weiteren Verfahren wird auf einer strukturierten Siliziumoxidschicht Polysilizium abgeschieden, das nach einem Zonenschmelzverfahren zu ganzflächigem, einkristallinem Silizium auf Oxid umgewandelt wird.at Another method is on a structured silicon oxide layer Polysilicon deposited, which after a zone melting process All Over, monocrystalline silicon is converted to oxide.

In US 4 818 711 wird ein Verfahren zur Ausbildung einer qualitativ hochwertigen Oxidschicht auf einer Siliziumschicht beschrieben. Ausgehend von einem Siliziumsubstrat wird eine erste Oxidschicht auf dem Substrat gebildet. Auf dieser ersten Oxidschicht wird über einen CVD-Prozess eine amorphe Siliziumschicht abgeschieden. Nach einer Ionenimplatation mit Phosphor-Ionen wird die Siliziumscheibe in einer Diffusionsröhre unter Sauerstoffumgebung und Temperaturerhöhung weiterbehandelt, wodurch sich eine weitere Oxidschicht auf der Siliziumschicht bildet und die amorphe Siliziumschicht in eine polykristalline Schicht umgewandelt wird. Nach einer weiteren Ionenimplatation mit Argon-Ionen geht der obere Bereich der Siliziumschicht in einen amorphen Zustand über. Schließlich wird die zweite Oxidschicht entfernt und durch eine neue Oxidschicht ersetzt. Beim gesamten Verfahren ist ein epitaktisches Abscheiden eines Siliziumfilms auf einer Oxidschicht nicht vorgesehen.In US 4,818,711 describes a method for forming a high quality oxide layer on a silicon layer. Starting from a silicon substrate, a first oxide layer is formed on the substrate. An amorphous silicon layer is deposited on this first oxide layer using a CVD process. After ion implantation with phosphorus ions, the silicon wafer is further treated in a diffusion tube under an oxygen environment and increasing the temperature, whereby a further oxide layer forms on the silicon layer and the amorphous silicon layer is converted into a polycrystalline layer. After a further ion implantation with argon ions, the upper region of the silicon layer changes into an amorphous state. Finally, the second oxide layer is removed and replaced by a new oxide layer. In the entire process, epitaxial deposition of a silicon film on an oxide layer is not provided.

JP 5 114 561 A und JP 5 121 322 A beschreiben ähnliche Verfahren zur Ausbildung einer epitaktisch abgeschiedenen Schicht über einer vollständig ausgebildeten Isolationsschicht unter Zuhilfenahme einer Öffnung und einer Silizium-Startschicht. Bei der Ausführung der beschriebenen Verfahren wird in einem Teilprozess eine Siliziumschicht über ein epitaktisches Aufwachsen auf einer bekeimten kristallinen Siliziumschicht erzeugt, wobei eine Umwandlung der Isolationsschicht in einem Hochtemperaturprozess unter Abbau der verbliebenen Siliziumkeime in der Isolationsschicht in eine homogene Siliziumoxidschicht nicht stattfindet. JP 5 114 561 A and JP 5 121 322 A describe similar methods for forming an epitaxially deposited layer over a fully formed insulation layer with the aid of an opening and a silicon starting layer. When the described methods are carried out, a silicon layer is produced in a sub-process by epitaxial growth on a seeded crystalline silicon layer, the insulation layer not being converted into a homogeneous silicon oxide layer in a high-temperature process, with the remaining silicon nuclei in the insulation layer being broken down.

Schließlich wird in US 4 760 036 ein Verfahren zur Ausbildung einer epitaktisch gewachsenen Siliziumschicht auf einer Isolatorstruktur erläutert, bei dem die Isolatorstruktur in weiteren Prozessschritten von einer lediglich partiell vorhandenen Schicht in eine homogene Schicht überführt wird. Im ersten Prozessschritt wird eine Isolatorschicht mit Öffnungen auf einem Siliziumsubstrat gebildet, so dass aufgrund dieser Öffnungen eine durchgehende Siliziumschicht epitaktisch abgeschieden wird. Die Siliziumschicht wird sodann bereichsweise geätzt, um eine Oxidation an den Stellen der Öffnungen zu ermöglichen. Nach Herstellung einer durchgehenden Isolationsschicht wird durch ein zweites epitaktisches Aufwachsen der Siliziumschicht an den zuvor geätzten Stellen der ursprüngliche, durchgehende Zustand wieder hergesellt. Auch in diesem Verfahren ist ein Hochtemperaturprozess zur Umwandlung der Isolationsschicht unter Abbau der verbliebenen Siliziumkeime in der Isolationsschicht in eine homogene Siliziumoxidschicht nicht vorgesehen.Finally, in US 4,760,036 describes a method for forming an epitaxially grown silicon layer on an insulator structure, in which the insulator structure is transferred from a layer which is only partially present to a homogeneous layer in further process steps. In the first process step, an insulator layer with openings is formed on a silicon substrate, so that a continuous silicon layer is epitaxially deposited on the basis of these openings. The silicon layer is then partially etched to allow oxidation at the locations of the openings. After producing a continuous insulation layer, the original, continuous state is restored by a second epitaxial growth of the silicon layer at the previously etched points. In this method, too, a high-temperature process for converting the insulation layer while breaking down the remaining silicon nuclei in the insulation layer into a homogeneous silicon oxide layer is not provided.

Die bekannten Verfahren haben den Nachteil, daß ihre einzelnen Arbeitsgänge relativ aufwändig und kostenintensiv sind. Insbesondere das Ionenimplantationsverfahren ist sehr aufwändig. Hinzu kommt, daß bei den bekannten Verfahren die rekristallisierte Silicon-on-Insulator-Schicht (SOI-Schicht) hohe Defektdichten aufweist, so daß häufig Ausfälle bei der Integration der Schaltungen zu erwarten sind.The known methods have the disadvantage that their individual operations are relative costly and are expensive. Especially the ion implantation procedure is very complex. In addition, at the known methods, the recrystallized silicone-on-insulator layer (SOI layer) has high defect densities, so that often failures in the integration of the Circuits are expected.

Das erfindungsgemäße Verfahren zur Herstellung einer Isolationsschicht auf einem Siliziumwafer nach der Gattung des Hauptanspruchs hat demgegenüber den Vorteil, daß es mit wenigen und einfachen Arbeitsschritten durchführbar ist. Dadurch ist die Isolationsschicht auf dem Siliziumwafer kostengünstig herstellbar. Hinzu kommt, daß bei der Bildung der Isolationsschicht re lativ wenig Kristalldefekte auftreten, so daß die Isolationseigenschaften für viele Anwendungen ausreichen.The inventive method for producing an insulation layer on a silicon wafer according to the genus of the main claim has the advantage that it with a few simple steps can be carried out. This is the Insulation layer on the silicon wafer can be produced inexpensively. Come in addition, that at the formation of the insulation layer relatively few crystal defects occur so that the Isolation properties for many applications are sufficient.

Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich. Besonders vorteilhaft ist, daß vor dem Aufwachsen der Isolationsschicht die Oberfläche des Siliziumwafers bis zu einer vorgegebenen Tiefe in eine poröse Struktur mit einer dichten Anordnung von Siliziumnadeln umgewandelt wird. Durch die Nadelanordnung ergibt sich eine große Oberfläche, die zur nachfolgenden Oxidation besonders gut geeignet ist. Eine derartige poröse Struktur kann beispiels weise durch einen elektrochemischen Ätzprozeß in wässriger Flußsäure oder durch einen Plasmaätzprozeß gebildet werden.The measures listed in the dependent claims allow advantageous developments and improvements of the method specified in the main claim. Especially before It is partial that, before the insulation layer is grown, the surface of the silicon wafer is converted to a predetermined depth into a porous structure with a dense arrangement of silicon needles. The needle arrangement results in a large surface area which is particularly well suited for the subsequent oxidation. Such a porous structure can, for example, be formed by an electrochemical etching process in aqueous hydrofluoric acid or by a plasma etching process.

Vorteilhaft ist auch, daß bei der anschließenden thermischen Oxidation die Siliziumnadeln zum Teil abgebaut werden und die Zwischenräume mit Oxid aufgefüllt werden. Je nach Einwirkdauer der Temperatur und Reaktionsgase ergibt sich bei diesem Oxidationsprozeß einerseits eine relativ glatte Oberfläche und andererseits ist der Oxidationsprozeß durch die Steuerung der Einwirkdauer gut beherrschbar.Advantageous is also that at the subsequent thermal oxidation the silicon needles are partially broken down and the gaps filled up with oxide become. Depending on the duration of exposure to temperature and reaction gases on the one hand in this oxidation process a relatively smooth surface and on the other hand the oxidation process is controlled by the exposure time easy to control.

Ein weiterer einfacher Arbeitsschritt besteht auch darin, daß nach dem Oxidationsprozeß das an der Oberfläche überschüssige Siliziumdioxid selektiv bis zu den Siliziumnadeloberflächen entfernt wird, so daß sich eine plane Oberfläche mit Silizium- und Siliziumdioxidbereichen ergibt. Auf diese Oberfläche kann dann anschließend nach bekannten epitaktischen Verfahren vorzugsweise monokristallines Silizium abgeschieden werden. Vorteilhaft ist weiter, daß der in der Isolationsschicht eingeschlossene Sauerstoff in einem einfachen Hochtemperaturprozeß umverteilt wird und damit eine stabile reaktionsgehemmte Isolationsschicht bildet.On Another simple step is that after Oxidation process that excess silicon dioxide on the surface is selectively removed up to the silicon needle surfaces, so that a flat surface with silicon and silicon dioxide areas. Can on this surface then afterwards according to known epitaxial processes, preferably monocrystalline Silicon are deposited. Another advantage is that the in the oxygen layer enclosed in a simple Redistributed high temperature process and thus a stable reaction-inhibited insulation layer forms.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Die 1a, 1b, 1c und 1d zeigen einen Siliziumwafer in verschiedenen Bearbeitungsstadien.An embodiment of the invention is shown in the drawing and explained in more detail in the following description. The 1a . 1b . 1c and 1d show a silicon wafer in various processing stages.

Bei dem erfindungsgemäßen Verfahren wird zunächst als Isolationsschicht 4 eine Siliziumdioxidschicht erzeugt, die ge nügend Silizium-Keimzellen für ein geordnetes, epitaktisches Aufwachsen einer einkristallinen Siliziumschicht enthält. Die Kristallorientierung entspricht dabei der des Substrates. Nach diesem Aufwachsprozeß wird die Siliziumoxidschicht durch einen Hochtemperaturprozeß in gewöhnliches Oxid umgewandelt und dadurch die erwähnten Keimstellen beseitigt. Das erfindungsgemäße Verfahren geht entsprechend der 1a von einem Siliziumwafer 1 aus, bei dem eine Oberfläche zunächst eine poröse Struktur mit einer vorgegebenen Tiefe a aufweist. Eine derartige Struktur kann beispielsweise durch elektrochemische Anodisierung in wässriger Flußsäure oder auch durch einen Plasmaätzprozeß mit 'Black Silicon'-Bildung gebildet werden. Eine 'Black Silicon'-Bildung entsteht z.B. in einem Chlorätzprozeß, der vorsätzlich unter Prozeßbedingungen durchgeführt wird, die zur normalerweise unerwünschten 'Black Silicon'-Bildung führen. Durch diesen Prozeß wird entsprechend der 1a eine dichte Anordnung von Siliziumnadeln 2 in der porösen Struktur 4 gebildet. Die Tiefe a der porösen Struktur 4 ist durch die Anordnung des Ätzprozesses steuerbar.In the method according to the invention is first used as an insulation layer 4 generates a silicon dioxide layer that contains sufficient silicon germ cells for an orderly, epitaxial growth of a single-crystalline silicon layer. The crystal orientation corresponds to that of the substrate. After this growth process, the silicon oxide layer is converted into ordinary oxide by a high-temperature process, thereby eliminating the germ sites mentioned. The method according to the invention corresponds to the 1a from a silicon wafer 1 in which a surface initially has a porous structure with a predetermined depth a. Such a structure can be formed, for example, by electrochemical anodization in aqueous hydrofluoric acid or by a plasma etching process with 'black silicon' formation. Black silicon formation occurs, for example, in a chlorine etching process which is deliberately carried out under process conditions which lead to the normally undesirable black silicon formation. Through this process, the 1a a dense arrangement of silicon needles 2 in the porous structure 4 educated. The depth a of the porous structure 4 can be controlled by the arrangement of the etching process.

1b zeigt in einem nachfolgenden Arbeitsschritt den Siliziumwafer 1 nach der thermischen Oxidation. Durch den Einfluß von Temperatur und Sauerstoff hat sich an der porösen Struktur 4 eine SiO2-Schicht 3 gebildet, die sich sowohl auf den Siliziumnadeln 2 als auch in den Zwischenräumen abgelagert hat. Durch die thermische Oxidation wurde ein Teil der Siliziumnadeln 2 aufgezehrt und die größer gewordenen Zwischenräume durch das Siliziumoxid 3 aufgefüllt. Da bei einem fortgeschrittenen Oxidationsprozeß, bei dem die Zwischenräume bereits mit Siliziumoxid 3 aufgefüllt sind, weiterer Sauerstoff nur noch von der Oberfläche her eindiffundieren kann, läuft der Oxidationsprozeß ab diesem Zeitpunkt nur noch verlangsamt ab. Für die Steuerung des Prozesses ist dies vorteilhaft, da dadurch die Oxidschichtdicke recht genau über die Zeit und/oder Temperatur gesteuert werden kann. Dieses begünstigt eine vorteilhafte Prozeßkontrolle. 1b shows the silicon wafer in a subsequent step 1 after thermal oxidation. Due to the influence of temperature and oxygen, the porous structure 4 a SiO 2 layer 3 formed, both on the silicon needles 2 as well as in the gaps. Part of the silicon needles became due to the thermal oxidation 2 consumed and the larger gaps through the silicon oxide 3 refilled. As in an advanced oxidation process in which the gaps are already covered with silicon oxide 3 are filled up, further oxygen can only diffuse in from the surface, the oxidation process from this point on is only slowed down. This is advantageous for the control of the process, since it allows the oxide layer thickness to be controlled very precisely over time and / or temperature. This favors advantageous process control.

In einem anschließenden Ätz- oder Schleifprozeß wird nun das auf der Oberfläche über den Nadeln 2 liegende überschüssige Siliziumoxid 3 abgetragen, um eine planare Oberfläche zu erhalten. An der Oberfläche sind nun Silizium- und Siliziumoxidbereiche in dichtem Abstand angeordnet. Die Siliziumbereiche dienen dabei als Keimzellen für das Aufwachsen der vorzugsweise einkristallinen Epitaxieschicht 5, wie in 1c dargestellt ist. Die Epitaxieschicht 5 kann dabei nach dem bekannten Verfahren in der gewünschten Dicke abgeschieden werden. Da die Siliziumnadeln 2 aus der vorherigen porösen Struktur 4 in dichtem Abstand angeordnet sind, werden beim epitaktischen Aufwachsen auch die Zwischenräume mit einer wohlgeordneten Kristallstruktur überbrückt. Es ergibt sich somit eine homogene Epitaxieschicht 5.In a subsequent etching or grinding process, this is now on the surface above the needles 2 lying excess silicon oxide 3 removed to obtain a planar surface. Silicon and silicon oxide regions are now arranged at a close distance on the surface. The silicon regions serve as seed cells for the growth of the preferably single-crystalline epitaxial layer 5 , as in 1c is shown. The epitaxial layer 5 can be deposited in the desired thickness using the known method. Because the silicon needles 2 from the previous porous structure 4 are closely spaced, the epitaxial growth also bridges the spaces with a well-ordered crystal structure. The result is a homogeneous epitaxial layer 5 ,

Nach dem Aufwachsen der Epitaxieschicht 5 wird in einem weiteren Hochtemperaturprozeß der verbliebene Sauerstoff in der Isolationsschicht mit der teiloxidierten porösen Siliziumschicht 4 umverteilt. Dabei werden die relativ instabilen dünnen Siliziumnadeln 2 aufgelöst und ebenfalls in Siliziumoxid umgewandelt. Entsprechend der 1d ergibt sich dann auf dem Substratwafer 1 eine Isolationsschicht 3 mit leicht siliziumangereichertem, thermischem Oxid. Auf diesem thermischen Oxid 3 ist die Epitaxieschicht 5 mit vorzugsweise einkristallinem Silizium angeordnet. In diesem Zustand ist dann der Siliziumwafer 1 Ausgangsmaterial für die Integration von elektronischen Schaltungen.After growing the epitaxial layer 5 In a further high-temperature process, the oxygen remaining in the insulation layer with the partially oxidized porous silicon layer 4 redistributed. The relatively unstable thin silicon needles 2 dissolved and also converted into silicon oxide. According to the 1d then results on the substrate wafer 1 an insulation layer 3 with slightly silicon-enriched, thermal oxide. On this thermal oxide 3 is the epitaxial layer 5 arranged with preferably single crystal silicon. The silicon is in this state wafer 1 Starting material for the integration of electronic circuits.

Claims (8)

Verfahren zur Erzeugung einer SOI-Struktur (Silicon-on-Insulator) mit einer Isolationsschicht auf einem Siliziumwafer und einer darauf epitaktisch aufgebrachten Siliziumschicht, mit folgenden Schritten: a) auf einer Oberfläche des Siliziumwafers (1) wird eine Isolationsschicht (3) durch thermische Oxidation derart aufgebracht, dass genügend Siliziumkeime für ein epitaktisches Aufwachsen der Siliziumschicht (5) gebildet werden, b) auf die Isolationsschicht (3) wird eine Siliziumschicht (5) epitaktisch aufgebracht, c) in einem Hochtemperaturprozess wird die Isolationsschicht (3) unter Abbau der verbliebenen Siliziumkeime in der Isolationsschicht in eine homogene Siliziumoxidschicht (3) umgewandelt.Method for producing an SOI structure (silicon-on-insulator) with an insulation layer on a silicon wafer and a silicon layer epitaxially applied thereon, with the following steps: a) on a surface of the silicon wafer ( 1 ) becomes an insulation layer ( 3 ) applied by thermal oxidation in such a way that enough silicon nuclei for epitaxial growth of the silicon layer ( 5 ) are formed, b) on the insulation layer ( 3 ) becomes a silicon layer ( 5 ) applied epitaxially, c) in a high-temperature process, the insulation layer ( 3 ) by breaking down the remaining silicon nuclei in the insulation layer into a homogeneous silicon oxide layer ( 3 ) converted. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem thermischen Oxidieren eine Oberfläche des Siliziumwafers (1) mit einer porösen Struktur (4) unter Bildung einer vorzugsweise verzweigten Siliziumnadelstruktur (2) ausgebildet wird, wobei die Siliziumnadeln (2) eine vorgebbare Tiefe (a) haben und dicht angeordnet sind.Method according to claim 1, characterized in that a surface of the silicon wafer ( 1 ) with a porous structure ( 4 ) forming a preferably branched silicon needle structure ( 2 ) is formed, the silicon needles ( 2 ) have a predeterminable depth (a) and are densely arranged. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die poröse Struktur (4) durch elektrochemische Anodisierung in wässriger Flußsäure gebildet wird.A method according to claim 2, characterized in that the porous structure ( 4 ) is formed by electrochemical anodization in aqueous hydrofluoric acid. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die poröse Struktur (4) durch einen Plasmaätzprozeß mit 'Black-Silicon'-Bildung gebildet wird.A method according to claim 2, characterized in that the porous structure ( 4 ) is formed by a plasma etching process with 'black silicon' formation. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die poröse Struktur (4) derart thermisch oxidiert wird, daß die Siliziumnadeln (2) zum Teil durch Umwandlung in Oxid abgebaut und die Zwischenräume mit Oxid aufgefüllt werden.Method according to claim 2 or 3, characterized in that the porous structure ( 4 ) is thermally oxidized in such a way that the silicon needles ( 2 ) partially broken down by conversion to oxide and the gaps are filled with oxide. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Oxidationsprozeß durch die Einwirkdauer und/oder die Temperatur steuerbar ist.A method according to claim 5, characterized in that the Oxidation process through the exposure time and / or the temperature is controllable. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß an der Oberfläche das Oxid der Isolatonsschicht (3) selektiv zu dem verbliebenen überschüssigen Silizium der Nadelstruktur (2) entfernt wird, so daß eine planare Oberfläche von Silizium- und Siliziumoxidbereichen in dichtem Abstand voneinander entsteht, wobei die Siliziumnadeloberflächen vorzugsweise die Kristallstruktur des Substrats behalten.Method according to one of the preceding claims, characterized in that the oxide of the insulation layer ( 3 ) selectively to the remaining excess silicon of the needle structure ( 2 ) is removed, so that a planar surface of silicon and silicon oxide regions is formed at a close distance from one another, the silicon needle surfaces preferably retaining the crystal structure of the substrate. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass ein Hochtemperaturprozeß verwendet wird, der in der Isolationsschicht (3) die verbliebenen Siliziumnadeln (2) in Siliziumoxid durch Umverteilung des Sauerstoffs in der Schicht umwandelt.A method according to claim 7, characterized in that a high temperature process is used, which in the insulation layer ( 3 ) the remaining silicon needles ( 2 ) converted into silicon oxide by redistribution of the oxygen in the layer.
DE4415567A 1994-05-03 1994-05-03 Method for producing an SOI structure with an insulation layer on a silicon wafer and a silicon layer epitaxially applied thereon Expired - Fee Related DE4415567B4 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE4415567A DE4415567B4 (en) 1994-05-03 1994-05-03 Method for producing an SOI structure with an insulation layer on a silicon wafer and a silicon layer epitaxially applied thereon
GB9508954A GB2289060B (en) 1994-05-03 1995-05-03 Method for producing an insulation layer on a silicon wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE4415567A DE4415567B4 (en) 1994-05-03 1994-05-03 Method for producing an SOI structure with an insulation layer on a silicon wafer and a silicon layer epitaxially applied thereon

Publications (2)

Publication Number Publication Date
DE4415567A1 DE4415567A1 (en) 1995-11-09
DE4415567B4 true DE4415567B4 (en) 2004-11-04

Family

ID=6517169

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4415567A Expired - Fee Related DE4415567B4 (en) 1994-05-03 1994-05-03 Method for producing an SOI structure with an insulation layer on a silicon wafer and a silicon layer epitaxially applied thereon

Country Status (2)

Country Link
DE (1) DE4415567B4 (en)
GB (1) GB2289060B (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005048361A1 (en) * 2005-10-10 2007-04-12 X-Fab Semiconductor Foundries Ag Method for passivating the surface of semiconductor silicon circuits and discrete components involves locally exposing surface of silicon and producing primary needle-like silicon structures by reactive ion etching
US8350209B2 (en) 2005-10-10 2013-01-08 X-Fab Semiconductor Foundries Ag Production of self-organized pin-type nanostructures, and the rather extensive applications thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10345990B4 (en) * 2003-10-02 2008-08-14 Infineon Technologies Ag Method for producing an oxide layer
DE102005048366A1 (en) 2005-10-10 2007-04-19 X-Fab Semiconductor Foundries Ag A process for the preparation of low-defect self-organized needle-like structures with nano-dimensions in the range below the usual light wavelengths with high aspect ratio

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818711A (en) * 1987-08-28 1989-04-04 Intel Corporation High quality oxide on an ion implanted polysilicon surface
JPH05114561A (en) * 1991-10-23 1993-05-07 Rohm Co Ltd Manufacture of semiconductor device
US5308445A (en) * 1991-10-23 1994-05-03 Rohm Co., Ltd. Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61106484A (en) * 1984-10-25 1986-05-24 Nec Corp Substrate for semiconductor device and its preparation
JPH02194522A (en) * 1989-01-23 1990-08-01 Fuji Electric Co Ltd Manufacture of soi substrate
JP2802449B2 (en) * 1990-02-16 1998-09-24 三菱電機株式会社 Method for manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818711A (en) * 1987-08-28 1989-04-04 Intel Corporation High quality oxide on an ion implanted polysilicon surface
JPH05114561A (en) * 1991-10-23 1993-05-07 Rohm Co Ltd Manufacture of semiconductor device
US5308445A (en) * 1991-10-23 1994-05-03 Rohm Co., Ltd. Method of manufacturing a semiconductor device having a semiconductor growth layer completely insulated from a substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005048361A1 (en) * 2005-10-10 2007-04-12 X-Fab Semiconductor Foundries Ag Method for passivating the surface of semiconductor silicon circuits and discrete components involves locally exposing surface of silicon and producing primary needle-like silicon structures by reactive ion etching
DE102005048361B4 (en) * 2005-10-10 2011-07-14 X-FAB Semiconductor Foundries AG, 99097 Method for locally coating semiconductor circuits and discrete components with a thermal SiO 2 layer whose surfaces contain areas with needle-shaped structures in nanometer dimensions
US8350209B2 (en) 2005-10-10 2013-01-08 X-Fab Semiconductor Foundries Ag Production of self-organized pin-type nanostructures, and the rather extensive applications thereof

Also Published As

Publication number Publication date
GB2289060B (en) 1998-01-07
GB2289060A (en) 1995-11-08
GB9508954D0 (en) 1995-06-21
DE4415567A1 (en) 1995-11-09

Similar Documents

Publication Publication Date Title
DE3219441C2 (en)
EP0000897B1 (en) Method for producing laterally isolated silicium areas
DE69030822T2 (en) Semiconductor device and method for its manufacture
DE4041276C1 (en)
DE69333619T2 (en) Production process for semiconductor substrates
DE2652294C2 (en) Process for producing embedded oxide regions in semiconductor substrates
DE3587377T2 (en) METHOD FOR PRODUCING SEMICONDUCTOR ARRANGEMENTS USING SILICON-ON-INSULATOR TECHNIQUES.
EP0475378A1 (en) Process for making substratus for electronic, electro-optic and optical devices
DE2808257B2 (en) SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION
WO1997004319A1 (en) Method of producing acceleration sensors
DE2615754C2 (en)
EP0046886A2 (en) Method of making dynamic integrated RAM one-transistor memory cells
DE602004007940T2 (en) FORMATION OF A SILICON GERMANIUM ON ISOLATOR STRUCTURE BY OXIDATION OF A POROUS SILICONE SILVER TILT
DE2813673A1 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT
DE1961634B2 (en) METHOD OF MANUFACTURING A METAL ISOLATOR SEMICONDUCTOR FIELD EFFECT TRANSISTOR
DE3634140C2 (en)
DE4415567B4 (en) Method for producing an SOI structure with an insulation layer on a silicon wafer and a silicon layer epitaxially applied thereon
DE4320062C2 (en) Method for isolating individual elements in a semiconductor chip
DE4313042A1 (en) Diamond layers with heat-resistant ohmic electrodes and manufacturing process therefor
DE68913254T2 (en) Crystal article and process for its manufacture.
DE10259728B4 (en) A method of fabricating a trench isolation structure and method of controlling a degree of edge rounding of a trench isolation structure in a semiconductor device
DE2211709B2 (en) Method for doping semiconductor material
DE19515346C2 (en) Method for the selective growth of an epitaxial layer on a semiconductor substrate
DE2900747C2 (en) Method for manufacturing a semiconductor device
DE2742385A1 (en) COMPOSITE COMPONENT WITH AN EPITAXIAL GROW-UP SILICON ISLAND

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee