DE4415169A1 - Phasenregelkreis - Google Patents
PhasenregelkreisInfo
- Publication number
- DE4415169A1 DE4415169A1 DE19944415169 DE4415169A DE4415169A1 DE 4415169 A1 DE4415169 A1 DE 4415169A1 DE 19944415169 DE19944415169 DE 19944415169 DE 4415169 A DE4415169 A DE 4415169A DE 4415169 A1 DE4415169 A1 DE 4415169A1
- Authority
- DE
- Germany
- Prior art keywords
- oscillator
- control signal
- signal
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000001419 dependent effect Effects 0.000 description 2
- 208000010201 Exanthema Diseases 0.000 description 1
- 201000005884 exanthem Diseases 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005502 phase rule Effects 0.000 description 1
- 206010037844 rash Diseases 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung betrifft einen Phasenregelkreis enthaltend
einen Phasenvergleicher, dem ein Referenztaktsignal und ein
weiteres Eingangssignal zugeführt werden; ein Schleifenfil
ter, das eingangsseitig mit einem Ausgang des Phasenverglei
chers verbunden ist und ausgangsseitig ein Steuersignal er
zeugt; einen steuerbaren Oszillator, dem das Steuersignal
zugeführt wird und durch den ein Ausgangssignal erzeugt wird,
das als weiteres Eingangssignal des Phasenvergleichers dient.
Phasenregelkreise sind allgemein bekannt. In einem Phasenre
gelkreis wird die Phasenlage des Ausgangstaktes eines steuer
baren Oszillators solange nachgeregelt, bis der Ausgangstakt
phasensynchron zu einem Referenztakt ist. Hierbei dient ein
Phasendetektor zum Feststellen der Phasendifferenz zwischen
Ausgangstakt und Referenztakt und ein Schleifenfilter, das
zwischen Phasendetektor und Steuereingang des steuerbaren
Oszillators geschaltet ist, zur Dämpfung der Schwingneigung
des Regelkreises. Als steuerbarer Oszillator wird üblicher
weise ein spannungsgesteuerter Oszillator (VCO) verwendet.
Ein steuerbarer Oszillator weist eine Mittenfrequenz f₀ auf,
von der die Ausgangsfrequenz in Abhängigkeit vom zugeführten
Steuersignal entsprechend abweicht. Die ideale Kennlinie
eines spannungsgesteuerten Oszillators lautet dann
f(U) = S·U + f₀, wobei U die Steuerspannung ist, f₀ die
Mittenfrequenz, S ein Proportionalitätsfaktor (Steilheit) und f(U) die
Ausgangsfrequenz des Oszillators. Die Mittenfrequenz f₀ ist
im allgemeinen in hohem Maße abhängig von den Parametern der
verwendeten Bauelemente. Herstellungstechnisch bedingte
Streuungen und Toleranzen der Bauelementeparameter führen zu
einem relativ breiten Schwankungsbereich verschiedener Exem
plare von spannungsgesteuerten Oszillatoren eines Typs.
Demzufolge ist eine relativ große Steilheit notwendig, um
einen breiten ausgangsseitigen Frequenzbereich aussteuern zu
können. Eine große Steilheit hingegen bewirkt, daß die
Ausgangstaktfrequenz auch auf geringe Signalveränderungen,
die beispielsweise durch Schwankungen der Referenztaktfre
quenz oder Temperatureinflüsse gegeben sein können, mit
relativ hohen Ausschlägen reagiert. Die Ausgangstaktfrequenz
wird demnach leicht schwanken und einen sogenannten Takt
jitter aufweisen.
Die Aufgabe der Erfindung besteht darin, einen Phasenregel
kreis mit geringer Ausgangstaktschwankung anzugeben.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß der
steuerbare Oszillator ein Oszillator mit einstellbarer Mit
tenfrequenz ist, daß das Steuersignal einem Regler zugeführt
wird, durch den in Abhängigkeit von einem dem Regler zuge
führten Sollwert ein weiteres Steuersignal erzeugt wird, und
daß durch das weitere Steuersignal die Mittenfrequenz des
steuerbaren Oszillators gesteuert wird.
Beim erfindungsgemäßen Phasenregelkreis kann die Mittenfre
quenz des gesteuerten Oszillators auf eine Sollfrequenz aus
geregelt werden. Dadurch ist es möglich, die Steilheit des
Oszillators niedriger als bisher zu wählen, um den gleichen
Frequenzbereich ausgangsseitig abdecken zu können.
Im folgenden wird die Erfindung anhand des in der Figur ange
gebenen Ausführungsbeispiels näher erläutert. Der Phasenre
gelkreis weist einen Phasendetektor 1 auf, in dem die Phasen
lage des Ausgangssignals F mit der Phasenlage eines Referenz
taktes FR verglichen wird. Der Phasendetektor erzeugt aus
gangsseitig ein Stellsignal, mit dem ein entsprechender
Steuereingang 5 eines spannungsgesteuerten Oszillators (VCO)
6 gesteuert wird. Zwischen Phasendetektor und VCO ist ein
Schleifenfilter 4 geschaltet. Durch das Schleifenfilter 4,
z. B. ein Tiefpaß, wird der Regelkreis bedämpft. Das Referenz
signal FR wird von einem Referenzoszillator erzeugt. Dies
kann beispielsweise ein digitaler Oszillator (Digital-Time-Oszil
lator) sein. Dieser kann wiederum eine von der Anwen
dungsschaltung abhängige oder eine eingeprägte Frequenz auf
weisen. Die Frequenz f des Ausgangssignals F wird in der
Praxis bis auf einen konstanten Wert auf die Frequenz fR des
Referenzsignals FR ausgeregelt.
Erfindungsgemäß wird die den Oszillator 6 am Steuereingang 5
steuernde Steuerspannung U einem Regler 8 zugeführt, der in
Abhängigkeit von einem Sollwert S ein Korrektursignal K er
zeugt, durch das die Mittenfrequenz f₀ des Oszillators 6 ver
ändert wird. Daraufhin regelt der Phasenregelkreis nach.
Durch die Einstellung des Sollwertes S kann nun die Mitten
frequenz f₀ derart nachgeregelt werden, daß mit der gegebe
nen, vorzugsweise geringeren Steilheit der gewünschte Fre
quenzbereich des Ausgangssignals F abgedeckt werden kann. In
digitaler Ausführung wird die Steuerspannung U mittels eines
AD-Wandlers 9 digitalisiert.
Ein in der Mittenfrequenz einstellbarer spannungsgesteuerter
Oszillator 6 ist z. B. aus der europäischen Offenlegungs
schrift EP 0 416 145 bekannt.
Zur Kalibrierung des Phasenregelkreises wird folgendes ausge
führt. Dem digitalen Oszillator 7 wird ein Inkrement I2 zuge
führt. Damit ist die Frequenz fR des Ausgangssignals FR des
digitalen Oszillators 7 bekannt. Das Ausgangssignal F des
Phasenregelkreises rastet nun auf das Referenzsignal ein. Die
Steuerspannung U des spannungsgesteuerten Oszillators 6 wird
mittels eines AD-Wandlers 9 gemessen und dem Regler 8 als
digitaler Istwert zugeführt. Der Regler 8 ist als Subtrak
tionsglied ausgeführt. Er bildet die Differenz aus dem vom
AD-Wandler 9 gelieferten Istwert und dem eingestellten
Sollwert S. Der vom Regler 8 gebildete Differenzwert K ändert
die Mittenfrequenz f₀ des Oszillators 6 und somit zunächst
die Frequenz f dessen Ausgangssignals F. Der Phasenregelkreis
regelt aber nach, so daß sich die Steuerspannung U ändert.
Der Regelvorgang wird mehrmals wiederholt, wobei jeweils
abgewartet werden muß, bis der Phasenregelkreis wieder ein
rastet. Schließlich wird für die Mittenfrequenz f₀ des
Oszillators 6 eine derartige Einstellung erreicht, daß die
Steuerspannung U den Sollwert S erreicht. Die Einstellung der
Mittenfrequenz f₀ bleibt nun für den weiteren Betrieb des
Phasenregelkreises fest eingestellt.
Es hat sich gezeigt, daß für den AD-Wandler 9 eine Bitbreite
von nur 4 Bit ausreichend ist. In entsprechender Weise ist
der Subtrahierer 8 mit einer Wortbreite von 4 Bit ausgeführt.
Der zusätzliche schaltungstechnische Aufwand für die erfin
dungsgemäße Realisierung gegenüber einem Phasenregelkreis
nach dem Stand der Technik ist demnach gering.
Claims (5)
1. Phasenregelkreis enthaltend:
- - einen Phasenvergleicher (1), dem ein Referenztaktsignal (FR) und ein weiteres Eingangssignal (F) zugeführt werden;
- - ein Schleifenfilter (4), das eingangsseitig mit einem Aus gang des Phasenvergleichers (1) verbunden ist und ausgangs seitig ein Steuersignal (U) erzeugt;
- - einen steuerbaren Oszillator (6), dem das Steuersignal (U) zugeführt wird und durch den ein Ausgangssignal (F) erzeugt wird, das als weiteres Eingangssignal des Phasenverglei chers (1) dient,
dadurch gekennzeichnet, daß
der steuerbare Oszillator (6) ein Oszillator mit einstellba
rer Mittenfrequenz (f₀) ist, daß das Steuersignal (U) einem
Regler (8) zugeführt wird, durch den in Abhängigkeit von
einem dem Regler zugeführten Sollwert (S) ein weiteres Steu
ersignal (K) erzeugt wird, und daß durch das weitere Steuer
signal (K) die Mittenfrequenz (f₀) des steuerbaren Oszilla
tors (6) gesteuert wird.
2. Phasenregelkreis nach Anspruch 1,
gekennzeichnet durch digitale Ausführung, bei
der das Steuersignal (U) über einen Analog-Digital-Wandler
(9) dem Regler (8) zugeführt wird und der Sollwert (S) des
Reglers (8) als digitales Signal zugeführt wird.
3. Phasenregelkreis nach Anspruch 2,
dadurch gekennzeichnet, daß
das Referenzsignal (FR) durch einen digitalen Oszillator (7)
erzeugt wird, dessen Ausgangsfrequenz einstellbar ist.
4. Phasenregelkreis nach Anspruch 3,
dadurch gekennzeichnet, daß
dem digitalen Oszillator (7) eingangsseitig mindestens zwei
Inkrementierungswerte zur Einstellung seiner Ausgangsfrequenz
wahlweise zugeführt werden können.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944415169 DE4415169A1 (de) | 1994-04-29 | 1994-04-29 | Phasenregelkreis |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944415169 DE4415169A1 (de) | 1994-04-29 | 1994-04-29 | Phasenregelkreis |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4415169A1 true DE4415169A1 (de) | 1995-11-02 |
Family
ID=6516897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944415169 Ceased DE4415169A1 (de) | 1994-04-29 | 1994-04-29 | Phasenregelkreis |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4415169A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19709770A1 (de) * | 1996-03-08 | 1997-09-18 | Nec Corp | Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist |
DE19959265A1 (de) * | 1999-12-03 | 2001-06-07 | Deutsche Telephonwerk Kabel | Verfahren zum Regeln der von einem frequenzsteuerbaren Oszillator abgegebenen Ausgangsfrequenz |
DE10251315A1 (de) * | 2002-11-04 | 2004-05-27 | Advanced Micro Devices, Inc., Sunnyvale | Automatische Mittenfrequenzabstimmung eines spannungsgesteuerten Oszillators |
DE10338092A1 (de) * | 2003-08-19 | 2005-04-21 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Ansteuern eines Oszillators |
-
1994
- 1994-04-29 DE DE19944415169 patent/DE4415169A1/de not_active Ceased
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19709770A1 (de) * | 1996-03-08 | 1997-09-18 | Nec Corp | Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist |
US5956378A (en) * | 1996-03-08 | 1999-09-21 | Nec Corporation | Phase lock by a frequency and phase difference between input and VCO signals with a frequency range adjusted by synchronism between the input and the VCO signals |
DE19709770B4 (de) * | 1996-03-08 | 2004-09-30 | Nec Corp. | Phasenangleichung durch eine Frequenz- und Phasendifferenz zwischen Eingangs- und VCO-Signalen mit einem Frequenzbereich, der durch einen Synchronismus zwischen den Eingangs- und den VCO-Signalen eingestellt ist |
DE19959265A1 (de) * | 1999-12-03 | 2001-06-07 | Deutsche Telephonwerk Kabel | Verfahren zum Regeln der von einem frequenzsteuerbaren Oszillator abgegebenen Ausgangsfrequenz |
DE10251315A1 (de) * | 2002-11-04 | 2004-05-27 | Advanced Micro Devices, Inc., Sunnyvale | Automatische Mittenfrequenzabstimmung eines spannungsgesteuerten Oszillators |
DE10338092A1 (de) * | 2003-08-19 | 2005-04-21 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Ansteuern eines Oszillators |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69017129T2 (de) | Frequenzsynthesizer mit gebrochenem teilverhältnis. | |
DE19922805C2 (de) | Taktsignalsynthetisierer | |
DE10191096B4 (de) | Temperaturkompensierter Kristalloszillator und Verfahren zum Ausführen der Temperaturkompensation | |
DE60007679T2 (de) | PLL Schaltkreis | |
DE19882089B4 (de) | Verstärker zur kontinuierlichen schmalbandigen Signalverstärkung mit hohem Verstärkungsfaktor und Verstärkungsverfahren | |
EP0406469B1 (de) | Digitale Steuerschaltung für Abstimmsysteme | |
DE102009039206A1 (de) | Vorrichtung mit digital gesteuertem Oszillator | |
DE112016001357T5 (de) | Hybrid-Phasenregelkreis mit breitem Einrastbereich | |
EP0974196B1 (de) | Digitale afc-einstellung durch reziproke dds | |
DE4004195C2 (de) | Schaltungsanordnung zur Erzeugung eines mit einem Referenzsignal verkoppelten Signals | |
DE1959162C3 (de) | Stufenweise nach einem Frequenzraster einstellbarer Frequenzgenerator | |
DE102013005055A1 (de) | Erzeugen einer abgestimmten Frequenzausgabe aus einem Signalgenerator | |
DE3939259C2 (de) | ||
DE69629545T2 (de) | Digitale Phasenregelkreisschaltung | |
DE4415169A1 (de) | Phasenregelkreis | |
DE69011670T2 (de) | Frequenzsynthesizer. | |
DE10242364A1 (de) | Phasenregelkreis | |
EP0630129A2 (de) | Verfahren zur Erzeugung eines synchronisierten Taktes mit einer Schaltungsanordnung für einen regelbaren Oszillator | |
DE3685703T2 (de) | Schaltung, die einen dc-fm-phasenregelkreis aufweist. | |
DE4031939C2 (de) | ||
DE3216631A1 (de) | Oszillatorschaltung | |
EP0142826B1 (de) | Anordnung zur Stabilisierung der von einem Frequenzgenerator, insbesondere einem Quarzgenerator, abgegebenen Frequenz | |
DE10006212B4 (de) | Phasenregelschaltkreis, Ablenkkorrekturschaltkreis und Anzeigevorrichtung | |
DE2402696A1 (de) | Elektronischer wechselspannungsgenerator | |
DE2919994C2 (de) | Digitaler Frequenz-Synthetisierer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: MICRONAS MUNICH GMBH, 81541 MUENCHEN, DE |
|
8131 | Rejection |