DE4409063C1 - Schaltungsanordnung zur Analog-Digital-Wandlung - Google Patents
Schaltungsanordnung zur Analog-Digital-WandlungInfo
- Publication number
- DE4409063C1 DE4409063C1 DE19944409063 DE4409063A DE4409063C1 DE 4409063 C1 DE4409063 C1 DE 4409063C1 DE 19944409063 DE19944409063 DE 19944409063 DE 4409063 A DE4409063 A DE 4409063A DE 4409063 C1 DE4409063 C1 DE 4409063C1
- Authority
- DE
- Germany
- Prior art keywords
- analog
- digital
- signal
- circuit
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1235—Non-linear conversion not otherwise provided for in subgroups of H03M1/12
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung
zur Analog-Digital-Wandlung, in der aus einem analogen
elektrischen Eingangssignal mittels eines Analog-Digital-
Wandlers mit vorgeordneter Abtast-Halte-Schaltung ein di
gitales Ausgangssignal erzeugt wird.
Bei einer bekannten Schaltungsanordnung dieser Art
(Prospekt PDS-1139A der Firma Burr-Brown Corporation
′′ADC750) ist eingangsseitig eine Verstärkerschaltung mit
gestufter Verstärkung mit dem zu wandelnden analogen
elektrischen Eingangssignal beaufschlagt, um auch relativ
große Eingangssignale verarbeiten zu können, deren Größe
bzw. Größenbereich vorher nicht bekannt ist. Zu diesem
Zwecke ist der Ausgang der Verstärkerschaltung einerseits
mit einer aus einem einzigen Abtast-Halte-Glied bestehen
den Abtast-Halte-Schaltungsanordnung und andererseits mit
jeweils einem Eingang einer Verstärkungsauswahlschaltung
verbunden. Dem einzigen Abtast-Halte-Glied ist ein aus
einem einzigen Analog-Digital-Wandler bestehende Analog-
Digital-Wandleranordnung nachgeschaltet. An den Ausgängen
des Analog-Digital-Wandlers und der Verstärkerauswahl
schaltung insgesamt ergibt sich das digitale Ausgangssi
gnal, wobei das Ausgangssignal der Verstärkungsauswahl
schaltung den Exponenten bezeichnet.
Bei der bekannten Schaltungsanordnung wird bei anliegen
dem Eingangssignal mittels der Verstärkungsauswahlschal
tung jeweils der Verstärker über denjenigen Schalter auf
das Abtast-Halte-Glied geschaltet, der im Hinblick auf
die jeweilige Größe des Eingangssignals die beste Aus
steuerung bietet. Das Abtast-Halte-Glied hält nach Ablauf
seiner Einschwingzeit den angelegten Wert fest, so daß
sich während der Wandlung eine Änderung nicht störend
bemerkbar machen kann. Allerdings ergeben sich mit der
bekannten Schaltungsanordnung bei sehr schnellen Ände
rungen des analogen Eingangssignals Schwierigkeiten, da
sowohl das Betätigen des jeweils ausgewählten Schalters
als auch das Einschwingen des Abtast-Halte-Gliedes eine
gewisse Zeit benötigt; wird das Eingangssignal während
dieser Zeit wesentlich größer als der ausgewählte Meßbe
reich, dann tritt eine Übersteuerung auf, und der vom
Analog-Digital-Wandler abgegebene Digitalwert ist ver
fälscht.
Der Erfindung liegt daher die Aufgabe zugrunde, eine
Schaltungsanordnung zur Analog-Digital-Wandlung vor zu
schlagen, die auch bei sehr schnellen Änderungen des ana
logen Eingangssignals übersteuerungsfrei ein dem analogen
elektrischen Eingangssignal genau entsprechendes digita
les Ausgangssignal liefert.
Zur Lösung dieser Aufgabe weist eine Schaltungsanordnung
der eingangs angegebenen Art erfindungsgemäß eine Schal
tungseinheit mit einem eine Signal-Kompression
bewirkenden Übertragungsverhalten auf, die eingangseitig
mit dem analogen Eingangssignal beaufschlagt ist; an die
Schaltungseinheit ist ausgangsseitig über die Abtast-
Halte-Schaltung der Analog-Digital-Wandler angeschlossen
ist, dem eine digitale Korrektureinrichtung nachgeordnet
ist, die an ihrem Ausgang ein dem analogen Eingangssignal
proportionales digitales Ausgangssignal abgibt.
Ein wesentlicher Vorteil der erfindungsgemäßen Schal
tungsanordnung besteht darin, daß sie auch bei einem sich
in einem großen Bereich bewegendem Eingangssignal über
steuerungsfrei ein entsprechendes digitales Ausgangssi
gnal liefert; dies ist auf die Verwendung der Schaltungs
einheit zurückzuführen, durch die eine Signal-Kompression
erreicht wird. Dabei sind an die Schaltungseinheit keine
Genauigkeitsanforderungen zu stellen, weil diesbezügliche
Ungenauigkeiten durch die digitale Korrektureinrichtung
bei entsprechender Auslegung ohne weiteres kompensierbar
sind. Die Schaltungseinheit mit signal-komprimierendem
Verhalten muß lediglich stabil sein. Ein weiterer Vorteil
ist darin zu sehen, daß die erfindungsgemäße
Schaltungsanordnung mit einem einzigen Analog-Digital-
Wandler mit einer einzigen vorgeordneten Abtast-Halte-
Schaltung auskommt; auch Schalteinrichtungen zur
Bereichsumschaltung benötigt die erfindungsgemäße
Schaltungsanordnung nicht. Allerdings muß bei der
erfindungsgemäßen Schaltungsanordnung ein Analog-Digital-
Wandler mit einer höheren Genauigkeit eingesetzt werden,
als für den erfaßten Bereich gewünscht wird.
Es ist zwar eine Schaltungsanordnung zur Analog-Digital-
Wandlung bekannt (DE 32 10 650 A1), die einen
Eingangskreis mit nichtlinearem Übertragungsverhalten
aufweist, jedoch liefert dieser Eingangskreis ein
digitales Zwischensignal, das mehrdeutig ist und daher
nicht ohne weiteres zur Weiterverarbeitung geeignet ist.
Erst durch eine Weiterverarbeitung dieses Zwischensignals
mittels einer Kleinsignal-Divisionsstufe, einer
Feinstufenprüfeinrichtung, Quotienten- und
Summandenspeichern sowie einer Summierstufe ergibt sich
bei der bekannten Anordnung ein-eindeutiges
Ausgangssignal, das in einer logarithmischen und nicht
einer proportionalem Abhängigkeit von dem Eingangssignal
steht.
Ferner ist aus der US-PS 37 89 392 eine
Schaltungsanordnung bekannt, bei der aus einem analogen
elektrischen Eingangssignal ein komprimiertes
Digitalsignal erzeugt wird; bei der bekannten
Schaltungsanordnung wird das analoge elektrische
Eingangssignal einem linearen Kodierer zugeführt, in dem
das analoge Eingangssignal in ein entsprechendes
digitales Signal umgesetzt wird. Dieses digitale Signal
wird in weiteren elektronischen Bausteinen verarbeitet,
um ein komprimiertes Digitalsignal zu gewinnen, mit dem
sich die Übertragungsgeschwindigkeit erheblich erhöhen
läßt.
Bei einer besonders vorteilhaften Ausführungsform der
erfindungsgemäßen Schaltungsanordnung weist die Schal
tungseinheit mit nichtlinearem Übertragungsverhalten
eingangsseitig mehrere Verstärker mit gestuft abnehmender
Verstärkung auf, denen jeweils ein Begrenzer nachgeordnet
ist; an die Begrenzer ist über jeweils ein Bewertungs
glied ein Summierer angeschlossen ist, und dem Summierer
ist die Abtast-Halte-Schaltung nachgeordnet ist. Hierbei
kann die Stabilität der einzelnen Begrenzer unabhängig
von der Verstärkung gewählt werden.
Zur Erläuterung der Erfindung ist in
Fig. 1 ein Ausführungsbeispiel der erfindungsgemäßen
Schaltungsanordnung in ihrem prinzipiellen Aufbau und in
Fig. 2 ein detaillierteres Ausführungsbeispiel wiederge
geben.
Bei dem Ausführungsbeispiel nach Fig. 1 liegt an einem
Eingang E ein analoges elektrisches Eingangssignal U, das
in einem eingangsseitig angeordneten Antialiasing-Filter
FA bandbegrenzt wird. An das Antialiasing-Filter FA ist
eine Schaltungseinheit S mit nichtlinearem Übertragungs
verhalten angeschlossen. Die Kennlinie der Schaltungsein
heit S weist - wie in Fig. 1 angedeutet - um den Null
punkt einen linearen Bereich auf, an den sich beidseitig
abflachende Kennlinien-Abschnitte anschließen. Es kann
sich um eine logarithmische Kennlinie handeln.
Der Schaltungseinheit S ist über eine in üblicher Weise
aufgebaute Abtast-Halte-Schaltung AH ein Analog-Digital-
Wandler W nachgeordnet, der ebenfalls in üblicher Weise
ausgeführt sein kann. Das Digitalsignal am Ausgang des
Analog-Digital-Wandlers ist nicht dem analogen Eingangs
signal E proportional, weil durch die Schaltungseinheit S
eine Verzerrung verursacht worden ist. Diese wird mittels
einer dem Analog-Digital-Wandler W nachgeordneten Korrek
tureinrichtung K rückgängig gemacht, indem diese infolge
entsprechender Auslegung das Digitalsignal des Analog-Di
gital-Wandlers W so verändert, daß das digitale Ausgangs
signal D am Ausgang der Korrektureinrichtung K genau dem
analogen Eingangssignal entspricht. Durch die Korrektur
einrichtung K, die vorzugsweise als Korrekturspeicher
ausgeführt ist, können beliebige Ungenauigkeiten der
nichtlinearen Kennlinie der Schaltungseinheit S ausgegli
chen werden.
Bei dem Ausführungsbeispiel nach Fig. 2, in der mit dem
Ausführungsbeispiel nach Fig. 1 übereinstimmende Bauein
heiten mit den gleichen Bezugszeichen versehen sind, ent
hält die dem Antialiasing-Filter FA nachgeordnete Schal
tungseinheit S′ mit nichtlinearem Übertragungsverhalten
eingangsseitig mehrere Verstärker V1 bis Vn mit abnehmend
gestufter Verstärkung. Die Anzahl der Verstärker und ihre
Verstärkung sind so gewählt, daß einerseits der gesamte
mögliche Bereich des analogen Eingangssignals U abgedeckt
wird und andererseits den Verstärkern V1 bis Vn nachge
ordnete Begrenzer BG1 bis BGn bei in ihrer Größe überein
stimmenden Ausgangssignalen der Verstärker V1 bis Vn ihre
Begrenzungsfunktion erfüllen. Es ist auch möglich, die
einzelnen Begrenzungen unabhängig von der Verstärkung zu
wählen.
Ausgangsseitig sind an die Begrenzer BG1 bis BGn Bewer
tungsglieder BW1 bis BWn angeschlossen, in denen im Hin
blick auf das Verhalten der ihnen jeweils vorgeordneten
Verstärker und Begrenzer eine entsprechende Bewertung,
in der Regel eine Verkleinerung des zugeführten Signals
erfolgt. Alle Bewertungsglieder BW1 bis BWn sind mit ih
ren Ausgängen gemeinsam an einen Summierer Su
angeschlossen, der ausgangsseitig mit der Abtast-Halte-
Schaltung verbunden ist.
Das Ausgangssignal des Summierers Su wird im Analog-Digi
tal-Wandler W in ein entsprechendes Digitalsignal umge
setzt, das bei einem 16-Bit-Wandler an 16 Ausgängen des
Wandlers W ansteht. Dieses Digitalsignal muß aber wegen
des nichtlinearen Verhaltens der Schaltungseinheit S noch
korrigiert werden, was in der entsprechend ausgelegten
Korrektureinrichtung K geschieht. Das digitale Ausgangs
signal D der Korrektureinrichtung K kann als Exponent und
Mantisse oder als Digitalsignal mit vergrößerter Wort
breite zur Verfügung gestellt werden.
Claims (2)
1. Schaltungsanordnung zur Analog-Digital-Wandlung, in der
aus einem analogen elektrischen Eingangssignal mittels
eines Analog-Digital-Wandlers mit vorgeordneter Abtast-
Halte-Schaltung ein digitales Ausgangssignal erzeugt wird,
dadurch gekennzeichnet, daß
- - die Schaltungsanordnung eine Schaltungseinheit (S) mit einem eine Signal-Kompression bewirkenden Übertragungsverhalten aufweist, die eingangseitig mit dem analogen Eingangssignal (U) beaufschlagt ist,
- - an die Schaltungseinheit (S) ausgangsseitig über die Ab tast-Halte-Schaltung (AH) der Analog-Digital-Wandler (W) angeschlossen ist, und
- - dem Analog-Digital-Wandler (W) eine digitale Korrekturein richtung (K) nachgeordnet ist, die an ihrem Ausgang ein dem analogen Eingangssignal (U) proportionales digitales Aus gangsignal (D) abgibt.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeich
net, daß
- - die Schaltungseinheit (S) eingangsseitig mehrere Verstärker (V1 bis Vn) mit gestuft abnehmender Verstärkung aufweist, denen jeweils ein Begrenzer (BG1 bis BGn) nachgeordnet ist,
- - an die Begrenzer (BD1 bis BGn) über jeweils ein Bewer tungsglied (BW1 bis BWn) ein Summierer (SU) angeschlossen ist und
- - dem Summierer (SU) die Abtast-Halte-Schaltung (AH) nachge ordnet ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944409063 DE4409063C1 (de) | 1994-03-11 | 1994-03-11 | Schaltungsanordnung zur Analog-Digital-Wandlung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19944409063 DE4409063C1 (de) | 1994-03-11 | 1994-03-11 | Schaltungsanordnung zur Analog-Digital-Wandlung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4409063C1 true DE4409063C1 (de) | 1995-08-10 |
Family
ID=6513025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19944409063 Expired - Fee Related DE4409063C1 (de) | 1994-03-11 | 1994-03-11 | Schaltungsanordnung zur Analog-Digital-Wandlung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4409063C1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001047323A2 (en) * | 1999-12-22 | 2001-06-28 | Koninklijke Philips Electronics N.V. | Compander for power control in a ballast |
WO2002052574A1 (en) * | 2000-12-22 | 2002-07-04 | Koninklijke Philips Electronics N.V. | Low voltage sample and hold circuit with voltage range compression and expansion |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3210650A1 (de) * | 1981-03-26 | 1982-10-14 | Siemens AG, 1000 Berlin und 8000 München | Signal-kompressionsschaltung |
US4482957A (en) * | 1981-11-04 | 1984-11-13 | American Science And Engineering, Inc. | Use of a square root amplifier for statistics limited data |
-
1994
- 1994-03-11 DE DE19944409063 patent/DE4409063C1/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3210650A1 (de) * | 1981-03-26 | 1982-10-14 | Siemens AG, 1000 Berlin und 8000 München | Signal-kompressionsschaltung |
US4482957A (en) * | 1981-11-04 | 1984-11-13 | American Science And Engineering, Inc. | Use of a square root amplifier for statistics limited data |
Non-Patent Citations (1)
Title |
---|
N.N.: KOOKH2, Ultra-High Dynamic Range Floating-Point A/D Converter. In: Prospekt PDS-1139A der Firma Burr-Brown Corporation, 1992, S. ADC 750-1 bis ADC 750-11 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001047323A2 (en) * | 1999-12-22 | 2001-06-28 | Koninklijke Philips Electronics N.V. | Compander for power control in a ballast |
WO2001047323A3 (en) * | 1999-12-22 | 2002-06-06 | Koninkl Philips Electronics Nv | Compander for power control in a ballast |
WO2002052574A1 (en) * | 2000-12-22 | 2002-07-04 | Koninklijke Philips Electronics N.V. | Low voltage sample and hold circuit with voltage range compression and expansion |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0243898B1 (de) | Schaltung zur Kettenkompensation der Nichtlinearität eines Verstärkers | |
DE3611261C2 (de) | ||
DE2831407A1 (de) | Leistungsfrequenzwandler mit einem mikrocomputer | |
DE1762157C3 (de) | Vorrichtung zum Umsetzen von analogen Signalen, die einer monoton zunehmenden Funktion entsprechen, in digitale Werte. Ausscheidung aus: 1412744 | |
DE69707666T2 (de) | Flächeneffizientes Rekonstruktionsfilter, insbesondere für stromgesteuerte D/A-Wandler | |
DE4409063C1 (de) | Schaltungsanordnung zur Analog-Digital-Wandlung | |
DE19509815C1 (de) | Schaltung zur Speisung einer Wheatstoneschen Brücke mit einer Rechteckwechselspannung | |
DE4114971C2 (de) | ||
DE2853829A1 (de) | Differenzverstaerkeranordnung | |
DE3339349A1 (de) | Kennliniengeber | |
DE3901314C2 (de) | ||
DE2906740A1 (de) | Verfahren zur erhoehung der genauigkeit ein digital-analog- bzw. analog-digital- wandlers und schaltungsanordnung zur durchfuehrung des verfahrens | |
DE2163441C3 (de) | Gleichrichterschaltungsanordnung mit einem Operationsverstärker | |
DE2460079C3 (de) | Verfahren zur Bestimmung der Stellung des Schleifers eines Potentiometers und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE2723609A1 (de) | Eingangsschaltung fuer einen messverstaerker | |
DE3725348C2 (de) | ||
EP0688474B1 (de) | Schaltungsanordnung zum verstärken eines niedrigen gleichspannungssignals | |
DE2933667C3 (de) | Verlustbehafteter Abtastintegrator mit elektronischen Schaltern. insbesondere zur Realisierung getakteter aktiver Filterschaltungen | |
EP1191348B1 (de) | Schaltungsanordnung zur umschaltbaren Verstärkung von Analogsignalen | |
DD288046A5 (de) | Verstaerkerschaltungsanordnung in einem ad-umsetzer | |
DE2256412C3 (de) | Netzwerk für die Umsetzung analoger Werte in digitale Werte und Rückumsetzung dieser digitalen Werte in analoge Werte zum Zwecke der Meßwertspeicherung | |
DE3939906A1 (de) | Frequenzfilter ersten oder hoeheren grades | |
DE19526162C1 (de) | Schaltungsanordnung zum Umwandeln eines analogen elektrischen Eingangssignals in ein digitales Ausgangssignals | |
DE112021004022T5 (de) | Mehrweg-Abtastschaltungen | |
DE2214603A1 (de) | Vorrichtung zum Messen schwacher elektrischer Gleich-Signale |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |