DE4400727A1 - Verfahren zur Herstellung von integrierten Schaltkreiskondensatoren - Google Patents

Verfahren zur Herstellung von integrierten Schaltkreiskondensatoren

Info

Publication number
DE4400727A1
DE4400727A1 DE4400727A DE4400727A DE4400727A1 DE 4400727 A1 DE4400727 A1 DE 4400727A1 DE 4400727 A DE4400727 A DE 4400727A DE 4400727 A DE4400727 A DE 4400727A DE 4400727 A1 DE4400727 A1 DE 4400727A1
Authority
DE
Germany
Prior art keywords
polysilicon
layer
conductive structure
mask
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4400727A
Other languages
English (en)
Inventor
Chao-Ming Koh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Publication of DE4400727A1 publication Critical patent/DE4400727A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von integrierten Schaltkreiskondensatoren auf einem Halbleiter­ substrat.
Bekannte Polysiliziumplattenkondensatoren bestehen aus einer inneren Struktur aus Polysilizium (P2) einer Schicht aus ONO (Oxid-Nitrid-Oxid) und einer äußeren Schicht aus Polysilizium (P3). In der Vergangenheit war es notwendig, unter Verwendung einer Maske aus einer lichtunempfindlichen Deckmasse durch Trockenätzung die Polysiliziumschichten und die ONO-Schicht an den Kanten der Einrichtung zu entfernen. Das Problem beim Trockenätzen besteht darin, diese Struktur mit einem Winkel von 80° bis 90° zu ätzen.
Ein Verfahren zur Ausbildung einer DRAM-Zelle mit einem Kondensator wird in der US-PS 5 116 776 (Chan et al "Method of Making Stacked Capacitor for DRAM Cell" beschrieben. Es wird die Musterbildung und das Ätzen zur Ausbildung einer Speicherplatte einer Ladungsspeicherungsplatte eines Kon­ densators beschrieben, bei dem erst eine dünn gewachsene Oxidschicht aufgebracht wird, auf die eine Nitridschicht niedergeschlagen wird, die die ersten beiden Schichten einer ONO Struktur sind, ausgenommen, daß die letzte Oxid­ schicht nicht ausgebildet wurde. Durch anisotropisches Ätzen werden dann Bereiche der Struktur bis zur Polysiliziumschicht heruntergeätzt. Nach diesem Ätzvorgang wird die dünne Oxidschicht und die darauf befindliche Nitridschicht einem Oxidationsvorgang ausgesetzt, der die Schicht in ein ONO-Dielektrikum umwandelt. Eine Polysiliziumschicht wird oxidiert und anisotrop zurückgeätzt auf verbleibende Oxide zur Ausbildung einer Oxidabstandschicht zur Isolation einer Polysiliziumschicht von der nächsten Polysiliziumschicht was als Polysiliziumisolation bezeichnet wird.
Die Aufgabe der Erfindung besteht darin, das Verfahren der eingangs genannten Art so zu verbessern, daß die Kondensatoren für die Random-Speicher eine höhere Speicher­ leistungsfähigkeit aufweisen.
Erfindungsgemäß erfolgt die Lösung der Aufgabe durch die kennzeichnenden Merkmale des Anspruchs 1. Vorteilhafte Aus­ gestaltungen der Erfindung werden in den abhängigen Ansprüchen beschrieben.
Ein Vorteil der erfindungsgemäßen Lösung besteht in der Verwendung einer einer Si₃N₄-Maske und der Polysiliziumoxidation zum Aufbrauch unerwünschten Polysiliziums durch Umwandlung in Oxid, wodurch die üblichen Polysiliziumtrockenätzverfahren ersetzt werden. Die Erfindung zeigt ein Verfahren zur Herstellung einer derartigen Einrichtung auf. Diese umfaßt einen Kondensator eines integrierten Schaltkreises auf einem Halbleitersubstrat, dessen Herstellung die Ausbildung einer ersten Isolationsschicht über dem Substrat, die Ausbildung einer Opferschicht auf der ersten Isolationsschicht und die Ausbildung eines Musters in dieser umfaßt, wobei eine erste leitende Struktur aus Polysilizium in eine Öffnung der Opferschicht abgesetzt und dann die Opferschicht entfernt wird. Dann wird eine zweite Isolationsschicht über die aus der Polysiliziumplatte bestehende leitende Struktur und den Rest des Substrates geformt, auf der eine zweite leitende Struktur aus Polysilizium angeordnet wird. Auf dieser leitenden Struktur wird eine dritte Isolierschicht angeordnet. Über der ersten leitenden Struktur aus Polysilizium und einem Teil der zweiten leitenden Struktur aus Polysilizium wird eine Maske ausgebildet und ein Oxidationsprodukt aus Polysilizium am rechten Ort der zweiten Polysiliziumschicht im Abstand von der ersten leitenden Struktur aus Polysilizium ausgebildet. Dann wird eine Maske über der Oberfläche der Einrichtung angeordnet und durch die Maske zum Substrat und durch einen Teil der zweiten leitenden Struktur aus Polysilizium geätzt und dann Metall auf die Oberfläche der Maske und in die Öffnungen durch Metallaufspritzen aufgebracht.
Vorzugsweise wird eine FOX (Feldoxid)Struktur auf und in dem Substrat ausgebildet. Dotiertes Polysilizium wird niedergeschlagen und maskiert und geätzt zur Ausbildung einer gemusterten Polysiliziumstruktur vor der ersten leitenden Struktur aus Polysilizium. Dome aus isolierendem Dielektrikum werden über der gemusterten Polysiliziumstruktur ausgeformt. Eine Opferschicht wird über den Domen abgesetzt. Die Opferschicht wird mit einer Schutzpaste bedeckt und zur Ausbildung einer Öffnung geätzt. In die Öffnung wird eine leitfähige Struktur aus Polysilizium eingebracht. Die Einrichtung wird dann mit einer dünnen Schicht aus ONO (Oxid-Nitrid-Oxid) beschichtet, dann mit einer Polysiliziumschicht beschichtet und danach mit einen dünnen Film aus Siliziumnitrid beschichtet.
Ferner wird nach dem erfindungsgemäßen Verfahren eine Ein­ richtung hergestellt, die einen Kondensator eines integrierten Schaltkreises auf einem Halbleitersubstrat aufweist, wobei das Verfahren aus folgenden Stufen besteht. Über dem Substrat wird eine erste Isolierschicht ausgebildet. Auf dieser wird eine Opferschicht angeordnet, in der ein Muster ausgebildet wird. In einer Öffnung der Opferschicht wird eine Polysiliziumplatte als leitfähige Struktur eingebracht und dann die Opferschicht entfernt. Über der Polysiliziumplatte als leitfähiger Struktur und dem Rest des Substrates wird eine zweite Isolierschicht angeordnet. Dann wird eine leitfähige Struktur aus Polysilizium auf der zweiten Isolierschicht angeordnet, gefolgt von einer dritten Isolierschicht auf der leitenden Struktur. Über der durch die Polysiliziumplatte gebildeten leitfähigen Struktur und einem Teil der leitfähigen Struktur aus Polysilizium wird eine Maske ausgebildet, dann werden Polysiliziumoxidationsprodukte in der Polysiliziumschicht im Abstand von der aus der Polysiliziumplatte bestehenden leitenden Struktur ausgebildet. Über der Oberfläche der Einrichtung wird eine Maske ausgebildet und durch die Maske zu einem Teil der zweiten Polysiliziumstruktur geätzt. Anschließend wird Metalldampf auf die Oberfläche der Maske und in die Öffnungen niedergeschlagen.
In Ergänzung der vorstehend beschriebenen Erfindung werden weitere Aspekte und Vorteile der Erfindung nachstehend mit Bezug auf die beigefügten Zeichnungen näher erläutert. Es zeigt
Fig. 1 eine Queransicht auf ein Werkstück in der ersten Stufe der Herstellung nach dem erfin­ dungsgemäßen Verfahren,
Fig. 2 das Werkstück nach Fig. 1 nach Entfernung der BPSG-Schicht unter Hinterlassung einer Kondensatorknotenpunktstruktur, die durch eine beim Entfernen der BPSG-Schicht entstandene Hinterschneidung gegenüber dem Substrat vor­ ragt,
Fig. 3 das Werkstück nach Fig. 2 nachdem die gesamte Oberfläche mit drei Schichten einschließlich dielektrischer Isolationsschicht, dünner thermischer Siliziumdioxidschicht und einer Siliziumnitridschicht beschichtet wurde,
Fig. 4 das Werkstück nach Fig. 3 mit einer aus einer lichtunempfindlichen Deckmasse gebildeten Struktur, die über die gesamte Kondensatorknotenpunktstruktur angeordnet ist und mit einer dünnen von dem Rest des Werk­ stücks nach Fig. 3 weggeätzten Nitridschicht,
Fig. 5 das Werkstück nach Fig. 4, bei dem die lichtunempfindliche Deckschicht und die dünne Nitridschicht und eine Polysiliziumschicht in den Flächen entfernt worden sind, wo die lichtunempfindliche Deckschicht angeordnet war,
Fig. 6 das Werkstück nach Fig. 5 mit einer auf diesem abgesetzten Schicht aus BPSG,
Fig. 7 das Werkstück nach Fig. 6 nach Erwärmung zur Ausbildung einer glatten Oberflächenschicht aus BPSG,
Fig. 8 das Werkstück nach Fig. 7 mit einer Maske aus einer lichtunempfindlichen Deckmasse mit sich zu den darunter liegenden leitfähigen Schichten erstreckenden Öffnungen,
Fig. 9 das Werkstück nach Fig. 8 mit einer über die Maske und in die Öffnungen aufgebrachten Poly­ siliziumschicht.
Das in Fig. 1 im Querschnitt dargestellte Werkstück in der ersten Stufe des Herstellungsverfahrens nach der Erfindung zeigt ein Halbleitersubstrat 10, vorzugsweise leichtdotiertes Silizium ist, das aus einem P-Dotierstoff zusammengesetzt ist. Alternativ kann auch ein N-Typ-Waver mit P-Quellen verwendet werden. Auf dem Halbleitersubstrat 10 ist eine Feldoxidschicht 11 abgesetzt, die nachstehend als FOX-Schicht 11 bezeichnet wird. Sie wurde hergestellt durch Nitridglätten der aktiven Fläche, worauf dann ein Oxidationsprozeß durchgeführt wurde, der Siliziumsubstrat­ material in nicht überdeckten Flächen aufbrauchte und dort Silizium in SiO₂ umwandelte.
Als nächstes ist eine Schicht von dotiertem Polysilizium abgesetzt und abgedeckt und geätzt, um in dem Polysilizium (P1) die Gatter 12, 12′, 12′′ auszubilden. Das Gatter 12 ist das Zelltransistorgatter und verbindet einen Kondensatorknotenpunkt mit einer Signalleitung. Das Gatter 12′ ist ein Transistorgatter und verbindet Zellentransistoren in senkrechter Richtung zur Ebene der Fig. 1. Das Gatter 12′′ ist das Polysiliziumgatter einer peripherischen Schaltkreiseinrichtung. Die Bereiche 48, 49, 50 sind die leichtdotierten Bereich des Transistors 47.
Nach Ausbildung der Gatter 12, 12′, 12′′ in dem Polysilizium (P1) werden als nächstes die Oxiddome 14, 14′, 14′′ durch CVD unter Verwendung von TEOS über den Strukturen der Gatter 12, 12′, 12′′ ausgebildet. Die Oxiddome 14, 14′, 14′′, werden zur Ausbildung von Seiten­ wandabstandshaltern gebraucht, die TEOS (Tetraäthyl Ortosilikat) Si(OC₂H₅)₄ enthalten. TEOS ist z. B. beschrieben in Sze "VLSI Technology", Seite 249, McGraw Hill, 1988. Zusätzliche Erörterungen von TEOS können dem Index dieser Literaturstelle entnommen werden. Ein ent­ sprechendes CVD TEOS Siliziumoxid ist auf der Oberfläche des Wavers niedergeschlagen. Die hier abgesetzte Schicht aus Siliziumoxid (TEOS) hat eine Dicke von 2500 Angström und ist als Material geeignet zur Ausbildung einer Seiten­ wand, die aus Siliziumoxid besteht. Ein entsprechendes Siliziumoxid ist abgesetzt über der Quelle und dem Drain mit dem Zweck eine Ausdiffusion von N+ Dotierstoffen und P+ Dotierstoffen zu verhindern, die implantiert sind und um diese im Gatter von mobilen Ionen zu unterstützen. Ein Aus­ glühen der Implantate und des Siliziumoxids erfolgt durch Ofenbehandlung bei einer Temperatur von 900°C in einer Umgebung von Argon (Ar)Gas über 60 Minuten, dann in einer Umgebung von Sauerstoff (O₂) Gas über 30 Minuten und abschließend wieder in einer Umgebung in Argon (Ar)Gas wiederum über 10 Minuten.
Als nächstes wird eine Schicht 15 aus BPSG über die Oxid­ dome 14, 14′, 14′′ und den Rest der freigelegten Oberfläche abgesetzt. BPSG (Borposphorsilikatglas) ist ein dielektrisches Material, das zur Isolation zwischen den Strukturen von Halbleitereinrichtungen verwendet werden kann. BPSG wird gebildet, wenn Bor zusätzlich Phosphor zugeführt wird, bei einer Strömung von niedrigeren Temperaturen von 850°C bis 950°C. Einzelheiten werden in Sec "VLSI Technology" McGraw Hill, Seite 234, 1986 beschrieben.
Die Schicht 15 aus BPSG ist mit einer nicht dargestellten Schutzpaste beschichtet und zur Ausbildung einer ebenfalls nicht dargestellten Öffnung geätzt. In diese Öffnung ist leitfähiges Mittel aus Polysilizium (P2) abgesetzt, das die Kondensatorknotenpunktstruktur 16 bildet.
Fig. 2 zeigt ein Werkstück nach Fig. 1, nachdem das BPSG entfernt wurde, unter Zurücklassung der Kondensatorknotenpunktstruktur 16, die gegenüber dem Halb­ leitersubstrat 10 bedingt durch die Hinterschneidungen 19 vorragt, die bei der Entfernung der Schicht 15 aus BPSG entstanden sind. Zur Entfernung der Schicht 15 aus BPSG wird ein Verfahren unter Verwendung einer selektiven Oxid­ ätze verwendet, die eine feuchte Lösung wie ein gepuffertes Oxidätzmittel-BOE (NH₄F+HF in H₂O oder VHF (Dampf HF)) sein kann.
In der feuchten P-Ätzlösung wird die Schicht 15 aus BSPG schneller als die Oxiddome 14, 14′, 14′′ geätzt, die die Seitenwandabstandsstücke ausbilden. In Fig. 2 ist eine Hinterschneidung 19 der Kondensatorknotenpunktstruktur 16 aus Polysilizium (P2) dargestellt, die durch ein Ätzmittel wie P-Ätzmittel oder B.O.E. oder eine isotropische Trockenoxidätze ausgebildet wurde. Diese Ätzmittel sollten im Bezug auf TEOS Oxide ein Auflösungsvermögen haben, so daß die Abstandsstücke 14′, 14′′ zurückbleiben, ohne während des Verfahrens zur Herstellung der Hinterschneidung 19 geätzt zu werden.
Fig. 3 zeigt ein Werkstück nach Fig. 2, nachdem die gesamte Oberfläche mit drei Schichten wie folgt beschichtet wurde. Zunächst wurde eine Schicht 18 aus ONO (Oxid-Nitrid-Oxid) ausgebildet, die eine dielektrische Isolation in der Struk­ tur vorsieht. Die Schicht 18 besteht aus einer dünnen thermischen Silikondioxidschicht mit einer Dicke zwischen wenig mehr als 0 und 30 Angström, gefolgt durch eine Schicht aus LPCVD aus Siliziumnitrid (Si₃N₄) zwischen einer Dicke von 40 bis 100 Angström und einer letzten thermischen Oxid oder CVD-Oxidschicht mit einer Dicke von wenig mehr als 0 Angström und 50 Angström. Das Dielektrikum zwischen den Polysiliziumgattern ist ein Oxid-Nitrid-Oxid (ONO)-Stapel mit einer äquivalenten Oxiddicke von 40 bis 100 Angström. ONO zeichnet sich durch geringe Spannungsver­ luste und niedrige Fehlerdichten aus, was eine hervorragende Ladungsspeicherleistung bewirkt.
Andere dielektrische Schichten wie Nitrid-Oxid können falls gewünscht auch genutzt werden. Diese Schichten können durch Ausbildung einer Oxidschicht auf der polykristallinen Siliziumschicht ausgebildet werden, die von einer abgelagerten dünnen Nitridschicht gefolgt wird. Weitere Oxidation der Nitridschicht bildet eine obere Oxidschicht, die die gewünschte Oxid-Nitrid-Oxid Sandwich-Ausbildung ergibt. Diese Form des Dielektrikums ist bevorzugt, da sie es ermöglicht, ein dünneres Dielektrikum auszuformen. Darüber hinaus hat sie eine höhere Dielektrizitätskonstante als Oxid allein. Die zweite Schicht ist eine Plattenschicht 20 aus Polysilizium (P3), die als die andere Platte eines Kondensators ausgebildet ist, dessen Platte 16 die erste Platte bildet. Die Dicke der plattenförmigen Schicht 20 ist um 500 Angström bis 1000 Angström. Die ONO-Schicht 18 bildet das Dielektrikum des Kondensators. Als dritte Schicht 22 ist eine dünne Siliziumnitridschicht vorgesehen, die als Oxidationssperrschicht für die Plattenschicht 20 aus Polysilizium (P3) dient und mit einer Dicke zwischen 40 Angström und 200 Angström gemustert ist.
Fig. 4 zeigt das Werkstück nach Fig. 3 mit einer lichtun­ empfindlichen Deckmasse über die gesamte Knotenpunktstruktur 16 des Polysilizium (P2), bei der die dünne Nitridschicht 22 von dem Rest des Werkstücks nach Fig. weggeätzt ist, wo also keine lichtunempfindliche Deckmasse mehr vorhanden ist. Das Verfahren umfaßt 5 : 1 BOE feuchtes Ätzmittel außer isotropischem Plasmaätzmittel wie z. B. NF₃. Das BOE (gepuffertes Oxidätzmittel) Ätzmittel umfaßt NH₄F in H₂O (statt HF verdünnt in H₂O). Diese Lösung wird benutzt, da NH₄F die Ätzrate von HF durch Bereitstellung einer gepufferten Lösung aufrechterhält.
In Fig. 5 ist die lichtunempfindliche Deckmasse 24 entfernt und die dünne Schicht 22 aus Siliziumnitrid und die Schicht 20 aus Polysilizium (P3) sind in den Flächen entfernt, von denen die lichtunempfindliche Deckmasse 24 beseitigt wurde.
Der erste Schritt zur Erzielung der in Fig. 5 dargestellten Ausbildung ist der, daß die Maske aus der lichtunempfindlichen Deckmasse 24 durch einen feuchten Abbeizprozeß durch H₂SO₄+H₂O₂ gefolgt durch ein O₂ Plasmaschwabbeln entfernt wird.
Nach dem Abbeizprozeß wird eine Oxidationsstufe in der Fläche der Schicht 20 aus Polysilizium (P3) durchgeführt, welche in SiO₂ oxidiert wird, da dort keine dünne Silizium­ nitriddeckschicht vorhanden ist. Der Teil der in anderen Flächen verbliebenen dünnen Siliziumnitridschicht 22 schützt diese Flächen. Der Teil der Schicht 20 aus Polysi­ lizium (P3), der ungeschützt bleibt, formt eine dicke Schicht 26 aus Siliziumdioxid in den Flächen, wo die lichtunempfindliche Deckmasse 24 abgebeizt wurde. Andere Flächen mit einem dünnen Nitridschutz verbleiben und werden gemustert wie die Maske aus der lichtunempfindlichen Deck­ masse 24.
In Fig. 6 ist eine Schicht 28 aus BPSG mit einer Dicke zwischen 3000 Angström und 6000 Angström abgesetzt durch den Prozeß von CVD in einer Niederdruckkammer bei einer Temperatur um 700°C. Der Vorteil von BPSG für diesen Zweck ist der, das es fließt und die Kondensatortopographie abglättet, um die Musterungsprobleme für den folgenden Pro­ zeß zu erleichtern, dessen Ergebnis in Fig. 7 dargestellt ist.
Fig. 7 zeigt das Werkstück nach Fig. 6, das auf eine höhere Temperatur als die Abscheidetemperatur zwischen 850°C und 900°C erwärmt wurde, um die Schicht 28 in einem Erhit­ zungs- und Fließprozeß zum Fließen zwischen 850°C und 900°C über einen Zeitraum von 30 Minuten und 60 Minuten zu bringen, um eine glatte Oberfläche der Schicht 28 aus BPSG zu bewirken.
Nach Fig. 8 ist das Werkstück nach Fig. 7 mit einer Maske 32 aus einer lichtunempfindlichen Deckmasse versehen, in der Öffnungen 33, 34 ausgebildet sind, um das Metallkon­ taktmuster herzustellen. Die Trockenätzung benutzt die Maske 32 um in die Öffnungen 33, 34 hineinzuätzen. In der Öffnung 33 geht das Ätzmittel durch die gesamte Schicht 28 aus BPSG nieder durch die Siliziumnitridschicht 23 und bil­ det ein Loch 38, das in Fig. 9 gefüllt dargestellt ist. In der Öffnung 34 dringt das Ätzmittel nieder durch die Schicht 28 aus BPSG, die Siliziumdioxidschicht 26 und die ONO-Schicht 18 und bildet ein Loch 40 aus, das in Fig. 9 gefüllt dargestellt ist. Im allgemeinen dringt das Ätzmittel vor bis Ätzstoppschichten aus Silizium wie das Halbleitersubstrat 10 oder die Schicht 20 aus Polysilizium unter dem Loch 38 und Quellendrainflächen wie den Bereich 42 unter dem Loch 40. In Kürze wird ein Kontaktoxidtrocken­ ätzen durchgeführt durch Verwendung des Trockenätzmittels zur Öffnung der Löcher 38 und 40 als Kontaktlöcher. Eine Trockenätzung wird in einer Niederdruckplasmakammer in CF₄ und O₂ Gasen bei einem Druck von 100 mTorr durchgeführt. Die Ätzung wird bei Temperaturen im Bereich zwischen 0°C und 90°C durchgeführt. Bei dem Entwurf von Einrichtungen die nach diesem Prozeß hergestellt werden sollen, ist ein Faktor der berücksichtigt werden muß der, daß beim Ätzen durch die zwei Materialien Si₃N₄ und Si0₂ zwischen den Ätz­ raten ein Verhältnis besteht wie
Fig. 9 zeigt das Produkt von Fig. 8 nach dem ein Ätzmittel durch die Öffnungen 33, 34 geführt wurde zur Ausbildung der Löcher 38, 40, die entlang der Metallschicht 37 ausgebildet sind, die in die Öffnungen 33, 34 abgesetzt ist und die durch die ONO-Schicht 18 Kontakte zu Schichten bilden. Das Metall in dem Loch 38 bewirkt den Kontakt zur Schicht 20 aus Polysilizium (P3) und das Metall in dem Loch 40 bewirkt einen Kontakt zur Quelle/Drän im Bereich 42. Die Quelle/Drän werden ausgebildet nach dem die Abstandsstücke 14′ und 14′′ gebildet sind.
Bei einem ersten Verfahren sind die Kontakte in den Durch­ gangsöffnungen 38, 40 nur Propfen, die die als Kontaktlöcher ausgebildeten Löcher 33 und 34 füllen. Die Schicht 37 ist eine Metallschicht, die die Propfen verbindet.
Bei einer zweiten Verfahrenstechnik können die Öffnungen 33, 34 als Kontaktlöcher und die Metallschicht 37 bei dem gleichen Abscheidevorgang ausgebildet werden.
Siliziumoxid wird durch CVD abgeschieden, unter Verwendung von TEOS um die Seitenwände aus Siliziumoxid auszubilden.
Da Überätzung Siliziumoxid hinterschneidet, wird nach dem Verfahren mehr Si₃N₄ und Siliziumoxid in der Hinterschneidung von 5600 Angström nach folgenden Verfahrensschritten freigelegt:
  • 1. Absetzung von 1500 Angström von Siliziumoxid auf dem Siliziumwaver.
  • 2. Niederdruck CVD Si₃N₄ von 70 Angström werden auf die Siliziumoxidschicht abgesetzt.
  • 3. Die lichtunempfindliche Deckmasse wird aufgetragen.
  • 4. Das Werkstück wird in eine gepufferte Oxidätzlösung von 5 : 1 für 4 Minuten versenkt.
Die Ätzrate von Si₃N₄ von 50 Angström/Minute in der 5 : 1 gepufferten Oxidätzlösung kann aus dem TEOS Hinterschneidungsabstand berechnet werden.
Die aus Schichten von Polysilizium (P1) bestehenden Gatter 12, Gatter 12′, Gatter 12′′ und die aus einer Schicht Polysilizium (P2) bestehende Kondensatorknotenpunktstruktur 16 umfassen starkdotierte Schichten von Polysilizium, die entweder durch thermische Reduktion von SiHCl₃ oder Dichlorsilan SiH₂Cl₂ in Wasserstoff oder durch thermische Zersetzung von Silan SiH₄ in einem Reaktor bei Temperaturen zwischen 600°C und 650°C bei einem Druck von 0,2 bis 1 Torr hergestellt worden, wobei 100% Silan oder eine ver­ dünnte Mischung von 20 bis 30% Silan in Wasserstoff bei jeweils dem gleichen Druck benutzt werden. Dies ist beschrieben in Sze, Semiconductor Devices Physics and Technology, John Wiley & Sons, 1985, Seiten 362 bis 363.
Der Dotierstoff ist POCl₃ für dotiertes Polysilizium oder an Ort und Stelle dotiertes Polysilizium oder implantiertes dotiertes Polysilizium.
PSG kann schneller als undotiertes Oxid in 15 : 1 HF geätzt werden. Es kann deshalb in Fig. 1 PSG als Austauschstoff für BPSG für die Schicht 15 verwendet werden.
Das Verfahren ist wie folgt:
  • 1. Die Niederschlagung von BPSG für die Kondensatorknotenpunktstruktur bezieht sich auf die dielektrische Schicht 15.
  • 2. 850°C BPSG Verdichtung: Diese Verdichtungsstufe ist eine optionale Verfahrensstufe und bezieht sich auf die Schicht 15.
  • 3. Üblicher Polysiliziumknotenpunktherstellungsprozeß:
  • a) Öffnung der Knotenpunktkontakte
  • b) Niederschlagung von Polysilizium
  • c) Dotierung von Polysilizium
  • d) lithographische Musterbildung
  • e) Trockenätzen.
  • 4. Rücktauchen von BPSG: Nachdem die Konsatorknoten­ punktstruktur 16 aus Polysilizium (P2) geätzt ist, wird ein Feuchtätzen durchgeführt, um die BPSG Schicht 15 zu entfernen, wobei unter der Kondensatorknotenpunktstruktur 16 eine Hinterschneidung 19 zurückbleibt (Fig. 2).
  • 5. Üblicher ONO und Polysiliziumplattenprozeß. Der ONO Prozeß ist oben beschrieben. Die Polysiliziumplatte ist die Schicht 20 in Fig. 3.
  • 6. Dünner Nitridniederschlag (50 Angström bis 100 Angström). Niederdruck CVD Si₃N₄ Niederschlag auf die Schicht 22 auf der Schicht 20 die als Polysiliziumplatte ausgebildet ist (Fig. 3).
  • 7. Nitridmusterbildung mit einer lichtunempfindlichen Deckmasse, wie üblich auf einer Polysiliziumplatte. In Fig. 4 ist ein üblicher Polysiliziumplattenprozeß ausgeführt. Die Musterbildung mit der lichtunempfindlichen Deckmasse erfolgt auf der Polysiliziumplatte und wird gefolgt von einem Trockenätzprozeß um unerwünschtes Polysilizium zu entfernen.
  • 8. Isotropisches Ätzen von Nitrid in einer 5 : 1 gepufferten Oxidätzlösung wie oben unter Ziffer 4. Eine dünne Nitridschicht kann durch die 5 : 1 gepufferte Oxidätzlösung geätzt werden wie es schematisch in Fig. 4 dargestellt ist.
  • 9. Oxidation von Polysilizium. Ungeschütztes dünnes Si₃N₄ Polysilizium wird oxidiert wie in Fig. 5 dargestellt.
  • 10. BPSG wird niedergeschlagen durch übliche Verfahren. In Fig. 6 dient die niedergeschlagene BPSG Schicht 28 als eine dielektrische Metallkontaktschicht.
Die Vorteile des Verfahrens sind wie folgt:
  • 1. BPSG mit 850°C Verdichtung kann das Trockenätzen verbleibenden Polysiliziums (P2) vom Knotenpunkt erleichtern.
  • 2. Das Rücktauchen des Knotenpunktkontaktsiliziumoxids steigert die Kondensatorfläche.
  • 3. Die ONO Schicht 18, die über den Gattern 12, 12′, 12′′ aus Polysilizium verbleibt, kann die Einrichtung gegen Feuchtigkeit schützen und PE-Siliziumnitrid kann weggelassen werden.
  • 4. Durch die mit einer dünnen Siliziumnitridmaske ört­ lich oxidierte Polysiliziumplatte kann ein Zwischen­ schichtdielektrikum (ILD-1) TEOS weggelassen werden. Im allgemeinen kann die BPSG-Schicht 28 nicht direkt auf die Quellen/Drain-Bereiche abgelagert werden, da in diesem Fall Bor- und Phosphordosierstoffe ausdiffundieren, die als eine Diffusionssperre von ILD-1 BPSG dienen. Im allgemeinen sind ILD-1 - TEOS-Oxide und BPSG-Oxide enthalten. Nach der Erfindung ersetzt Polysiliziumoxid der Schicht 26 die Aufgabe der TEOS-Oxide.
  • 5. Die Polysiliziumoxidation, die nur an nicht platten und peripheren Bereichen vorkommt, kann die Stufen­ höhe zwischen dem Zellbereich und dem peripherischen Schaltkreis vermindern.
  • 6. Polysiliziumoxidation kann die Kürzung der Platten­ bitleitung erleichtern, was bei Polysiliziumplatten Trockenätzrückständen erfolgt.
Die Erfindung ist am Beispiel von spezifischen Ausführungs­ formen beschrieben worden. Änderungen in der Form und im Detail fallen unter den Erfindungsgedanken.

Claims (21)

1. Verfahren zur Herstellung von integrierten Schalt­ kreiskondensatoren auf einem Halbleitersubstrat, dadurch gekennzeichnet, daß
  • a) eine erste Isolierschicht auf dem Halbleiter­ substrat ausgebildet wird,
  • b) eine Opferschicht auf der ersten Isolierschicht angeordnet und ein Muster auf dieser ausgebildet wird,
  • c) eine erste leitende Struktur aus Polysilizium in eine Öffnung der Opferschicht abgesetzt und dann die Opferschicht entfernt wird.
  • d) eine zweite Isolierschicht über der als Polysiliziumplatte ausgebildeten leitenden Struktur und den Rest des Halbleitersubstrates angeordnet wird,
  • e) dann über der zweiten Isolierschicht eine zweite leitende Struktur aus Polysilizium ausgebildet wird,
  • f) eine dritte Isolierschicht auf der zweiten leitenden Struktur ausgebildet wird,
  • g) eine Maske über die aus Polysilizium bestehende erste leitende Struktur und einen Teil der zweiten leitenden Struktur aus Polysilizium ausgebildet wird.
  • h) dann ein Polysiliziumoxidationsprodukt am Ort der zweiten Polysiliziumschicht entfernt von der ersten leitenden Struktur aus Polysilizium ausgebildet wird,
  • i) eine Maske über der Einrichtung ausgebildet wird,
  • i) durch diese Maske zu dem Halbleitersubstrat und einem Teil der zweiten leitenden Struktur aus Polysilizium geätzt wird,
  • k) und auf die Oberfläche der Maske und in deren Öffnung durch Metallbedampfung Metall abgesetzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Feldoxid (FOX)Struktur auf und in dem Halb­ leitersubstrat ausgebildet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dotiertes Polysilizium abgesetzt, maskiert und geätzt wird, zur Ausbildung einer gemusterten Poly­ siliziumstruktur vor der ersten leitfähigen Struktur aus Polysilizium.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß über die gemusterte Polysiliziumstruktur isolierende dielektrische Dome ausgeformt werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß über den Domen eine Opferschicht abgesetzt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Opferschicht mit einer lichtunempfindlichen Deckmasse bedeckt und zur Ausbildung einer Öffnung geätzt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß in die Öffnung eine leitfähige Struktur aus Polysilizium abgesetzt wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Einrichtung mit einem dünnen Film aus Oxid- Nitrid-Oxid (ONO) beschichtet wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Einrichtung mit einer Polysiliziumschicht beschichtet wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Einrichtung mit einem dünnen Film aus Siliziumnitrid beschichtet wird.
11. Verfahren zur Herstellung von integrierten Schalt­ kreiskondensatoren auf einem Halbleitersubstrat, dadurch gekennzeichnet, daß
  • a) eine erste Isolierschicht auf dem Halbleiter­ substrat ausgebildet wird,
  • b) eine Opferschicht auf der ersten Isolierschicht angeordnet und ein Muster auf dieser ausge­ bildet wird,
  • c) dann als leitende Struktur eine Polysilizium­ platte in eine Öffnung der Opferschicht abge­ setzt und dann die Opferschicht entfernt wird,
  • d) eine zweite Isolierschicht über der als Polysiliziumplatte ausgebildeten leitenden Struktur und den Rest des Halbleitersubstrats angeordnet wird,
  • e) dann über der zweiten Isolierschicht eine leitende Struktur aus Polysilizium ausgebildet wird,
  • f) eine dritte Isolierschicht auf der leitenden Struktur ausgebildet wird,
  • g) eine Maske über der aus einer Polysiliziumplatte bestehenden leitenden Struktur und einem Teil der aus Polysilizium bestehenden leitenden Struktur ausgebildet wird,
  • h) dann ein Polysiliziumoxidationsprodukt am Ort der genannten Polysiliziumschicht entfernt von der aus einer Polysiliziumplatte bestehenden leitfähigen Struktur ausgebildet wird,
  • i) eine Maske über der Einrichtung ausgebildet wird,
  • i) durch die Maske zu dem Halbleitersubstrat und einem Teil der zweiten leitfähigen Struktur aus Polysilizium geätzt wird und
  • k) auf der Oberfläche der Maske und in der Öffnung durch Metallbedampfung Metall abgesetzt wird.
12. Einrichtung mit einem integrierten Schaltkreiskondensator auf einem Halbleitersubstrat, dadurch gekennzeichnet, daß auf dem Halbleitersubstrat eine erste Isolierschicht ausgebildet ist, daß auf der ersten Isolierschicht eine Opferschicht mit einem ausgebildeten Muster angeordnet ist, daß eine erste leitfähige Struktur aus Polysilizium in einer Öffnung der Opferschicht angeordnet und diese dann entfernt ist, daß über die leitende Struktur und den Rest des Halbleitersub­ strates (10) eine zweite Isolierschicht angeordnet ist, daß auf der zweiten Isolierschicht eine zweite leitfähige Struktur aus Polysilizium angeordnet ist, daß auf der zweiten leitfähigen Struktur aus Polysilizium eine dritte Isolierschicht angeordnet ist, daß eine Maske über die erste leitfähige Struktur aus Polysilizium und über einen Teil der zweiten leitfähigen Struktur aus Polysilizium angeordnet ist, daß ein Polysiliziumoxidationsprodukt am Ort der zweiten Polysiliziumschicht entfernt von der ersten leitfähigen Struktur aus Polysilizium ausgebildet wird, daß eine Maske über der Einrichtung angeordnet wird, daß durch die Maske zu dem Halbleitersubstrat (10) und durch einen Teil der zweiten leitfähigen Struktur aus Polysilizium geätzt ist und daß auf die Oberfläche der Maske und in die Öffnungen durch Metallbedampfung Metall abgesetzt ist.
13. Einrichtung nach Anspruch 12, dadurch gekennzeichnet, daß über und in dem Halbleitersubstrat (10) eine Feldoxid (FOX)Struktur ausgebildet ist.
14. Einrichtung nach Anspruch 12, dadurch gekennzeichnet, daß eine Schicht aus dotiertem Polysilizium zur Ausbildung der Polysiliziumstruktur abgesetzt, maskiert und geätzt ist.
15. Einrichtung nach Anspruch 14, dadurch gekennzeichnet, daß über den Polysiliziumstrukturen Oxiddome (14, 14′, 14′′) ausgebildet sind.
16. Einrichtung nach Anspruch 15, dadurch gekennzeichnet, daß über den Oxiddomen (14, 14′, 14′′) eine Opferschicht aus BPSG abgelagert ist.
17. Einrichtung nach Anspruch 16, dadurch gekennzeich­ net, daß die Opferschicht mit einer lichtunempfindlichen Deckmasse (24) bedeckt und zur Ausbildung einer Öffnung geätzt ist.
18. Einrichtung nach Anspruch 17, dadurch gekennzeichnet, daß in die Öffnung eine leitfähige Struktur aus Polysilizium abgesetzt ist.
19. Einrichtung nach Anspruch 18, dadurch gekennzeichnet, daß die Einrichtung mit einem dünnen Film aus Oxid-Nitrid-Oxid (ONO) beschichtet ist.
20. Einrichtung nach Anspruch 19, dadurch gekennzeichnet, daß die Einrichtung mit einer Schicht aus Polysilizium (P3) beschichtet ist.
21. Einrichtung nach Anspruch 20, dadurch gekennzeichnet, daß die Einrichtung mit einem dünnen Film aus Siliziumnitrid beschichtet ist.
DE4400727A 1993-09-01 1994-01-13 Verfahren zur Herstellung von integrierten Schaltkreiskondensatoren Withdrawn DE4400727A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/114,150 US5364813A (en) 1993-09-01 1993-09-01 Stacked DRAM poly plate capacitor

Publications (1)

Publication Number Publication Date
DE4400727A1 true DE4400727A1 (de) 1995-03-02

Family

ID=22353629

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4400727A Withdrawn DE4400727A1 (de) 1993-09-01 1994-01-13 Verfahren zur Herstellung von integrierten Schaltkreiskondensatoren

Country Status (2)

Country Link
US (2) US5364813A (de)
DE (1) DE4400727A1 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3474332B2 (ja) * 1994-10-11 2003-12-08 台灣茂▲夕▼電子股▲分▼有限公司 Dram用の自己調整されたキャパシタ底部プレート・ローカル相互接続方法
KR0144921B1 (ko) * 1995-02-17 1998-07-01 김광호 반도체 메모리소자의 커패시터 구조 및 그 제조방법
US5539230A (en) * 1995-03-16 1996-07-23 International Business Machines Corporation Chimney capacitor
US6281562B1 (en) * 1995-07-27 2001-08-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device which reduces the minimum distance requirements between active areas
US5643819A (en) * 1995-10-30 1997-07-01 Vanguard International Semiconductor Corporation Method of fabricating fork-shaped stacked capacitors for DRAM cells
JP3146962B2 (ja) * 1995-12-14 2001-03-19 日本電気株式会社 半導体記憶装置およびその製造方法
JP3941133B2 (ja) * 1996-07-18 2007-07-04 富士通株式会社 半導体装置およびその製造方法
US5731130A (en) * 1996-11-12 1998-03-24 Vanguard International Semiconductor Corporation Method for fabricating stacked capacitors on dynamic random access memory cells
US5728617A (en) * 1996-11-12 1998-03-17 Vanguard International Semiconductor Corporation Method for fabricating vertical walled stacked capacitors for dram cells
US6126744A (en) * 1996-11-18 2000-10-03 Asm America, Inc. Method and system for adjusting semiconductor processing equipment
US5834349A (en) * 1996-12-02 1998-11-10 Vanguard International Semiconductor Corporation Method for fabricating memory cells using chemical mechanical polishing technology
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
DE19752968C1 (de) * 1997-11-28 1999-06-24 Siemens Ag Speicherzellenanordnung und Verfahren zu deren Herstellung
US6085413A (en) * 1998-02-02 2000-07-11 Ford Motor Company Multilayer electrical interconnection device and method of making same
US6232232B1 (en) * 1998-04-07 2001-05-15 Micron Technology, Inc. High selectivity BPSG to TEOS etchant
US6228699B1 (en) * 1998-12-14 2001-05-08 Taiwan Semiconductor Manufacturing Company Cross leakage of capacitors in DRAM or embedded DRAM
US6306767B1 (en) 2000-05-31 2001-10-23 Taiwan Semiconductor Manufacturing Company, Ltd Self-aligned etching method for forming high areal density patterned microelectronic structures
US7253076B1 (en) 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
KR100388682B1 (ko) * 2001-03-03 2003-06-25 삼성전자주식회사 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법
US6548406B2 (en) * 2001-08-17 2003-04-15 Macronix International Co., Ltd. Method for forming integrated circuit having MONOS device and mixed-signal circuit
US7183195B2 (en) 2002-02-22 2007-02-27 Samsung Electronics, Co., Ltd. Method of fabricating dual damascene interconnections of microelectronic device using hybrid low k-dielectric and carbon-free inorganic filler
EP1385201B1 (de) * 2002-07-24 2012-09-05 Samsung Electronics Co., Ltd. Herstellung von Doppel-Damaszener Verbindungen eines mikroelektronischen Bauelementes
US6812150B2 (en) * 2002-12-26 2004-11-02 Micron Technology, Inc. Methods for making semiconductor device structures with capacitor containers and contact apertures having increased aspect ratios
US9368772B1 (en) 2009-06-15 2016-06-14 Sakti3, Inc. Packaging and termination structure for a solid state battery
US9048341B2 (en) 2011-03-16 2015-06-02 Macronix International Co., Ltd. Integrated circuit capacitor and method
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359216A (en) * 1983-02-23 1994-10-25 Texas Instruments Incorporated DRAM process with improved polysilicon-to-polysilicon capacitor and the capacitor
JPH0736437B2 (ja) * 1985-11-29 1995-04-19 株式会社日立製作所 半導体メモリの製造方法
JPS63232434A (ja) * 1987-03-20 1988-09-28 Nec Corp 半導体装置
JPH07114257B2 (ja) * 1988-11-15 1995-12-06 三菱電機株式会社 半導体装置
US5216267A (en) * 1989-05-10 1993-06-01 Samsung Electronics Co., Ltd. Stacked capacitor dynamic random access memory with a sloped lower electrode
US5116776A (en) * 1989-11-30 1992-05-26 Sgs-Thomson Microelectronics, Inc. Method of making a stacked copacitor for dram cell
KR940001426B1 (ko) * 1991-03-27 1994-02-23 삼성전자 주식회사 고집적 반도체 메모리장치 및 그 제조방법
US5227325A (en) * 1992-04-02 1993-07-13 Micron Technology, Incl Method of forming a capacitor
US5198386A (en) * 1992-06-08 1993-03-30 Micron Technology, Inc. Method of making stacked capacitors for DRAM cell

Also Published As

Publication number Publication date
US5497016A (en) 1996-03-05
US5364813A (en) 1994-11-15

Similar Documents

Publication Publication Date Title
DE4400727A1 (de) Verfahren zur Herstellung von integrierten Schaltkreiskondensatoren
DE69133316T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3231987C2 (de) Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement
DE3841588C2 (de)
DE4314360C2 (de) Halbleitervorrichtung mit einer Mehrzahl von Kontaktlöchern unterschiedlicher Tiefe und Verfahren zur Herstellung derselben
DE19860769C2 (de) Verfahren zur Ausbildung eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE69534870T2 (de) Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses
DE4142469B4 (de) Verfahren zur Erzeugung und zur Entfernung von temporären Siliziumdioxid-Strukturen
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE3834241A1 (de) Halbleitereinrichtung
DE19625883A1 (de) Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben
DE3245276A1 (de) Verfahren zum ausbilden von submikrometer-merkmalen in halbleiterbauelementen
DE19961085A1 (de) Verfahren zum Herstellen einer Tiefgrabenspeicherelektrode eines Kondensators
DE68916120T2 (de) Verfahren zur Herstellung einer integrierten Speicher-Zelle.
DE3842474A1 (de) Stapelkondensator-dram und verfahren zur herstellung derselben
DE10341576B4 (de) Verfahren zum Herstellen einer vertikalen Hartmaske
DE4007582A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE19518133A1 (de) Verfahren zur Herstellung einer Gateelektrode für eine Halbleitervorrichtung
DE102004009292B3 (de) Verfahren zum Bilden von Kontaktlöchern
US5378654A (en) Self-aligned contact process
DE69324524T2 (de) Verfahren zur Herstellung eines Halbleiter-Speicherbauteils
DE4407532C2 (de) DRAM-Speicherzelle und Verfahren zur Herstellung derselben
DE19852763A1 (de) Verfahren zur Herstellung von Graben-Kondensatoren für DRAM-Zellen
DE69322024T2 (de) Verfahren zur Herstellung eines leitenden Kontakts auf einem Halbleiterkörper

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee