DE4341509A1 - MOS-Transistor und Verfahren zu dessen Herstellung - Google Patents
MOS-Transistor und Verfahren zu dessen HerstellungInfo
- Publication number
- DE4341509A1 DE4341509A1 DE4341509A DE4341509A DE4341509A1 DE 4341509 A1 DE4341509 A1 DE 4341509A1 DE 4341509 A DE4341509 A DE 4341509A DE 4341509 A DE4341509 A DE 4341509A DE 4341509 A1 DE4341509 A1 DE 4341509A1
- Authority
- DE
- Germany
- Prior art keywords
- oxide film
- film
- opening
- polysilicon film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 125000006850 spacer group Chemical group 0.000 claims abstract description 42
- 150000002500 ions Chemical class 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 229920005591 polysilicon Polymers 0.000 claims description 77
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- 239000012535 impurity Substances 0.000 claims description 25
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 abstract 1
- 238000002955 isolation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 122
- 239000002800 charge carrier Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung betrifft einen MOS-Transistor mit einer Struktur mit leicht
dotiertem Drain (LDD-Struktur = lightly doped drain structure). Ferner
betrifft die Erfindung Verfahren zum Herstellen eines solchen MOS-Tran
sistors.
Aus IEEE El. Dev. Lett., Vol. 14, No. 6, June 1993, Seiten 304 bis 306 ist
bereits die Herstellung eines 0,1-µm-p-Kanal-MOSFET′s mit p⁺-Polysilizi
umgate auf einem 35-Å Gateoxid bekannt.
Ferner ist aus IEEE Tr. o. El. Dev., Vol. 38, No. 8, Aug. 1991, Seiten 1757
bis 1764 ein Verfahren zur Herstellung eines asymmetrischen HS-Gold-n-
MOSFET′s bekannt.
Bei MOS-Transistoren mit hoher Integrationsdichte kann ein hohes elek
trisches Feld in Kantenabschnitten einer ausgebildeten Gateelektrode
auftreten, was zur Erzeugung heißer Ladungsträger führt. Diese heißen
Ladungsträger verschlechtern die Betriebseigenschaften der MOS-Tran
sistoren und verringern die Lebensdauer derselben.
Um einen solchen Effekt durch heiße Ladungsträger zu beseitigen, wurde
eine LDD-Struktur vorgeschlagen, die aneinander anschließende Fremd
stoffbereiche hoher und niedriger Konzentration enthält.
Fig. 4 ist ein Querschnitt durch einen üblichen n-LDD-Tran
sistor.
Zum Herstellen dieses n-LDD-Transistors werden ein Oxidfilm
und ein Polysilizium auf einem p-Halbleitersubstrat 11 aus
gebildet. Diese Filme werden dann gemustert, um im Kanalbe
reich einen Gateoxidfilm 15 und ein Gate auszubilden. Unter
Verwendung des Gates 16 als Maske werden n-Fremdstoffionen
mit geringer Konzentration in das Substrat implantiert, um
einen Source/Drain-Bereich 13 geringer Konzentration herzu
stellen. Über der gesamten Fläche des Substrats 11 wird ein
Oxidfilm abgeschieden, und dieser wird anschließend aniso
trop geätzt, um Seitenwand-Abstandshalter 17 auszubilden.
Abschließend werden n-Fremdstoffionen mit hoher Konzentra
tion unter Verwendung der Seitenwand-Abstandshalter 17 als
Maske in das Substrat 11 implantiert, um dadurch einen
Source/Drain-Bereich 14 hoher Konzentration herzustellen.
Bei diesem in Fig. 4 dargestellten LDD-MOS-Transistor werden
jedoch erzeugte heiße Ladungsträger im Oxidfilm 17 auf dem
Source/Drain-Bereich 13 mit geringer Ladungsträgerkonzentra
tion eingefangen. Infolgedessen besteht die Schwierigkeit,
daß sich der Reihenwiderstand zum Verringern des Vorwärts
leitwerts des Transistors verändern kann.
Um diese Schwierigkeit zu überwinden, wurde ein LDD-MOS-
Transistor mit inversem T-Gate vorgeschlagen, bei dem das
Gate die Form eines umgekehrten T aufweist, mit einem im
Kanalbereich angeordneten dicken Abschnitt und einem dünnen
Abschnitt, der mit dem Source/Drain-Bereich geringer Konzen
tration überlappt.
Die Fig. 5a bis 5f sind Querschnitte zum Veranschaulichen
eines Verfahrens zum Herstellen eines LDD-MOS-Transistors
mit herkömmlicher inverser T-Gate-Struktur.
Bei diesem Verfahren wird ein dünner Oxidfilm 22 auf einem
Siliziumsubstrat 21 ausgebildet, wie dies in Fig. 5a darge
stellt ist. Über den Oxidfilm 22 wird ein dicker Polysili
ziumfilm 23 aufgetragen. Anschließend wird ein anderer Oxid
film 24 auf dem Polysiliziumfilm 23 ausgebildet. Im nächsten
Schritt wird ein Photoresistfilm 25 auf den Oxidfilm 24 auf
gebracht. Daraufhin wird der Photoresistfilm 25 photogeätzt,
um ein gewünschtes Muster herzustellen. Im Ergebnis liegt
der Oxidfilm 24 in seinen Abschnitten frei, die nicht vom
gemusterten Photoresistfilm 25 abgedeckt werden.
Unter Verwendung des gemusterten Photoresistfilms 25 als
Maske wird dann der Oxidfilm 24 geätzt, was bewirkt, daß der
Polysiliziumfilm 23 teilweise freiliegt, wie in Fig. 5b dar
gestellt. Anschließend wird der freigelegte Abschnitt des
Polysiliziumfilms bis auf eine vorgegebene Tiefe, ausgehend
von seiner Oberfläche, geätzt. Infolgedessen weist der Poly
siliziumfilm 23 in seinem dem Kanalbereich entsprechenden
Abschnitt 23A noch seine ursprüngliche Dicke auf, wohingegen
seine Dicke im Abschnitt 23B, außerhalb des Abschnitts 23A,
verringert ist.
Anschließend wird der restliche Photoresistfilm 25 entfernt,
wie in Fig. 5c dargestellt. Anschließend werden n-Fremd
stoffionen in das Siliziumsubstrat 21 implantiert, um einen
n-Sourcebereich 26 und einen n-Drainbereich 27 geringer Kon
zentration auszubilden. Zu diesem Zeitpunkt dient der Oxid
film 24 dazu, zu verhindern, daß die Fremdstoffionen durch
den dicken Abschnitt 23A des Polysiliziumfilms 23 hindurch
in das Siliziumsubstrat 21 implantiert werden. Anders ge
sagt, werden Fremdstoffionen nur durch den dünnen Abschnitt
23B des Polysiliziumfilms 23 hindurch in das Siliziumsub
strat 21 implantiert.
Auf der gesamten Oberfläche der sich ergebenden Struktur
wird ein anderer Oxidfilm dick abgeschieden, wie dies in
Fig. 5d dargestellt ist. Dieser Oxidfilm wird dann anisotrop
geätzt, um Seitenwand-Abstandshalter 28 auszubilden.
Unter Verwendung der Seitenwand-Abstandshalter 28 als Maske
wird der dünne Polysiliziumfilm-Abschnitt 23B so geätzt, daß
ein Gate mit inverser T-Struktur gebildet wird, mit einem
Beinabschnitt, der dem Abschnitt 23A des dicken Polysili
ziumfilms entspricht, und einem oberen Abschnitt, der dem
Abschnitt 23B mit dem dünnen Polysiliziumfilm entspricht,
wie aus Fig. 5e erkennbar.
Anschließend werden n-Fremdstoffionen unter Verwendung der
Seitenwand-Abstandshalter 28, des Oxidfilms 24 und des Gates
23 als Maske implantiert, wodurch ein n-Sourcebereich 29 und
ein n-Drainbereich 30 hoher Konzentration ausgebildet wer
den, wie durch Fig. 5f veranschaulicht.
Anschließend werden die Seitenwand-Abstandshalter 28 ent
fernt. So wird ein LDD-MOS-Transistor erhalten, der ein in
vertiertes T-Gate 23 enthält, das in seinem oberen Abschnitt
23B mit dem Sourcebereich 26 und dem Drainbereich 27 gerin
ger Konzentration überlappt.
Das vorstehend genannte Verfahren zum Herstellen eines her
kömmlichen LDD-MOS-Transistors mit inversem T-Gate ist hin
sichtlich des Schritts des Ätzens des Polysiliziumfilms zum
Ausbilden des inversen T-Gates schwierig, was genaue Steue
rung betrifft. Infolgedessen ist es schwierig, einen ge
wünschten Transistor herzustellen.
Die Fig. 6a bis 6f veranschaulichen ein Verfahren zum Her
stellen eines LDD-MOS-Transistors mit verbessertem inversem
T-Gate.
Bei diesem Verfahren wird ein p-Siliziumsubstrat 21 einem
wohlbekannten Feldoxidationsschritt unterzogen, um einen
Feldoxid-Isolierfilm 42 herzustellen, wie in Fig. 6a darge
stellt. Dann wird ein Gateoxidfilm 44 über einem aktiven Be
reich 43 des p-Siliziumsubstrats 41 aufgewachsen. Über dem
Gateoxidfilm 44 wird ein erster Polysiliziumfilm 45 abge
schieden. Ein Film 46 aus einem Niedertemperaturoxid (LTO =
low temperature oxide) wird über dem ersten Polysiliziumfilm
45 abgeschieden und dann so geätzt, daß eine Öffnung 47 ge
bildet wird.
Auf der gesamten Fläche der sich ergebenden Struktur wird
ein Nitridfilm abgeschieden, und dieser wird anisotrop ge
ätzt, um Abstandshalter 48 an den jeweiligen Seitenwänden
des LTO-Films 46 auszubilden, wie in Fig. 6b gezeigt. Unter
Verwendung der Abstandshalter 48 als Maske werden Fremd
stoffionen durch die Öffnung 47 in das Siliziumsubstrat 41
implantiert, um dadurch einen p-Kanalbereich 49 herzustel
len.
Anschließend wird selektive Abscheidung eines zweiten Poly
siliziumfilms 50 vorgenommen, um die Öffnung 47 mit dem
zweiten Polysiliziumfilm 50 aufzufüllen, wie dies Fig. 6c
veranschaulicht. Der die Öffnung 47 auffüllende Polysili
ziumfilm 50 bildet einen Beinabschnitt des zu erzielenden
inversen T-Gates.
Unter Verwendung des zweiten Polysiliziumfilms 50 und der
Abstandshalter 48 als Maske wird der LTO-Film 46 vollständig
entfernt, wie durch Fig. 6d veranschaulicht. Infolgedessen
liegt der erste Polysiliziumfilm in seinen Abschnitten außer
denjenigen unter den Abstandshaltern 48 und dem zweiten
Polysiliziumfilm 50 frei. Danach werden n-Fremdstoffionen
mit hoher Konzentration in das Siliziumsubstrat 41 implan
tiert, wobei der zweite Polysiliziumfilm 50 und die Ab
standshalter 48 als Maske verwendet werden, wodurch ein
Sourcebereich 51 und ein Drainbereich 52 mit hoher Konzen
tration zu den beiden Seiten des Kanalbereichs 49 ausgebil
det werden.
Nach der Ionenimplantation wird der freigelegte Abschnitt
des ersten Polysiliziumfilms 45 unter Verwendung der Ab
standshalter 48 als Maske geätzt, wie in Fig. 6e darge
stellt. Zu diesem Zeitpunkt bildet der restliche erste Poly
siliziumfilm 45 den oberen Abschnitt des zu erzielenden in
versen T-Gates. So wird ein inverses T-Gate 53 erhalten,
dessen oberer Abschnitt durch den ersten Polysiliziumfilm 45
gebildet wird und dessen Beinabschnitt durch den zweiten
Polysiliziumfilm 50 gebildet wird.
Danach werden die Seitenwand-Abstandshalter 48 entfernt, wie
in Fig. 6f dargestellt. Abschließend werden n-Fremdstoff
ionen mit geringer Konzentration in das Siliziumsubstrat 41
implantiert, wodurch ein Sourcebereich 54 und ein Drainbe
reich 55 geringer Konzentration zwischen dem Kanalbereich 49
und dem Sourcebereich 51 hoher Konzentration bzw. dem Kanal
bereich 49 und dem Drainbereich 52 hoher Konzentration aus
gebildet werden.
So wird ein MOS-Transistor mit LDD-Struktur mit inversem
T-Gate 53 erhalten, das durch den ersten Polysiliziumfilm 45
und den zweiten Polysiliziumfilm 50 gebildet wird, mit den
Source- und Drainbereiche 54, 55 geringer Konzentration und
den Source- und Drainbereichen 51 und 52 hoher Konzentra
tion.
Da jedoch bei diesem Verfahren der Gateoxidfilm in einem
frühen Herstellstadium aufgewachsen wird, kann er bei an
schließenden Ätzschritten beschädigt werden. Infolgedessen
kann sich die Zuverlässigkeit verschlechtern. Diesem Verfah
ren wohnt auch die Schwierigkeit inne, daß sich der Wider
stand des Gates selbst erhöht, da das inverse T-Gate aus
zwei Polysiliziumfilmen besteht.
Der Erfindung liegt die Aufgabe zugrunde, einen LDD-MOS-
Transistor mit verbesserter Struktur, die einfache Herstel
lung und verbesserte Eigenschaften des Transistors gewähr
leistet, anzugeben. Außerdem ist es eine Aufgabe der Erfin
dung, Verfahren zum Herstellen eines solchen Transistors
anzugeben.
Die Erfindung ist hinsichtlich des Transistors durch die
Lehre von Anspruch 1 und hinsichtlich der Herstellverfahren
durch die Lehren der unabhängigen Ansprüche 2, 10 und 11 ge
geben. Alle Verfahren beinhalten zahlreiche Schritte und un
terscheiden sich nur durch Varianten von Schrittfolgen
voneinander.
Weitere Merkmale der Erfindung gehen aus der
folgenden Beschreibung von Ausführungsbeispielen unter Be
zugnahme auf die beigefügten Zeichnungen hervor, in denen:
Fig. 1a bis 1f Querschnitte sind, die ein Verfahren zum Her
stellen eines LDD-MOS-Transistors gemäß einem ersten Ausfüh
rungsbeispiel der Erfindung veranschaulichen;
Fig. 2a bis 2g Querschnitte sind, die ein Verfahren zum Her
stellen eines LDD-MOS-Transistors gemäß einem zweiten Aus
führungsbeispiel der Erfindung veranschaulichen;
Fig. 3a bis 3g Querschnitte sind, die ein Verfahren zum Her
stellen eines LDD-MOS-Transistors gemäß einem dritten Aus
führungsbeispiel der Erfindung veranschaulichen;
Fig. 4 ein Querschnitt durch einen üblichen n-LDD-Transistor
ist;
Fig. 5a bis 5f Querschnitte sind, die ein Verfahren zum Her
stellen eines LDD-MOS-Transistors mit herkömmlicher inverser
T-Gate-Struktur veranschaulichen; und
Fig. 6a bis 6f Querschnitte sind, die ein bekanntes Verfah
ren zum Herstellen eines LDD-MOS-Transistors mit verbesser
tem inversem T-Gate veranschaulichen.
Die Fig. 1a bis 1f sind Querschnitte, die ein Verfahren zum
Herstellen eines LDD-MOS-Transistors gemäß einem ersten Aus
führungsbeispiel der Erfindung veranschaulichen.
Bei diesem Verfahren wird ein p-Siliziumsubstrat 61 in wohl
bekannter Weise einer Feldoxidation unterzogen, um einen
Feldoxid-Isolierfilm 62 auszubilden, wie dies durch Fig. 1a
veranschaulicht wird. Dann wird ein dicker Oxidfilm 64 über
der gesamten sich ergebenden Struktur abgeschieden. In Fig.
1a bezeichnet die Bezugsziffer 63 einen aktiven Bereich.
Danach wird der Oxidfilm 64 geätzt, um eine Öffnung 65 her
zustellen. Dadurch wird das Siliziumsubstrat 61 teilweise
durch die Öffnung 65 hindurch in seinem dem aktiven Bereich
63 entsprechenden Abschnitt freigelegt. Über die gesamte
Fläche der sich ergebenden Struktur wird ein dünner Oxidfilm
66 aufgewachsen, wie in Fig. 1b dargestellt. Danach wird ein
Isolierfilm, dessen Ätzgeschwindigkeit sich von derjenigen
des Oxidfilms 66 unterscheidet, über der gesamten Fläche der
sich ergebenden Struktur abgeschieden. Der Isolierfilm wird
rückgeätzt, um Seitenwand-Abstandshalter 67 in der Öffnung
65 auszubilden. Der Isolierfilm für die Abstandshalter ist
ein Nitridfilm. Unter Verwendung der Abstandshalter 67 als
Maske werden dann p-Fremdstoffionen durch die Öffnung 65 in
das Siliziumsubstrat 61 implantiert, um dadurch einen p-Ka
nalbereich 68 auszubilden.
Wie in Fig. 1c dargestellt, wird dann der dünne Oxidfilm 66
teilweise so geätzt, daß sein über dem p-Kanalbereich 68
liegender Abschnitt entfernt wird. Anschließend wird ein
erster Polysiliziumfilm 69 selektiv in der Öffnung 65 über
dem p-Kanalbereich 68 so abgeschieden, daß er die ganze Öff
nung 65 auffüllt.
Danach werden die Seitenwand-Abstandshalter 67 entfernt, wie
in Fig. 1d dargestellt. Durch die dadurch gebildeten Öffnun
gen 70 hindurch werden Fremdstoffionen in das Siliziumsub
strat 61 implantiert, wodurch ein Sourcebereich 71 und ein
Drainbereich 72 geringer Konzentration hergestellt werden.
Diese Bereiche liegen anschließend an die beiden Seitenenden
des p-Kanalbereichs 68.
Anschließend wird der selektiv abgeschiedene erste Polysili
ziumfilm 69 entfernt, wodurch eine Öffnung 73 gebildet wird,
die in Fig. 1e dargestellt ist. In der Öffnung 73 wird ein
dünner Gateoxidfilm 74 aufgewachsen. Dieser ist über dem p-
Kanalbereich 68 dünner als in seinen Abschnitten, die über
dem Sourcebereich 71 und dem Drainbereich 72 geringer Kon
zentration liegen.
Danach wird ein zweiter Polysiliziumfilm 75 selektiv so aus
gebildet, daß er die Öffnung 73 auffüllt, wie durch Fig. 1f
veranschaulicht. Dieser zweite Polysiliziumfilm 75 bildet
ein Gate. Nach der Abscheidung dieses Films wird der Gate
oxidfilm 73 unter Verwendung des zweiten Polysiliziumfilms
75 gemustert, wobei der restliche Oxidfilm 64 vollständig
entfernt wird. Unter Verwendung des zweiten Polysilizium
films 75 als Maske werden n-Fremdstoffionen mit hoher Kon
zentration in das Siliziumsubstrat 61 implantiert, um einen
Sourcebereich 76 und einen Drainbereich 77 zu bilden, die
jeweils neben dem Sourcebereich 71 bzw. dem Drainbereich 72
geringer Konzentration liegen.
So wird ein MOS-Transistor mit LDD-Struktur mit inversem
T-Gate erhalten, das aus einem einzigen Polysiliziumfilm mit
einem dicken oberen Abschnitt und einem kurzen Beinabschnitt
besteht, mit Source- und Drainbereichen 71, 72 geringer Kon
zentration sowie Source- und Drainbereichen 76, 77 hoher
Konzentration.
Die Fig. 2a bis 2g sind Querschnitte, die ein Verfahren zum
Herstellen eines LDD-MOS-Transistors gemäß einem zweiten
Ausführungsbeispiel der Erfindung veranschaulichen. Bei die
sem Verfahren wird ein p-Siliziumsubstrat 81 in wohlbekann
ter Weise einem Feldoxidationsvorgang unterzogen, um einen
Feldoxid-Isolierfilm 82 zum gegenseitigen Isolieren benach
barter aktiver Bereiche 83 auszubilden, wie durch Fig. 2a
veranschaulicht. Danach wird ein dicker Oxidfilm 84 über der
gesamten Oberfläche der sich ergebenden Struktur abgeschie
den.
Der Oxidfilm 84 wird so geätzt, daß eine Öffnung 85 ausge
bildet wird, wie in Fig. 2b dargestellt. Über der gesamten
Oberfläche der sich ergebenden Struktur wird ein Isolierfilm
in Form eines Nitridfilms abgeschieden, der eine andere Ätz
geschwindigkeit als der Oxidfilm 84 aufweist. Danach wird
der Isolierfilm anisotrop geätzt, um an jeweiligen Seiten
wänden des Oxidfilms 84 in der Öffnung 85 Abstandshalter 86
auszubilden. Im Ergebnis wird das Siliziumsubstrat 81 teil
weise durch die Öffnung 85 hindurch freigelegt. Unter Ver
wendung der Abstandshalter 86 als Maske werden dann p-Fremd
stoffionen in das Siliziumsubstrat 81 implantiert, um da
durch einen p-Kanal-Bereich 87 auszubilden.
Wie in Fig. 2c dargestellt, wird ein erster Polysiliziumfilm
88 selektiv über dem p-Kanalbereich ausgebildet, d. h. auf
dem freigelegten Abschnitt des Siliziumsubstrats 81 in der
Öffnung 85, und zwar so, daß die Öffnung 85 durch den ersten
Polysiliziumfilm 88 aufgefüllt wird.
Danach werden die Seitenwand-Abstandshalter 85 weggeätzt,
wodurch Öffnungen 89 zu beiden Seiten des ersten Polysili
ziumfilms 88 ausgebildet werden, wie in Fig. 2d dargestellt.
Anschließend werden Fremdstoffionen mit geringer Konzentra
tion durch die Öffnungen 89 in das Siliziumsubstrat 81 im
plantiert, um dadurch einen Sourcebereich 90 und einen
Drainbereich 91 geringer Konzentration auszubilden. Diese
Bereiche liegen neben den beiden Seitenenden des p-Kanal
bereichs 87.
Anschließend wird der erste Polysiliziumfilm 88 entfernt, um
eine Öffnung 93 herzustellen, wie in Fig. 2e gezeigt. Infol
gedessen wird das Siliziumsubstrat 81 in seinem Abschnitt
freigelegt, der dem Sourcebereich 90 und dem Drainbereich 91
geringer Konzentration und dem p-Kanalbereich 87 entspricht.
Wie in Fig. 2f dargestellt, wird dann auf den freigelegten
Abschnitt des Siliziumsubstrats 81 ein Oxidfilm als Gate
oxidfilm 93 aufgewachsen. Daraufhin wird ein zweiter Poly
siliziumfilm 94 selektiv über dem Gateoxidfilm 93 so abge
schieden, daß die Öffnung 92 mit dem zweiten Polysilizium
film 94 aufgefüllt wird. Der zweite Polysiliziumfilm dient
als Gate.
Danach wird der Oxidfilm 84 vollständig entfernt, wie durch
Fig. 2g veranschaulicht. Unter Verwendung des zweiten Poly
siliziumfilms 94 als Maske werden n-Fremdstoffionen mit ho
her Konzentration in das Siliziumsubstrat 81 implantiert, um
einen Sourcebereich 95 und einen Drainbereich 96 hoher Kon
zentration auszubilden. Infolgedessen wird ein MOS-Transi
stor mit LDD-Struktur erhalten, bei dem das Gate 94 den
Sourcebereich 90 und den Sourcebereich 91 geringer Konzen
tration überlappt.
Die Fig. 3a bis 3g sind Querschnitte, die ein Verfahren zum
Herstellen eines LDD-MOS-Transistors gemäß einem dritten
Ausführungsbeispiel der Erfindung veranschaulichen.
Gemäß diesem Verfahren wird ein p-Siliziumsubstrat 101 in
wohlbekannter Weise einem Feldoxidationsschritt unterzogen,
um einen Feldoxid-Isolierfilm 102 zum gegenseitigen Isolie
ren benachbarter aktiver Bereiche 103 auszubilden, wie durch
Fig. 3a veranschaulicht. Danach wird ein dicker Oxidfilm 104
über der gesamten Fläche der sich ergebenden Struktur abge
schieden.
Anschließend wird der Oxidfilm 104 geätzt, um eine Öffnung
105 auszubilden, wie in Fig. 3b gezeigt. Über der gesamten
Fläche der sich ergebenden Struktur wird ein anderer Oxid
film 106 mit einer Dicke ausgebildet, die größer ist als die
Dicke eines gewünschten Gateoxidfilms. Als nächstes wird ein
Isolierfilm in Form eines Nitridfilms mit einer Ätzgeschwin
digkeit, die sich von der des Oxidfilms 106 unterscheidet,
abgeschieden. Dieser Isolierfilm wird anisotrop geätzt, um
Abstandshalter 107 an jeweiligen Seitenwänden des Oxidfilms
106 in der Öffnung 105 auszubilden. Unter Verwendung der Ab
standshalter 107 als Maske werden dann p-Fremdstoffionen
durch die Öffnung 105 in das Siliziumsubstrat 101 implan
tiert, um dadurch einen p-Kanalbereich 108 auszubilden.
Wie in Fig. 3c dargestellt, wird der Oxidfilm 106 daraufhin
unter Verwendung der Abstandshalter 107 als Maske teilweise
auf vorgegebene Tiefe geätzt, wobei dieser teilgeätzte Ab
schnitt über dem p-Kanalbereich 108 einen dünnen Oxidfilm
109 bildet. Danach wird ein erster Polysiliziumfilm 110 un
ter Verwendung der Abstandshalter 107 als Maske selektiv
über dem dünnen Oxidfilm 109 so abgeschieden, daß er die
Öffnung 105 auffüllt.
Anschließend werden die Seitenwand-Abstandshalter 107 ent
fernt, wodurch Öffnungen 111 zu beiden Seiten des ersten
Polysiliziumfilms 110 gebildet werden, wie in Fig. 3d darge
stellt. Daraufhin werden Fremdstoffionen mit geringer Kon
zentration durch die Öffnungen 111 hindurch im Siliziumsub
strat implantiert, wodurch ein Sourcebereich 112 und ein
Drainbereich 113 geringer Konzentration gebildet werden.
Diese Bereiche liegen neben den beiden Seitenenden des p-
Kanalbereichs 108.
Anschließend wird der erste Polysiliziumfilm 110 zum Ausbil
den einer Öffnung 114 abgeätzt, wie in Fig. 3e dargestellt.
Wie durch die Fig. 3f und 3g veranschaulicht, wird daraufhin
ein zweiter Polysiliziumfilm 115 selektiv so abgeschieden,
daß er die Öffnung 114 auffüllt. Als nächstes wird der Oxid
film 106 so gemustert, daß ein Gateoxidfilm 116 gebildet
wird. Folgend auf die Musterung wird der dicke Oxidfilm 104
entfernt. Anschließend erfolgt das Herstellen eines n-
Sourcebereichs 117 und eines n-Drainbereichs 118 hoher Kon
zentration.
Im Ergebnis wird ein MOS-Transistor mit LDD-Struktur mit
T-Gate erhalten, wobei der Gateoxidfilm 116 an seinen Ab
schnitten, die über dem Sourcebereich 117 und dem Drainbe
reich 118 liegen, dicker ist, und der einzige Polysilizium
film 115 weist einen dicken oberen Bereich und einen kurzen
Beinbereich auf und der die Source- und Drainbereiche 117,
118 hoher Konzentration und die Source- und Drainbereiche 112, 113
geringer Konzentration aufweist.
Wie es aus der vorstehenden Beschreibung erkennbar ist,
schafft die Erfindung eine Gatestruktur, durch die die Aus
wirkungen heißer Ladungsträger und die Überlappungskapazität
stark verringert werden können, da die Gatestruktur einen
Gateoxidfilm aufweist, bei dem ein dünner Abschnitt über dem
Kanalbereich liegt und ein dicker Abschnitt den Source/
Drain-Bereich geringer Konzentration überlappt. Infolgedes
sen ist es möglich, das durch das Gate induzierte Auslecken
von Ladungsträgern zum Drain zu verhindern.
Erfindungsgemäß kann der Source/Drain-Bereich geringer Kon
zentration einem Nitridfilm aufweisen. Dadurch kann ein
Halbleiterbauelement mit Mikrostruktur realisiert werden.
Da der Gateoxidfilm beim Herstellen des MOS-Transistors in
einem der Endschritte hergestellt wird, können Beschädigun
gen vermieden werden, wie sie bei herkömmlichen Verfahren
durch anschließende Ätzschritte hervorgerufen werden. In
folgedessen zeigt der Gateoxidfilm verbesserte Eigenschaf
ten.
Erfindungsgemäß besteht das Gate aus einem einzigen Poly
siliziumfilm, anders als bei herkömmlichen Strukturen. Dem
gemäß ist es möglich, den Widerstand des Gates selbst zu
verringern. Erfindungsgemäß kann die Herstellung vereinfacht
werden, da der Polysiliziumfilm keinen Ätzschritt zum Aus
bilden des Gates erfordert.
Claims (12)
1. LDD-MOS-Transistor mit
- - einem Kanalbereich (68; 87; 108) von erstem Leitungstyp;
- - einem Sourcebereich (71; 90; 112) und einem Drainbereich (72, 91, 113) geringer Fremdstoffkonzentration von zweitem Leitungstyp, wobei jeder Bereich benachbart zu einem der En den des Kanalbereichs liegt;
- - einem Sourcebereich (76, 95, 117) und einem Drainbereich (77, 96, 118) mit hoher Fremdstoffkonzentration vom zweiten Leitungstyp, wobei jeder benachbart an den entsprechenden Bereich geringer Konzentration liegt; und
- - einem Gate über dem Kanalbereich und den Bereichen gerin ger Konzentration;
dadurch gekennzeichnet, daß das Gate (75; 94; 115) aus einer
einzigen polykristallinen Schicht besteht.
2. Verfahren zum Herstellen des MOS-Transistors nach An
spruch 1, gekennzeichnet durch die folgenden Schritte:
- a) Unterziehen eines Siliziumsubstrats (61) von erstem Lei tungstyp einer Feldoxidation, um dadurch einen Feldoxidfilm zum gegenseitigen Abtrennen aktiver Bereiche auszubilden;
- b) dickes Abscheiden eines Oxidfilms (64) auf der gesamten Oberfläche der sich ergebenden Struktur und Ätzen des dicken Oxidfilms, um dadurch eine erste Öffnung (65) über einem ak tiven Bereich auszubilden;
- c) Aufwachsen eines dünnen Oxidfilms (66) auf der gesamten Oberfläche der sich ergebenden Struktur;
- d) Ausbilden von Abstandshaltern (67) an jeweiligen Seiten wänden des dünnen Oxidfilms in der ersten Öffnung;
- e) Implantieren von Fremdstoffionen für ersten Leitungstyp in das Siliziumsubstrat durch die erste Öffnung hindurch, wobei die Abstandshalter als Maske verwendet werden, um da durch einen Kanalbereich (68) auszubilden;
- f) teilweises Entfernen des dünnen Oxidfilms in seinem über dem Kanalbereich vorhandenen Abschnitt, um dadurch das Sili ziumsubstrat teilweise durch die erste Öffnung hindurch freizulegen;
- g) Abscheiden eines ersten Polysiliziumfilms (69), um da durch die erste Öffnung mit diesem ersten Polysiliziumfilm aufzufüllen;
- h) Entfernen der Abstandshalter, um dadurch ein Paar zwei ter Öffnungen (70) zu den beiden Seiten des Polysilizium films herzustellen;
- i) Implantieren von Fremdstoffionen für zweiten Leitungstyp mit geringer Konzentration durch die zweiten Öffnungen hin durch in das Siliziumsubstrat, um dadurch einen Sourcebe reich (71) und einen Drainbereich (72) geringer Konzentra tion zu den beiden Seitenenden des Kanalbereichs auszubil den;
- j) Entfernen des ersten Polysiliziumfilms, um dadurch eine dritte Öffnung (73) zum Freilegen des Kanalbereichs und des Source/Drain-Bereichs geringer Konzentration zu schaffen;
- k) Aufwachsen eines Oxidfilms (74) auf die gesamte Oberflä che der sich ergebenden Struktur, um dadurch einen Gateoxid film herzustellen;
- l) Abscheiden eines zweiten Polysiliziumfilms (75) über dem freiliegenden Kanalbereich und dem Source/Drain-Bereich geringer Konzentration, wodurch die dritte Öffnung ganz mit dem zweiten Polysiliziumfilm aufgefüllt wird;
- m) Mustern des Gateoxidfilms, wobei der zweite Polysilizium film als Maske verwendet wird;
- n) Entfernen des restlichen dicken Oxidfilms; und
- o) Implantieren von Fremdstoffionen für zweiten Leitungstyp mit hoher Konzentration unter Verwendung des zweiten Poly siliziumfilms als Maske in das Siliziumsubstrat, um dadurch einen Sourcebereich (76) und einen Drainbereich (77) hoher Dichte zu erzeugen, die anschließend an die entsprechenden Bereiche geringer Konzentration liegen.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
die Abstandshalter (67) aus einem Isolierfilm bestehen, der
eine andere Ätzgeschwindigkeit als der dünne Oxidfilm (66)
aufweist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß
der Isolierfilm (67) ein Nitridfilm ist.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch ge
kennzeichnet, daß der erste Polysiliziumfilm (69) selektiv
auf dem freigelegten Abschnitt des Siliziumsubstrats zum
Auffüllen der ersten Öffnung (65) abgeschieden wird, wobei
die Abstandshalter (67) als Maske verwendet werden.
6. Verfahren nach einem der Ansprüche 2 bis 5, dadurch ge
kennzeichnet, daß der Gateoxidfilm (74) einen dünneren Ab
schnitt über dem Kanalbereich (68) und dickere Abschnitte
über dem Source/Drain-Bereich (71, 72) geringer Konzentra
tion aufweist.
7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch ge
kennzeichnet, daß der zweite Polysiliziumfilm selektiv auf
dem in der dritten Öffnung (73) freiliegenden Gateoxidfilm
(74) so abgeschieden wird, daß die dritte Öffnung aufgefüllt
wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
der zweite Polysiliziumfilm (75) als Gate dient.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß
der zweite Polysiliziumfilm T-Gate-Struktur aufweist, mit
einem relativ dicken oberen Abschnitt und einem relativ kur
zen Beinabschnitt.
10. Verfahren zum Herstellen eines MOS-Transistors gemäß
Anspruch 1, gekennzeichnet durch die folgenden Schritte:
- a) Unterziehen eines Siliziumsubstrats (81) von erstem Lei tungstyp einer Feldoxidation, um dadurch einen Feldoxidfilm zum gegenseitigen Abtrennen aktiver Bereiche auszubilden;
- b) dickes Abscheiden eines Oxidfilms (84) auf der gesamten Oberfläche der sich ergebenden Struktur und Ätzen des dicken Oxidfilms, um dadurch eine erste Öffnung (85) über einem ak tiven Bereich auszubilden;
- d′) Abscheiden eines Isolierfilms (86) auf der gesamten Oberfläche der sich ergebenden Struktur und anisotropes Ätzen des Films, um dadurch Abstandshalter an den jeweiligen Seitenwänden des dicken Oxidfilms in der ersten Öffnung in solcher Weise zu schaffen, daß das Siliziumsubstrat teilwei se durch die erste Öffnung freiliegt;
- e) Implantieren von Fremdstoffionen für ersten Leitungstyp in das Siliziumsubstrat durch die erste Öffnung hindurch, wobei die Abstandshalter als Maske verwendet werden, um da durch einen Kanalbereich (87) auszubilden;
- g′) Abscheiden eines ersten Polysiliziumfilms (88) über dem Kanalbereich, wobei die Abstandshalter als Maske verwendet werden und die erste Öffnung ganz mit dem ersten Polysili ziumfilm aufgefüllt wird;
- h) Entfernen der Abstandshalter, um dadurch ein Paar zwei ter Öffnungen (89) zu den beiden Seiten des Polysilizium films herzustellen;
- i) Implantieren von Fremdstoffionen für zweiten Leitungstyp mit geringer Konzentration durch die zweiten Öffnungen hin durch in das Siliziumsubstrat, um dadurch einen Sourcebe reich (90) und einen Drainbereich (91) geringer Konzentra tion zu den beiden Seitenenden des Kanalbereichs auszubil den;
- j) Entfernen des ersten Polysiliziumfilms, um dadurch eine dritte Öffnung (92) zum Freilegen des Kanalbereichs und des Source/Drain-Bereichs geringer Konzentration zu schaffen;
- k) Aufwachsen eines Oxidfilms (93) auf die gesamte Oberflä che der sich ergebenden Struktur, um dadurch einen Gateoxid film herzustellen;
- l′) Abscheiden eines zweiten Polysiliziumfilms (94) über dem Gateoxidfilm, wobei der dicke Oxidfilm als Maske verwendet wird und die dritte Öffnung ganz mit dem zweiten Polysili ziumfilm aufgefüllt wird;
- m) Mustern des Gateoxidfilms, wobei der zweite Polysilizium film als Maske verwendet wird;
- n) Entfernen des restlichen dicken Oxidfilms; und
- o) Implantieren von Fremdstoffionen für zweiten Leitungstyp mit hoher Konzentration unter Verwendung des zweiten Poly siliziumfilms als Maske in das Siliziumsubstrat, um dadurch einen Sourcebereich (95) und einen Drainbereich (96) hoher Dichte zu erzeugen, die anschließend an die entsprechenden Bereiche geringer Konzentration liegen.
11. Verfahren zum Herstellen eines MOS-Transistors nach An
spruch 1, gekennzeichnet durch die folgenden Schritte:
- a) Unterziehen eines Siliziumsubstrats (101) von erstem Lei tungstyp einer Feldoxidation, um dadurch einen Feldoxidfilm zum gegenseitigen Abtrennen aktiver Bereiche auszubilden;
- b) dickes Abscheiden eines Oxidfilms (104) auf der gesamten Oberfläche der sich ergebenden Struktur und Ätzen des dicken Oxidfilms, um dadurch eine erste Öffnung (65) über einem ak tiven Bereich auszubilden;
- c′′) Aufwachsen eines zweiten Oxidfilms (106) über der ge samten Fläche der sich ergebenden Struktur, mit einer größe ren Dicke als der vorgegebenen Dicke eines auszubildenden Gateoxidfilms;
- d) Ausbilden von Abstandshaltern (107) an jeweiligen Seiten wänden des dünnen Oxidfilms in der ersten Öffnung (105);
- e) Implantieren von Fremdstoffionen für ersten Leitungstyp in das Siliziumsubstrat durch die erste Öffnung hindurch, wobei die Abstandshalter als Maske verwendet werden, um da durch einen Kanalbereich (108) auszubilden;
- f′′) Ätzen des Abschnitts des zweiten Oxidfilms, der über dem Kanalbereich liegt, mit vorgegebener Tiefe auf solche Weise, daß dieser Abschnitt eine kleinere Dicke aufweist als die anderen Abschnitte des zweiten Oxidfilms, die unter den Abstandshaltern liegen;
- g′′) Abscheiden eines ersten Polysiliziumfilms (110) über dem dünneren Abschnitt des zweiten Oxidfilms, wobei die Ab standshalter als Maske verwendet werden und die erste Öff nung ganz mit dem ersten Polysiliziumfilm aufgefüllt wird;
- h) Entfernen der Abstandshalter, um dadurch ein Paar zwei ter Öffnungen (111) zu den beiden Seiten des Polysilizium films herzustellen;
- i) Implantieren von Fremdstoffionen für zweiten Leitungstyp mit geringer Konzentration durch die zweiten Öffnungen hin durch in das Siliziumsubstrat, um dadurch einen Sourcebe reich (112) und einen Drainbereich (113) geringer Konzentra tion zu den beiden Seitenenden des Kanalbereichs auszubil den;
- j) Entfernen des ersten Polysiliziumfilms, um dadurch eine dritte Öffnung (114) zum Freilegen des Kanalbereichs und des Source/Drain-Bereichs geringer Konzentration zu schaffen;
- l′′) Abscheiden eines zweiten Polysiliziumfilms (115) über dem freiliegenden Kanalbereich und dem Source/Drain-Bereich geringer Konzentration, wodurch die dritte Öffnung ganz mit dem zweiten Polysiliziumfilm aufgefüllt wird;
- m′′) Mustern des zweiten Oxidfilms unter der Bedingung, daß der zweite Polysiliziumfilm als Maske verwendet wird, um da durch einen Gateoxidfilm (116) auszubilden;
- n) Entfernen des restlichen dicken Oxidfilms; und
- o) Implantieren von Fremdstoffionen für zweiten Leitungstyp mit hoher Konzentration unter Verwendung des zweiten Poly siliziumfilms als Maske in das Siliziumsubstrat, um dadurch einen Sourcebereich (117) und einen Drainbereich (118) hoher Dichte zu erzeugen, die anschließend an die entsprechenden Bereiche geringer Konzentration liegen.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/156,462 US5374575A (en) | 1993-11-23 | 1993-11-23 | Method for fabricating MOS transistor |
DE4341509A DE4341509C3 (de) | 1993-11-23 | 1993-12-06 | MOS-Transistor und Verfahren zu dessen Herstellung |
JP5345586A JP2528074B2 (ja) | 1993-11-23 | 1993-12-22 | Mosトランジスタの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/156,462 US5374575A (en) | 1993-11-23 | 1993-11-23 | Method for fabricating MOS transistor |
DE4341509A DE4341509C3 (de) | 1993-11-23 | 1993-12-06 | MOS-Transistor und Verfahren zu dessen Herstellung |
JP5345586A JP2528074B2 (ja) | 1993-11-23 | 1993-12-22 | Mosトランジスタの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE4341509A1 true DE4341509A1 (de) | 1995-06-08 |
DE4341509C2 DE4341509C2 (de) | 1995-09-07 |
DE4341509C3 DE4341509C3 (de) | 2003-10-30 |
Family
ID=27205836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4341509A Expired - Fee Related DE4341509C3 (de) | 1993-11-23 | 1993-12-06 | MOS-Transistor und Verfahren zu dessen Herstellung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5374575A (de) |
JP (1) | JP2528074B2 (de) |
DE (1) | DE4341509C3 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19957540A1 (de) * | 1999-11-30 | 2001-06-13 | Infineon Technologies Ag | Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0129125B1 (ko) * | 1994-01-21 | 1998-04-07 | 문정환 | 반도체 소자의 ldd mosfet 제조방법 |
US5756385A (en) * | 1994-03-30 | 1998-05-26 | Sandisk Corporation | Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
US5661053A (en) * | 1994-05-25 | 1997-08-26 | Sandisk Corporation | Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers |
US5686321A (en) * | 1994-07-15 | 1997-11-11 | United Microelectronics Corp. | Local punchthrough stop for ultra large scale integration devices |
US5472897A (en) * | 1995-01-10 | 1995-12-05 | United Microelectronics Corp. | Method for fabricating MOS device with reduced anti-punchthrough region |
US5605855A (en) * | 1995-02-28 | 1997-02-25 | Motorola Inc. | Process for fabricating a graded-channel MOS device |
US5612244A (en) * | 1995-03-21 | 1997-03-18 | Motorola, Inc. | Insulated gate semiconductor device having a cavity under a portion of a gate structure and method of manufacture |
US5545579A (en) * | 1995-04-04 | 1996-08-13 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a sub-quarter micrometer channel field effect transistor having elevated source/drain areas and lightly doped drains |
US5643815A (en) * | 1995-06-07 | 1997-07-01 | Hughes Aircraft Company | Super self-align process for fabricating submicron CMOS using micron design rule fabrication equipment |
US5646056A (en) * | 1995-10-11 | 1997-07-08 | United Microelectronics Corp. | Method of fabricating ultra-large-scale integration metal-oxide semiconductor field effect transistor |
US5538913A (en) * | 1995-11-13 | 1996-07-23 | United Microelectronics Corporation | Process for fabricating MOS transistors having full-overlap lightly-doped drain structure |
US5534447A (en) * | 1995-11-13 | 1996-07-09 | United Microelectronics Corporation | Process for fabricating MOS LDD transistor with pocket implant |
US5698461A (en) * | 1996-03-12 | 1997-12-16 | United Microelectronics Corp. | Method for fabricating lightly doped drain metal oxide semiconductor field effect transistor |
US5763285A (en) * | 1996-06-10 | 1998-06-09 | Winbond Electronics Corporation | Process for controlling gate/drain overlapped length in lightly-doped drain (LDD) structures |
US5786256A (en) * | 1996-07-19 | 1998-07-28 | Advanced Micro Devices, Inc. | Method of reducing MOS transistor gate beyond photolithographically patterned dimension |
US5677218A (en) * | 1996-09-11 | 1997-10-14 | Vanguard International Semiconductor Corp. | Method of fabricating FET device with narrow gate length |
US5817560A (en) * | 1996-09-12 | 1998-10-06 | Advanced Micro Devices, Inc. | Ultra short trench transistors and process for making same |
KR19990008816A (ko) * | 1997-07-04 | 1999-02-05 | 문정환 | 반도체장치의 게이트 형성 방법 |
JP3125726B2 (ja) * | 1997-08-26 | 2001-01-22 | 日本電気株式会社 | 半導体装置の製造方法 |
US5858848A (en) * | 1997-10-24 | 1999-01-12 | Advanced Micro Devices, Inc. | Semiconductor fabrication employing self-aligned sidewall spacers laterally adjacent to a transistor gate |
US5856225A (en) * | 1997-11-24 | 1999-01-05 | Chartered Semiconductor Manufacturing Ltd | Creation of a self-aligned, ion implanted channel region, after source and drain formation |
US6087208A (en) * | 1998-03-31 | 2000-07-11 | Advanced Micro Devices, Inc. | Method for increasing gate capacitance by using both high and low dielectric gate material |
US6172407B1 (en) | 1998-04-16 | 2001-01-09 | Advanced Micro Devices, Inc. | Source/drain and lightly doped drain formation at post interlevel dielectric isolation with high-K gate electrode design |
US6093945A (en) * | 1998-07-09 | 2000-07-25 | Windbond Electronics Corp. | Split gate flash memory with minimum over-erase problem |
US6653686B2 (en) * | 1998-07-13 | 2003-11-25 | International Business Machines Corporation | Structure and method of controlling short-channel effect of very short channel MOSFET |
US6200869B1 (en) | 1998-11-06 | 2001-03-13 | Advanced Micro Devices, Inc. | Method of fabricating an integrated circuit with ultra-shallow source/drain extensions |
US5985726A (en) * | 1998-11-06 | 1999-11-16 | Advanced Micro Devices, Inc. | Damascene process for forming ultra-shallow source/drain extensions and pocket in ULSI MOSFET |
US6225173B1 (en) | 1998-11-06 | 2001-05-01 | Advanced Micro Devices, Inc. | Recessed channel structure for manufacturing shallow source/drain extensions |
US6297115B1 (en) | 1998-11-06 | 2001-10-02 | Advanced Micro Devices, Inc. | Cmos processs with low thermal budget |
US6180465B1 (en) * | 1998-11-20 | 2001-01-30 | Advanced Micro Devices | Method of making high performance MOSFET with channel scaling mask feature |
US6153904A (en) * | 1998-12-04 | 2000-11-28 | Winbond Electronics Corporation | Fabrication method for increasing the coupling efficiency of ETOX flash memory devices |
JP3189817B2 (ja) * | 1998-12-18 | 2001-07-16 | 日本電気株式会社 | 半導体装置の製造方法 |
US6265291B1 (en) | 1999-01-04 | 2001-07-24 | Advanced Micro Devices, Inc. | Circuit fabrication method which optimizes source/drain contact resistance |
US6184097B1 (en) | 1999-02-22 | 2001-02-06 | Advanced Micro Devices, Inc. | Process for forming ultra-shallow source/drain extensions |
US6271095B1 (en) | 1999-02-22 | 2001-08-07 | Advanced Micro Devices, Inc. | Locally confined deep pocket process for ULSI mosfets |
US6225176B1 (en) | 1999-02-22 | 2001-05-01 | Advanced Micro Devices, Inc. | Step drain and source junction formation |
TW412794B (en) * | 1999-03-01 | 2000-11-21 | United Microelectronics Corp | Manufacturing method of semiconductor devices |
US6271132B1 (en) | 1999-05-03 | 2001-08-07 | Advanced Micro Devices, Inc. | Self-aligned source and drain extensions fabricated in a damascene contact and gate process |
US6194748B1 (en) | 1999-05-03 | 2001-02-27 | Advanced Micro Devices, Inc. | MOSFET with suppressed gate-edge fringing field effect |
US6492249B2 (en) | 1999-05-03 | 2002-12-10 | Advanced Micro Devices, Inc. | High-K gate dielectric process with process with self aligned damascene contact to damascene gate and a low-k inter level dielectric |
US6291278B1 (en) | 1999-05-03 | 2001-09-18 | Advanced Micro Devices, Inc. | Method of forming transistors with self aligned damascene gate contact |
US6297106B1 (en) * | 1999-05-07 | 2001-10-02 | Chartered Semiconductor Manufacturing Ltd. | Transistors with low overlap capacitance |
US6355528B1 (en) * | 1999-08-11 | 2002-03-12 | Advanced Micro Devices, Inc. | Method to form narrow structure using double-damascene process |
US6265293B1 (en) | 1999-08-27 | 2001-07-24 | Advanced Micro Devices, Inc. | CMOS transistors fabricated in optimized RTA scheme |
US6403433B1 (en) | 1999-09-16 | 2002-06-11 | Advanced Micro Devices, Inc. | Source/drain doping technique for ultra-thin-body SOI MOS transistors |
US6248637B1 (en) | 1999-09-24 | 2001-06-19 | Advanced Micro Devices, Inc. | Process for manufacturing MOS Transistors having elevated source and drain regions |
US6333244B1 (en) | 2000-01-26 | 2001-12-25 | Advanced Micro Devices, Inc. | CMOS fabrication process with differential rapid thermal anneal scheme |
US6372589B1 (en) | 2000-04-19 | 2002-04-16 | Advanced Micro Devices, Inc. | Method of forming ultra-shallow source/drain extension by impurity diffusion from doped dielectric spacer |
US6420218B1 (en) | 2000-04-24 | 2002-07-16 | Advanced Micro Devices, Inc. | Ultra-thin-body SOI MOS transistors having recessed source and drain regions |
US6361874B1 (en) | 2000-06-20 | 2002-03-26 | Advanced Micro Devices, Inc. | Dual amorphization process optimized to reduce gate line over-melt |
US6368947B1 (en) | 2000-06-20 | 2002-04-09 | Advanced Micro Devices, Inc. | Process utilizing a cap layer optimized to reduce gate line over-melt |
US6399450B1 (en) | 2000-07-05 | 2002-06-04 | Advanced Micro Devices, Inc. | Low thermal budget process for manufacturing MOS transistors having elevated source and drain regions |
US6630386B1 (en) | 2000-07-18 | 2003-10-07 | Advanced Micro Devices, Inc | CMOS manufacturing process with self-amorphized source/drain junctions and extensions |
US6521502B1 (en) | 2000-08-07 | 2003-02-18 | Advanced Micro Devices, Inc. | Solid phase epitaxy activation process for source/drain junction extensions and halo regions |
US6472282B1 (en) | 2000-08-15 | 2002-10-29 | Advanced Micro Devices, Inc. | Self-amorphized regions for transistors |
US6551885B1 (en) | 2001-02-09 | 2003-04-22 | Advanced Micro Devices, Inc. | Low temperature process for a thin film transistor |
US6403434B1 (en) | 2001-02-09 | 2002-06-11 | Advanced Micro Devices, Inc. | Process for manufacturing MOS transistors having elevated source and drain regions and a high-k gate dielectric |
US6787424B1 (en) | 2001-02-09 | 2004-09-07 | Advanced Micro Devices, Inc. | Fully depleted SOI transistor with elevated source and drain |
US6495437B1 (en) | 2001-02-09 | 2002-12-17 | Advanced Micro Devices, Inc. | Low temperature process to locally form high-k gate dielectrics |
US6756277B1 (en) | 2001-02-09 | 2004-06-29 | Advanced Micro Devices, Inc. | Replacement gate process for transistors having elevated source and drain regions |
US6509253B1 (en) | 2001-02-16 | 2003-01-21 | Advanced Micro Devices, Inc. | T-shaped gate electrode for reduced resistance |
US6420776B1 (en) | 2001-03-01 | 2002-07-16 | Amkor Technology, Inc. | Structure including electronic components singulated using laser cutting |
US6905923B1 (en) | 2003-07-15 | 2005-06-14 | Advanced Micro Devices, Inc. | Offset spacer process for forming N-type transistors |
US7005744B2 (en) * | 2003-09-22 | 2006-02-28 | International Business Machines Corporation | Conductor line stack having a top portion of a second layer that is smaller than the bottom portion |
US7312125B1 (en) | 2004-02-05 | 2007-12-25 | Advanced Micro Devices, Inc. | Fully depleted strained semiconductor on insulator transistor and method of making the same |
US7253066B2 (en) * | 2004-02-24 | 2007-08-07 | International Business Machines Corporation | MOSFET with decoupled halo before extension |
JP2007273507A (ja) * | 2006-03-30 | 2007-10-18 | Oki Electric Ind Co Ltd | 高耐圧半導体素子の製造方法 |
JP5422945B2 (ja) * | 2008-09-01 | 2014-02-19 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法および電気光学装置の製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2703877C2 (de) * | 1977-01-31 | 1982-06-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung |
US4597824A (en) * | 1983-11-11 | 1986-07-01 | Kabushiki Kaisha Toshiba | Method of producing semiconductor device |
US4577392A (en) * | 1984-08-03 | 1986-03-25 | Advanced Micro Devices, Inc. | Fabrication technique for integrated circuits |
US4745082A (en) * | 1986-06-12 | 1988-05-17 | Ford Microelectronics, Inc. | Method of making a self-aligned MESFET using a substitutional gate with side walls |
US4939154A (en) * | 1987-03-25 | 1990-07-03 | Seiko Instruments Inc. | Method of fabricating an insulated gate semiconductor device having a self-aligned gate |
US4907048A (en) * | 1987-11-23 | 1990-03-06 | Xerox Corporation | Double implanted LDD transistor self-aligned with gate |
US4963504A (en) * | 1987-11-23 | 1990-10-16 | Xerox Corporation | Method for fabricating double implanted LDD transistor self-aligned with gate |
US5061975A (en) * | 1988-02-19 | 1991-10-29 | Mitsubishi Denki Kabushiki Kaisha | MOS type field effect transistor having LDD structure |
US5238859A (en) * | 1988-04-26 | 1993-08-24 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
KR910005400B1 (ko) * | 1988-09-05 | 1991-07-29 | 재단법인 한국전자통신연구소 | 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법 |
US4984042A (en) * | 1989-02-13 | 1991-01-08 | Motorola, Inc. | MOS transistors using selective polysilicon deposition |
US5082794A (en) * | 1989-02-13 | 1992-01-21 | Motorola, Inc. | Method of fabricating mos transistors using selective polysilicon deposition |
US4948745A (en) * | 1989-05-22 | 1990-08-14 | Motorola, Inc. | Process for elevated source/drain field effect structure |
JP2548994B2 (ja) * | 1990-03-19 | 1996-10-30 | 富士通株式会社 | 電界効果型トランジスタ及びその製造方法 |
US5200352A (en) * | 1991-11-25 | 1993-04-06 | Motorola Inc. | Transistor having a lightly doped region and method of formation |
US5270234A (en) * | 1992-10-30 | 1993-12-14 | International Business Machines Corporation | Deep submicron transistor fabrication method |
-
1993
- 1993-11-23 US US08/156,462 patent/US5374575A/en not_active Expired - Lifetime
- 1993-12-06 DE DE4341509A patent/DE4341509C3/de not_active Expired - Fee Related
- 1993-12-22 JP JP5345586A patent/JP2528074B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
Title |
---|
IEEE El.Dev.Lett., Vol. 14, No. 6, June 1993, pp 304-306 * |
IEEE Tr.o.El.Dev., Vol. 38, No. 8, Aug. 1991, pp 1757-1764 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19957540A1 (de) * | 1999-11-30 | 2001-06-13 | Infineon Technologies Ag | Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet |
US6458664B2 (en) | 1999-11-30 | 2002-10-01 | Infineon Technologies Ag | Method for fabricating a field-effect transistor having an anti-punch-through implantation region |
DE19957540B4 (de) * | 1999-11-30 | 2005-07-07 | Infineon Technologies Ag | Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet |
Also Published As
Publication number | Publication date |
---|---|
DE4341509C2 (de) | 1995-09-07 |
US5374575A (en) | 1994-12-20 |
JP2528074B2 (ja) | 1996-08-28 |
JPH07202187A (ja) | 1995-08-04 |
DE4341509C3 (de) | 2003-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4341509C2 (de) | MOS-Transistor und Verfahren zu dessen Herstellung | |
DE10323013B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes mit PMOS- und NMOS-Transistor | |
DE4437068C2 (de) | Dünnfilmtransistor und Verfahren zu seiner Herstellung | |
DE4110645A1 (de) | Halbleitereinrichtung und verfahren zu deren herstellung | |
DE4406849A1 (de) | Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht | |
DE4447266C2 (de) | Verfahren zum Herstellen einer DRAM-Zelle | |
DE4344285A1 (de) | Verfahren zur Herstellung eines Transistors | |
DE10124413A1 (de) | Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben | |
DE4300986C2 (de) | Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben | |
DE10201864A1 (de) | CMOS-Halbleitervorrichtung und -verfahren zur Herstellung derselben | |
DE19639697C2 (de) | Bipolar- oder MOS-Transistor mit vergrabener Diffusionsbarriere und Herstellungsverfahren dafür | |
DE19503641A1 (de) | Schichtstruktur mit einer Silicid-Schicht, sowie Verfahren zur Herstellung einer solchen Schichtstruktur | |
DE19517002C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE4341516C2 (de) | Verfahren zum Herstellen eines Transistors | |
DE2922016A1 (de) | Vlsi-schaltungen | |
DE102007015504B4 (de) | SOI-Transistor mit Drain- und Sourcegebieten mit reduzierter Länge und einem dazu benachbarten verspannten dielektrischen Material und Verfahren zur Herstellung | |
DE10321457B4 (de) | Verfahren zur Herstellung integrierter Schaltungen mit gleichförmigen Silizidsperrschichten | |
DE102008039881A1 (de) | Graben-Transistor und Verfahren zur Herstellung desselben | |
DE19540665C2 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE3931127A1 (de) | Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur | |
DE3133548C2 (de) | ||
DE19727264A1 (de) | Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung | |
DE2752335A1 (de) | Verfahren zur herstellung eines sperrschicht-feldeffekttransistors | |
DE10261145A1 (de) | Verbesserter Transistor mit abgesenktem Gate und ein Verfahren zur Herstellung desselben | |
DE19718167C1 (de) | MOS-Transistor und Verfahren zu dessen Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8366 | Restricted maintained after opposition proceedings | ||
8305 | Restricted maintenance of patent after opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20130702 |