DE19957540B4 - Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet - Google Patents
Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet Download PDFInfo
- Publication number
- DE19957540B4 DE19957540B4 DE19957540A DE19957540A DE19957540B4 DE 19957540 B4 DE19957540 B4 DE 19957540B4 DE 19957540 A DE19957540 A DE 19957540A DE 19957540 A DE19957540 A DE 19957540A DE 19957540 B4 DE19957540 B4 DE 19957540B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- gate
- implantation
- mask layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002513 implantation Methods 0.000 title claims abstract description 49
- 230000005669 field effect Effects 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000009413 insulation Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 25
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 1
- 239000007943 implant Substances 0.000 description 8
- 210000004027 cell Anatomy 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Verfahren
zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet,
bestehend aus den Schritten:
a) Ausbilden einer Maskenschicht (2) an der Oberfläche eines Halbleitersubstrats (1);
b) selektives Entfernen von vorbestimmten Bereichen der Maskenschicht (2) zum Ausbilden von Gatebereichen (GB);
c) Ausbilden einer Implantationsmaskenschicht (3) an der Oberfläche der Maskenschicht (2) mit den Gatebereichen (GB) durch Abscheiden einer ganzflächigen, homogenen Isolierschicht;
d) Implantieren von Verunreinigungen zum Ausbilden des Anti-Punch-Through-Implantationsgebietes (4) im Halbleitersubstrat (1) des Gatebereichs (GB);
e) ganzflächiges Entfernen der Implantationsmaskenschicht (3);
f) Ausbilden einer Gate-Isolationsschicht (5) an der Oberfläche des Halbleitersubstrats (1) im Gatebereich (GB);
g) Ausbilden einer Gateschicht (6) im Gatebereich (GB);
h) Entfernen der Maskenschicht (2); und
i) Ausbilden von Source-/Draingebieten (S, D) im Halbleitersubstrat (1) unter Verwendung der Gateschicht (6) als Maske.
a) Ausbilden einer Maskenschicht (2) an der Oberfläche eines Halbleitersubstrats (1);
b) selektives Entfernen von vorbestimmten Bereichen der Maskenschicht (2) zum Ausbilden von Gatebereichen (GB);
c) Ausbilden einer Implantationsmaskenschicht (3) an der Oberfläche der Maskenschicht (2) mit den Gatebereichen (GB) durch Abscheiden einer ganzflächigen, homogenen Isolierschicht;
d) Implantieren von Verunreinigungen zum Ausbilden des Anti-Punch-Through-Implantationsgebietes (4) im Halbleitersubstrat (1) des Gatebereichs (GB);
e) ganzflächiges Entfernen der Implantationsmaskenschicht (3);
f) Ausbilden einer Gate-Isolationsschicht (5) an der Oberfläche des Halbleitersubstrats (1) im Gatebereich (GB);
g) Ausbilden einer Gateschicht (6) im Gatebereich (GB);
h) Entfernen der Maskenschicht (2); und
i) Ausbilden von Source-/Draingebieten (S, D) im Halbleitersubstrat (1) unter Verwendung der Gateschicht (6) als Maske.
Description
- Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet und insbesondere auf eine verbesserte Transistorstruktur für DRAM-Eintransistorspeicherzellen mit Strukturbreiten ≤ 0,15 μm.
- Insbesondere bei der Herstellung von hochintegrierten Speichervorrichtungen wie z. B. DRAM-Speichern wird es ab Strukturbreiten unterhalb von 0,15 μm zunehmend schwieriger, Transistoren zu erzeugen, die sowohl ein exzellentes Leckstromverhalten Ioff pro Transistor, was wesentlich für die Ladungshaltezeit bzw. Retentionszeit in einer Eintransistorspeicherzelle ist, als auch einen ausreichenden ON-Strom zur Ladungsspeicherung pro Transistor aufweisen. Gleichzeitig sollten geringe Einsatzspannungen von ca. 0,8 V bei einer externen Spannungsversorgung von beispielsweise lediglich 1,6 V realisierbar sein.
-
1a ) und1b ) zeigen eine vereinfachte Schnittansicht von wesentlichen Verfahrensschritten zur Herstellung eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet gemäß dem Stand der Technik, wie er beispielsweise aus der DruckschriftUS 5,686,321 bekannt ist. - Da insbesondere bei der Herstellung von hochintegrierten Feldeffekttransistoren der sogenannte Punch-Through-Effekt ein großes Problem darstellt, verwendet man insbesondere bei Kurzkanal-Transistoren zunehmend Anti-Punch-Through-Implantationsgebiete, die eine übermäßige Ausdehnung eines Verarmungsgebiets bzw. einer Raumladungszone (depletion region) im Kanalbereich verringert und dadurch die Punch-Through-Spannung erhöht.
- Derartige Anti-Punch-Through-Implantationsgebiete werden beispielsweise selbstjustierend lokal zwischen jeweilige Source-/Draingebiete implantiert, wodurch sich Strukturbreiten von ≤ 0,15 μm realisieren lassen.
- Gemäß
1a ) wird in einem derartigen herkömmlichen Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet zunächst auf einem Halbleitersubstrat10 eine Gate-Isolationsschicht20 ganzflächig ausgebildet. Anschließend wird eine Nitridschicht30 als Maskenschicht abgeschieden und zum Ausbilden von jeweiligen Gatebereichen GB entsprechend strukturiert. Ferner werden an den Randbereichen der Aussparung für den Gatebereich GB Polysilizium-Spacer50 ausgebildet, die als zusätzliche Maskierung für die nachfolgende Implantation I1 wirken. Hierbei werden bei der Implantation I1 unter Verwendung der Polysilizium-Spacer50 und der Nitrid-Maskenschicht30 Verunreinigungen lokal in einen Kanalbereich des Halbleitersubstrats10 eingebracht, wodurch das Anti-Punch-Through-Implantationsgebiet40 ausgebildet wird. - Gemäß
1b ) werden in nachfolgenden Schritten des herkömmlichen Verfahrens zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet40 die Spacer50 entfernt und die Aussparung des Gatebereichs GB mit einer Gateschicht zum Ausbilden einer Gateelektrode bzw. Steuerelektrode60 aufgefüllt. Anschließend wird die Nitrid-Maskenschicht30 entfernt und unter Verwendung der Gateelektrode60 eine weitere Implantation I2 zum Ausbilden von Source-/Draingebieten S und D im Halbleitersubstrat10 durchgeführt. - Auf diese Weise erhält man einen Feldeffekttransistor mit verbesserten Kurzkanal-Eigenschaften, der auf selbstjustierende Art und Weise hergestellt werden kann. Nachteilig ist jedoch bei diesem herkömmlichen Herstellungsverfahren insbesondere die Verwendung von zusätzlichen Verfahrensschritten zur Ausbildung der Maskierungsspacer
50 und die Implantation durch die Gate-Isolationsschicht20 . Insbesondere die Implantation durch die Gate-Isolationsschicht20 kann die Qualität der Gate-Isolationsschicht nachteilig beeinflussen, wodurch sich die Transistoreigenschaften des Kurzkanal-Transistors verschlechtern. - Aus der
DE 42 08 537 C2 ist ein Verfahren bekannt, bei dem eine pleitende Ionenimplantationsschicht in der Kanalzone einer MOS-FET-Struktur ohne zwischenliegende Opferoxidschicht durch Implantation durch ein entsprechendes Fenster in einer Nitridschicht erzeugt wird. - Weiterhin ist aus der
DE 43 41 509 A1 ein Verfahren zur Herstellung eines MOS-Transistors bekannt, bei dem eine dünne Opferoxidschicht außerhalb einer Polysiliziumschicht vor der Implantation eines Anti-Punch-Through-Gebieten abgeschieden wird. - Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet zu schaffen, welches kostengünstig zu realisieren ist und bei verringerten Strukturbreiten verbesserte Transistoreigenschaften liefert.
- Erfindungsgemäß wird diese Aufgabe durch die Maßnahmen des Patentanspruches 1 gelöst.
- Insbesondere durch das Ausbilden einer leicht realisierbaren Implantationsmaskenschicht durch Abscheiden einer ganzflächigen, homogenen Isolierschicht für das Ausbilden des Anti-Punch-Through-Implantationsgebietes und dem zeitlich nachfolgenden Ausbilden einer Gate-Isolationsschicht erhält man einen Kurzkanal-Feldeffekttransistor mit verbesserten Eigenschaften, da die Gate-Isolationsschicht durch den Beschuss von Verunreinigungen während einer Implantation verschont bleibt.
- Vorzugsweise wird die Implantationsmaskenschicht durch Abscheiden der homogenen Isolierschicht aus der Gasphase erzeugt, wodurch sich eine besonders kostengünstige Realisierung zur Ausbildung der Implantationsmaskenschicht ergibt, die insbesondere für die zuverlässige Herstellung planarer Transistoren mit einer Strukturgröße < 0,1 μm ermöglicht. Dadurch wird die weitere Reduzierung einer Zellfläche hochintegrierter Eintransistor-Speicherzellen wie z.B. in DRAMs ermöglicht und ein produktionstechnisch komplizierte Ausweichlösung wie z. B. vertikale Transistoren vermieden.
- Das Implantieren von Verunreinigungen zum Ausbilden des Anti-Punch-Through-Implantationsgebiets erfolgt vorzugsweise ver tikal oder schräg, wodurch man eine lokale Kanalimplantation für einen zentralen oder leicht versetzten Kanalbereich des Feldeffekttransistors mittels selbstjustierender Maskierungstechnologie erhält. Auf diese Weise können hohe lokale Feldstärken in Source-/Draingebieten weiter verringert und hohe Sättigungsströme im eingeschalteten Feldeffekttransistor realisiert werden.
- In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
- Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher beschrieben.
- Es zeigen:
-
1a und1b vereinfachte Schnittansichten von wesentlichen Verfahrensschritten zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet gemäß dem Stand der Technik; und -
2a bis2g vereinfachte Schnittansichten von wesentlichen Verfahrensschritten zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet gemäß der vorliegenden Erfindung. - Im Verfahrensschritt gemäß
2a wird zunächst an der Oberfläche eines Halbleitersubstrats1 eine Maskenschicht2 ausgebildet und entsprechend strukturiert, wodurch sich Gatebereichen GB ergeben. Vorzugsweise besteht das Halbleitersubstrat1 aus Si, SiGe, SiC, SOI, GaAs oder einem sonstigen III-V-Halbleiter. Für die Maskenschicht2 wird vorzugsweise eine Hartmaske wie z.B. eine Nitridschicht verwendet, wobei durch die Strukturierung bzw. das Ausbilden der Gatebereiche GB eine sogenannte inverse Gate-Hartmaske entsteht. Alternativ zur bevorzugten Si3N4-Schicht können auch andere Maskenschichten zur Ausbildung der Gatebereiche GB verwendet werden. - In einem nachfolgenden Verfahrensschritt gemäß
2b wird nunmehr ganzflächig eine relativ dünne Implantationsmaskenschicht3 ausgebildet. Vorzugsweise erfolgt dieses Ausbilden der Implantationsmaskenschicht3 durch Abscheiden einer homogenen Isolierschicht aus einer Gasphase, wodurch man die in2b dargestellte gleichmäßig dicke Implantationsmaskenschicht3 erhält. Die Implantationsmaskenschicht3 besteht vorzugsweise aus einer SiO2-Schicht und wird mit einem nachfolgend nicht näher beschriebenen herkömmlichen Gasphasen-Abscheideverfahren ausgebildet. Die Implantationsmaskenschicht3 kann jedoch auch aus weiteren Materialien bestehen und/oder mittels anderer herkömmlicher Verfahren abgeschieden werden. - In einem Verfahrensschritt gemäß
2c erfolgt nunmehr eine vertikale Implantation I1 oder optional eine schräge Implantation I1s zum Implantieren von Verunreinigungen im Halbleitersubstrat1 . Hierbei wird unter Verwendung der Maskenschicht2 und der darüberliegenden Implantationsmaskenschicht3 das Anti-Punch-Through-Implantationsgebiet4 zentriert oder seitlich versetzt im Halbleitersubstrat1 an der Stelle des Gatebereichs GB bzw. einem entsprechenden Kanalbereich ausgebildet. Aufgrund der homogenen Schichtdicke der Implantationsmaskenschicht3 wirkt die vertikal im Gatebereich GB entlang den Rändern der Maskenschicht2 verlaufende Implantationsmaskenschicht3 wie eine zusätzliche Maske, wodurch lediglich in einem lokalen Bereich des Gatebereichs GB im Halbleitersubstrat1 bzw. dem entsprechenden Kanalbereich zentriert oder seitlich leicht versetzt das Anti-Punch-Through-Implantationsgebiet4 bzw.4s ausgebildet wird. - Die im Gatebereich GB bzw. in der durch die Maskenschicht
2 ausgebildeten Aussparung horizontal verlaufende Implantationsmaskenschicht3 stellt hierbei kein wesentliches Hindernis für die Implantation I1 oder I1s dar, weshalb relativ geringe Implantationsenergien verwendet werden können. Demzufolge wird außerhalb des Gatebereichs GB die maskierende Wirkung im wesentlichen durch die Maskenschicht2 realisiert. Da die Herstellung einer derartigen Implantationsmaskenschicht3 relativ einfach ist, ergibt sich ein kostengünstiges Verfahren zur Herstellung eines Kurzkanal-Feldeffekttransistors für Strukturbreiten unterhalb von 0,1 μm. - Zur Verbesserung des Anti-Punch-Through-Verhaltens kann durch die schräge Implantation I1s das Anti-Punch-Through-Implantationsgebiet
4s in Abhängigkeit von den verwendeten Drain-/Sourcespannungen an ein später definiertes bzw. ausgebildetes Drain-/Sourcegebiet herangeführt bzw. verschoben werden, wodurch sich lokale Feldstärken weiter ausgleichen lassen und man verbesserte Sättigungsströme für den Feldeffekttransistor erhält. - In einem nachfolgenden Verfahrensschritt gemäß
2d wird nunmehr die Implantationsmaskenschicht3 , welche im wesentlichen als Opferschicht verwendet wird, mittels eines herkömmlichen Ätzverfahrens ganzflächig entfernt. - In einem Verfahrensschritt gemäß
2e erfolgt nunmehr eine lokale Ausbildung einer Gate-Isolationsschicht5 an der Oberfläche des Halbleitersubstrats1 im Gatebereich GB. Vorzugsweise wird dieses lokale Ausbilden der Gate-Isolationsschicht5 durch ein thermisches Oxidationsverfahren unter Verwendung der Maskenschicht2 als Maske realisiert. Hierbei wird beispielsweise mit einer herkömmlichen thermischen Oxi dation das Halbleitersubstrat1 lokal im Gatebereich GB oxidiert, wodurch bei Verwendung von Si als Halbleitersubstrat1 beispielsweise eine SiO2-Gate-Isolationsschicht5 ausgebildet wird. - Diese Gate-Isolationsschicht
5 besitzt hierbei insbesondere im Gegensatz zum eingangs genannten Stand der Technik hervorragende elektrische Eigenschaften, weshalb es auch als Tunneloxid für sogenannte nichtflüchtige Eintransistorhalbleiterspeicherzellen verwendet werden kann (z.B. Flash-Speicher). Eine leichte Unteroxidation der Maskenschicht2 stellt hierbei keinerlei Nachteile dar, da sie insbesondere bei einem späteren Ausbilden von Source-/Draingebieten vorzugsweise mittels Spacertechnik ausgeglichen wird. - Im Gegensatz zum Stand der Technik stehen ferner bei der Auswahl von Dotierstoffen alle Möglichkeiten gleichwertig zur Verfügung, da eine jeweils unterschiedliche Beschädigung einer Gate-Isolationsschicht durch die jeweiligen Dotierstoffe bei der erfindungsgemäßen nachträglichen Ausbildung der Gate-Isolationsschicht nicht von Bedeutung ist. Der Freiheitsgrad bei der Realisierung insbesondere der Anti-Punch-Through-Implantationsgebiete wird dadurch stark verbessert.
- Gemäß
2f wird in nachfolgenden Verfahrensschritten eine Gateschicht bzw. Gateelektrode6 im Gatebereich GB ausgebildet. Vorzugsweise wird hierbei eine Polysiliziumschicht ganzflächig abgeschieden und unter Verwendung eines selektiven Ätzverfahrens bis zur Maskenschicht2 entfernt, wodurch sich zunächst eine nichtdargestellte halb gefüllte Aussparung im Gatebereich GB ergibt. Anschließend kann bei Realisierung der Gateschicht6 durch eine Mehrschichtstruktur beispielsweise eine WSix-Schicht ganzflächig abgeschieden und wiederum beispielsweise mittels CMP (chemical mechanical polishing) bis zur Maskenschicht2 planarisiert werden, wodurch man die in2f dargestellte Schnittansicht erhält. - Die Gateelektrode bzw. Gateschicht
6 kann jedoch auch aus einem einzigen elektrisch leitenden Material bestehen und/oder selektiv in der Aussparung für den Gatebereich GB ausgebildet werden. Wesentlich für die vorliegende Erfindung ist jedoch die weiterhin vorhandene Maskenschicht2 , die auf diese Art und Weise für alle wesentlichen Implantations- und Strukturierungsvorgänge hinsichtlich des Gatebereichs GB selbstjustierende Prozesse ermöglichen. - Gemäß
2g werden in nachfolgenden Schritten zunächst die Maskenschicht2 entfernt und beispielsweise unter Verwendung der Gateelektrode bzw. Gateschicht6 als Maske schwach dotierte Source-/Draingebiete S/D (LDD, low doped drain) im Halbleitersubstrat1 ausgebildet. Vorzugsweise werden in einem nachfolgenden Schritt Spacerschichten7 an den Seitenwänden der Gateelektrode bzw. Gateschicht6 ausgebildet und eine weitere (starke) Dotierung zum selbstjustierenden Ausbilden von stark dotierten Source-/Draingebieten (HDD, high doped drain) durchgeführt. - Vorzugsweise erfolgt diese Dotierung der Source-/Draingebiete S/D mittels einer oder mehrerer weiterer Ionenimplantationen I2, wobei jedoch grundsätzlich auch Diffusionsverfahren möglich sind.
- Zur weiteren Verbesserung der Transistoreigenschaften kann darüber hinaus eine Seitenwand-Oxidation (side wall oxidation) sowie ein sogenanntes „junction annealing" zum Ausheilen von jeweiligen pn-Übergängen durchgeführt werden. Auf diese Weise erhält man einen Kurzkanal-Feldeffekttransistor mit verbesserten elektrischen Eigenschaften, der sich insbesondere für hochintegrierte Schaltungen mit einer Strukturbreite von ≤ 0,15 μm einfach und kostengünstig realisieren läßt.
- Die Erfindung wurde vorstehend anhand eines Feldeffekttransistors für eine DRAM-Eintransistorspeicherzelle beschrieben. Sie ist jedoch nicht darauf beschränkt und umfaßt vielmehr alle Anwendungsfälle von Kurzkanal-Feldeffekttransistoren, wie sie beispielsweise auch in nichtflüchtigen Halbleiterspeicherzellen mit ladungsspeichernder Schicht (Flash, EEPROM, EPROM) und sonstigen Schaltungen mit Kurzkanal-Feldeffekttransistoren verwendet werden können.
- Die vorliegende Erfindung wurde insbesondere anhand eines n-Kanal-MOSFETs beschrieben, sie ist jedoch nicht darauf beschränkt und umfaßt vielmehr alle weiteren Feldeffekttransistorstrukturen oder Kombinationen und insbesondere auch den p-Kanal-MOSFET.
Claims (10)
- Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet, bestehend aus den Schritten: a) Ausbilden einer Maskenschicht (
2 ) an der Oberfläche eines Halbleitersubstrats (1 ); b) selektives Entfernen von vorbestimmten Bereichen der Maskenschicht (2 ) zum Ausbilden von Gatebereichen (GB); c) Ausbilden einer Implantationsmaskenschicht (3 ) an der Oberfläche der Maskenschicht (2 ) mit den Gatebereichen (GB) durch Abscheiden einer ganzflächigen, homogenen Isolierschicht; d) Implantieren von Verunreinigungen zum Ausbilden des Anti-Punch-Through-Implantationsgebietes (4 ) im Halbleitersubstrat (1 ) des Gatebereichs (GB); e) ganzflächiges Entfernen der Implantationsmaskenschicht (3 ); f) Ausbilden einer Gate-Isolationsschicht (5 ) an der Oberfläche des Halbleitersubstrats (1 ) im Gatebereich (GB); g) Ausbilden einer Gateschicht (6 ) im Gatebereich (GB); h) Entfernen der Maskenschicht (2 ); und i) Ausbilden von Source-/Draingebieten (S, D) im Halbleitersubstrat (1 ) unter Verwendung der Gateschicht (6 ) als Maske. - Verfahren nach Patentanspruch 1, dadurch gekennzeichnet, dass das Ausbilden der Implantationsmaskenschicht (
3 ) in Schritt c) durch Abscheiden der homogenen Isolierschicht aus der Gasphase erfolgt. - Verfahren nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, dass die Implantationsmaskenschicht (
3 ) eine SiO2-Schicht darstellt. - Verfahren nach einem der Patentansprüche 1 bis 3, dadurch gekennzeichnet, dass das Ausbilden der Gate-Isolationsschicht (
5 ) in Schritt f) durch thermische Oxidation des Halbleitersubstrats (1 ) erfolgt. - Verfahren nach einem der Patentansprüche 1 bis 4, dadurch gekennzeichnet, dass die Gate-Isolationsschicht (
5 ) eine SiO2-Schicht ist. - Verfahren nach einem der Patentansprüche 1 bis 5, dadurch gekennzeichnet, dass das Implantieren in Schritt d) vertikal (I1) oder schräg (I1s) zum Ausbilden des Anti-Punch-Through-Implantationsgebietes (
4 ,4s ) zentriert oder seitlich versetzt im Halbleitersubstrat (1 ) des Gatebereichs (GB) erfolgt. - Verfahren nach einem der Patentansprüche 1 bis 6, dadurch gekennzeichnet, dass das Ausbilden der Source-/Draingebiete (S, D) in Schritt i) ein Ausbilden von schwach dotierten und stark dotierten Source-/Draingebieten darstellt, wobei für das Ausbilden der stark dotierten Source-/Draingebiete (S, D) zusätzliche seitlich an der Gateschicht (
6 ) angeordnete Spacer (7 ) verwendet werden. - Verfahren nach einem der Patentansprüche 1 bis 7, dadurch gekennzeichnet, dass das Ausbilden der Source-/Draingebiete (S, D) in Schritt i) zumindest eine weitere Implantation (I2) von Verunreinigungen darstellt.
- Verfahren nach einem der Patentansprüche 1 bis 8, dadurch gekennzeichnet, dass die Maskenschicht (
2 ) eine Si3N9-Hartmaske ist. - Verfahren nach einem der Patentansprüche 1 bis 9, dadurch gekennzeichnet, dass die Gateschicht (
6 ) eine Polysilizium- und/oder WSix-Schicht ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19957540A DE19957540B4 (de) | 1999-11-30 | 1999-11-30 | Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet |
US09/726,960 US6458664B2 (en) | 1999-11-30 | 2000-11-30 | Method for fabricating a field-effect transistor having an anti-punch-through implantation region |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19957540A DE19957540B4 (de) | 1999-11-30 | 1999-11-30 | Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19957540A1 DE19957540A1 (de) | 2001-06-13 |
DE19957540B4 true DE19957540B4 (de) | 2005-07-07 |
Family
ID=7930823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19957540A Expired - Fee Related DE19957540B4 (de) | 1999-11-30 | 1999-11-30 | Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet |
Country Status (2)
Country | Link |
---|---|
US (1) | US6458664B2 (de) |
DE (1) | DE19957540B4 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8330232B2 (en) * | 2005-08-22 | 2012-12-11 | Macronix International Co., Ltd. | Nonvolatile memory device and method of forming the same |
US9159568B2 (en) * | 2006-02-04 | 2015-10-13 | Cypress Semiconductor Corporation | Method for fabricating memory cells having split charge storage nodes |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4341509A1 (de) * | 1993-11-23 | 1995-06-08 | Gold Star Electronics | MOS-Transistor und Verfahren zu dessen Herstellung |
DE4208537C2 (de) * | 1991-05-15 | 1997-04-17 | Gold Star Electronics | MOS-FET-Struktur und Verfahren zu deren Herstellung |
US5686321A (en) * | 1994-07-15 | 1997-11-11 | United Microelectronics Corp. | Local punchthrough stop for ultra large scale integration devices |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960008735B1 (en) * | 1993-04-29 | 1996-06-29 | Samsung Electronics Co Ltd | Mos transistor and the manufacturing method thereof |
US5429956A (en) * | 1994-09-30 | 1995-07-04 | United Microelectronics Corporation | Method for fabricating a field effect transistor with a self-aligned anti-punchthrough implant channel |
KR0175119B1 (ko) * | 1995-12-06 | 1999-04-01 | 정지택 | 역측벽을 이용한 함몰채널 mosfet의 제조방법 |
KR100205320B1 (ko) * | 1996-10-25 | 1999-07-01 | 구본준 | 모스펫 및 그 제조방법 |
US6124177A (en) * | 1999-08-13 | 2000-09-26 | Taiwan Semiconductor Manufacturing Company | Method for making deep sub-micron mosfet structures having improved electrical characteristics |
US6169003B1 (en) * | 1999-08-16 | 2001-01-02 | Taiwan Semiconductor Manufacturing Company | Method for forming a MOS device with an elevated source and drain, and having a self-aligned channel input |
US6232160B1 (en) * | 1999-09-15 | 2001-05-15 | Taiwan Semiconductor Manufacturing Company | Method of delta-channel in deep sub-micron process |
JP4235342B2 (ja) * | 2000-04-28 | 2009-03-11 | キヤノン株式会社 | 撮像装置 |
-
1999
- 1999-11-30 DE DE19957540A patent/DE19957540B4/de not_active Expired - Fee Related
-
2000
- 2000-11-30 US US09/726,960 patent/US6458664B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4208537C2 (de) * | 1991-05-15 | 1997-04-17 | Gold Star Electronics | MOS-FET-Struktur und Verfahren zu deren Herstellung |
DE4341509A1 (de) * | 1993-11-23 | 1995-06-08 | Gold Star Electronics | MOS-Transistor und Verfahren zu dessen Herstellung |
US5686321A (en) * | 1994-07-15 | 1997-11-11 | United Microelectronics Corp. | Local punchthrough stop for ultra large scale integration devices |
Also Published As
Publication number | Publication date |
---|---|
DE19957540A1 (de) | 2001-06-13 |
US20010004541A1 (en) | 2001-06-21 |
US6458664B2 (en) | 2002-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10328577B4 (de) | Nichtflüchtige Speicherzelle und Herstellungsverfahren | |
DE112004001922B4 (de) | Flash-Architektur mit abgesenktem Kanal für geringere Kurzkanaleffekte | |
EP1550154B1 (de) | Feldeffekttransistor mit lokaler source-/drainisolation sowie zugehöriges herstellungsverfahren | |
DE102014112283B4 (de) | Herstellverfahren für eine Halbleitervorrichtung und Halbleitervorrichtung als integrierter Transistor | |
DE102007063781B3 (de) | Verfahren zur Herstellung eines Halbleiterwafers | |
DE10296953B4 (de) | Herstellungsverfahren für einen Doppelgatetransistor | |
DE4212829C2 (de) | Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren | |
DE102004030345B4 (de) | Mehrmulden-Bauelement und Herstellungsverfahren | |
DE102008000141B4 (de) | Verfahren zur Herstellung eines rauscharmen Transistors | |
DE10237524A1 (de) | Halbleitervorrichtung mit Isolierschichttransistor und Isolierschichtkapazität und Verfahren zu deren Herstellung | |
DE19900992A1 (de) | Halbleitereinrichtung und Verfahren zu ihrer Herstellung | |
DE102008028519A1 (de) | Integrierter Schaltkreis mit Feldeffekttransistor mit bezüglich der Austrittsarbeit mehrteiliger Gateelektrode | |
DE10131276A1 (de) | Feldeffekttransistor und Verfahren zu seiner Herstellung | |
DE102010016000A1 (de) | Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE102016100562A1 (de) | Eine halbleitersubstratanordnung, eine halbleitervorrichtung und ein verfahren zum bearbeiten eines halbleitersubstrats | |
DE102012215988A1 (de) | CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε durch Wärmebehandlung und nach Entfernung der Diffusionsschicht | |
EP1631990B1 (de) | Herstellungsverfahren für einen feldeffekttransistor | |
DE10131237A1 (de) | Feldeffekttrasistor und Verfahren zu seiner Herstellung | |
DE112006001520B4 (de) | Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden | |
DE10231966A1 (de) | Feldeffekttransistor, zugehörige Verwendung und zugehöriges Herstellungsverfahren | |
DE102018203747A1 (de) | Feldeffekttransistoren mit einer T förmigen Gateelektrode | |
DE19957540B4 (de) | Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet | |
DE102004021240B4 (de) | Verfahren zur Herstellung einer Halbleiter-Schaltungsanordnung in BiCMOS-Technologie | |
DE102009021480B4 (de) | Reduzierte Siliziumdicke in n-Kanaltransistoren in SOI-CMOS Bauelementen | |
US5959330A (en) | Semiconductor device and method of manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |