DE4336655C2 - Schaltungsanordnung zur Frequenzmultiplikation - Google Patents
Schaltungsanordnung zur FrequenzmultiplikationInfo
- Publication number
- DE4336655C2 DE4336655C2 DE4336655A DE4336655A DE4336655C2 DE 4336655 C2 DE4336655 C2 DE 4336655C2 DE 4336655 A DE4336655 A DE 4336655A DE 4336655 A DE4336655 A DE 4336655A DE 4336655 C2 DE4336655 C2 DE 4336655C2
- Authority
- DE
- Germany
- Prior art keywords
- counter
- output
- clocked
- input
- auxiliary clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/62—Performing operations exclusively by counting total number of pulses ; Multiplication, division or derived operations using combined denominational and incremental processing by counters, i.e. without column shift
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Complex Calculations (AREA)
Description
Bei der Erfindung handelt es sich um eine Schaltungsanord
nung zur Frequenzmultiplikation. Derartige Schaltungsan
ordnungen erzeugen aus einem periodischen und digitalen
Eingangssignal mit - in Grenzen - beliebiger Frequenz ein
nominell periodisches Ausgangssignal. Dabei ergibt sich
die Frequenz des Ausgangssignals aus der des Eingangssi
gnals durch Multiplikation mit einem - ebenfalls in gewis
sen Grenzen frei einstellbaren - Faktor K. Der Faktor K
soll im folgenden als Koppelfaktor bezeichnet werden.
Ein einfaches Beispiel für eine Schaltungsanordnung mit
der angegebenen Funktion ist ein programmierbarer Fre
quenzteiler. Der Koppelfaktor K ist ein diesem Falle mit
dem eingestellten Teilungsverhältnis identisch.
Ein anderes bekanntes Beispiel ist ein sogenannter nume
risch gesteuerter Oszillator (Näheres hierzu findet man
z. B. in "ELEKTRONIK" 14 (1990) Seiten 81 bis 88). Bei ei
nem solchen Oszillator wird durch zyklisches Abfragen ei
ner Wertetabelle ein digitales Ausgangssignal erzeugt, das
durch einen nachgeschalteten D/A-Wandler in ein analoges
Signal überführt werden kann. Das Abfragen dieser Werteta
belle erfolgt synchron zu einer angelegten Taktfrequenz.
Bei einer anderen Programmierung des Oszillators lassen
sich Pulsfolgen mit konstantem Tastverhältnis erzeugen.
Die Frequenz Fa des Ausgangssignals eines numerisch gesteu
erten 32-Bit-Oszillators ergibt sich aus der Frequenz Fc
des Taktes, mit dem der Oszillator getaktet wird, über die
Gleichung
Fa = (DATA.Fc):232, (1)
Fa = (DATA.Fc):232, (1)
wobei DATA ein 32 Bit langes Datenwort ist, das über einen Steuereingang eingegeben
werden kann. Der Bruch DATA/232 ist in diesem Falle der Koppelfaktor K. Eine Änderung
der Ausgangsfrequenz Fa kann verzögerungsfrei vorgenommen werden, indem an den
Steuereingang des Oszillators ein anderes Datenwort angelegt wird.
Numerisch gesteuerte Oszillatoren haben den Nachteil, daß die Frequenz des Ausgangs
signals nicht höher als etwa ein viertel der Taktfrequenz sein kann, wenn man auf wenig
gestörte Ausgangssignale Wert legt.
Schließlich ist bei beiden angeführten Beispielen von Nachteil, daß der Koppelfaktor K
grundsätzlich nicht größer als eins sein kann. Wird der Fachmann zum Beispiel vor die
Aufgabe gestellt, aus einem Taktsignal für eine Bildfolgefrequenz die Zeilenwechsel
frequenz abzuleiten, so müßte der Koppelfaktor K wesentlich größer als eins sein.
Eine ähnlich gelagerte Aufgabe besteht darin, aus der Tacho Impulsfolge eines Film
abtastsystems die Impulsfolge für die Abtastung der Zeilen eines Filmbildes herzuleiten
(nähere Erläuterung vergleiche weiter unten). Auch hier ergibt sich für viele der
gebräuchlichen Standards ein Frequenzverhältnis, das einen Koppelfaktor K mit K größer
als eins erfordert. Die oben angegebenen Schaltungen sind folglich zur Lösung dieser
Aufgaben nicht geeignet.
Aus dem Dokument US 3 970 954 ist ebenfalls eine Schaltungsanordnung zur
Frequenzmultiplikation bekannt. Die Schaltungsanordnung beinhaltet einen Oszillator,
der zur Taktung eines ersten und zweiten Zählers dient. Der Zählerstand (Nm) des ersten
Zählers wird an einen Übersetzer weitergeleitet, wenn gleichzeitig durch ein zu multipli
zierendes Eingangssignal am Eingangsschaltkreis ein entsprechendes Signal zur
Übersetzung erzeugt wird. Der Übersetzer übersetzt den Zählerstand (Nm) des ersten
Zählers in einen spezifischen Wert (Ni). Der Wert (Ni) wird in einen Speicher gespeichert.
Ein Vergleicher vergleicht ein aus dem zweiten Zähler kommendes Signals und mit dem
Ausgangssignal des Speichers. Bei Gleichheit der Signale wird ein Ausgangsimpuls der
Schaltungsanordnung erzeugt, der gleichzeitig zur Rücksetzung des zweiten Zählers dient.
Dabei gleicht der Wert (Ni) dem Zählerstand (Nm) des ersten Zählers dividiert durch den
Koppelfaktor K.
Ni = (1/K).Nm (5)
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Frequenzmulti
plikation anzugeben, welche die Realisierung von Koppelfaktoren ermöglicht, deren Werte
größer als eins sind.
Diese Aufgabe wird durch eine Anordnung gelöst, die folgende Schaltungsmerkmale
aufweist:
- - einen Eingangszähler, der von einem ersten Hilfstakt getaktet wird,
- - einem Ausgangszähler, der von einem zweiten Hilfstakt getaktet wird, der durch einen Teiler heruntergeteilte Takt ist, mit dem ein numerisch gesteuerte Oszillator getaktet wird und
- - Mittel zur Steuerung des Ausgangszählers, die aus einem Register, in dem Zählerstände des Eingangszählers zwischengespeichert werden, einem Vergleicher, der diese Zählerstände mit den Zählerständen eines Ausgangszählers vergleicht, und dann einen Impuls abgibt, wenn der Vergleich zu einem vorbestimmten Ergebnis führt und einer Rückkopplung zwischen Vergleicher und Ausgangszähler derart, daß die Impulse des Vergleicher den Ausgangszähler auf seinen Anfangszustand zurücksetzen, bestehen, wobei
es sich bei dem ersten Hilfstakt um ein Ausgangssignal eines numerisch gesteuerten
Oszillators handelt, dem Steuerdaten zugeführt werden, und
der zweite Hilfstakt der durch einen Teiler heruntergeteilte Takt ist, mit dem der numerisch gesteuerte Oszillator getaktet wird.
der zweite Hilfstakt der durch einen Teiler heruntergeteilte Takt ist, mit dem der numerisch gesteuerte Oszillator getaktet wird.
Vorteilhafte Ausgestaltungen der Lösung sind in Unteransprüchen angegeben.
An Hand der Figuren soll die Erfindung nun näher erläutert werden.
Es zeigen:
Fig. 1 eine erste Lösungsvariante,
Fig. 2 eine zweite Lösungsvariante und
Fig. 3 ein Anwendungsbeispiel der Erfindung.
In Fig. 1 wird einem Eingangszähler 1 ein Signal a zugeführt, dessen Frequenz mit einem
einstellbaren Koppelfaktor K multipliziert werden soll. Im folgenden wird der Kürze
wegen kein Unterschied zwischen der Bezeichnung eines Signals und dem Bezugszeichen
einer Leitung gemacht, auf der dieses Signal weitergeleitet wird.
Das Signal a ist an den Rücksetzeingang des Zählers 1 gelegt. Getaktet wird dieser Zähler
mit einem ersten Hilfstakt g, der je nach gewünschter Genauigkeit eine Frequenz hat, die
wesentlich größer ist als die Frequenz des Signals a ist. Durch diese Beschaltung mißt des
Eingangszählers 1 die Periodendauer des Signals a in Einheiten der Periodendauer des
Hilfstaktes g. Das Meßergebnis, nämlich der Zählerstand, den der Eingangszähler 1 beim
Auftreten eines Rücksetzimpulses erreicht hat, wird über
eine Leitung b in ein Register 2 eingeschrieben und fest
gehalten. Der Inhalt des Registers 2 wird über eine Lei
tung c an einen Eingang eines Multiplizierers 5 gelegt.
Dem zweiten Eingang des Multiplizierers wird ein Steuer
wort - im folgenden mit DATA bezeichnet - über eine Lei
tung i zugeführt. Der Zählerstand und das Steuerwort wer
den miteinander multipliziert und über eine Leitung d ei
nem zweiten Register 3 zugeführt. Der Ausgang des Registe
rs 3 steht über eine Leitung e mit einem Ausgangszähler 4
in Verbindung. Die im zweiten Register 3 gespeicherte Zahl
legt den Zählerstand fest, auf den der Ausgangszähler 4
hochlaufen muß, bevor er auf seinen Anfangszustand zurück
gesetzt wird. Getaktet wird der Ausgangszähler 4 mit einem
zweiten Hilfstakt h. Hat der Ausgangszähler 4 den Stand
erreicht, der durch den Inhalt des Registers 3 festgelegt
ist, gibt er auf einer Leitung f eine Impuls ab. Diese
Impulsfolge stellt das Ausgangssignal dar, dessen Frequenz
Ff mit der Frequenz Fa des Eingangssignals a über einen
Koppelfaktor K verbunden ist, der sich aus der Gleichung
K = Fh/(DATA.Fg) (2)
ergibt. Die Formel 2 zeigt, daß der Koppelfaktor K im Bei
spiel nach Fig. 1 über Veränderung der Größe DATA variiert
werden kann, da die Frequenzen Fh und Fg der Hilfstakte h
und g in der Regel nicht verändert werden.
Theoretisch bestehen keine Einschränkungen für den Koppel
faktor K. Praktisch jedoch hat das Beispiel nach Fig. 1
den Nachteil, daß zur genauen Realisierung des durch Glei
chung (2) angegebenen Koppelfaktors ein hoher schaltungs
technischer Aufwand erforderlich ist. Bei der Herleitung
von Gleichung (2) wurde nämlich unterstellt, daß der Mul
tiplizierer 5 das Produkt der im Beispiel sechzehn-stel
ligen Zahlen c und DATA auf 32 Stellen genau bestimmt. Bei
dieser Genauigkeit müßte der Ausgangszähler 4 ein Zähler
mit 32 Stufen sein. Dieser Aufwand wird reduziert, in dem
der Multiplizierer das Produkt nur auf 16 Stellen genau
bestimmt. Das Abschneiden der restlichen Stellen hat al
lerdings die Folge, daß die Impulse im Signal f mit stän
dig zunehmender Abweichung zu früh auftreten. Daher ist
eine Schaltung nach Fig. 1 für Anwendungsfälle, die eine
hohe Genauigkeit erfordern, weniger geeignet.
Eine Schaltungsanordnung mit vergleichsweise geringem
schaltungstechnischem Aufwand jedoch hoher Genauigkeit ist
in Fig. 2 abgebildet. Auch hier stellt a das Eingangssi
gnal dar, das an den Rücksetzeingang eines Eingangszählers
1 geführt wird. Getaktet wird der Zähler mit einem Hilfs
takt e, der mit einem Ausgangssignal eines numerisch ge
steuerten Oszillators 4 übereinstimmt. Die Steuerdaten
DATA werden dem Oszillator 4 über eine Leitung h zuge
führt. Getaktet wird er durch eine Takt i. Ein Register 2
hat die gleiche Funktion wie das Register 2 in der Fig. 1.
Der Inhalt des Registers 2 wird über eine Leitung c einem
Vergleicher 3 zugeführt. Der Vergleicher 3 vergleicht den
Inhalt des Registers 2 mit dem laufenden Stand eines Aus
gangszählers 5, der dem Vergleicher 3 über eine Leitung f
zugeführt wird. Getaktet wird der Ausgangszähler 5 durch
eine Hilfstakt g, der aus dem Takt für den numerisch ge
steuerten Oszillator 4 durch Teilung mit einem Frequenz
teiler 6 hervorgeht. Der Teiler 6 teilt den Takt i im Ver
hältnis 1 : N herunter. Sobald der Vergleicher 3 feststellt,
daß der Stand des Ausgangszählers 5 größer als der Inhalt
des Registers 2 ist, gibt er einen Impuls d ab, der
gleichzeitig dazu verwendet wird, den Zähler 5 wieder auf
seinen Anfangszustand zurückzusetzen. Für den Koppelfaktor
ergibt sich in diesem Fall
K = 232/(DATA.N) (3)
Wie sich aus Gleichung (3) ablesen läßt, sind die Ein
stellmöglichkeiten des Koppelfaktors K durch die Einstell
möglichkeiten des numerischgesteuerten Oszillators 4 und
durch die Wahl von N begrenzt.
Um den Einstellbereich des Koppelfaktors noch weiter zu
vergrößern und damit die Flexibilität der Schaltung zu
erhöhen, wird auch der zweite Hilfstakt g in einer Anord
nung nach Fig. 2 durch einen weiteren numerisch gesteuer
ten Oszillator erzeugt.
Fig. 3 zeigt schematisch die im vorliegenden Zusammenhang
interessierenden Bestandteile eines Filmabtastsystems.
Durch ein solches System werden die Bilder eines Zellu
loid-Filmes 301 zeilenweise durch einen (nicht gezeigten)
Scanner abgetastet. Die Abtastwerte werden dann in einen
(ebenfalls nicht gezeigten) Bildspeicher eingeschrieben
und danach für eine Fersehsendung oder für die Produktion
eines Video-Filmes aufbereitet. Die Zeilenabtastfrequenz
hängt z. B. von dem Video-Filmformat ab, in das die abge
tasteten Daten eingeordnet werden müssen.
Der Zelluloid-Film 301 wird von einer (nicht gezeigten)
Transportvorrichtung (Capstan) durch den Scanner gezogen.
Die Geschwindigkeit, mit der das geschieht, wird von einem
Tacho 302 in eine Impulsfolge 303 umgesetzt, deren Impuls
folgefrequenz FT proportional zur Filmgeschwindigkeit ist.
Aus dieser Impulsfolge erzeugt eine Schaltungsanordnung
zur Frequenzmultiplikation 304, 306 eine Impulsfolge 305,
deren Frequenz mit der Zeilenabtastfrequenz FZ übereinstim
mt. Die Impulsfolge 305 steuert z. B. den Scanner und ei
nen Adressgenerator für den Bildspeicher.
Nach dem Gesagten besteht zwischen den beiden Größen FZ
und FT die Beziehung
FZ = K.FT (4)
mit einem über ein Signal 306 noch einzustellenden Koppel
faktor K. Das einzustellende K ergibt sich aus dem Quotie
nten (gewünschte Zeilenzahl pro Bild) : (Tachoimpulse pro
Bild).
Um zu veranschaulichen, in welchen Größenordnungen sich
die genannten Parameter bewegen, sei ein Zahlenbeispiel
angegeben. Bei einem 35-mm-Film gibt der Tacho 302 pro
Bild 1169 Impulse ab. Soll ein Bild des Films 301 mit 1250
Zeilen abgetastet werden, müssen die Steuerdaten 306 so
gewählt werden, daß sich ein K von 1250 : 1169 = 1,07 er
gibt.
Damit die Qualität der Bilder durch den Abtastvorgang mög
lichst wenig beeinträchtigt wird, ist als Schaltungsanord
nung zur Frequenzmultiplikation 304, 306 eine Anordnung
nach Fig. 2 vorgesehen.
Claims (3)
1. Schaltungsanordnung zur Frequenzmultiplikation (Fig. 2)
mit einem Eingangszähler (1), der von einem ersten Hilfstakt (e) getaktet wird,
mit einem Ausgangszähler (5), der von einem zweiten Hilfstakt (g) getaktet wird,
mit Mitteln zur Steuerung des Ausgangszählers (5), die ein Register (2), in dem Zählerstände des Eingangszählers (1) zwischengespeichert werden, einen Vergleicher (3), der diese Zählerstände mit den Zählerständen eines Ausgangszählers (5) vergleicht, und dann einen Impuls (d) abgibt, wenn der Vergleich zu einem vorbestimmten Ergebnis führt und eine Rückkopplung zwischen Vergleicher (3) und Ausgangszähler (5) derart, daß die Impulse (d) des Vergleichers (3) den Ausgangszähler (5) auf seinen Anfangszustand zurücksetzen, aufweisen,
dadurch gekennzeichnet,
daß es sich bei dem ersten Hilfstakt (e) um ein Ausgangssignal eines numerisch gesteuerten Oszillators (4) handelt, dem Steuerdaten (DATA) zugeführt werden, und daß der zweite Hilfstakt (g) der durch einen Teiler (6) heruntergeteilte Takt (i) ist, mit dem der numerisch gesteuerte Oszillator (4) getaktet wird.
mit einem Eingangszähler (1), der von einem ersten Hilfstakt (e) getaktet wird,
mit einem Ausgangszähler (5), der von einem zweiten Hilfstakt (g) getaktet wird,
mit Mitteln zur Steuerung des Ausgangszählers (5), die ein Register (2), in dem Zählerstände des Eingangszählers (1) zwischengespeichert werden, einen Vergleicher (3), der diese Zählerstände mit den Zählerständen eines Ausgangszählers (5) vergleicht, und dann einen Impuls (d) abgibt, wenn der Vergleich zu einem vorbestimmten Ergebnis führt und eine Rückkopplung zwischen Vergleicher (3) und Ausgangszähler (5) derart, daß die Impulse (d) des Vergleichers (3) den Ausgangszähler (5) auf seinen Anfangszustand zurücksetzen, aufweisen,
dadurch gekennzeichnet,
daß es sich bei dem ersten Hilfstakt (e) um ein Ausgangssignal eines numerisch gesteuerten Oszillators (4) handelt, dem Steuerdaten (DATA) zugeführt werden, und daß der zweite Hilfstakt (g) der durch einen Teiler (6) heruntergeteilte Takt (i) ist, mit dem der numerisch gesteuerte Oszillator (4) getaktet wird.
2. Schaltungsanordnung nach Anspruch 1,
dadurch gekennzeichnet,
daß es sich bei dem zweiten Hilfstakt (g) um ein Ausgangssignal eines weiteren numerisch
gesteuerten Oszillators handelt.
3. Schaltungsanordnung zur Frequenzmultiplikation (Fig. 1)
mit einem Eingangszähler (1), der von einem ersten Hilfstakt (g) getaktet wird,
mit einem Ausgangszähler (4), der von einem zweiten Hilfstakt (h) getaktet wird, und
mit Mitteln zur Steuerung des Ausgangszählers (4), die ein Register (2), in dem Zählerstände des Eingangszählers (1) zwischengespeichert werden, einen Multiplizierer (5), der die Zählerstände des Eingangszählers (1) mit Steuerdaten (i) multipliziert, und ein weiteres Register (3), in dem die Ausgangsdaten (d) des Multiplizierers (5) zur Rücksetzung des Ausgangszählers (4) zwischengespeichert werden, aufweisen.
mit einem Eingangszähler (1), der von einem ersten Hilfstakt (g) getaktet wird,
mit einem Ausgangszähler (4), der von einem zweiten Hilfstakt (h) getaktet wird, und
mit Mitteln zur Steuerung des Ausgangszählers (4), die ein Register (2), in dem Zählerstände des Eingangszählers (1) zwischengespeichert werden, einen Multiplizierer (5), der die Zählerstände des Eingangszählers (1) mit Steuerdaten (i) multipliziert, und ein weiteres Register (3), in dem die Ausgangsdaten (d) des Multiplizierers (5) zur Rücksetzung des Ausgangszählers (4) zwischengespeichert werden, aufweisen.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4336655A DE4336655C2 (de) | 1993-10-27 | 1993-10-27 | Schaltungsanordnung zur Frequenzmultiplikation |
GB9421155A GB2283346B (en) | 1993-10-27 | 1994-10-20 | Film scanning system |
JP6264001A JPH07183727A (ja) | 1993-10-27 | 1994-10-27 | 周波数を逓倍する回路配置 |
US08/642,669 US5822229A (en) | 1993-10-27 | 1996-05-03 | Circuit arrangement for frequency multiplication |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4336655A DE4336655C2 (de) | 1993-10-27 | 1993-10-27 | Schaltungsanordnung zur Frequenzmultiplikation |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4336655A1 DE4336655A1 (de) | 1995-05-04 |
DE4336655C2 true DE4336655C2 (de) | 2002-11-21 |
Family
ID=6501145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4336655A Expired - Fee Related DE4336655C2 (de) | 1993-10-27 | 1993-10-27 | Schaltungsanordnung zur Frequenzmultiplikation |
Country Status (4)
Country | Link |
---|---|
US (1) | US5822229A (de) |
JP (1) | JPH07183727A (de) |
DE (1) | DE4336655C2 (de) |
GB (1) | GB2283346B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19714994C2 (de) * | 1996-04-10 | 2000-01-13 | Philips Corp Intellectual Pty | Filmtransportgeschwindigkeitssteuerung |
ES2124667B1 (es) * | 1996-12-16 | 1999-06-16 | Telefonica Nacional Espana Co | Circuito integrado multiplicador de frecuencia. |
KR100236088B1 (ko) * | 1997-02-03 | 1999-12-15 | 김영환 | 클럭 분배기 |
US20040001015A1 (en) * | 2000-12-30 | 2004-01-01 | Games John E. | Processing analog signals with respect to timing of related rotary parts |
DE102004002290B4 (de) * | 2004-01-16 | 2015-05-21 | Audi Ag | Ventiltrieb einer Brennkraftmaschine |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3970954A (en) * | 1975-04-03 | 1976-07-20 | Bell Telephone Laboratories, Incorporated | Digital frequency multiplier |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1470383A (en) * | 1973-04-03 | 1977-04-14 | Lucas Electrical Ltd | Apparatus for producing signals indicating increments of angular movement of a body |
US4017719A (en) * | 1975-12-18 | 1977-04-12 | Rca Corporation | Binary rate multiplier with means for spacing output signals |
JPS52122733A (en) * | 1976-04-07 | 1977-10-15 | Toshiba Corp | Pulse line converter |
US4112492A (en) * | 1977-01-18 | 1978-09-05 | Summers Gary J | Fuel economy measuring circuit employing rate multiplier components |
US4071743A (en) * | 1977-02-07 | 1978-01-31 | The United States Of America As Represented By The United States Department Of Energy | Digital scale converter |
US4242639A (en) * | 1978-09-05 | 1980-12-30 | Ncr Corporation | Digital phase lock circuit |
GB2052815B (en) * | 1979-05-23 | 1983-02-16 | Micro Consultants Ltd | Digital frequency multiplier |
US4339722A (en) * | 1979-05-23 | 1982-07-13 | Micro Consultants Limited | Digital frequency multiplier |
US4328484A (en) * | 1980-09-02 | 1982-05-04 | Denecke Henry M | Method and apparatus for numerically converting a parallel binary coded number from a first unit system to a second unit system |
US4530267A (en) * | 1983-03-07 | 1985-07-23 | Garfield Daniel J | Rhythm controller |
US4773031A (en) * | 1984-12-24 | 1988-09-20 | Tektronix, Inc. | Method and circuit for digital frequency multiplication |
US4669099A (en) * | 1985-10-15 | 1987-05-26 | The Singer Company | Digital frequency multiplier |
US4941160A (en) * | 1989-03-31 | 1990-07-10 | Digital Appliance Controls, Inc. | Frequency multiplier circuitry and method |
-
1993
- 1993-10-27 DE DE4336655A patent/DE4336655C2/de not_active Expired - Fee Related
-
1994
- 1994-10-20 GB GB9421155A patent/GB2283346B/en not_active Expired - Fee Related
- 1994-10-27 JP JP6264001A patent/JPH07183727A/ja active Pending
-
1996
- 1996-05-03 US US08/642,669 patent/US5822229A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3970954A (en) * | 1975-04-03 | 1976-07-20 | Bell Telephone Laboratories, Incorporated | Digital frequency multiplier |
Also Published As
Publication number | Publication date |
---|---|
DE4336655A1 (de) | 1995-05-04 |
JPH07183727A (ja) | 1995-07-21 |
GB2283346A (en) | 1995-05-03 |
US5822229A (en) | 1998-10-13 |
GB2283346B (en) | 1997-12-03 |
GB9421155D0 (en) | 1994-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3233288C2 (de) | ||
DE2805601C2 (de) | Schaltungsanordnung zur digitalen Korrektur von Zeitbasisfehlern eines Fernsehsignals | |
DE4326427A1 (de) | Digitaler Abtastratenumsetzer | |
EP0102598A1 (de) | Vorrichtung zur Phasensynchronisierung | |
DE1588961A1 (de) | Steuerschaltung,insbesondere zur Steuerung des synchronen Laufs zweier Motoren | |
DE4336655C2 (de) | Schaltungsanordnung zur Frequenzmultiplikation | |
DE1801282C3 (de) | Schaltungsanordnung zur Ermittelung der Phasenlage, der Spannungsamplitude oder der Stromamplitude an beliebigen Stellen wiederholt auftretender elektrischer Meßsignale in bezug auf ein vorgegebenes Vergleichssignal | |
DE2512738C2 (de) | Frequenzregler | |
DE68910603T2 (de) | Vorrichtung zur Erzeugung eines Rasterablenksignals. | |
WO1995014236A1 (de) | Phasenmessvorrichtung | |
DE2162837B2 (de) | ||
DE2329446A1 (de) | Einrichtung zum darstellen und zeichnen einer linie | |
DE2620969C2 (de) | Digital-Analogwandler bei einem Lagemeßsystem | |
DE102004050621A1 (de) | Schaltkreis zur Taktinterpolation | |
DE2921969C2 (de) | Verfahren und Schaltungsanordnung zum Messen der Phasenlage eines Farbträgerphaseninformationssignals eines PAL-codierten Farbfernsehsignals | |
EP0497416B1 (de) | Schaltungsanordnung zur Zeitbasis-Transformation eines digitalen Bildsignals | |
DE19714994C2 (de) | Filmtransportgeschwindigkeitssteuerung | |
DE2343092B2 (de) | Programmierbarer Funktionsgenerator | |
EP0536428B1 (de) | Gerät zum Verarbeiten von in Zeilen aufgeteilten Videosignalen | |
DE69328607T2 (de) | Detektierschaltung und Detektierverfahren | |
WO2000058936A1 (de) | Verfahren und einrichtung zum nachstellen der phase bei flachbildschirmen | |
DE4216714A1 (de) | Verfahren zum Einstellen von PLL-Parametern | |
DE3048444C2 (de) | Abtastverfahren und Schaltungsanordnung einer Wärmebildkamera | |
DE3331224C1 (de) | Verfahren zur kompatiblen Auflösungserhöhung im Leuchtdichtesignal und Schaltungsanordnung zur Durchführung des Verfahrens | |
DE2845006C2 (de) | Oszillatorabstimmschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8125 | Change of the main classification |
Ipc: G06F 7/68 |
|
8127 | New person/name/address of the applicant |
Owner name: PHILIPS CORPORATE INTELLECTUAL PROPERTY GMBH, 2233 |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS INTELLECTUAL PROPERTY & STANDARDS GMBH, 20 |
|
8339 | Ceased/non-payment of the annual fee |