DE4327660C2 - Vorrichtung zum Herstellen einer und Herstellungsverfahren für eine integrierte Halbleiterschaltungsvorrichtung und elektronische Schaltungsvorrichtung - Google Patents
Vorrichtung zum Herstellen einer und Herstellungsverfahren für eine integrierte Halbleiterschaltungsvorrichtung und elektronische SchaltungsvorrichtungInfo
- Publication number
- DE4327660C2 DE4327660C2 DE4327660A DE4327660A DE4327660C2 DE 4327660 C2 DE4327660 C2 DE 4327660C2 DE 4327660 A DE4327660 A DE 4327660A DE 4327660 A DE4327660 A DE 4327660A DE 4327660 C2 DE4327660 C2 DE 4327660C2
- Authority
- DE
- Germany
- Prior art keywords
- logic
- data
- function determination
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 222
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 238000012545 processing Methods 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 30
- 238000004364 calculation method Methods 0.000 claims description 28
- 238000004458 analytical method Methods 0.000 claims description 15
- 230000004044 response Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 claims 1
- 230000008054 signal transmission Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 116
- 238000010586 diagram Methods 0.000 description 44
- 238000011161 development Methods 0.000 description 10
- 230000018109 developmental process Effects 0.000 description 10
- 238000013461 design Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Evolutionary Computation (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung betrifft eine Vorrichtung nach dem Oberbegriff des
Anspruches 1 oder 16 und ein Verfahren nach dem Oberbegriff des
Anspruches 7 oder 25. Die Erfindung betrifft eine Vorrichtung zum
Herstellen einer und ein Herstellungsverfahren für eine
konfigurierbare integrierte Halbleiterschaltungsvorrichtung mit
Spezifizierungsdaten für Logikfunktionen. Die vorliegende Erfindung
betrifft ferner eine elektronische Schaltungsvorrichtung, die eine
solche Vorrichtung verwendet.
Die Feinwerktechnik zur Herstellung von Halbleitervorrichtungen hat
sich in den letzten Jahren mit atemberaubender Geschwindigkeit
entwickelt. Es ist möglich, auf einem einzigen Chip eine
Logikschaltung zu bilden, die hunderttausenden von Gattern
äquivalent ist. Die elektronischen Vorrichtungen, die diese immer
mehr verfeinerten Schaltungen benutzen, sind ebenfalls schnell
verbessert worden. Die Produktzyklen werden immer kürzer, wobei die
Entwicklung eines neuen Produkts in kürzerer Zeit eine erheblich
vergrößerte Anstrengung erfährt. Unter diesen Umständen werden unter
verschiedenen Halbleitervorrichtungen diejenigen, die für eine
weniger umfangreiche Produktion vieler Abwandlungen geeignet sind,
wie z. B. Gate Arrays, zu wesentlichen Elementen für elektronische
Geräte. Andererseits hat die kürzliche Technologieentwicklung zu
einer konfigurierbaren integrierten Halbleiterschaltungsvorrichtung
mit der Bezeichnung "feldprogrammierbares Gate Array" (Field
Programmable Gate Array), abgekürzt "FPGA", geführt. Diese
konfigurierbare integrierte Halbleiterschaltungsvorrichtung
realisiert verschiedene Logikfunktionen, wenn ihr
Spezifizierungsdaten für Logikfunktionen zugeführt werden, die von
einem Benutzer in einen einzelnen Chip geladen werden. Sie trägt
daher als Schlüsselelement zur schnellen Entwicklung neuer
elektronischer Geräte bei.
Eine konfigurierbare integrierte Halbleiterschaltungsvorrichtung ist
z. B. in der JP 62-115844 A (US 4,868,419) und der JP 63-1114 A
im Detail beschrieben.
Fig. 8 zeigt ein Blockdiagramm des allgemeinen Konzepts einer
konfigurierbaren integrierten Halbleiterschaltungsvorrichtung. Wie
in Fig. 8 dargestellt ist, sind Logikelemente 2 und Speicherelemente
3 in einer konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung 1 gebildet. Die Logikelemente 2 und
die Speicherelemente 3 sind durch Verdrahtungen 8 miteinander
verbunden. Durch reguläre Logikein/ausgabeanschlüsse 6 werden
reguläre Logikdaten in die bzw. aus den Logikelementen 2 übertragen.
Die Speicherelemente 3 empfangen Spezifizierungsdaten für
Logikfunktionen über Eingangsanschlüsse 4 und ein Betriebsmodus-
Steuersignal über Betriebsmodus-Steueranschlüsse 5.
Bei der Verwendung der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung wird zuerst ein Betriebsmodus-
Steuersignal, das einen Logikfunktion-Einstellmodus anfordert, über
die Betriebsmodus-Steueranschlüsse 5 den Speicherelementen 3
zugeführt, so daß die Speicherelemente 3 in den Logikfunktion-
Einstellmodus eintreten. Als nächstes werden Logikfunktion-
Bestimmungsdaten, die gewünschte Logikfunktionen anfordern, über die
Eingangsanschlüsse 4 an die Speicherelemente 3 eingegeben, wodurch
die Logikfunktion-Bestimmungsdaten in den Speicherelementen 3
gespeichert werden.
Anschließend wird das Betriebsmodus-Steuersignal zum Auslösen eines
regulären Betriebsmodus über die Betriebsmodus-Steueranschlüsse 5
den Speicherelementen 3 zugeführt, und die Speicherelemente 3 treten
in den regulären Betriebsmodus ein. Damit wird die konfigurierbare
integrierte Halbleiterschaltungsvorrichtung 1 darauf vorbereitet,
über die regulären Logikein/ausgabeanschlüsse 6 Logikoperationen
auszuführen, die den in den Speicherelementen 3 gespeicherten
Logikoperation-Bestimmungsdaten entsprechen.
Selbst mit demselben Aufbau realisiert die konfigurierbare
integrierte Halbleiterschaltungsvorrichtung 1 verschiedene
Logikoperationen, wenn sie verschiedene Logikoperation-
Bestimmungsdaten in den Speicherelementen 3 speichert. Wenn ein
Hersteller von Halbleitervorrichtungen integrierte
Halbleiterschaltungsvorrichtungen für nicht spezifizierte
Anwendungen für mehrere Abnehmer herstellen muß, sind solche
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen eine
Antwort.
Das bedeutet ferner, daß die konfigurierbaren integrierten
Halbleiterschaltungsvorrichtungen als unspezifisches Produkt
massenhaft hergestellt werden können. Das ermöglicht es dem
Hersteller, den Preis des Produktes zu senken. Andererseits kann der
Benutzer den Vorteil der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtungen nutzen, daß die Vorrichtungen
allein als integrierte Halbleiterschaltungsvorrichtungen mit
verschiedenen Logiken arbeiten, wenn nur die in den
Speicherelementen 3 gespeicherten Logikfunktion-Bestimmungsdaten
verändert werden. Darüber hinaus ist im Gegensatz zu einem Gate
Array kein komplexer Herstellungsprozeß zum Realisieren der
gewünschten Funktionen erforderlich. Es ist nur notwendig, die
Logikfunktion-Bestimmungsdaten in den Speicherelementen 3
einzustellen. Daher kann der Benutzer der konfigurierbaren
integrierten Halbleiterschaltungsvorrichtung in kürzerer Zeit und
mit geringeren Kosten eine integrierte
Halbleiterschaltungsvorrichtung entwickeln, die die gewünschten
Logikfunktionen erzielt.
Die oben angeführten konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung werden in solche klassifiziert, bei
denen die Speicherelemente 3 durch Fuse-ROMs gebildet werden (ROMs
mit abschmelzbaren Verbindungen), so daß die Logikfunktion-
Bestimmungsdaten nur einmal in die Speicherelemente 3 eingeschrieben
werden können, und solche, bei denen die Speicherelemente 3 durch
wiederbeschreibbare EEPROMs und RAMs gebildet werden, so daß die
Logikfunktion-Bestimmungsdaten mehrfach in die Speicherelemente 3
eingeschrieben werden können. Die im folgenden beschriebenen
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen
gehören zu letzterem Typ, bei denen die Logikfunktion-
Bestimmungsdaten mehrfach in die Speicherelemente 3 eingeschrieben
werden können.
Um eine integrierte Halbleiterschaltungsvorrichtung mit einer
gewünschten Logikfunktion durch Verwendung der konfigurierbaren
integrierten Halbleiterschaltungsvorrichtung zu erhalten, ist die
Erzeugung von Logikfunktion-Bestimmungsdaten notwendig, mit deren
Hilfe die gewünschte Logikfunktion erzielt wird.
Fig. 9 zeigt ein Diagramm zur Erläuterung des Ablaufs, wie die
Logikfunktion-Bestimmungsdaten erzeugt werden.
Wie in Fig. 9 dargestellt ist, wird zuerst im Logikentwurfsschritt
11 eine Logikschaltung entworfen, die eine gewünschte Logikfunktion
realisiert, wie das auch normalerweise beim Entwerfen einer
gewöhnlichen Logikschaltung der Fall ist. Dadurch werden
Schaltbilddaten 21 erzeugt, die die gewünschte Logikschaltung
definieren. Im nachfolgenden Anordnungs- und Verdrahtungsschritt 12
werden Logikfunktion-Bestimmungsdaten 22 aus den Schaltbilddaten 21
erzeugt.
Fig. 10 zeigt ein Blockdiagramm der Details des Anordnungs- und
Verdrahtungsschrittes 12. Wie in Fig. 10 gezeigt ist, werden
zunächst die Schaltbilddaten 21 und in gleicher Weise auch Daten 31
(im weiteren als "FPGA-Basisdaten 31" bezeichnet) eingegeben, die
die Basiselemente der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung definieren. Die Schaltbilddaten 21
werden auf der Grundlage von allgemeinen Logikelementen erzeugt. Nur
begrenzte Logikelemente können die Logikelemente der
konfigurierbaren integrierten Halbleiterschaltungsvorrichtung
bilden. Basislogikelemente, die in der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung realisiert werden, werden als FPGA-
Basisdaten 31 registriert.
In einem Logikelement-Änderungsschritt 121 werden die
Schaltbilddaten 21 unter Bezugnahme auf die FPGA-Basisdaten 31 in
Schaltungsdaten 32 (im weiteren als "FPGA-Schaltbilddaten 32"
bezeichnet) für die konfigurierbare integrierte
Halbleiterschaltungsvorrichtung umgewandelt, die nur aus den
Basislogikelementen besteht, die in den FPGA-Basisdaten 31 definiert
sind.
Als nächstes werden in einem Anordnungsschritt 122 die
Basislogikelemente, die auf der Basis der FPGA-Schaltungsdaten 32
definiert sind, den Logikelementen 2 der konfigurierbaren
integrierten Halbleiterschaltungsvorrichtung zugewiesen, während
Bezug auf FPGA-Konstruktionsdefinitionsdaten 33 genommen wird, die
die Chipstruktur der konfigurierbaren integrieten
Halbleiterschaltungsvorrichtung (Anzahl, Anordnung und Struktur,
Bereich zur Verdrahtung der inneren Logikelementgruppen 2)
festlegen. Dadurch werden die Anordnungsdaten 34 entwickelt.
Anschließend werden in einem Verdrahtungsschritt 123 die
Verbindungen zwischen den Basislogikelementen, die durch die
Anordnungsdaten 34 zugewiesen sind, entsprechend den FPGA-
Schaltbilddaten 32 und unter Bezugnahme auf die FPGA-
Konstruktionsdefinitionsdaten und die Anordnungsdaten realisiert.
Damit werden die Logikfunktion-Bestimmungsdaten erzeugt, die dann
ausgegeben werden.
Der Anordnungsschritt 122 und der Verdrahtungsschritt 123 werden
unter Verwendung bekannter Algorithmen erreicht, die für die
Anordnungs- und Verdrahtungsschritte bei der Herstellung eines Gate-
Array-LSI allgemein benutzt werden. Beispielsweise werden
Algorithmen wie das Minicut-Verfahren und das
Paarverbindungsverfahren (Pair-Linking-Verfahren) im
Anordnungsschritt 122 verwendet, während Algorithmen wie z. B. das
Channel-Routing-Verfahren und das Labyrinthverfahren im
Verdrahtungsschritt benutzt werden.
Fig. 11 zeigt ein Diagramm der Struktur einer FPGA-
Herstellungsvorrichtung zum Erzeugen der Logikfunktion-
Bestimmungsdaten 22, die in die konfigurierbare integrierte
Halbleiterschaltungsvorrichtung 1 eingegeben werden sollen.
Die FPGA-Herstellungsvorrichtung besteht aus einer
Schnittstellenschaltung 51, einen Datenverarbeitungsvorrichtung 52,
einer Anzeige 53, einer Tastatur 54 und einer Magnetplatte 55. Die
Datenverarbeitungsvorrichtung 52 ist über die
Schnittstellenschaltung 51 mit den Eingangsanschlüssen 4 und den
Betriebsmodus-Steueranschlüssen 5 der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung 1 verbunden. Durch die
Eingangsanschlüsse 4, die Betriebsmodus-Steueranschlüsse 5 und die
Schnittstellenschaltung 51 wird die konfigurierbare integrierte
Halbleiterschaltungsvorrichtung 1 in den Betriebsmodus versetzt und
empfängt die Logikfunktion-Bestimmungsdaten 22.
Die Schaltbilddaten 21, die im Logikentwurfsschritt 11 entwickelt
werden, werden auf der Magnetplatte 55 gespeichert. Die
Datenverarbeitungsvorrichtung 52 führt ein vorbestimmtes Programm
auf der Grundlage der Schaltbilddaten 21 aus, die auf der
Magnetplatte 55 gespeichert sind, um eine Software-Verarbeitung
durchzuführen, während der der Anordnungs- und Verdrahtungsschritt
12 ausgeführt wird, um die Logikfunktion-Bestimmungsdaten 22 zu
erzeugen. Während dieser Verarbeitung können die Logikfunktion-
Bestimmungsdaten 22 und ähnliche entwickelte Daten auf der
Magnetplatte 55 temporär in der Datenverarbeitungsvorrichtung 52
gespeichert sein.
Als Eingabemittel zum Überwachen der Verarbeitung, die durch die
Datenverarbeitungsvorrichtung 52 ausgeführt wird, wird die Tastatur
54 benutzt. Die Anzeige 53 wirkt als Ausgabemittel.
Beim Einstellen der Logik der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung 1 unter Verwendung der
Logikfunktion-Bestimmungsdaten 22 arbeitet die
Datenverarbeitungsvorrichtung 52 in der folgenden Weise.
Zuerst leitet die Datenverarbeitungsvorrichtung 52 das
Betriebsmodussignal, das den Logikfunktion-Einstellmodus anfordert,
über die Schnittstellenschaltung 51 und die Betriebsmodus-
Steueranschlüsse 5 der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung 1 zu.
Die Datenverarbeitungsvorrichtung 52 führt dann ein Programm zum
Erzeugen der Logikfunktion-Bestimmungsdaten 22 aus, wodurch die
Logikfunktion-Bestimmungsdaten 22 erzeugt werden. Die Logikfunktion-
Bestimmungsdaten 22 werden dann über die Schnittstellenschaltung 51
und die Eingangsanschlüsse 4 in den Speicherelementen 3 der
konfigurierbaren integrierten Halbleiterschaltungsvorrichtung 1
gespeichert. Damit ist die konfigurierbare integrierte
Halbleiterschaltungsvorrichtung 1 so betreibbar, daß sie eine
Logikfunktion ausführt, die durch die Logikfunktion-Bestimmungsdaten
22 definiert wird.
Wenn das Betriebsmodussignal, das den regulären Betriebsmodus
anfordert, einmal über die Schnittstellenschaltung 51 und die
Betriebsmodus-Steueranschlüsse 5 in die konfigurierbare integrierte
Halbleiterschaltungsvorrichtung 1 eingegeben worden ist, wird die
konfigurierbare integrierte Halbleiterschaltungsvorrichtung 1 so
betrieben, daß sie entsprechend der Logikfunktion, die durch die
Logikfunktion-Bestimmungsdaten 22 definiert wird, ein Signal über
die regulären Logikein/ausgabeanschlüsse 6 empfängt und ausgibt.
Fig. 12 zeigt ein Diagramm der Struktur einer programmierbaren
Emulationsvorrichtung, die die in Fig. 11 dargestellte
Herstellungsvorrichtung verwendet. Wie in Fig. 12 gezeigt ist, weist
die programmierbare Emulationsvorrichtung 100 eine Mehrzahl von
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen 1
auf. Von den regulären Logikein/ausgabeanschlüssen 6 jeder
konfigurierbaren integrierten Halbleiterschaltungsvorrichtung 1 sind
manche mit einem Stecker 7 und andere mit manchen der regulären
Logikein/ausgabeanschlüsse 6 der anderen konfigurierbaren
integrierten Halbleiterschaltungsvorrichtung 1 verbunden.
Ein Logiksignal-Analysemittel 40 erfaßt für jede vorbestimmte
Zeitspanne den Logikwert eines Signals, das am Analysetargetsignal-
Eingangsanschluß 41 empfangen wird, und gibt über seinen
Analysedaten-Ausgangsanschluß 42 an die
Datenverarbeitungsvorrichtung 52 aus, was es erfaßt hat. Das
Logiksignal-Analysemittel 40 arbeitet unter der Steuerung eines
Signals von der Datenverarbeitungsvorrichtung 52, das seinem
Analysesteuersignal-Ein/Ausgabeanschluß 43 zugeführt wird. Der
Analysetargetsignal-Eingangsanschluß 41 des Logiksignal-
Analysemittels 40 ist mit manchen der regulären
Logikein/ausgabeanschlüsse 6 der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtungen 1 verbunden.
Die Eingangsanschlüsse 4 für die Logikfunktion-Bestimmungsdaten und
die Betriebsmodus-Steueranschlüsse 5 der konfigurierbaren
integrierten Halbleiterschaltungsvorrichtung 1 sind über die
Schnittstellenschaltung 51 mit der Datenverarbeitungsvorrichtung 52
verbunden. Der Rest der Struktur ist der in Fig. 11 gezeigten
Struktur ähnlich und wird daher hier nicht beschrieben.
Fig. 13 zeigt ein Diagramm der Abfolge zur Erzeugung der
Logikfunktion-Bestimmungsdaten für die in Fig. 12 dargestellte
programmierbare Emulationsvorrichtung. Wie die
Herstellungsvorrichtung von Fig. 11 erzeugt die
Datenverarbeitungsvorrichtung 52 die Logikfunktion-Bestimmungsdaten.
Wie in Fig. 13 gezeigt ist, werden in einem
Gesamtlogikentwurfsschritt 81 die Gesamtschaltbilddaten 61, die die
gesamte konfigurierbare integrierte Halbleiterschaltungsvorrichtung
1 definieren, erzeugt und dann auf der Magnetplatte 55 gespeichert.
Als nächstes werden in einem Schaltungsteilungsschritt 82 die
Gesamtschaltbilddaten 61 so aufgeteilt, daß die geteilten Daten
jeweils in einer konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung 1 gespeichert werden können. Eine
Mehrzahl geteilter Schaltbilddaten 62 wird ausgegeben, die den
jeweiligen konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung 1 entsprechen.
Anschließend werden in einem Anordnungs- und Verdrahtungsschritt 83
die jeweiligen geteilten Schaltbilddaten 62 durch eine Anordnungs-
und Verdrahtungsverarbeitung weiterverarbeitet. Dadurch erhält man
Logikfunktion-Bestimmungsdaten 63, die den jeweiligen
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen 1
entsprechen. Die Mehrzahl von Logikfunktion-Bestimmungsdaten 63 wird
dann temporär auf der Magnetplatte 55 gespeichert. Der Anordnungs-
und Verdrahtungsschritt 83 wird in einer ähnlichen Weise wie der in
Fig. 10 dargestellte Anordnungs- und Verdrahtungsschritt 12
ausgeführt.
Nachdem jede der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtungen 1 in den Logikfunktion-
Einstellmodus versetzt worden ist, wird zuletzt die Mehrzahl von
Logikfunktion-Bestimmungsdaten 63, die auf der Magnetplatte 55
gespeichert gespeichert sind, über die Schnittstellenschaltung 51
jeweils zu den Speicherelementen 3 der zugehörigen konfigurierbaren
integrierten Halbleiterschaltungsvorrichtung 1 übertragen. Dadurch
werden den jeweiligen konfigurierbaren integrierten
Halbleiterschaltungsvorrichtungen 1 die gewünschten Logikfunktionen
zugeordnet.
Die konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen
1 werden dann wie die Herstellungsvorrichtung von Fig. 11 in den
regulären Betriebsmodus versetzt. Weil der Stecker 7 mit den
regulären Logikein/ausgabeanschlüssen 7 der konfigurierbaren
integrierten Halbleiterschaltungsvorrichtungen 1 verbunden ist,
stellt das Signal, das an einem Ausgangsanschluß des Steckers 7
verfügbar ist, die Gruppierung der Logikfunktionen der
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen 1
dar. Daher ist das von einem Ausgangsanschluß des Steckers 7
verfügbare Signal äquivalent einem Signal, das von einer
hochintegrierten Logikschaltung mit einer hochintegrierten
Logikfunktion ausgegeben würde.
Somit kann ein Benutzer den Stecker 7 mit vorbestimmten Abschnitten
einer Zielvorrichtung 45 verbinden und das Ein/Ausgabesignal des
Steckers 7 der programmierbaren Emulationsvorrichtung von Fig. 12
als Ein/Ausgabesignal einer hochintegrierten Logikschaltung
betrachten, die sich in einem F & E-Prozeß befindet.
Daher können durch Realisieren von Äquivalenten für die
Logikfunktionen der gewünschten hochintegrierten Logikschaltung auf
der programmierbaren Emulationsvorrichtung von Fig. 12 vor der
tatsächlichen Entwicklung der hochintegrierten Logikschaltung die
gewünschten Logikfunktionen parallel zur Verifizierung des Betriebs
der gesamten Zielvorrichtung ausgearbeitet werden.
Gleichzeitig und getrennt davon kann der Betrieb der
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen 1
für jede vorbestimmte Zeitspanne durch das Logiksignal-Analysemittel
40 im Detail analysiert werden. Ferner ist es möglich, die
Analyseergebnisse unter der Kontrolle der
Datenverarbeitungsvorrichtung 52 auf der Magnetplatte 55 zu
speichern und die Analyseergebnisse auf der Anzeige 53 auszugeben.
Allgemein bezieht sich "Emulation" auf die Herstellung einer
Schaltung, die dieselbe Logikfunktion wie die integrierte
Halbleiterschaltungsvorrichtung aufweist, die das Ziel darstellt,
aber durch andere Schaltungsabschnitte gebildet wird, und die
nachfolgende Ausarbeitung von sowohl der Logikfunktion als auch dem
Gesamtbetrieb der in Entwicklung befindlichen Zielvorrichtung. Diese
Herstellungs- und Ausarbeitungsvorgänge werden ausgeführt, bevor die
Zielvorrichtung tatsächlich hergestellt wird. Eine programmierbare
Emulationsvorrichtung führt die Emulierung verschiedener
hochintegrierter Logikschaltungen nur dann aus, wenn die
Logikfunktion-Bestimmungsdaten für die konfigurierbaren integrierten
Halbleiterschaltungsvorrichtungen verändert werden.
Im Gegensatz zu einer gewöhnlichen programmierbaren
Emulationsvorrichtung, bei der für jede verschiedene Zielschaltung
eine Standard-Halbleitervorrichtung fest-verdrahtet montiert wird,
realisiert die in Fig. 12 gezeigte programmierbare
Emulationsvorrichtung die Emulation lediglich durch Ändern der
Logikfunktion-Bestimmungsdaten. Daher wird bei der in Fig. 12
gezeigten programmierbaren Emulationsvorrichtung die mit der
Emulation verbundene manuelle Arbeit erheblich reduziert.
Wie oben beschrieben worden ist, erfordert die Herstellung der
konfigurierbaren integrierten Halbleiterschaltungsvorrichtung, daß
die Logikfunktion-Bestimmungsdaten in den Speicherelementen der
konfigurierbaren integrierten Halbleiterschaltungsvorrichtung
gespeichert werden. Wenn eine neue Logikfunktion eingestellt werden
soll, müssen aus diesem Grund die Logikfunktion-Bestimmungsdaten 22
zur Realisierung der gewünschten neuen Logikfunktionen durch die
Datenverarbeitungsvorrichtung erzeugt werden.
Die Datenverarbeitungsvorrichtung 52 stellt eine Vorrichtung für
eine unspezifische Verwendung dar. Daher führt die
Datenverarbeitungsvorrichtung 52 sequentiell verschiedene
Verarbeitungen aus, die notwendig sind, um die Logikfunktion-
Bestimmungsdaten 22 auf der Basis einer Software-Programmierung zu
erzeugen. Daher ist eine extrem lange Zeit für die Entwicklung der
Logikfunktion-Bestimmungsdaten 22 erforderlich. Bei der in Fig. 12
gezeigten programmierbaren Emulationsvorrichtung, die aus einer
Mehrzahl der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtungen 1 besteht, steigt die
Verarbeitungszeit proportional zur Anzahl der darin benutzten
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen 1
an.
Aus der DE 40 35 405 A1 ist eine programmierbare Logik-Anordnung
und Datenverarbeitungseinrichtung mit einer solchen Logik-Anord
nung bekannt, die logische Operationen ausführt und Eingangs-
bzw. Ausgangsanschlüsse aufweist. Dabei ist eine Datenverarbei
tungseinheit mit einer programmierbaren Logik-Anordnung, die von
einer externen Einrichtung gelieferte Informationen erhält und
ein dekodiertes Signal abgibt, vorgesehen. Mit der programmier
baren Logik-Anordnung ist weiterhin eine Interface-Einrichtung
verbunden, um ein Steuersignal aus dem dekodierten Signal zu er
zeugen, und es ist weiter eine Operationseinrichtung vorgesehen,
die auf der Basis des Steuersignals eine Verarbeitung von Daten
durchführt.
Aus DE 37 26 570 A1 aus der DE 36 30 835 A1 und aus der DE 36 06 406 A1
sind jeweils Verfahren bzw. Schaltungsanordnungen zur
nachträglichen Beeinflussung von Schaltkreisfunktionen von in
Halbleiterbausteinen mit hochintegrierter Schaltkreistechnik
zusammengefaßten logischen Verknüpfungsschaltungen sowie konfi
gurierbare, integrierte Halbleiterkreisanordnungen bzw. konfigu
rierbare Logikschaltungen bekannt.
Aufgabe der Erfindung ist es, eine Vorrichtung für die Herstellung
und ein Herstellungsverfahren für eine konfigurierbare integrierte
Halbleiterschaltungsvorrichtung zu schaffen, die weniger
Herstellungszeit benötigt, und eine elektronische
Schaltungsvorrichtung zu bilden, die eine solche Vorrichtung
verwendet.
Diese Aufgabe wird gelöst durch eine Vorrichtung zum Herstellen
einer integrierten Halbleiterschaltungsvorrichtung nach Anspruch
1 oder ein Herstellungsverfahren für eine integrierte Halbleiter
schaltungsvorrichtung nach Anspruch 7, oder eine elektronische
Schaltungsvorrichtung nach Anspruch 16, oder ein Herstellungsver
fahren für eine integrierte Halbleiterschaltungsvorrichtung nach
Anspruch 25.
Weiterbildungen der Erfindung sind in den Unteransprüchen gekenn
zeichnet.
Das Steuermittel der Vorrichtung verwendet zum Herstellen
einer Halbleiterschaltungsvorrichtung nach dem ersten Aspekt der
Erfindung die Basislogikoperationen der integrierten
Halbleiterschaltungsvorrichtung durch den regulären
Logikeingabe/ausgabeanschluß während der Entwicklung der
Logikfunktion-Bestimmungsdaten auf der Basis von Schaltungsdaten,
die eine gewünschte Logikfunktion realisieren. Somit wird die vom
Steuermittel auszuführende Verarbeitung reduziert.
Bei dem Herstellungsverfahren für eine
Halbleiterschaltungsvorrichtung nach dem zweiten Aspekt der
Erfindung wird ein Teil der Erzeugung der Logikfunktion-Bestimmungsdaten
auf der Basis von Schaltungsdaten durch Verwenden der
Basislogikoperationen der integrierten
Hableiterschaltungsvorrichtung realisiert. Somit werden die
Logikfunktion-Bestimmungsdaten auf der Basis der Schaltungsdaten
effizient realisiert.
Das Steuermittel der elektronischen
Schaltungsvorrichtung nach dem dritten Aspekt der Erfindung verwendet die
Basislogikoperationen der mit einer Logik geladenen integrierten
Halbleiterschaltungsvorrichtung durch den regulären
Logikeingabe/ausgabeanschluß während der Entwicklung einer Mehrzahl
von Logikfunktion-Bestimmungsdaten auf der Basis einer Mehrzahl von
geteilten Schaltungsdaten. Somit wird die vom Steuermittel
auszuführende Verarbeitung reduziert.
Bei dem Herstellungsverfahren für eine
Halbleiterschaltungsvorrichtung nach dem vierten Aspekt der
Erfindung wird ein Teil der Erzeugung der Mehrzahl von Logikfunktion-
Bestimmungsdaten auf der Basis einer Mehrzahl von geteilten
Schaltungsdaten durch Verwenden der Basislogikoperationen der mit
einer Logik geladenen integrierten Halbleiterschaltungsvorrichtung
erreicht. Somit werden die Logikfunktion-Bestimmungsdaten auf der
Basis der Schaltungsdaten effizient erzeugt.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von
den Figuren zeigen:
Fig. 1 ein Blockschaltbild der Struktur einer Vorrichtung zum
Herstellen einer konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung nach einer bevorzugten
Ausführungsform der Erfindung;
Fig. 2 ein Diagramm zur Erläuterung eines Herstellungsverfahrens
für die in Fig. 1 dargestellte konfigurierbare integrierte
Halbleiterschaltungsvorrichtung;
Fig. 3 ein Flußdiagramm, das die Details eines Einstellschrittes
für Logikfunktion-Bestimmungsdaten im Verfahren darstellt,
das in Fig. 2 gezeigt ist;
Fig. 4 ein Flußdiagramm, das die Details eines Anordnungs- und
Verdrahtungsschrittes im Verfahren darstellt, das in
Fig. 2 gezeigt ist;
Fig. 5 ein Diagramm zur Erläuterung einer konfigurierbaren
integrierten Halbleiterschaltungsvorrichtung;
Fig. 6 ein Diagramm zur Erläuterung der Struktur einer
programmierbaren Emulationsvorrichtung, die die
Herstellungsvorrichtung von Fig. 1 verwendet;
Fig. 7 ein Diagramm zur Erläuterung eines Herstellungsverfahrens
für die konfigurierbare integrierte Halbleiter
schaltungsvorrichtung, die in der programmierbaren
Emulationsvorrichtung von Fig. 6 verwendet wird;
Fig. 8 ein Blockschaltbild der Struktur einer konfigurierbaren
integrierten Halbleiterschaltungsvorrichtung;
Fig. 9 ein Diagramm zur Erläuterung eines Herstellungsverfahrens
für eine konfigurierbare integrierte
Halbleiterschaltungsvorrichtung;
Fig. 10 ein Diagramm zur Erläuterung der Details eines
Anordnungs- und Verdrahtungsschrittes im Verfahren, das in
Fig. 9 gezeigt ist;
Fig. 11 ein Diagramm der Struktur einer Vorrichtung zum Herstellen
einer konfigurierbaren integrierten Halbleiter
schaltungsvorrichtung;
Fig. 12 ein Diagramm zur Erläuterung der Struktur einer
programmierbaren Emulationsvorrichtung, die die
Herstellungsvorrichtung von Fig. 11 verwendet; und
Fig. 13 ein Diagramm zur Erläuterung eines Herstellungsverfahrens
für die konfigurierbare integrierte Halbleiter
schaltungsvorrichtung, die in der programmierbaren
Emulationsvorrichtung von Fig. 11 verwendet wird.
Fig. 1 zeigt ein Blockschaltbild der Struktur einer Vorrichtung zum
Herstellen einer konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung nach einer bevorzugten
Ausführungsform der vorliegenden Erfindung. Wie in Fig. 1
dargestellt ist, sind reguläre Eingabe/ausgabeanschlüsse 6 einer
konfigurierbaren integrierten Halbleiterschaltungsvorrichtung 1 über
eine Schnittstellenschaltung 51 mit einer
Datenverarbeitungsvorrichtung 52 verbunden. Auf einer Magnetplatte
55 sind Schaltbilddaten, die eine gewünschte Logikfunktion
definieren, und Logikfunktion-Bestimmungsbasisdaten, die
Basislogikfunktionen definieren, die von der konfigurierbaren
integrierten Halbleiterschaltungsvorrichtung 1 realisiert werden
können, gespeichert.
Wenn die Logikfunktion-Bestimmungsbasisdaten empfangen werden, tritt
die konfigurierbare integrierte Halbleiterschaltungsvorrichtung 1 in
einen Zustand ein, in dem die Datenverarbeitungsvorrichtung 52
Basislogikberechnungen ausführt. Das ist eine der Verarbeitungen,
die zur Bestimmung von endgültigen Logikfunktion-Bestimmungsdaten
aus den Schaltbilddaten notwendig sind. Die Berechnung kann in der
Datenverarbeitungsvorrichtung 52 über die regulären
Eingabe/ausgabeanschlüsse 6 und die Schnittstellenschaltung genutzt
werden.
Weil die konfigurierbare integrierte Halbleiterschaltungsvorrichtung
1 hinsichtlich der Struktur sonst ähnlich der Struktur der bekannten
konfigurierbaren integrierten Halbleiterschaltungsvorrichtung ist,
wird diese Beschreibung nicht wiederholt. Der innere Aufbau der
konfigurierbaren integrierten Halbleiterschaltungsvorrichtung 1 ist
ebenfalls dem inneren Aufbau der bekannten konfigurierbaren
integrierten Halbleiterschaltungsvorrichtung ähnlich und wird daher
hier nicht beschrieben.
Fig. 2 zeigt ein Diagramm zur Erläuterung eines
Herstellungsverfahrens für die in Fig. 1 dargestellte
konfigurierbare integrierte Halbleiterschaltungsvorrichtung. Wie in
Fig. 2 dargestellt ist, wird zuerst in einem Logikentwurfsschritt 11
eine Logikschaltung, die eine gewünschte Logikfunktion realisiert,
in ähnlicher Weise wie eine reguläre Logikschaltung entworfen,
wodurch Schaltbilddaten 21 erzeugt werden, die die gewünschte
Logikschaltung festlegen.
Der Verfahrensfluß schreitet dann zu einem Einstellschritt 13 für
Logikfunktion-Bestimmungsbasisdaten fort, der im Detail im
Flußdiagramm von Fig. 3 gezeigt ist.
Wie in Fig. 3 dargestellt ist, wird in Schritt S1 zuerst ein
Betriebsmodus-Steuersignal, das einen Logikfunktion-Einstellmodus
anweist, über die Schnittstellenschaltung 51 und die Betriebsmodus-
Steueranschlüsse 5 in die konfigurierbare integrierte
Halbleiterschaltungsvorrichtung 1 eingegeben, so daß die
konfigurierbare integrierte Halbleiterschaltungsvorrichtung 1 den
Logikfunktion-Einstellmodus einnimmt.
Darauf folgt Schritt S2, in dem die Logikfunktion-
Bestimmungsbasisdaten 23 zu den Speicherelementen 3 der
konfigurierbaren integrierten Halbleiterschaltungsvorrichtung 1
übertragen werden, um dadurch eine Logik in die konfigurierbare
integrierte Halbleiterschaltungsvorrichtung 1 zu laden, die durch
die Logikfunktion-Bestimmungsbasisdaten 23 definiert wird.
Als nächstes wird in Schritt S3 dem Betriebsmodus-Steuersignal, das
einen regulären Betriebsmodus anfordert, über die
Schnittstellenschaltung 51 und die Betriebsmodus-Steueranschlüsse 5
in die konfigurierbare integrierte Halbleiterschaltungsvorrichtung 1
eingegeben, so daß die konfigurierbare integrierte
Halbleiterschaltungsvorrichtung 1 den regulären Betriebsmodus
einnimmt.
Damit wird die konfigurierbare integrierte
Halbleiterschaltungsvorrichtung 1 befähigt, die
Basislogikoperationen auszuführen, die von den Logikfunktion-
Bestimmungsbasisdaten definiert werden.
Der Verfahrensfluß schreitet dann zum Anordnungs- und
Verdrahtungsschritt 12′ fort, der im Detail in Fig. 4 dargestellt
ist.
Wie in Fig. 4 gezeigt ist, führt in Schritt S11 die
Datenverarbeitungsvorrichtung 52 zuerst sequentiell vorbestimmte
Vorbearbeitungen aus.
Auf diesen Schritt folgt die primäre Verarbeitung (Schritte S12 bis
S16), d. h. das Anordnen und Verdrahten, in einer ähnlichen Weise,
wie das in Fig. 10 dargestellt ist. Genauer gesagt werden in der
primären Verarbeitung durch Verarbeitungsschritte, die ähnlich dem
Logikelement-Änderungsschritt 121, dem Anordnungsschritt 122 und dem
Verdrahtungsschritt 123 sind, die endgültigen Logikfunktion-
Bestimmungsdaten 24 auf der Basis der Schaltbilddaten 21 erzeugt.
Die primäre Verarbeitung, also eine Verarbeitung zum Entwickeln der
endgültigen Logikfunktion-Bestimmungsdaten 24, wird von der
Datenverarbeitungsvorrichtung 52 sequentiell ausgeführt (Schritt
S12). Bei der primären Verarbeitung wird auch die Logik eingestellt,
die durch die Logikfunktion-Bestimmungsbasisdaten 23 definiert wird.
Die primäre Verarbeitung wird unter Verwendung der
Basislogikoperationen der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung 1 durchgeführt, die sich im
regulären Betriebsmodus befindet (Schritte S13 bis S15).
In Schritt S12 führt die Datenverarbeitungsvorrichtung 52
Verarbeitungen aus, die nur von der Datenverarbeitungsvorrichtung 52
durchgeführt werden können, oder sie führt sequentielle
Verarbeitungen unter Verwendung der Rechenergebnisse der Schritte
S13 bis S15 aus, die von der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung 1 durchgeführt werden.
In Schritt S13 werden der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung 1 über die Schnittstellenschaltung
51 und die regulären Logikeingabe/ausgabeanschlüsse 6 Daten
zugeführt, die die Berechnungen darstellen, die von der
konfigurierbaren integrierten Halbleiterschaltungsvorrichtung 1
ausgeführt werden können.
In Schritt S14 führt die konfigurierbare integrierte
Halbleiterschaltungsvorrichtung 1, die in den regulären
Betriebsmodus versetzt worden ist, auf der Basis der in Schritt S13
erzeugten Rechendaten die Basislogikoperationen (Berechnungen) aus,
die durch die Logikfunktion-Bestimmungsbasisdaten 23 definiert
werden, und liefert das Rechenergebnis.
Als nächstes werden in Schritt S15 die in Schritt S14 erhaltenen
Rechenergebnisse über die regulären Logikeingabe/ausgabeanschlüsse 6
und die Schnittstellenschaltung 51 an die
Datenverarbeitungsvorrichtung 52 ausgegeben.
Die Datenverarbeitungsvorrichtung 52 setzt die sequentielle
Verarbeitung (Schritt S12) fort, während die konfigurierbare
integrierte Halbleiterschaltungsvorrichtung 1 die Berechnung
(Schritte S13 bis S15) in ähnlicher Weise fortsetzt, bis der
Abschluß der primären Verarbeitung in Schritt S16 bestätigt wird.
Wenn in Schritt S16 der Abschluß der primären Verarbeitung
(Erzeugung der endgültigen Logikfunktion-Bestimmungsdaten) bestätigt
wird, führt die Datenverarbeitungsvorrichtung 52 bestimmte
Nachverarbeitungen in Schritt S17 sequentiell aus. Dann schreitet
der Verfahrensfluß zu Schritt S18 fort.
In Schritt S18 wird das Betriebsmodussteuersignal, das den
Logikfunktion-Einstellmodus anfordert, über die
Schnittstellenschaltung 51 und die Betriebsmodus-Steueranschlüsse 5
in die konfigurierbare integrierte Halbleiterschaltungsvorrichtung
eingegeben. Damit tritt die konfigurierbare integrierte
Halbleiterschaltungsvorrichtung 1 in den Logikfunktion-Einstellmodus
ein.
Anschließend wird in Schritt S19 die Erzeugung der endgültigen
Logikfunktion-Bestimmungsdaten 24, die in den Schritten S12 bis S16
entwickelt worden sind, über die Schnittstellenschaltung 51 und die
Eingangsanschlüsse 4 für die Logikfunktion-Bestimmungsdaten in den
Speicherelementen 3 der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung 1 gespeichert. Dadurch wird in der
konfigurierbaren integrierten Halbleiterschaltungsvorrichtung 1 eine
Logik eingestellt, die von den endgültigen Logikfunktion-
Bestimmungsdaten definiert wird.
Fig. 5 zeigt ein Diagramm zur Erläuterung eines Beispiels für den
inneren Aufbau der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung 1, in die eine Logik geladen wird,
die durch die endgültigen Logikfunktion-Bestimmungsdaten 24
definiert wird. Wie in Fig. 5 dargestellt ist, sind ein X-Register
71, ein Y-Register 72 und ein Z-Register 73 gebildet, die ein Signal
von den regulären Logikeingabe/ausgabeanschlüssen 6 empfangen. Die
Ausgaben der X- und Y-Register 71 und 72 werden in den
Eingabeabschnitt eines Multiplizierers 74 eingegeben. Die Ausgaben
des Multiplizierers 74 und des Z-Registers 73 sind mit dem
Eingabeabschnitt eines Addierers 75 gekoppelt. Ein Speicherregister
76, dessen Ausgang mit den regulären Logikeingabe/ausgabeanschlüssen
6 gekoppelt ist, empfängt die Ausgabe des Addierers 75.
Wenn bei der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung 1, die wie in Fig. 5 dargestellt
aufgebaut ist, Zahlen X, Y und Z in den X-, Y- und Z-Registern 71,
72 bzw. 73 gespeichert sind, wird über die regulären
Logikeingabe/ausgabeanschlüsse 6 das Ergebnis der Berechnung (X*Y+Z)
in das Speicherregister 76 geladen. Daher kann man das
Berechnungsergebnis über die regulären
Logikeingabe/ausgabeanschlüsse 6 erhalten.
Mit anderen Worten kann man die Berechnung (X*Y+Z) der
konfigurierbaren integrierten Halbleiterschaltungsvorrichtung 1
überlassen werden. Das kann durch Ausführen der Schritte: Speichern
der Zahl X im X-Register 71, Speichern der Zahl Y im Y-Register 72,
Speichern der Zahl Z im Z-Register 73 und Lesen des Ergebnisses der
Berechnung (X*Y+Z) aus dem Speicherregister 76 durchgeführt werden.
Die Rechnung (X*Y+Z) wird bei der Berechnung häufig wiederholt, die
eine Leistungsfunktion im Algorithmus verwendet, der in
verschiedenen Schritten notwendig ist, wie z. B. dem
Anordnungsschritt und dem Verdrahtungsschritt. Durch Ausführen der
Rechnung (X*Y+Z) in der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung 1 wird der Aufwand für die Erzeugung
der endgültigen Logikfunktion-Bestimmungsdaten 24 erheblich
reduziert, weil die Rechnung (X*Y+Z), die durch die
Datenverarbeitungsvorrichtung 52 auf einer Software-Basis erfolgte,
von der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung 1 auf einer Hardware-Basis
ausgeführt wird.
Fig. 6 zeigt ein Diagramm zur Erläuterung der Struktur einer
programmierbaren Emulationsvorrichtung 100′, die die
Herstellungsvorrichtung von Fig. 1 verwendet.
Wie in Fig. 6 gezeigt ist, ist die Schnittstellenschaltung 51 mit
den regulären Logikeingabe/ausgabeanschlüssen 6 aller
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen 1
verbunden. Auf der Magnetplatte 55 ist mindestens ein Logikfunktion-
Bestimmungsbasiswert gespeichert, der eine Basislogikfunktion
festlegt, die von mindestens einer der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtungen 1 ausgeführt werden kann. Die
programmierbare Emulationsvorrichtung 100′ hat sonst eine ähnlich
Struktur wie die in Fig. 12 dargestellte programmierbare
Emulationsvorrichtung.
Fig. 7 zeigt ein Diagramm zur Erläuterung, wie die endgültigen
Logikfunktion-Bestimmungsdaten in der programmierbaren
Emulationsvorrichtung von Fig. 6 entwickelt werden.
Wie in Fig. 7 dargestellt ist, wird zuerst in einem
Gesamtlogikentwurfsschritt 81 eine Logikschaltung entworfen, die
eine gewünschte Logikfunktion realisiert, wie das auch beim
Entwerfen einer regulären LSI-Vorrichtung ausgeführt wird. Dadurch
werden die Gesamtschaltbilddaten 61 erzeugt, die die gewünschte
Logikschaltung definieren.
Als nächstes versorgt die Datenverarbeitungsvorrichtung 52 in einem
Einstellschritt 84 für Logikfunktion-Bestimmungsbasisdaten über die
Schnittstellenschaltung 51 und die Betriebsmodus-Steueranschlüsse 5
alle konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen
1 mit dem Betriebsmodus-Steuersignal, das den Logikfunktion-
Einstellmodus anfordert. Das ermöglicht es, daß alle
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen 1 in
den Logikfunktion-Einstellmodus eintreten.
Die Datenverarbeitungsvorrichtung 52 überträgt dann die
Logikfunktion-Bestimmungsbasisdaten 64 zu den zugehörigen der
konfigurierbaren integrierten Halbeiterschaltungsvorrichtung 1.
Folglich werden Logiken eingestellt, die durch die Logikfunktion-
Bestimmungsbasisdaten 64 definiert werden.
Wenn eine der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtung 1 keine Logik empfangen soll, die
durch die Logikfunktion-Bestimmungsbasisdaten 64 definiert wird, muß
diese spezielle konfigurierbare integrierte
Halbleiterschaltungsvorrichtung 1 nicht in den Logikfunktion-
Einstellmodus versetzt oder mit der Logik entsprechend den
Logikfunktion-Bestimmungsbasisdaten 64 geladen werden.
Anschließend versorgt die Datenverarbeitungsvorrichtung 52 über die
Schnittstellenschaltung 51 und die Betriebsmodus-Steueranschlüsse 5
alle konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen
1 mit dem Betriebsmodus-Steuersignal, das den regulären
Betriebsmodus anfordert, so daß jede konfigurierbare integrierte
Halbleiterschaltungsvorrichtung 1 in den regulären Betriebsmodus
eintritt.
Damit sind diejenigen unter den mit einer Logik geladenen,
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen 1,
in denen die Logiken der Logikfunktion-Bestimmungsbasisdaten 23
eingestellt worden sind, nun fähig, die Basislogikoperationen
auszuführen, die von den Logikfunktion-Bestimmungsbasisdaten
festgelegt werden.
Wenn eine der konfigurierbaren integrierten
Halbleiterschaltungsvorrichtungen 1 keine Logik empfangen muß, die
von den Logikfunktion-Bestimmungsbasisdaten 64 bestimmt wird, muß
diese spezielle konfigurierbare integrierte
Halbleiterschaltungsvorrichtung 1 nicht in den regulären
Betriebsmodus versetzt werden.
Als nächstes unterteilt die Datenverarbeitungsvorrichtung 52 in
einem Schaltungsteilungsschritt 82 die Gesamtschaltbilddaten 61 so,
daß die geteilten Daten jeweils in der jeweiligen konfigurierbaren
integrierten Halbleiterschaltungsvorrichtungen 1 gespeichert werden
können. Eine Mehrzahl von geteilten Schaltbilddaten 62 wird
ausgegeben, die den jeweiligen konfigurierbaren integrierten
Halbleiterschaltungsvorrichtungen 1 entsprechen, um anschließend auf
der Magnetplatte 55 gespeichert zu werden.
In einem Anordnungs- und Verdrahtungsschritt 83′ speichert die
Datenverarbeitungsvorrichtung 52 dann die geteilten Schaltbilddaten
62 auf der Magnetplatte 55, und eine Mehrzahl von endgültigen
Logikfunktion-Bestimmungsdaten 65 wird auf der Basis der jeweiligen
geteilten Schaltbilddaten 62 erzeugt, die den jeweiligen
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen 1
entsprechen.
Während dieses Vorgangs führt eine der mit einer Logik geladenen,
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen 1
durch Ausführen der Verarbeitungsschritte, die ähnlich den in Fig. 4
gezeigten Schritten S12 bis S16 sind, anstelle der
Datenverarbeitungsvorrichtung 52 die Basislogikoperation aus, die
von den konfigurierbaren integrierten
Halbleiterschaltungsvorrichtungen 1 durchgeführt werden können. Die
Rechenergebnisse werden von der Datenverarbeitungsvorrichtung 52
benutzt.
Somit wird die Berechnung, die durch die
Datenverarbeitungsvorrichtung 52 auf einer Software-Basis erfolgte,
von den konfigurierbaren integrierten
Halbleiterschaltungsvorrichtungen 1 auf einer Hardware-Basis
ausgeführt. Das trägt zu einer drastischen Verminderung der Zeit
bei, die zur Entwicklung der endgültigen Logikfunktion-
Bestimmungsdaten erforderlich ist.
Die so erzeugten endgültigen Logikfunktion-Bestimmungsdaten 65, die
den konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen
1 entsprechen, werden temporär auf die Magnetplatte 55 übertragen.
Anschließend versorgt die Datenverarbeitungsvorrichtung 52 über die
Schnittstellenschaltung 51 und die Betriebsmodus-Steueranschlüsse 5
alle konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen
1 mit dem Betriebsmodus-Steuersignal, das den regulären
Betriebsmodus anfordert, so daß jede konfigurierbare integrierte
Halbleiterschaltungsvorrichtung 1 in den regulären Betriebsmodus
eintritt.
Als nächstes werden die auf der Magnetplatte 55 gespeicherten
endgültigen Logikfunktion-Bestimmungsdaten 65 über die
Schnittstellenschaltung 51 und die Eingabeanschlüsse 4 für die
Logikfunktion-Bestimmungsdaten zu den Speicherelementen 3 der
zugehörigen konfigurierbaren integrierten
Halbleiterschaltungsvorrichtungen 1 übertragen, so daß die
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen 1
jeweils mit einer gewünschten Logikfunktion geladen werden.
Anschließend versorgt die Datenverarbeitungsvorrichtung 52 über die
Schnittstellenschaltung 51 und die Betriebsmodus-Steueranschlüsse 5
die konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen
1 mit dem Steuersignal für den Logikfunktion-Einstellmodus, das den
regulären Betriebsmodus anfordert. Dadurch kehren die
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen 1 in
den regulären Betriebsmodus zurück. Als Reaktion darauf weil die
Verbindung 7 mit den regulären Logikeingabe/ausgabeanschlüssen 6 der
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen 1
verbunden ist, stellt das Signal, das am Ausgangsanschluß der
Verbindung 7 verfügbar ist, den Zusammenschluß der Logikfunktionen
der konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen
1 dar. Daher ist das am Ausgangsanschluß der Verbindung 7 verfügbare
Signal einem Signal äquivalent, das von einer hochintegrierten
Schaltung mit einer umfangreichen Logikfunktion ausgegeben würde.
Somit kann ein Benutzer die Verbindung 7 mit vorbestimmten
Abschnitten einer Zielvorrichtung 45 verbinden und das
Ein/Ausgabesignal der Verbindung 7 der programmierbaren
Emulationsvorrichtung von Fig. 6 als Ein/Ausgabesignal einer
hochintegrierten Logikschaltung betrachten, die sich in einem F & E-
Prozeß befindet.
Daher können durch Realisieren von Äquivalenten für die
Logikfunktionen der gewünschten hochintegrierten Logikschaltung auf
der programmierbaren Emulationsvorrichtung von Fig. 6 vor der
tatsächlichen Entwicklung der hochintegrierten Logikschaltung die
gewünschten Logikfunktionen parallel zur Verifizierung des Betriebs
der gesamten Zielvorrichtung ausgearbeitet werden.
Gleichzeitig und getrennt davon kann der Betrieb der
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen 1
für jede vorbestimmte Zeitspanne durch das Logiksignal-Analysemittel
40 im Detail analysiert werden. Ferner ist es möglich, die
Analyseergebnisse unter der Kontrolle der
Datenverarbeitungsvorrichtung 52 auf der Magnetplatte 55 zu
speichern und die Analyseergebnisse auf der Anzeige 53
auszugeben.
Claims (32)
1. Vorrichtung zum Herstellen einer integrierten
Halbleiterschaltungsvorrichtung zum Einstellen einer Logik in einer
konfigurierbaren integrierten Halbleiterschaltungsvorrichtung (1),
wobei die konfigurierbare integrierte
Halbleiterschaltungsvorrichtung (1) mit einer Logik geladen wird,
wenn in einem Logikfunktion-Bestimmungsmodus Logikfunktion-
Bestimmungsdaten über einen Eingabeanschluß (4) für Logikfunktion-
Bestimmungsdaten zugeführt werden, die konfigurierbare integrierte
Halbleiterschaltungsvorrichtung (1) in einem regulären Betriebsmodus
und über einen regulären Logikeingabe/ausgabeanschluß (6)
Logikoperationen ausführt, die durch die Logikfunktion-
Bestimmungsdaten festgelegt sind, und die konfigurierbare
integrierte Halbleiterschaltungsvorrichtung (1) die Logikfunktion-
Bestimmungsdaten über den Eingangsanschluß (4) für die
Logikfunktion-Bestimmungsdaten empfängt, gekennzeichnet durch
ein Schaltungsdaten-Eingabemittel zum Zuführen von Schaltungsdaten, die eine gewünschte Logik realisieren,
ein Eingabemittel zum Zuführen von Logikfunktion- Bestimmungsbasisdaten, die Basislogiken definieren,
ein Steuermittel (52) zum Empfangen der Schaltungsdaten und der Logikfunktion-Bestimmungsbasisdaten, wobei das Steuermittel mit dem Eingabeanschluß für die Logikfunktion-Bestimmungsdaten und dem regulären Logikeingabe/ausgabeanschluß der konfigurierbaren integrierten Halbleiterschaltungsvorrichtung verbunden ist, wobei ferner
das Steuermittel die konfigurierbare integrierte Halbleiterschaltungsvorrichtung in den Logikfunktion- Bestimmungsmodus versetzt und der konfigurierbaren integrierten Halbleiterschaltungsvorrichtung dann über den Eingabeanschluß der Logikfunktion-Bestimmungsdaten die Logikfunktion- Bestimmungsbasisdaten so zuführt, daß die konfigurierbare integrierte Halbleiterschaltungsvorrichtung mit einer Logik geladen wird,
das Steuermittel anschließend die konfigurierbare integrierte Halbleiterschaltungsvorrichtung in den regulären Betriebsmodus versetzt, um dadurch die konfigurierbare integrierte Halbleiterschaltungsvorrichtung zu befähigen, die Basislogikoperationen auszuführen, die durch die Logikfunktion- Bestimmungsbasisdaten definiert werden,
das Steuermittel dann endgültige Logikfunktion-Bestimmungsdaten auf der Basis der Schaltungsdaten erzeugt, wobei ein Teil der Verarbeitung zum Erzeugen der endgültigen Logikfunktion- Bestimmungsdaten durch Verwenden der Basislogikoperationen der konfigurierbaren integrierten Halbleiterschaltungsvorrichtung über den regulären Logikeingabe/ausgabeanschluß ausgeführt wird, und
das Steuermittel dann die konfigurierbare integrierte Halbleiterschaltungsvorrichtung in den Logikfunktion- Bestimmungsmodus versetzt und die endgültigen Logikfunktion- Bestimmungsdaten über den Eingabeanschluß für die Logikfunktion- Bestimmungsdaten der konfigurierbaren integrierten Halbleiterschaltungsvorrichtung zuführt.
ein Schaltungsdaten-Eingabemittel zum Zuführen von Schaltungsdaten, die eine gewünschte Logik realisieren,
ein Eingabemittel zum Zuführen von Logikfunktion- Bestimmungsbasisdaten, die Basislogiken definieren,
ein Steuermittel (52) zum Empfangen der Schaltungsdaten und der Logikfunktion-Bestimmungsbasisdaten, wobei das Steuermittel mit dem Eingabeanschluß für die Logikfunktion-Bestimmungsdaten und dem regulären Logikeingabe/ausgabeanschluß der konfigurierbaren integrierten Halbleiterschaltungsvorrichtung verbunden ist, wobei ferner
das Steuermittel die konfigurierbare integrierte Halbleiterschaltungsvorrichtung in den Logikfunktion- Bestimmungsmodus versetzt und der konfigurierbaren integrierten Halbleiterschaltungsvorrichtung dann über den Eingabeanschluß der Logikfunktion-Bestimmungsdaten die Logikfunktion- Bestimmungsbasisdaten so zuführt, daß die konfigurierbare integrierte Halbleiterschaltungsvorrichtung mit einer Logik geladen wird,
das Steuermittel anschließend die konfigurierbare integrierte Halbleiterschaltungsvorrichtung in den regulären Betriebsmodus versetzt, um dadurch die konfigurierbare integrierte Halbleiterschaltungsvorrichtung zu befähigen, die Basislogikoperationen auszuführen, die durch die Logikfunktion- Bestimmungsbasisdaten definiert werden,
das Steuermittel dann endgültige Logikfunktion-Bestimmungsdaten auf der Basis der Schaltungsdaten erzeugt, wobei ein Teil der Verarbeitung zum Erzeugen der endgültigen Logikfunktion- Bestimmungsdaten durch Verwenden der Basislogikoperationen der konfigurierbaren integrierten Halbleiterschaltungsvorrichtung über den regulären Logikeingabe/ausgabeanschluß ausgeführt wird, und
das Steuermittel dann die konfigurierbare integrierte Halbleiterschaltungsvorrichtung in den Logikfunktion- Bestimmungsmodus versetzt und die endgültigen Logikfunktion- Bestimmungsdaten über den Eingabeanschluß für die Logikfunktion- Bestimmungsdaten der konfigurierbaren integrierten Halbleiterschaltungsvorrichtung zuführt.
2. Vorrichtung nach Anspruch 1, gekennzeichnet durch
einen Betriebsmodus-Steueranschluß (5) zum Empfangen eines
Betriebsmodus-Steuersignals, das den Logikfunktion-Bestimmungsmodus
und den regulären Betriebsmodus auslöst, wobei
das Steuermittel, das das Betriebsmodus-Steuersignal empfängt, die
integrierte Halbleiterschaltungsvorrichtung in Abhängigkeit vom
Betriebsmodus-Steuersignal, das den Logikfunktion-Bestimmungsmodus
anfordert, in den Logikfunktion-Bestimmungsmodus und in Abhängigkeit
vom Betriebsmodus-Steuersignal, das den regulären Betriebsmodus
anfordert, in den regulären Betriebsmodus versetzt.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß
das Schaltungsdaten-Eingabemittel ein erstes Speichermittel (55) zum Speichern der Schaltungsdaten ist,
das Eingabemittel zum Zuführen der Logikfunktion- Bestimmungsbasisdaten ein zweites Speichermittel (55) zum Speichern der Logikfunktion-Bestimmungsdaten ist, und
die Vorrichtung ferner eine Schnittstelle (51), die sich zwischen dem Steuermittel (52) und der integrierten Halbleiterschaltungsvorrichtung (1) befindet, aufweist, wobei die Schnittstelle (51) eine Datenübertragung zwischen dem Steuermittel und der integrierten Halbleiterschaltungsvorrichtung (1) über den Eingabeanschluß (4) für die Logikfunktion-Bestimmungsdaten, den regulären Logikeingabe/ausgabeanschluß (6) und den Betriebsmodus- Steueranschluß (5) ermöglicht.
das Schaltungsdaten-Eingabemittel ein erstes Speichermittel (55) zum Speichern der Schaltungsdaten ist,
das Eingabemittel zum Zuführen der Logikfunktion- Bestimmungsbasisdaten ein zweites Speichermittel (55) zum Speichern der Logikfunktion-Bestimmungsdaten ist, und
die Vorrichtung ferner eine Schnittstelle (51), die sich zwischen dem Steuermittel (52) und der integrierten Halbleiterschaltungsvorrichtung (1) befindet, aufweist, wobei die Schnittstelle (51) eine Datenübertragung zwischen dem Steuermittel und der integrierten Halbleiterschaltungsvorrichtung (1) über den Eingabeanschluß (4) für die Logikfunktion-Bestimmungsdaten, den regulären Logikeingabe/ausgabeanschluß (6) und den Betriebsmodus- Steueranschluß (5) ermöglicht.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß
das erste und zweite Speichermittel von Magnetplatten (55) gebildet wird, und
das Steuermittel eine Datenverarbeitungsvorrichtung (52) ist, die ein Eingabemittel und ein Ausgabemittel aufweist, und die auf die Magnetplatten (55) zugreifen kann.
das erste und zweite Speichermittel von Magnetplatten (55) gebildet wird, und
das Steuermittel eine Datenverarbeitungsvorrichtung (52) ist, die ein Eingabemittel und ein Ausgabemittel aufweist, und die auf die Magnetplatten (55) zugreifen kann.
5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß
die integrierte Halbleiterschaltungsvorrichtung ein FPGA (Field
Programmable Gate Array; feldprogrammierbares Gate Array) ist.
6. Vorrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß
das Eingabemittel eine Tastatur (54) ist, und das Ausgabemittel
eine Anzeige (53) ist.
7. Herstellungsverfahren für eine konfigurierbare integrierte
Halbleiterschaltungsvorrichtung, wobei die integrierte
Halbleiterschaltungsvorrichtung (1) mit einer Logik geladen wird, wenn
in einem Logikfunktion-Bestimmungsmodus Logikfunktion-
Bestimmungsdaten über einen Eingabeanschluß (4) für Logikfunktion-
Bestimmungsdaten zugeführt werden, die konfigurierbare integrierte
Halbleiterschaltungsvorrichtung (1) in einem regulären Betriebsmodus
und über einen regulären Logikeingabe/ausgabeanschluß (6)
Logikoperationen ausführt, die von den Logikfunktion-
Bestimmungsdaten bestimmt werden, und die konfigurierbare
integrierte Halbleiterschaltungsvorrichtung (1) die Logikfunktion-
Bestimmungsdaten über den Eingabeanschluß (4) für Logikfunktion-
Bestimmungsdaten empfängt, gekennzeichnet durch die Schritte:
- a) Zuführen von Schaltungsdaten (61), die eine gewünschte Logik realisieren,
- b) Zuführen von Logikfunktion-Bestimmungsbasisdaten (64), die Basislogiken definieren,
- c) Versetzen der integrierten Halbleiterschaltungsvorrichtung in den Logikfunktion-Bestimmungsmodus und Übergeben der Logikfunktion- Bestimmungsbasisdaten (64) an die integrierte Halbleiterschaltungsvorrichtung, um eine Logik in der integrierten Halbleiterschaltungsvorrichtung einzustellen,
- d) Versetzen der integrierten Halbleiterschaltungsvorrichtung in den regulären Betriebsmodus, damit die integrierte Halbleiterschaltungsvorrichtung Basislogikoperationen ausführen kann, die von den Logikfunktion-Bestimmungsbasisdaten (64) definiert werden,
- e) Erzeugen von endgültigen Logikfunktion-Bestimmungsdaten (65) auf der Basis der Schaltungsdaten (61), wobei ein Teil der Erzeugung der Logikfunktion-Bestimmungsbasisdaten (64) durch Verwenden der Basislogikoperationen der integrierten Halbleiterschaltungsvorrichtung ausgeführt wird, und
- f) Versetzen der integrierten Halbleiterschaltungsvorrichtung in den Logikfunktion-Bestimmungsmodus und Übergeben der endgültigen Logikfunktion-Bestimmungsdaten (65) an die integrierte Halbleiterschaltungsvorrichtung.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß
die in Schritt (a) beschriebenen Schaltungsdaten (61) und die in Schritt
(b) beschriebenen Logikfunktion-Bestimmungsbasisdaten (64) Daten
sind, die im ersten bzw. zweiten Speichermittel gespeichert sind.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß
die Schritte (c) bis (f) durch eine Datenverarbeitungsvorrichtung
(52) erreicht, die mit dem ersten und zweiten Speichermittel
verbunden ist und auf diese zugreifen kann,
der Schritt (e) die Schritte
(e-1) Erzeugen der endgültigen Logikfunktion-Bestimmungsdaten (65) nur durch die Datenverarbeitungsvorrichtung und
(e-2) Erzeugen der endgültigen Logikfunktion-Bestimmungsdaten (65) unter Verwendung der Basislogikoperationen der integrierten Halbleiterschaltungsvorrichtung aufweist.
(e-1) Erzeugen der endgültigen Logikfunktion-Bestimmungsdaten (65) nur durch die Datenverarbeitungsvorrichtung und
(e-2) Erzeugen der endgültigen Logikfunktion-Bestimmungsdaten (65) unter Verwendung der Basislogikoperationen der integrierten Halbleiterschaltungsvorrichtung aufweist.
10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch
gekennzeichnet, daß
die integrierte Halbleiterschaltungsvorrichtung (1) einen Betriebsmodus- Steueranschluß (5) und den Eingabeanschluß (4) für die Logikfunktion-Bestimmungsdaten aufweist,
das Einstellen des Logikfunktion-Bestimmungsmodus in den Schritten (c) und (f) durch Zuweisen eines Betriebsmodus-Steuersignals, das den Logikfunktion-Bestimmungsmodus anfordert, an das Betriebsmodus- Steuersignal erreicht wird, und
das Einstellen des Basislogikfunktion-Bestimmungsmodus in Schritt (c) und die Eingabe der endgültigen Logikfunktion-Bestimmungsdaten in Schritt (f) über den Eingabeanschluß (4) für die Logikfunktion- Bestimmungsdaten ausgeführt werden.
die integrierte Halbleiterschaltungsvorrichtung (1) einen Betriebsmodus- Steueranschluß (5) und den Eingabeanschluß (4) für die Logikfunktion-Bestimmungsdaten aufweist,
das Einstellen des Logikfunktion-Bestimmungsmodus in den Schritten (c) und (f) durch Zuweisen eines Betriebsmodus-Steuersignals, das den Logikfunktion-Bestimmungsmodus anfordert, an das Betriebsmodus- Steuersignal erreicht wird, und
das Einstellen des Basislogikfunktion-Bestimmungsmodus in Schritt (c) und die Eingabe der endgültigen Logikfunktion-Bestimmungsdaten in Schritt (f) über den Eingabeanschluß (4) für die Logikfunktion- Bestimmungsdaten ausgeführt werden.
11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch
gekennzeichnet, daß
die integrierte Halbleiterschaltungsvorrichtung (1) ferner den regulären Logikeingabe/ausgabeanschluß (6) aufweist,
das Einstellen des regulären Betriebsmodus in Schritt (d) durch Zuweisen eines Betriebsmodus-Steuersignals, das den regulären Betriebsmodus anfordert, an das Betriebsmodus-Steuersignal erreicht wird, und
das Ausführen der Basislogikoperationen der integrierten Halbleiterschaltungsvorrichtung über den regulären Logikeingabe/ausgabeanschluß (6) erzielt wird.
die integrierte Halbleiterschaltungsvorrichtung (1) ferner den regulären Logikeingabe/ausgabeanschluß (6) aufweist,
das Einstellen des regulären Betriebsmodus in Schritt (d) durch Zuweisen eines Betriebsmodus-Steuersignals, das den regulären Betriebsmodus anfordert, an das Betriebsmodus-Steuersignal erreicht wird, und
das Ausführen der Basislogikoperationen der integrierten Halbleiterschaltungsvorrichtung über den regulären Logikeingabe/ausgabeanschluß (6) erzielt wird.
12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch
gekennzeichnet, daß
der Schritt (e-2) die Schritte
(e-2-1) Eingeben von Berechnungsdaten durch die Datenverarbeitungsvorrichtung (52) über den Eingabeanschluß (4) für die Logikfunktion-Bestimmungsdaten in die integrierte Halbleiterschaltungsvorrichtung (1),
(e-2-2) Ausführen der Basislogikoperationen mit den Berechnungsdaten durch die integrierte Halbleiterschaltungsvorrichtung, um ein Berechnungsergebnis zu erhalten,
(e-2-3) Ausgeben des Berechnungsergebnisses, das von der integrierten Halbleiterschaltungsvorrichtung erhalten wird, über den regulären Logikeingabe/ausgabeanschluß (6) an die Datenverarbeitungsvorrichtung, und
(e-2-4) Erzeugen der endgültigen Logikfunktion-Bestimmungsdaten (65) durch die Datenverarbeitungsvorrichtung auf der Basis des Berechnungsergebnisses aufweist.
(e-2-1) Eingeben von Berechnungsdaten durch die Datenverarbeitungsvorrichtung (52) über den Eingabeanschluß (4) für die Logikfunktion-Bestimmungsdaten in die integrierte Halbleiterschaltungsvorrichtung (1),
(e-2-2) Ausführen der Basislogikoperationen mit den Berechnungsdaten durch die integrierte Halbleiterschaltungsvorrichtung, um ein Berechnungsergebnis zu erhalten,
(e-2-3) Ausgeben des Berechnungsergebnisses, das von der integrierten Halbleiterschaltungsvorrichtung erhalten wird, über den regulären Logikeingabe/ausgabeanschluß (6) an die Datenverarbeitungsvorrichtung, und
(e-2-4) Erzeugen der endgültigen Logikfunktion-Bestimmungsdaten (65) durch die Datenverarbeitungsvorrichtung auf der Basis des Berechnungsergebnisses aufweist.
13. Verfahren nach einem der Ansprüche 7 bis 12, dadurch
gekennzeichnet, daß
die Basislogikoperation in der Berechnung von (X*Y+Z) besteht, wobei
X, Y und Z Eingabewerte sind.
14. Verfahren nach einem der Ansprüche 8 bis 13, dadurch
gekennzeichnet, daß
das erste und zweite Speichermittel von Magnetplatten (55) gebildet
wird.
15. Verfahren nach einem der Ansprüche 7 bis 14, dadurch
gekennzeichnet, daß
die integrierte Halbleiterschaltungsvorrichtung ein FPGA (Field
Programmable Gate Array; feldprogrammierbares Gate Array) ist.
16. Elektronische Schaltungsvorrichtung, gekennzeichnet durch
eine Mehrzahl von konfigurierbaren integrierten
Halbleiterschaltungsvorrichtungen (1), wobei die konfigurierbaren
integrierten Halbleiterschaltungsvorrichtungen (1) jeweils mit einer
Logik geladen werden, wenn in einem Logikfunktion-Bestimmungsmodus
Logikfunktion-Bestimmungsdaten über einen Eingabeanschluß (4) für
die Logikfunktion-Bestimmungsdaten zugeführt werden, die
konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen (1)
in einem regulären Betriebsmodus und über einen regulären
Logikeingabe/ausgabeanschluß (6) jeweils Logikoperationen ausführen,
die durch die Logikfunktion-Bestimmungsdaten festgelegt sind, und
die konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen
(1) jeweils die Logikfunktion-Bestimmungsdaten über den
Eingangsanschluß (4) für die Logikfunktion-Bestimmungsdaten
empfangen,
ein Schaltungsdaten-Eingabemittel zum Zuführen von Schaltungsdaten, die eine gewünschte Logik realisieren,
ein Eingabemittel zum Zuführen- von Logikfunktion- Bestimmungsbasisdaten, das mindestens einen Logikfunktion- Bestimmungsbasiswert liefert, der Basislogiken definiert, und
ein Steuermittel (52) zum Empfangen der Schaltungsdaten (61) und der Logikfunktion-Bestimmungsbasisdaten (64), wobei das Steuermittel mit dem Eingabeanschluß (4) für die Logikfunktion-Bestimmungsdaten und dem regulären Logikeingabe/ausgabeanschluß (6) jeder der integrierten Halbleiterschaltungsvorrichtungen (1) verbunden ist, wobei ferner das Steuermittel (52) mindestens eine der konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen (1) in den Logikfunktion-Bestimmungsmodus versetzt und der mindestens einen konfigurierbaren integrierten Halbleiterschaltungsvorrichtung dann die Logikfunktion-Bestimmungsbasisdaten zuführt, um die mindestens eine konfigurierbare integrierte Halbleiterschaltungsvorrichtung mit einer Logik zu laden,
das Steuermittel anschließend die eine oder mehrere mit der Logik geladenen konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen (1) in den regulären Betriebsmodus, um die eine oder mehreren mit der Logik geladenen konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen zu befähigen, die Basislogikoperationen auszuführen, die durch die Logikfunktion- Bestimmungsbasisdaten definiert sind,
das Steuermittel dann die Schaltungsdaten teilt und eine Mehrzahl geteilter Schaltungsdaten (62) erzeugt,
das Steuermittel dann ein Mehrzahl von endgültigen Logikfunktion- Bestimmungsdaten (65) auf der Basis der Mehrzahl von geteilten Schaltungsdaten (62) erzeugt, wobei ein Teil der Erzeugung der endgültigen Logikfunktion-Bestimmungsdaten (65) durch Verwenden der Basislogikoperationen der mit der Logik geladenen integrierten Halbleiterschaltungsvorrichtung ausgeführt wird,
das Steuermittel dann die Mehrzahl von konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen in den Logikfunktion- Bestimmungsmodus versetzt, und
das Steuermittel dann die Mehrzahl von endgültigen Logikfunktion- Bestimmungsdaten (65) über die regulären Logikeingabe/ausgabeanschlüsse (6) der Mehrzahl von integrierten Halbleiterschaltungsvorrichtungen (1) zuführt.
ein Schaltungsdaten-Eingabemittel zum Zuführen von Schaltungsdaten, die eine gewünschte Logik realisieren,
ein Eingabemittel zum Zuführen- von Logikfunktion- Bestimmungsbasisdaten, das mindestens einen Logikfunktion- Bestimmungsbasiswert liefert, der Basislogiken definiert, und
ein Steuermittel (52) zum Empfangen der Schaltungsdaten (61) und der Logikfunktion-Bestimmungsbasisdaten (64), wobei das Steuermittel mit dem Eingabeanschluß (4) für die Logikfunktion-Bestimmungsdaten und dem regulären Logikeingabe/ausgabeanschluß (6) jeder der integrierten Halbleiterschaltungsvorrichtungen (1) verbunden ist, wobei ferner das Steuermittel (52) mindestens eine der konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen (1) in den Logikfunktion-Bestimmungsmodus versetzt und der mindestens einen konfigurierbaren integrierten Halbleiterschaltungsvorrichtung dann die Logikfunktion-Bestimmungsbasisdaten zuführt, um die mindestens eine konfigurierbare integrierte Halbleiterschaltungsvorrichtung mit einer Logik zu laden,
das Steuermittel anschließend die eine oder mehrere mit der Logik geladenen konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen (1) in den regulären Betriebsmodus, um die eine oder mehreren mit der Logik geladenen konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen zu befähigen, die Basislogikoperationen auszuführen, die durch die Logikfunktion- Bestimmungsbasisdaten definiert sind,
das Steuermittel dann die Schaltungsdaten teilt und eine Mehrzahl geteilter Schaltungsdaten (62) erzeugt,
das Steuermittel dann ein Mehrzahl von endgültigen Logikfunktion- Bestimmungsdaten (65) auf der Basis der Mehrzahl von geteilten Schaltungsdaten (62) erzeugt, wobei ein Teil der Erzeugung der endgültigen Logikfunktion-Bestimmungsdaten (65) durch Verwenden der Basislogikoperationen der mit der Logik geladenen integrierten Halbleiterschaltungsvorrichtung ausgeführt wird,
das Steuermittel dann die Mehrzahl von konfigurierbaren integrierten Halbleiterschaltungsvorrichtungen in den Logikfunktion- Bestimmungsmodus versetzt, und
das Steuermittel dann die Mehrzahl von endgültigen Logikfunktion- Bestimmungsdaten (65) über die regulären Logikeingabe/ausgabeanschlüsse (6) der Mehrzahl von integrierten Halbleiterschaltungsvorrichtungen (1) zuführt.
17. Vorrichtung nach Anspruch 16, gekennzeichnet durch
ein Signalverbindungsmittel (7), das mit den regulären
Logikeingabe/ausgabeanschlüssen (6) der Mehrzahl von integrierten
Halbleiterschaltungsvorrichtungen (1) verbunden ist, wobei das
Signalverbindungsmittel (7) die Übertragung eines Signals von außen
in die integrierten Halbleiterschaltungsvorrichtungen (1) und die
Übertragung eines Signals von den integrierten
Halbleiterschaltungsvorrichtungen (1) nach außen ermöglicht.
18. Vorrichtung nach Anspruch 16 oder 17, dadurch gekennzeichnet,
daß
die integrierten Halbleiterschaltungsvorrichtungen ferner jeweils
einen Betriebsmodus-Steueranschluß (5) zum Empfangen eines
Betriebsmodus-Steuersignals aufweisen, das den Logikfunktion-
Bestimmungsmodus und den regulären Betriebsmodus auslöst, wobei
das Steuermittel, das das Betriebsmodus-Steuersignal empfängt, die
integrierte Halbleiterschaltungsvorrichtung in Abhängigkeit vom
Betriebsmodus-Steuersignal, das den Logikfunktion-Bestimmungsmodus
anfordert, in den Logikfunktion-Bestimmungsmodus und in Abhängigkeit
vom Betriebsmodus-Steuersignal, das den regulären Betriebsmodus
anfordert, in den regulären Betriebsmodus versetzt.
19. Vorrichtung nach Anspruch 18, dadurch gekennzeichnet, daß
das Schaltungsdaten-Eingabemittel ein erstes Speichermittel zum Speichern der Schaltungsdaten ist,
das Eingabemittel für die Logikfunktion-Bestimmungsbasisdaten ein zweites Speichermittel zum Speichern der Logikfunktion- Bestimmungsdaten ist, und
die elektronische Schaltungsvorrichtung ferner eine Schnittstelle (51), die sich zwischen dem Steuermittel (52) und den integrierten Halbleiterschaltungsvorrichtungen (1) befindet, aufweist, wobei die Schnittstelle (51) eine Datenübertragung zwischen dem Steuermittel (52) und den integrierten Halbleiterschaltungsvorrichtungen (1) über den Eingabeanschluß (4) für die Logikfunktion-Bestimmungsdaten, den regulären Logikeingabe/ausgabeanschluß (6) und den Betriebsmodus- Steueranschluß (5) ermöglicht.
das Schaltungsdaten-Eingabemittel ein erstes Speichermittel zum Speichern der Schaltungsdaten ist,
das Eingabemittel für die Logikfunktion-Bestimmungsbasisdaten ein zweites Speichermittel zum Speichern der Logikfunktion- Bestimmungsdaten ist, und
die elektronische Schaltungsvorrichtung ferner eine Schnittstelle (51), die sich zwischen dem Steuermittel (52) und den integrierten Halbleiterschaltungsvorrichtungen (1) befindet, aufweist, wobei die Schnittstelle (51) eine Datenübertragung zwischen dem Steuermittel (52) und den integrierten Halbleiterschaltungsvorrichtungen (1) über den Eingabeanschluß (4) für die Logikfunktion-Bestimmungsdaten, den regulären Logikeingabe/ausgabeanschluß (6) und den Betriebsmodus- Steueranschluß (5) ermöglicht.
20. Vorrichtung nach einem der Ansprüche 17 bis 19, dadurch
gekennzeichnet, daß
das Signalverbindungsmittel bevorzugterweise ein Verbindung (7) ist,
die mit den regulären Logikeingabe/ausgabeanschlüssen (6) der
integrierten Halbleiterschaltungsvorrichtungen verbunden ist, und
die mit einer vorbestimmten Zielvorrichtung (45) verbunden werden
kann.
21. Vorrichtung nach Anspruch 19 oder 20, dadurch gekennzeichnet,
daß
das erste und zweite Speichermittel von Magnetplatten (55) gebildet
wird.
22. Vorrichtung nach einem der Ansprüche 16 bis 21, gekennzeichnet
durch
ein Logiksignal-Analysemittel (40), das mit den regulären
Logikeingabe/ausgabeanschlüssen (6) der integrierten
Halbleiterschaltungsvorrichtungen (1) verbunden ist, wobei das
Logiksignal-Analysemittel (40) ein Logiksignal analysiert, das über
die regulären Logikeingabe/ausgabeanschlüsse (6) empfangen wird, und das
Analyseergebnis an die Datenverarbeitungsvorrichtung (52) ausgibt.
23. Vorrichtung nach einem der Ansprüche 16 bis 22, dadurch
gekennzeichnet, daß
die integrierte Halbleiterschaltungsvorrichtung ein FPGA (Field
Programmable Gate Array; feldprogrammierbares Gate Array) ist.
24. Vorrichtung nach einem der Ansprüche 16 bis 23, dadurch
gekennzeichnet, daß
das Eingabemittel eine Tastatur (54) ist, und das Ausgabemittel (53)
eine Anzeige (53) ist.
25. Herstellungsverfahren für eine integrierte
Halbleiterschaltungsvorrichtung, wobei konfigurierbare integrierte
Halbleiterschaltungsvorrichtungen (1) mit einer Logik geladen
werden, wenn in einem Logikfunktion-Bestimmungsmodus Logikfunktion-
Bestimmungsdaten über einen Eingabeanschluß (4) für Logikfunktion-
Bestimmungsdaten zugeführt werden, die integrierten
Halbleiterschaltungsvorrichtungen in einem regulären Betriebsmodus und
über einen regulären Logikeingabe/ausgabeanschluß (6) Logikoperationen
ausführen, die von den Logikfunktion-Bestimmungsdaten bestimmt
werden, und die integrierten Halbleiterschaltungsvorrichtungen die
Logikfunktion-Bestimmungsdaten über den Eingabeanschluß (4) für
Logikfunktion-Bestimmungsdaten empfangen, gekennzeichnet durch die
Schritte:
- a) Zuführen von Schaltungsdaten (61), die eine gewünschte Logik realisieren,
- b) Zuführen von mindestens einem von Logikfunktion- Bestimmungsbasiswerten (64), die Basislogiken definieren,
- c) Versetzen von mindestens einer der integrierten Halbleiterschaltungsvorrichtungen (1) in den Logikfunktion- Bestimmungsmodus und Anlegen der Logikfunktion-Bestimmungsbasisdaten (64) an mindestens eine der integrierten Halbleiterschaltungsvorrichtungen, um eine Logik in der mindestens einen der integrierten Halbleiterschaltungsvorrichtungen (1) einzustellen,
- d) Versetzen der mit einer Logik geladenen integrierten Halbleiterschaltungsvorrichtungen in den regulären Betriebsmodus, damit die mit der Logik geladenen integrierten Halbleiterschaltungsvorrichtungen (1) Basislogikoperationen ausführen können, die von den Logikfunktion- Bestimmungsbasisdaten (64) definiert werden,
- e) Teilen der Schaltungsdaten (61) und Erzeugen einer Mehrzahl geteilter Schaltungsdaten (62),
- f) Erzeugen einer Mehrzahl von endgültigen Logikfunktion- Bestimmungsdaten (65) auf der Basis der Mehrzahl geteilter Schaltungsdaten (62), wobei ein Teil der Erzeugung der Logikfunktion-Bestimmungsbasisdaten (65) durch Verwenden der Basislogikoperationen der mit einer Logik geladenen integrierten Halbleiterschaltungsvorrichtung ausgeführt wird, und
- g) Versetzen der Mehrzahl von integrierten Halbleiterschaltungsvorrichtungen in den Logikfunktion- Bestimmungsmodus und anschließend Übergeben der Mehrzahl von endgültigen Logikfunktion-Bestimmungsdaten (65) an die zugehörigen integrierten Halbleiterschaltungsvorrichtungen (1) über die regulären Logikeingabe/ausgabeanschlüsse (6).
26. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß
die in Schritt (a) beschriebenen Schaltungsdaten (61) und die in
Schritt (b) beschriebenen Logikfunktion-Bestimmungsbasisdaten (64)
Daten sind, die im ersten bzw. zweiten Speichermittel
gespeichert sind.
27. Verfahren nach Anspruch 25 oder 26, dadurch gekennzeichnet, daß
die Schritte (c) bis (g) durch eine Datenverarbeitungsvorrichtung
(52) erreicht, die mit dem ersten und zweiten Speichermittel
verbunden ist und auf diese zugreifen kann, und
der Schritt (f) die Schritte
(f-1) Erzeugen der endgültigen Logikfunktion-Bestimmungsdaten (65) nur durch die Datenverarbeitungsvorrichtung (52) und
(f-2) Erzeugen der endgültigen Logikfunktion-Bestimmungsdaten (65) unter Verwendung der Basislogikoperationen der integrierten Halbleiterschaltungsvorrichtung aufweist.
(f-1) Erzeugen der endgültigen Logikfunktion-Bestimmungsdaten (65) nur durch die Datenverarbeitungsvorrichtung (52) und
(f-2) Erzeugen der endgültigen Logikfunktion-Bestimmungsdaten (65) unter Verwendung der Basislogikoperationen der integrierten Halbleiterschaltungsvorrichtung aufweist.
28. Verfahren nach einem der Ansprüche 25 bis 27, dadurch
gekennzeichnet, daß
die integrierten Halbleiterschaltungsvorrichtungen jeweils einen Betriebsmodus-Steueranschluß (5) und einen Eingabeanschluß (4) für die Logikfunktion-Bestimmungsdaten aufweisen,
das Einstellen des Logikfunktion-Bestimmungsmodus in den Schritten (c) und (g) durch Zuweisen eines Betriebsmodus-Steuersignals, das den Logikfunktion-Bestimmungsmodus anfordert, an das Betriebsmodus- Steuersignal erreicht wird, und
das Einstellen des Basislogikfunktion-Bestimmungsmodus in Schritt (c) und die Eingabe der endgültigen Logikfunktion-Bestimmungsdaten (65) in Schritt (g) über den Eingabeanschluß (4) für die Logikfunktion- Bestimmungsdaten ausgeführt werden.
die integrierten Halbleiterschaltungsvorrichtungen jeweils einen Betriebsmodus-Steueranschluß (5) und einen Eingabeanschluß (4) für die Logikfunktion-Bestimmungsdaten aufweisen,
das Einstellen des Logikfunktion-Bestimmungsmodus in den Schritten (c) und (g) durch Zuweisen eines Betriebsmodus-Steuersignals, das den Logikfunktion-Bestimmungsmodus anfordert, an das Betriebsmodus- Steuersignal erreicht wird, und
das Einstellen des Basislogikfunktion-Bestimmungsmodus in Schritt (c) und die Eingabe der endgültigen Logikfunktion-Bestimmungsdaten (65) in Schritt (g) über den Eingabeanschluß (4) für die Logikfunktion- Bestimmungsdaten ausgeführt werden.
29. Verfahren nach einem der Ansprüche 25 bis 28, dadurch
gekennzeichnet, daß
die integrierten Halbleiterschaltungsvorrichtungen ferner jeweils einen regulären Logikeingabe/ausgabeanschluß (6) aufweisen,
das Einstellen des regulären Betriebsmodus in Schritt (d) durch Zuweisen eines Betriebsmodus-Steuersignals, das den regulären Betriebsmodus anfordert, an das Betriebsmodus-Steuersignal erreicht wird, und
das Ausführen der Basislogikoperationen der integrierten Halbleiterschaltungsvorrichtungen über den regulären Logikeingabe/ausgabeanschluß (6) erzielt wird.
die integrierten Halbleiterschaltungsvorrichtungen ferner jeweils einen regulären Logikeingabe/ausgabeanschluß (6) aufweisen,
das Einstellen des regulären Betriebsmodus in Schritt (d) durch Zuweisen eines Betriebsmodus-Steuersignals, das den regulären Betriebsmodus anfordert, an das Betriebsmodus-Steuersignal erreicht wird, und
das Ausführen der Basislogikoperationen der integrierten Halbleiterschaltungsvorrichtungen über den regulären Logikeingabe/ausgabeanschluß (6) erzielt wird.
30. Verfahren nach einem der Ansprüche 27 bis 29, dadurch
gekennzeichnet, daß
der Schritt (f-2) die Schritte
(f-2-1) Eingeben von Berechnungsdaten durch die Datenverarbeitungsvorrichtung über den Eingabeanschluß (4) für die Logikfunktion-Bestimmungsdaten in die mit einer Logik geladene, integrierte Halbleiterschaltungsvorrichtung (1),
(f-2-2) Ausführen der Basislogikoperationen mit den Berechnungsdaten durch die mit einer Logik geladene, integrierte Halbleiterschaltungsvorrichtung, um ein Berechnungsergebnis zu erhalten,
(f-2-3) Ausgeben des Berechnungsergebnisses, das von der mit einer Logik geladenen, integrierten Halbleiterschaltungsvorrichtung erhalten wird, über den regulären Logikeingabe/ausgabeanschluß (6) an die Datenverarbeitungsvorrichtung (52), und
(f-2-4) Erzeugen der endgültigen Logikfunktion-Bestimmungsdaten (65) durch die Datenverarbeitungsvorrichtung (52) auf der Basis des Berechnungsergebnisses aufweist.
(f-2-1) Eingeben von Berechnungsdaten durch die Datenverarbeitungsvorrichtung über den Eingabeanschluß (4) für die Logikfunktion-Bestimmungsdaten in die mit einer Logik geladene, integrierte Halbleiterschaltungsvorrichtung (1),
(f-2-2) Ausführen der Basislogikoperationen mit den Berechnungsdaten durch die mit einer Logik geladene, integrierte Halbleiterschaltungsvorrichtung, um ein Berechnungsergebnis zu erhalten,
(f-2-3) Ausgeben des Berechnungsergebnisses, das von der mit einer Logik geladenen, integrierten Halbleiterschaltungsvorrichtung erhalten wird, über den regulären Logikeingabe/ausgabeanschluß (6) an die Datenverarbeitungsvorrichtung (52), und
(f-2-4) Erzeugen der endgültigen Logikfunktion-Bestimmungsdaten (65) durch die Datenverarbeitungsvorrichtung (52) auf der Basis des Berechnungsergebnisses aufweist.
31. Verfahren nach einem der Ansprüche 25 bis 30, dadurch
gekennzeichnet, daß
das erste und zweite Speichermittel von Magnetplatten (55) gebildet
wird.
32. Verfahren nach einem der Ansprüche 25 bis 31, dadurch
gekennzeichnet, daß
die integrierte Halbleiterschaltungsvorrichtung ein FPGA (Field
Programmable Gate Array; feldprogrammierbares Gate Array)
ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4221313A JP2746502B2 (ja) | 1992-08-20 | 1992-08-20 | 半導体集積回路装置の製造装置及び製造方法並びに電子回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4327660A1 DE4327660A1 (de) | 1994-02-24 |
DE4327660C2 true DE4327660C2 (de) | 1994-11-17 |
Family
ID=16764848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4327660A Expired - Fee Related DE4327660C2 (de) | 1992-08-20 | 1993-08-17 | Vorrichtung zum Herstellen einer und Herstellungsverfahren für eine integrierte Halbleiterschaltungsvorrichtung und elektronische Schaltungsvorrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US5384275A (de) |
JP (1) | JP2746502B2 (de) |
DE (1) | DE4327660C2 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5633813A (en) * | 1994-05-04 | 1997-05-27 | Srinivasan; Seshan R. | Apparatus and method for automatic test generation and fault simulation of electronic circuits, based on programmable logic circuits |
CA2239186A1 (en) | 1996-10-10 | 1998-04-16 | Semiconductores Investigacion Y Diseno, S.A. - (Sidsa) | Process for the prototyping of mixed signal applications and field programmable system on a chip for applying said process |
US6542844B1 (en) | 2000-08-02 | 2003-04-01 | International Business Machines Corporation | Method and apparatus for tracing hardware states using dynamically reconfigurable test circuits |
US6904436B1 (en) * | 2000-10-04 | 2005-06-07 | Cypress Semiconductor Corporation | Method and system for generating a bit order data structure of configuration bits from a schematic hierarchy |
US6704894B1 (en) | 2000-12-21 | 2004-03-09 | Lockheed Martin Corporation | Fault insertion using on-card reprogrammable devices |
CZ300977B6 (cs) * | 2001-02-26 | 2009-09-30 | Iss Europe, Spol. S R.O. | Radic se sbernicemi PCI a SCSI a výpocetní systém s elektronickým polovodicovým diskem |
US20030105617A1 (en) * | 2001-12-05 | 2003-06-05 | Nec Usa, Inc. | Hardware acceleration system for logic simulation |
US20070074000A1 (en) * | 2005-09-28 | 2007-03-29 | Liga Systems, Inc. | VLIW Acceleration System Using Multi-state Logic |
US7444276B2 (en) * | 2005-09-28 | 2008-10-28 | Liga Systems, Inc. | Hardware acceleration system for logic simulation using shift register as local cache |
US20070073999A1 (en) * | 2005-09-28 | 2007-03-29 | Verheyen Henry T | Hardware acceleration system for logic simulation using shift register as local cache with path for bypassing shift register |
US20070129926A1 (en) * | 2005-12-01 | 2007-06-07 | Verheyen Henry T | Hardware acceleration system for simulation of logic and memory |
US20070129924A1 (en) * | 2005-12-06 | 2007-06-07 | Verheyen Henry T | Partitioning of tasks for execution by a VLIW hardware acceleration system |
US20070150702A1 (en) * | 2005-12-23 | 2007-06-28 | Verheyen Henry T | Processor |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4706216A (en) * | 1985-02-27 | 1987-11-10 | Xilinx, Inc. | Configurable logic element |
US4935734A (en) * | 1985-09-11 | 1990-06-19 | Pilkington Micro-Electronics Limited | Semi-conductor integrated circuits/systems |
JPS631114A (ja) * | 1986-03-28 | 1988-01-06 | ジリンクス・インコ−ポレイテツド | 構成を変更可能な論理要素 |
DE3726570A1 (de) * | 1987-08-10 | 1989-02-23 | Siemens Ag | Verfahren und schaltungsanordnung fuer halbleiterbausteine mit in hochintegrierter schaltkreistechnik zusammengefassten logischen verknuepfungsschaltungen |
JP2968289B2 (ja) * | 1989-11-08 | 1999-10-25 | 株式会社リコー | 中央演算処理装置 |
-
1992
- 1992-08-20 JP JP4221313A patent/JP2746502B2/ja not_active Expired - Lifetime
-
1993
- 1993-07-30 US US08/099,594 patent/US5384275A/en not_active Expired - Fee Related
- 1993-08-17 DE DE4327660A patent/DE4327660C2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2746502B2 (ja) | 1998-05-06 |
JPH0669474A (ja) | 1994-03-11 |
US5384275A (en) | 1995-01-24 |
DE4327660A1 (de) | 1994-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0010173B1 (de) | Halbleiterplättchen mit verbesserter Prüfbarkeit der monolithisch hochintegrierten Schaltungen | |
DE2555439C2 (de) | Monolithische hochintegrierte Halbleiterschaltung | |
DE69838835T2 (de) | Verfahren zur Prüfung und zur Darstellung einer Hardware durch Zerlegung und Aufteilung | |
DE10045568B4 (de) | Ereignisgestütztes Halbleiterprüfsystem | |
DE4327660C2 (de) | Vorrichtung zum Herstellen einer und Herstellungsverfahren für eine integrierte Halbleiterschaltungsvorrichtung und elektronische Schaltungsvorrichtung | |
DE2753062A1 (de) | Einrichtung zur durchfuehrung programmierter befehle | |
DE3508640A1 (de) | Computersystem zur implementierung eines ereignisgesteuerten simulationsalgorithmus | |
EP0073946A2 (de) | Verfahren und Anordnung zur Funktionsprüfung einer programmierbaren Logikanordnung | |
DE10034405A1 (de) | Verfahren und System zum Programmieren von FPGAs auf PC-Karten ohne zusätzliche Hardware | |
EP0580663A1 (de) | Verfahren zur verifikation datenverarbeitender systeme. | |
DE60002455T2 (de) | Verfahren und vorrichtung zur automatischen softwareprüfung | |
DE10324594A1 (de) | Verfahren zum Bereitstellen einer verbesserten Simulationsfähigkeit eines dynamischen Systems außerhalb der ursprünglichen Modellierungsumgebung | |
DE2506671A1 (de) | Binaerdaten-handhabungsnetzwerk | |
DE19530669A1 (de) | Verfahren zum automatischen Auswählen eines taktsteuernden Signalpfads in umprogrammierbaren Systemen zur Hardware-Emulation | |
DE3422287C2 (de) | ||
EP1068580B1 (de) | Verfahren zum vergleich elektrischer schaltungen | |
EP0838773B1 (de) | Verfahren und Vorrichtung zur Handhabung von Kennzeichnungsdaten einer Mehrzahl von Komponenten eines Produktes | |
EP2191338B1 (de) | System zur erstellung eines simulationsprogramms | |
WO2004003798A2 (de) | Informationserzeugungssystem für die produktentstehung | |
DE60003847T2 (de) | Universelle vorrichtung sowie verfahren und werkzeuge zu ihrer verwendung | |
DE69634515T2 (de) | Verfahren, system und anordnung zur effizienten generierung binärer zahlen zum testen von spreichervorrichtungen | |
DE19710463C2 (de) | Verfahren zur automatischen Differentiation auf einem Rechner insbesondere zur Simulation elektronischer Schaltungen | |
DE4001232C2 (de) | Gleitkommaeinheit | |
DE10206830B4 (de) | Verfahren und Anordnung zur Zusammenführung von Daten aus parallelen Datenpfaden | |
EP1357387A1 (de) | Partial-BIST mit Erfassung der Verbindungen zwischen einzelnen Blöcken |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |