DE4237122C2 - Schaltungsanordnung zur Überwachung des Drainstromes eines Metall-Oxid-Halbleiter-Feldeffekttransistors - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Überwa­ chung des Drainstromes eines Metall-Oxid-Halbleiter-Feldef­ fekttransistors (MOS-FET), dessen auf einem Substrat vorgesehene wirksame Transistorfläche zur Bildung eines einen Meßstrom liefernden MOS-Meßtransistors und eines die Ausgangsleistung liefernden MOS-Leistungstransistors unterteilt ist.

Eine derartige Schaltungsanordnung dient insbesondere zur Erfassung von Unterströmen in einem einer elektrischen Last zugeordneten Speisestromkreis, in dem die Last über MOS-Lei­ stungs-Feldeffekttransistoren gespeist wird. Ein Unterstrom liegt insbesondere dann vor, wenn die betreffende elektrische Last fehlt, oder die entsprechenden Zuleitungen defekt bzw. unterbrochen sind. Wird demnach ein unterhalb eines vorgeb­ baren Grenzwerts liegender Unterstrom festgestellt, so kann daraus auf eine entsprechende Störung geschlossen werden. Die Unterstromgrenze kann relativ klein sein und z. B. in einem Bereich von 10 bis 100 mA liegen. Die Leistungs-Transistoren können beispielsweise in einer H-Brücke zur Speisung eines Motors oder dergleichen vorgesehen sein. Bei den Transistoren kann es sich insbesondere um doppelt diffundierte Metall- Oxid-Halbleiter-Feldeffekttransistoren (D-MOS-FETs) vom HSD (High-Side-Driver)-Typ handeln, bei denen das Gate-Potential bei durchgeschaltetem Transistor höher liegt als das Drain- Potential.

Die Überwachung des Drainstromes ist insbesondere bei D-MOS- Leistungstransistoren relativ problematisch. Nachdem bei durchgeschaltetem Transistor der Drain-Source-Widerstand und damit auch die Drain-Source-Spannung relativ klein ist, ist es schwierig, die betreffenden Ströme ohne die Erzeugung ei­ nes entsprechenden Spannungsabfalls an Reihenwiderständen zu messen.

Um die bei der Verwendung solcher Reihenwiderstände auftre­ tenden relativ hohen Verlustleistungen zu vermeiden, wurde vorgeschlagen, die wirksame Transistorfläche derart in zwei Abschnitte zu unterteilen, daß im Hauptabschnitt der die Lei­ stung erbringende Strom und in einem kleineren Abschnitt ein kleinerer Meßstrom fließt, der proportional zum Leistungs­ strom ist. Bei gleichem Spannungsabfall an den beiden Teil­ transistoren ist das Verhältnis der beiden Ströme durch das Flächenverhältnis vorgegeben, so daß aus dem erfaßten Meß­ strom der größere Leistungsstrom berechnet werden kann.

Zur Ermittlung des kleineren Meßstromes wurde bereits vorge­ schlagen, die getrennten Source-Anschlüsse der beiden erhal­ tenen MOS-Teiltransistoren mit den beiden unterschiedlichen Eingängen eines Operationsverstärkers zu verbinden und für eine solche Rückkopplung des Operationsverstärkers zu sorgen, daß das Source-Potential des durch die Unterteilung der wirk­ samen Transistorfläche erhaltenen Meßtransistors stets gleich dem Source-Potential des Leistungstransistors ist.

Ungünstig bei dieser Ausführung ist, daß ein Regelkreis ver­ wendet wird, so daß mit einem Überschwingen sowie mit Signal­ verzögerungen zu rechnen ist, die leicht zu fehlerhaften Aus­ gangssignalen führen können. Überdies ist die erforderliche Gleichtakt-Eingangsspannung eines Operationsverstärkers rela­ tiv hoch. Über den gesamten Temperaturbereich hinweg muß die Offset-Spannung äußerst klein gehalten werden. Für eine aus­ reichende Frequenzkompensation ist eine relativ große Sili­ ziumfläche erforderlich. Schließlich führt der nachgeschal­ tete Komparator zu weiteren Offset-Problemen sowie zu einem zusätzlichen Flächenbedarf.

In EP 04 30 354 A2 ist eine Schaltungsanordnung zur Über­ wachung des Stromes in einem MOS-Leistungstransistor offen­ bart. Diese Schaltungsanordnung weist ebenfalls die oben beschriebene, aus einem MOS-Meßtransistor und einem MOS- Leistungstransistor bestehende Grundstruktur auf. Eine mit dieser Grundstruktur verbundene Transistorschaltung aus zwei bipolaren Transistoren arbeitet als Stromweiche. Mit den sich ändernden Spannungsverhältnissen an den Source-An­ schlüssen der beiden MOS-Feldeffekttransistoren ändert sich auch die Aufteilung der Ströme auf die zwei Zweige der Stromweiche. Für eine Auswertung wird schließlich der ent­ sprechende Strom gespiegelt und mit dem Bezugsstrom einer Konstantstromquelle verglichen.

Ein Nachteil dieser bekannten Schaltungsanordnung ist der relativ große Aufwand an Bauelementen. Zudem ist das Schal­ ten immer noch relativ ungenau. Wird der Strom vom Tran­ sistor von einem der beiden bipolaren Transistoren der Stromweiche auf den anderen Transistor dieser Stromweiche umgelenkt, so fließt auch mehr Strom durch den MOS-Meß­ transistor. Dieses hat zur Folge, daß die Spannung am Source-Anschluß dieses Meßtransistors nicht konstant bleibt. Diese Spannungsschwankung reduziert den "Over-Drive" und somit die Verstärkung der Schaltung.

Aufgabe der Erfindung ist es daher, eine Schaltungsanordnung der eingangs genannten Art zu schaffen, die einen einfachen Aufbau besitzt und mit wenigen Bauelementen auskommt. Zudem soll ein Schalten mit noch höherer Genauigkeit ermöglicht werden. Außerdem soll eine relativ hohe Verstärkung erzielt werden.

Die Aufgabe wird nach der Erfindung dadurch gelöst, daß der Meßstrom des Meßtransistors durch den vorgebbaren Bezugs­ strom einer Konstantstromquelle bestimmt ist, um an einer Ausgangsklemme des MOS-Meßtransistors ein für die entspre­ chende Drain-Source-Spannung repräsentatives Bezugspotential zu erzeugen, das zusammen mit einem entsprechenden Ausgangs­ potential des MOS-Leistungstransistors einer Vergleichs­ schaltung zugeführt ist, die ein von der Potentialdifferenz abhängiges Überwachungssignal liefert.

Aufgrund dieser Ausbildung wird ein einfacher Schaltungs­ aufbau erreicht, der mit relativ wenigen Bauelementen aus­ kommt. Die Stromquellen I₀, I₀′ können durch eine einfache Beschaltung daran gehindert werden, in die Sättigung zu ge­ hen. Das Schalten erfolgt mit einer wesentlich höheren Ge­ nauigkeit. Überdies wird aufgrund des konstanten, einen Be­ zugswert liefernden Ausgangspotentials des MOS-Meßtran­ sistors eine relativ hohe Verstärkung erzielt.

Weitere vorteilhafte Ausführungsvarianten der Erfindung sind in den Unteransprüchen angegeben.

Die Erfindung wird im folgenden anhand von Ausführungsbei­ spielen unter Bezugnahme auf die Zeichnung näher erläutert; in dieser zeigt:

Fig. 1 das Prinzipschaltbild eines in zwei Teiltransistoren aufgeteilten Metall-Oxid-Halbleiter-Feldeffekttran­ sistors,

Fig. 2 eine herkömmliche Schaltungsanordnung zur Messung des durch den einen Teiltransistor fließenden Meßstromes,

Fig. 3 ein Schaltungsprinzip der erfindungsgemäßen Schal­ tungsanordnung zur Überwachung des Drainstromes eines Metall-Oxid-Halbleiter-Feldeffekttransistors und

Fig. 4 eine Ausführungsvariante der erfindungsgemäßen Schal­ tungsanordnung.

In Fig. 1 ist das Prinzipschaltbild eines Metall-Oxid-Halb­ leiter-Feldeffekttransistors (MOS-FET) T₀ gezeigt, dessen auf einem Substrat gebildete wirksame Transistorfläche in eine kleinere Fläche A_M und eine größere Fläche A_L unterteilt ist, um einen einen Meßstrom I_M liefernden MOS-Meßtransistor und einen MOS-Leistungstransistor zu bilden, der einen für die Ausgangsleistung maßgeblichen Strom I_L liefert.

Die beiden Teiltransistoren besitzen eine gemeinsame Drain- Elektrode, an der die Versorgungsspannung V_cc liegt. Demge­ genüber sind für den MOS-Meßtransistor und den MOS-Leistungs­ transistor getrennte Source-Anschlüsse A bzw. B vorgesehen, an denen die Source-Spannungen U_A bzw. U_B anliegen.

Sofern die Source-Spannung U_A des MOS-Meßtransitors gleich der Source-Spannung U_B des MOS-Leistungstransistors ist, ent­ spricht das Verhältnis Q der beiden wirksamen Transistor­ teilflächen A_L und A_M dem Verhältnis der beiden Ströme I_L und I_M. Für U_A = U_B gilt somit die folgende Beziehung:

Für U_A = U_B läßt sich der im Vergleich zum Strom I_Leistung kleinere Meßstrom I_Meß aus der folgenden Beziehung berechnen:

Zur Messung des kleineren Stromes I_M wurde nun bereits die in Fig. 2 dargestellte Meßschaltung vorgeschlagen, bei der die getrennten Source-Anschlüsse A und B der beiden MOS-Teil­ transistoren mit dem positiven bzw. negativen Eingang eines Operationsverstärkers 12 verbunden sind, dessen Ausgang die Gate-Elektrode eines weiteren Metall-Oxid-Halbleiter-Feldef­ fekttransistors T_x beaufschlagt, dessen Drain-Source-Strecke zwischen den Source-Anschluß A des MOS-Meßtransistors des aufgeteilten MOS-Transistors T₀ und einen an Masse M liegen­ den ohmschen Meßwiderstand R_m geschaltet ist. Der mit dem negativen Eingang des Operationsverstärkers 12 verbundene Source-Anschluß B des MOS-Leistungstransistors ist über einen Lastwiderstand R_L an Masse M angeschlossen. Der Meßstrom I_M fließt durch den weiteren MOS-Transistor T_x und den dazu in Reihe geschalteten Meßwiderstand R_m. Die an dem Meßwider­ stand R_m abfallende Meßspannung U_m wird über einen Spannungs­ messer 18 gemessen.

Bei dieser Schaltung ist der Operationsverstärker 12 derart rückgekoppelt, daß der Source-Anschluß A virtuell dasselbe Potential wie der Source-Anschluß B besitzt, so daß die Be­ ziehung (1) stets erfüllt ist und der für die Ausgangslei­ stung maßgebliche Strom I_L aus der Beziehung (2) berechnet werden kann, sobald der Meßstrom I_Meß anhand der Meßspannung U_m aufgrund der Beziehung I_M = U_m/R_m bestimmt ist.

Ungünstig bei diesem Schaltungsvorschlag ist jedoch, daß ein Regelkreis vorgesehen ist, der zu einem Überschwingen sowie zu Signalverzögerungen und damit zu fehlerhaften Ausgangs­ signalen führen kann. Für den Operationsverstärker ist eine relativ hohe Gleichtakteingangsspannung erforderlich, die im wesentlichen gleich der Versorgungsspannung ist. Über den gesamten interessierenden Temperaturbereich hinweg muß si­ chergestellt sein, daß die Offsetspannungen klein bleiben. Für die erforderliche Frequenzkompensation ist eine große Siliziumfläche erforderlich. Der an der Schaltung vorgesehene Komparator bringt zusätzliche Offset-Probleme mit sich und führt zu einem höheren Flächenbedarf.

In Fig. 3 ist das Grundprinzip der erfindungsgemäßen Schal­ tungsanordnung zur Überwachung des Drain-Stromes I_DS eines Metall-Oxid-Halbleiter-Feldeffekttransistors T₀ gezeigt, bei dem es sich insbesondere um einen doppelt diffundierten D-MOS-Transistor vom HSD (High-Side-Driver)-Typ handeln kann, bei dem die Gate-Elektrode im durchgeschalteten Zustand des Transistors ein höherem Potential als die Drain-Elektrode aufweist. Die erfindungsgemäße Schaltungsanordnung ist jedoch auch im Zusammenhang mit anderen MOS-Transistoren, die z. B. vom P-Kanal-Typ sein können, verwendbar.

Die auf einem Substrat gebildete wirksame Transistorfläche ist zur Bildung eines einen Meßstrom I_M liefernden MOS- Meßtransistors T₀′ und eines MOS-Leistungstransistors T₀′′ unterteilt, der einen für die Ausgangsleistung maßgeblichen höheren Strom I_Leistung liefert.

Die beiden MOS-Teiltransistoren T₀′ und T₀′′ besitzen eine gemeinsame Drain-Elektrode, an der die Versorgungsspannung V_cc liegt. Ferner sind auch die Gate-Elektroden der beiden MOS-Teiltransistoren T₀′ und T₀′′ miteinander verbunden bzw. durch eine gemeinsame Gate-Elektrode gebildet.

Aufgrund der vorgenommenen Aufteilung der wirksamen Tran­ sistorfläche besitzen die beiden MOS-Teiltransistoren T₀′ und T₀′′ getrennte Source-Anschlüsse A bzw. B.

Die Drain-Source-Strecken D-S des MOS-Meßtransistors T₀′ und des MOS-Leistungstransistors T₀′′ liegen in verschiedenen Stromzweigen SZ_a und SZ_b eines Stromspiegels SP1. Der Ein­ gangsstromzweig SZ_a dieses Stromspiegels SP1 ist beispiels­ weise mittels einer Konstantstromquelle I₀ von einem vorgeb­ baren, konstanten Bezugsstrom I_ref beaufschlagt, der in den zweiten Stromzweig SZ_b gespiegelt wird.

Der Stromspiegel SP1 umfaßt zwei beim gezeigten Ausführungs­ beispiel bipolare Transistoren T₁ und T₂, deren Basen mitein­ ander verbunden und deren Emitter-Kollektor-Strecken im be­ treffenden Stromzweig SZ_a bzw. SZ_b mit dem Meßtransistor T₀′ bzw. dem Leistungstransistor T₀′′ in Reihe geschaltet sind. Die Basis des Transistors T₁ ist zur Bildung einer Transi­ stordiode mit dessen Kollektor verbunden.

Beim gezeigten Ausführungsbeispiel sind bipolare pnp-Tran­ sistoren T₁, T₂ vorgesehen, deren Emitter mit dem jeweiligen Source-Anschluß A, B des Meßtransistors T₀′ bzw. Leistungs­ transistors T₀′′ verbunden ist. Die Kollektoren der beiden Transistoren T₁ und T₂ liegen über die Konstantstromquelle I₀ bzw. die durch die Spiegelung erhaltene, denselben Strom lie­ fernde Konstantstromquelle I′₀ an Masse M.

Am Knotenpunkt zwischen dem Emitter des Transistors T₂ und dem Source-Anschluß B des MOS-Leistungstransistors T₀′′ ist ein Leistungsausgang L vorgesehen, über den der für die Aus­ gangsleistung maßgebliche Strom I_Leistung abgegriffen wird. Am Kollektor des Transistors T₂ ist ein Überwachungsausgang E vorgesehen, der ein Überwachungssignal liefert, das von der Differenz der Source-Spannungen an den Source-Klemmen A, B der beiden MOS-Teiltransistoren T₀′ bzw. T₀′′ und damit von der Differenz deren Drain-Source-Spannungen U_DS′ und U_DS′′ abhängig ist.

Die Funktionsweise der erfindungsgemäßen Schaltung ist wie folgt:
Aufgrund des Stromspiegels SP1 weist der Transistor T₂ im Stromzweig SZ_g denselben Kollektorstrom wie der Transistor T₁ im Stromzweig SZ_a auf, wobei diese beiden Ströme stets gleich dem vorgegebenen Bezugsstrom I_ref sind, der wiederum gleich dem durch den MOS-Meßtransistor T₀′ fließenden Meßstrom I_M ist. Geht man davon aus, daß die beiden MOS-Teiltransistoren T₀′ und T₀′′ durch eine Aufteilung der wirksamen Transistor­ fläche entsprechend dem Verhältnis Q (vgl. die Beziehung 1) erhalten wurden, so ergibt sich bei durchgeschaltetem MOS- Transistor T₀ als Äquivalent für den MOS-Meßtransistor T₀′ ein Meßwiderstand R_M, der proportional zum Drain-Source- Widerstand R_DSein des MOS-Leistungstransistors T₀′′ ist, wobei der Proportionalitätsfaktor wiederum Q ist. Der MOS-Lei­ stungstransistor T₀′′ stellt sich als Spannungsquelle mit der Spannung U_DS′′ = I_L · R_DSein und dem Innenwiderstand R_i = R_DSein dar.

Erfüllt nun der für die Ausgangsleistung maßgebliche Strom I_L die Beziehung

I_L = Q · I_ref (3)

so sind die an den beiden Source-Anschlüssen A und B der bei­ den Teiltransistoren T₀′ bzw. T₀′′ auftretenden Spannungen U_A bzw. und U_B gleich groß. Sofern diese Bedingung

U_A = U_B (4)

erfüllt ist, ist die geforderte Unterstromgrenze bzw. Schal­ terschwelle erreicht. Dies wird durch ein entsprechendes Überwachungssignal am Überwachungsausgang E signalisiert, dessen Potential im vorliegenden Fall bei einer entsprechen­ den Paarung der beiden Transistoren T₁ und T₂ im wesentlichen gleich dem Kollektorpotential des Transistors T₁ ist.

Es ist nicht erforderlich, die beiden Sourcepotentiale gleich zu halten. Man muß nur erkennen, wann dieser Fall eintritt.

Liegt der für die Ausgangsleistung maßgebliche Strom I_L un­ terhalb dem Wert Q · I_ref, so folgt daraus, daß

U_B < U_A (5)

wird, bzw.

U_BE (T₂) < U_BE (T₁) (6)

gilt. Dies bedeutet gleichzeitig, daß das Potential am Über­ wachungsausgang E gegenüber dem Kollektorpotential des Tran­ sistors T₁ angehoben wird. Ein hoher Pegel des am Ausgang E anliegenden Überwachungssignals bedeutet somit das Vorliegen eines Unterstromes bzw. einer Störung, die aufgrund der er­ findungsgeinäßen Schaltungsanordnung somit unmittelbar und zuverlässig erkannt wird.

Nimmt dagegen der für die Ausgangsleistung maßgebliche Strom I_L einen Wert an, der größer als Q · I_ref ist, so folgt dar­ aus, daß die am Source-Anschluß B des MOS-Leistungstransi­ stors T₀′′ anliegende Spannung kleiner als die an dem Source- Anschluß A des MOS-Meßtransistors anliegenden Spannung wird, d. h. die Beziehung

U_B < U_A (7)

gilt. Dies bedeutet gleichzeitig, daß die Basis-Emitterspan­ nung am Transistor T₂ kleiner wird als die Basis-Emitter- Spannung am Transistor T₁, d. h.

U_BE (T₂) < U_BE (T₁) (8)

gilt. Nachdem es sich bei den Transistoren T₁ und T₂ im vor­ liegenden Fall um pnp-Transistoren handelt, sind die in den Beziehungen (6) und (8) angegebenen Spannungswerte jeweils als Absolutwerte zu verstehen.

Wird die Basis-Emitter-Spannung des Transistors T₂ betragsmä­ ßig kleiner, so fällt auch das Potential am Überwachungsaus­ gang E auf einen entsprechend tieferen Wert ab, so daß ein geringer Spannungspegel am Überwachungsausgang E signali­ siert, daß die jeweilige Unterstromgrenze überschritten ist und ein Unterstromfall somit nicht vorliegt.

In Fig. 4 ist eine zweckmäßige praktische Ausführungsvariante der erfindungsgemäßen Schaltungsanordnung gezeigt, die nach demselben Prinzip wie die vereinfachte Schaltungsanordnung gemäß Fig. 3 arbeitet.

Hierbei, sind der MOS-Meßtransistor T₀′ und der MOS-Leistungs­ transistor T₀′′ in den betreffenden Stromspiegelzweigen SZ_a, SZ_b des Stromspiegels SP1 jeweils in Reihe mit zwei zueinan­ der komplementären Transistoren T₁, T₄ bzw. T₂, T₅ geschal­ tet, deren Kollektoren miteinander verbunden sind. Während die pnp-Transistoren T₁ und T₂ über ihren Emitter jeweils mit dem Source-Anschluß A, B des MOS-Meßtransistors T₀′ bzw. des MOS-Leistungstransistors T₀′′ verbunden sind, sind die npn- Transistoren T₄ und T₅ jeweils über einen Emitterwiderstand R₂ bzw. R₃ an Masse geschaltet. Die Basen der beiden Tran­ sistoren T₄ und T₅ sind ebenso miteinander verbunden wie die Basen der beiden Transistoren T₁ und T₂. Der Basisanschluß eines weiteren pnp-Transistors T₈ ist mit den beiden Kollek­ toren der Transistoren T₁ und T₄ verbunden und über dessen Emitteranschluß an die Basen der Transistoren T₁ und T₂ ange­ schlossen. Der Kollektor dieses Transistors T₈ ist direkt mit Masse M verbunden.

Dem die beiden MOS-Feldeffekttransistoren T₀′, T₀′′ umfassen­ den Stromspiegel SP1 ist der vorgebbare Bezugsstrom I_ref über einen weiteren Stromspiegel SP2 eingeprägt, der einen an ei­ ner stabilisierten, konstanten Spannung V_stab liegenden Ein­ gangsstromzweig SZ_e umfaßt, in dem ein Bezugswiderstand R_ref mit einer Transistordiode T₃ in Reihe geschaltet ist, die über einen Emitterwiderstand R₁ wiederum an Masse M ange­ schlossen ist. Die Basis des die Transistordiode bildenden npn-Transistors T₃ ist mit der Basis des Transistors T₄ ver­ bunden.

Damit wird erreicht, daß in den die beiden Transistoren T₁ und T₂ enthaltenden Stromspiegelzweigen SZ_a und SZ_b stets derselbe konstante Bezugsstrom I_ref fließt, der in dem Ein­ gangszweig SZ_e in Abhängigkeit von der stabilisierten Span­ nung V_stab und dem Bezugswiderstand R_ref erzeugt wird.

Bei diesem in Fig. 4 gezeigten Ausführungsbeispiel ist der Überwachungsausgang E des Stromspiegels SP1 durch die beiden miteinander verbundenen Kollektoren der beiden komplementären Transistoren T₂ und T₅ des Stromspiegelzweiges SZ_b gebildet.

Diesem Überwachungsausgang E des Stromspiegels SP1 ist eine zwei zueinander komplementäre Transistoren T₆ und T₇ umfas­ sende Ausgangsstufe 14 nachgeschaltet. Während die Basis des Transistors T₆ mit dem Überwachungsausgang E des Stromspie­ gels SP1 verbunden ist, ist die Basis des Transistors T₇ wie­ derum mit den Basen der Transistoren T₃ bis T₅ verbunden. Während der Emitter des Transistors T₆ über eine Diode D mit dem Leistungsausgang L verbunden ist, ist der Transistor T₇ über einen Emitterwiderstand R₄ an Masse M angeschlossen. Das Ausgangssignal dieser Ausgangsstufe 14 wird an einem Anschluß c abgegriffen, der durch die beiden miteinander verbundenen Kollektoren der beiden Transistoren T₆ und T₇ gebildet wird.

Schließlich kann dem Ausgang C der Ausgangsstufe 14 eine TTL- Pegel-Anpassungsstufe 16 nachgeschaltet sein, über die die Ausgangspegel an ein TTL-Pegelniveau für eine nachgeordnete TTL-Schaltung angepaßt werden.

Bei dem vorliegenden Ausführungsbeispiel umfaßt diese TTL- Pegel-Anpassungsstufe 16 einen pnp-Transistor T₉, dessen Ba­ sis an den Ausgang C der Stufe 14 und dessen Emitter an das positive Potential V_stab einer stabilisierten Spannungsquelle angeschlossen ist, während dessen Kollektor über einen Wider­ stand R₅ an Masse M liegt. Das Ausgangssignal dieser TTL- Pegel-Anpassungsstufe 16 wird an einem Anschluß F abgegrif­ fen, der mit dem Kollektor des Transistors T₉ verbunden ist.

Die Arbeitsweise dieser Schaltungsanordnung ist im wesentli­ chen dieselbe wie die der anhand von Fig. 3 beschriebenen Schaltung. Bei Erreichen der Unterstromgrenze bzw. der Schal­ terschwelle liegt am Überwachungsausgang E des Spannungsspie­ gels SP1 im wesentlichen dasselbe Potential wie am Knoten­ punkt D zwischen den beiden miteinander verbundenen Kollekto­ ren der Transistoren T₁ und T₄ an. Solange die Unterstrom­ grenze unterschritten wird, weist der Anschluß E einen hohen Pegel auf, so daß über die Ausgangsstufe 14 und den Tran­ sistor T₉ der TTL-Pegel-Anpassungsstufe 16 auch das Poten­ tial am Ausgang F entsprechend angehoben wird. Ein hoher Aus­ gangspegel am Ausgang F signalisiert somit wiederum einen Unterstrom bzw. eine Störung.

Die in der Schaltung vorgesehenen Emitter-Widerstände R₁-R₃ dienen zum Ausgleich von Paarungsfehlern bei der Auswahl der Transistoren T₃-T₅ des Stromspiegels SP1, SP2. Überdies wird durch diese Widerstände eine wesentlich höhere Verstär­ kung erzielt und die Effekte von Early-Spannungen der genann­ ten Transistoren werden auf ein Minimum herabgesetzt. Nachdem die Potentiale D und E im Falle eines Spannungsausgleichs bei Erreichen der Schalterschwelle bzw. der Unterstromgrenze im wesentlichen gleich groß sind, ist der Einfluß der Early- Spannungen der Transistoren T₁ und T₂ praktisch beseitigt. Der Einfluß einer möglicherweise noch im Zusammenhang mit einer Fehlanpassung der Basis-Emitter-Spannungen der Tran­ sistoren T₁ und T₂ auftretenden Offset-Spannung kann durch entsprechende Layout-Techniken auf ein Minimum herabgesetzt werden. Bei der dargestellten praktischen Ausführungsform ist diese Offset-Spannung kleiner als 0,5 mV.

Die erfindungsgemäße Schaltungsanordnung kann vorteilhafter­ weise zur Überwachung des Drain-Stromes von doppelt diffun­ dierten D-MOS-Feldeffekttransistoren eingesetzt werden, die insbesondere vom HSD (High-Side-Driver)-Typ sein können. Die­ se D-MOS-Feldeffekttransistoren können beispielsweise in ei­ ner H-Brücke zur Speisung eines Motors oder einer anderen elektrischen Last vorgesehen sein.

Bei den beschriebenen Ausführungsbeispielen der erfindungsge­ mäßen Schaltung wird somit ein Bezugsstrom dazu verwendet, an dem Source-Anschluß A des MOS-Meßtransistors T₀′ eine Bezugs­ spannung zu erzeugen, mit der die Spannung am Source-Anschluß B des MOS-Leistungstransistors T₀′′ verglichen wird. Aufgrund dieses Vergleiches ist es möglich, den Übergang von Stromwer­ ten unterhalb der Unterstromgrenze bzw. Schalterschwelle zu Stromwerten oberhalb dieser Grenze mit hoher Genauigkeit zu erfassen und den Schaltpunkt genau zu bestimmen. Die erfin­ dungsgemäße Schaltungsanordnung zeichnet sich ferner durch einen geringen Schaltungsaufwand, eine geringe Empfindlich­ keit gegenüber Schwankungen der Versorgungsspannung, einen geringen Temperaturkoeffizienten sowie ein optimales An­ sprechverhalten aus.

Claims (11)

1. Schaltungsanordnung zur Überwachung des Drainstromes (IDS) eines Metall- Oxid-Halbleiter (MOS)-Feldeffekttransistors (T₀), dessen auf einem Substrat vorgesehene wirksame Transistorfläche zur Bildung eines einen Meßstrom (I_M) liefernden MOS-Meßtransistors (T₀′) und eines die Ausgangsleistung liefernden MOS-Leistungstransistors (T₀′′) unterteilt ist, dadurch gekennzeichnet, daß der Meßstrom (I_M) des MOS-Meßtransistors (T₀′) durch den vorgebbaren Bezugsstrom (I_ref) einer Konstantstromquelle (I₀) bestimmt ist, um an einer Ausgangsklemme des MOS-Meßtransistors (T₀′) ein für die entsprechende Drain-Source-Spannung (U_DS) repräsentatives Bezugspotential (A) zu erzeugen, das zusammen mit einem entsprechenden Ausgangspotential (B) des MOS-Leistungstransistors (T₀′′) einer Vergleichsschaltung (T₁, T₂) zugeführt ist, die ein von der Potentialdifferenz abhängiges Überwachungssignal liefert.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Vergleichsschaltung zwei mit dem MOS-Meßtransistor (T₀′) bzw. dem MOS- Leistungstransistor (T₀′′) in Reihe geschaltete Transistoren (T₁, T₂) enthält, daß die den Bezugsstrom (I_ref) liefernde Konstantstromquelle (I₀) mit dem MOS- Meßtransistor (T₀′) und dem betreffenden Transistor (T₁) der Vergleichs­ schaltung in Reihe liegt, daß eine weitere Konstantstromquelle (I₀′) mit dem MOS-Leistungstransistor (T₀′′) und dem betreffenden Transistor (T₂) der Vergleichsschaltung in Reihe liegt, und daß die Basen der beiden Transistoren (T₁, T₂) der Vergleichsschaltung miteinander verbunden sind.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zumindest die den Bezugsstrom (I_ref) liefernde Konstantstromquelle (I₀) durch einen Stromzweig (SZ_a) eines Stromspiegels (SP₂) gebildet ist.

4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sämtliche Konstantstromquellen (I₀, I₀′) jeweils durch einen Stromzweig (SZ_a, SZ_b) eines Stromspiegels gebildet ist und daß der MOS- Meßtransistor (T₀′) und der MOS-Leistungstransistor (T₀′′) im betreffenden Stromspiegelzweig (SZ_a, SZ_b) jeweils in Reihe mit einem über einen Emitter­ widerstand (R₂, R₃) mit der Masse (M) verbundenen Transistor (T₄, T₅) geschaltet sind.

5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der MOS-Meßtransistor (T₀′) und der MOS-Leistungs­ transistor (T₀′′) im jeweiligen Stromspiegelzweig (SZ_a, SZ_b) mit dem be­ treffenden Transistor (T₁, T₂) der Vergleichsschaltung und einem dazu kom­ plementären, über den betreffenden Emitterwiderstand (R₂, R₃) an Masse (M) liegenden Transistor (T₄, T₅) in Reihe geschaltet sind.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Überwachungsausgang (E) der Vergleichsschaltung (T₁, T₂) durch die beiden miteinander verbundenen Kollektoren der beiden komplementären Transistoren (T₂, T₅) in dem den MOS-Leistungstransistor (T₀′′) enthaltenden Strom­ spiegelzweig (SZ_b) gebildet ist.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß der den Überwachungsausgang (B) aufweisenden Vergleichsschaltung (T₁, T₂) eine zwei zueinander komplementäre Transistoren (T₆, T₇) umfassende Ausgangsstufe (14) nachgeschaltet ist.

8. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der den Überwachungsausgang (B) aufweisenden Vergleichs­ schaltung (T₁, T₂) bzw. der Ausgangsstufe (14) eine HL-Pegel-Anpassungsstufe (16) nachgeschaltet ist.

9. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der den Bezugsstrom (I_ref) liefernde Stromspiegel (SP2) einen an einer konstanten Spannung (V_stab) liegenden Eingangsstromzweig (SZ_e) umfaßt, in dem ein Bezugswiderstand (R_ref) mit einer Transistordiode (T₃) in Reihe geschaltet ist, die über einen Emitterwiderstand (R₁) an Masse (M) liegt.

10. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Metall-Oxid-Halbleiter-Feldeffekttransistor (T₀) ein doppelt diffundierter D-MOS-Transistor ist.

11. Schaltungsanordnung nach Anspruch 10, dadurch gekennzeichnet, daß der Metall-Oxid-Halbleiter-Feldeffekttransistor (T₀) ein D-MOS-Transistor vom HSD (High-Side-Driver)-Typ ist, bei dem die Gate-Elektrode im durchgeschalteten Zustand des Transistors ein höheres Potential als die Drain-Elektrode auf­ weist.