JPH075225A - 金属・酸化物・半導体電界効果トランジスタのドレイン電流を監視する回路構造体 - Google Patents

金属・酸化物・半導体電界効果トランジスタのドレイン電流を監視する回路構造体

Info

Publication number
JPH075225A
JPH075225A JP5308531A JP30853193A JPH075225A JP H075225 A JPH075225 A JP H075225A JP 5308531 A JP5308531 A JP 5308531A JP 30853193 A JP30853193 A JP 30853193A JP H075225 A JPH075225 A JP H075225A
Authority
JP
Japan
Prior art keywords
transistor
current
mos
field effect
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5308531A
Other languages
English (en)
Inventor
Johann Oberhauser
オベルハウザー ヨハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Publication of JPH075225A publication Critical patent/JPH075225A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】 金属・酸化物・半導体電界効果トランジスタ
の過度に小さな電流を、極めて高い信頼性でもって検出
することができ、かつ、構造が簡単で、かつ、遅延がな
いなどの優れた応答特註を有する、回路構造体を提供す
る。 【構成】 ＭＯＳ測定用トランジスタＴＤ′とＭＯＳ電
力用トランジスタＴＤ″とを得るために実効トランジス
タ領域が分割され、かつ、前記２つのＭＯＳトランジス
タ部分ＴＤ′、ＴＤ″のドレイン・ソース経路が電流ミ
ラー回路ＳＰ１の異なる電流ループＳＺａ、ＳＺｂの中
に配置され、かつ、前記電流ミラーＳＰ１が予め定める
ことが可能な基準電流Ｕｒｅｆにより作動する、金属・
酸化物・半導体電界効果トランジスタ、すなわちＴＤ、
のドレイン電流を監視するための回路構造体か得られ
る。前記電流ミラー回路ＳＰ１は出力端子Ｅを有し、前
記出力端子Ｅは、２個のＭＯＳ電界効果トランジスタＴ
Ｄ′、ＴＤ″のソース・ドレイン電圧の間の差に依存す
る監視信号を供給する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、金属・酸化物・半導体
（ＭＯＳ）電界効果トランジスタのドレイン電流を監視
するための回路構造体に関し、それでは基板の上に作成
されたこのＭＯＳ電界効果トランジスタの実効トランジ
スタ領域が、測定用電流を供給するＭＯＳ測定用トラン
ジスタと、電力出力を供給するＭＯＳ電力用トランジス
タとを得るために、分割されている。
【０００２】
【従来の技術およびその問題点】このような回路構造体
は、特に、電気的負荷に対する電源回路の中で、過度に
低い電流を検出するために用いられる。この回路では、
ＭＯＳ電力電界効果トランジスタを通して、負荷に電力
が供給される。それぞれの電気的負荷が存在しない時、
または、それぞれの対応する導線が故障、すなわち、中
断している時、過度に低い電流が現われる。したがっ
て、もし予め定めることができる限界値以下の過度に低
い電流が検出されるならば、対応する故障状態が存在す
ると結論することができる。この過度に低い電流に対す
る限界は、比較的小さく、例えば、１０ｍＡないし１０
０ｍＡの領域にある。電動機またはそれと同等の負荷に
対し電力を供給する場合、電力用トランジスタは、例え
ば、Ｈブリッジで電力を供給することができる。トラン
ジスタの場合、特に、例えば、ＨＤＳ（ハイ・サイド駆
動器）形の２重拡散金属・酸化物・半導体電界効果トラ
ンジスタ（Ｄ−ＭＯＳ−ＦＥＴ）であることができる。
トランジスがオンである時、そのゲート電位はドレイン
電位よりも高い。
【０００３】Ｄ−ＭＯＳ電力用トランジスタの特別の場
合、ドレイン電流を監視することは比較的問題点が多
い。トランジスがオンである時、ソース・ドレイン間抵
抗の値が比較的小さく、したがって、ドレイン・ソース
間電圧が比較的低いから、それぞれの電流を測定する
時、直列抵抗器で対応するトランジスタでの電圧降下を
生じることなく電流を測定することは困難である。
【０００４】このような直列接続された抵抗器を用いる
時に発生する比較的大きな電力の放散を避けるために、
実効トランジスタ領域を２つの部分に分割し、その主要
な部分では電力用の電流が流れ、小さな部分では電力用
の電流に比例した小さな電流が流れる、という提案がな
されている。もしトランジスタのこれらの２つの部分で
等しい電圧降下が与えられるならば、これらの２つの電
流の間の比は面積の比によって予め定めることができ、
したがって、測定用電流からより大きな電力電流を計算
することができる。
【０００５】測定に用いられる小さな電流を確実に得る
ために、２つのＭＯＳトランジスタ部分を演算増幅器の
差動出力端子に接続し、実効トランジスタ領域の分割に
より得られた測定用トランジスタのソース電位が電力ト
ランジスタのソース電位に常に等しくなるように、演算
増幅器にフィードバックを行うことが、既に提案されて
いる。
【０００６】この設計方式の１つの欠点は、制御回路が
用いられることである。したがって、オーバシュートお
よび信号の遅延が予想される。このことは、誤った出力
信号を生ずる可能性が十分にあることを意味し、さら
に、演算増幅器の同位相の必要な入力電圧が、比較的高
レベルである。全温度領域にわたって、オフセット電圧
を極めて小さく保つことが必要である。十分頻繁に補償
を行うために、比較的大きなシリコンの領域が必要であ
る。最後に、出力端子に接続された比較器は、また別の
オフセットの問題点に対し、および、それが占めるべき
領域に対する付加的要請に対し、応答可能である。
【０００７】
【問題点を解決するための手段】本発明の１つの目的
は、簡単な構造を有し、かつ、良好な応答特性を有する
が、すなわち、さらに詳細にいえば、遅延のない応答特
性を有するが、金属・酸化物・半導体電界効果トランジ
スタの過度に低い電流の検出を高い信頼性でもって行う
ことができる、前記方式の回路構造体を得ることであ
る。
【０００８】本発明により、この目的は、ＭＯＳ測定用
トランジスタとＭＯＳ電力用トランジスタとのドレイン
・ソース経路を、電流ミラー回路の異なる電流ループの
中に配置することにより、達成される。その際、この電
流ミラー回路の異なる電流ループは、予め定めることが
できる基準電流で作動し、および、電流ミラー回路は２
個のＭＯＳ電界効果トランジスタのドレイン・ソース間
電圧の差に依存する監視信号を供給する、出力端子を有
する。
【０００９】このように設計される場合、極めて簡単な
形式の回路を達成できるだけでなく、さらに、過度に低
い電流に対し許容可能な限界からの極めて小さな変化で
あっても、高い信頼性でもって、そして事実上遅延なし
に、検出することができる。一定基準電流により作動す
る電流ミラー回路を用いることにより、この基準電流に
常に等しい測定電流を確実に得ることができる。この基
準電流に常に等しい測定電流は、第２電流ミラー回路ル
ープのＭＯＳ電力用トランジスタを含む部分の中にも同
時に流れる。したがって、２つの電流ミラー回路ループ
の中に、再現可能な電圧、すなわち、明確に定められた
電圧が存在する。これらの電圧は、過度に低い電流に対
する予め定められた限界に到達するとすぐに、比較可能
な値になる。過度に低い電流に対するこの限界から変化
した場合、このような電圧も変化し、したがって、それ
らの間の差に依存する監視信号に変化が生ずる。２個の
トランジスタ部分のソース電圧の間の比較に基づいて、
この監視信号が生成されることが好ましい。
【００１０】本発明の利点を有するまた別の方式は、下
記において説明される。
【００１１】
【実施例】本発明の実施例について、添付図面を参照し
ての詳細な下記説明により、本発明が十分に理解される
であろう。
【００１２】図１は、金属・酸化物・半導体の電界効果
トランジスタ（ＭＯＳ−ＦＥＴ）ＴＤの原理を示す回路
図である。基板の上に作成されたその実効トランジスタ
領域は、測定用電流ＩＭを供給するＭＯＳ測定用トラン
ジスタと、出力電力電流ＩＬを供給するＭＯＳ電力用ト
ランジスタとを構成するために、小さい領域ＡＭと大き
い領域ＡＬとに分割される。
【００１３】これら２個のトランジスタ部分は、共通の
ドレイン電極を有する。この共通ドレイン電極に、電源
電圧ＶＣＣが供給される。他方、ＭＯＳ測定用トランジ
スタおよびＭＯＳ電力用トランジスタに対し、別々のソ
ース端子ＡおよびＢに、それぞれ、ソース電圧ＵＡおよ
びＵＢが供給される。
【００１４】もしＭＯＳ測定用トランジスタのソース電
圧ＵＡがＭＯＳ電力用トランジスタのソース電圧ＵＢに
等しいならば、これらの２個のトランジスタ部分の実効
領域ＡＭとＡＬとの比Ｑは、２つの電流ＩＬおよびＩＭ
の比に対応するであろう。したがって、ＵＡ＝ＵＢの場
合、下記の式が適用されるであろう。
【００１５】
【数１】
【００１６】ＵＡ＝ＵＢの場合、電力電流ＩＰＯＷに比
べて小さい測定用電流ＩＭＥＡＳは、下記の式で計算す
ることができる。
【００１７】
【数２】
【００１８】小さな電流ＩＭを測定するために、図２に
示された測定用回路は、従来すでに開示されている。図
２の測定用回路では、２個のＭＯＳトランジスタ部分の
分離したソース端子ＡおよびＢが、演算増幅器１２の、
それぞれ、正入力端子および負入力端子に接続される。
そして、この演算増幅器１２の出力は、また別の金属・
酸化物・半導体電界効果トランジスタＴＸのゲート電極
に接続される。この電界効果トランジスタＴＸのドレイ
ン・ソース経路は、分割されたＭＯＳトランジスタＴＤ
のＭＯＳ測定用トランジスタのソース端子Ａと、オーム
抵抗器Ｒｍとの間に接続される。オーム抵抗器Ｒｍの他
の端子は、アースＭに接続される。演算増幅器１２の負
出力端子に接続されたＭＯＳ電力用トランジスタのソー
ス端子Ｂは、負荷抵抗器ＲＬを通して、アースＭに接続
される。測定用電流ＩＭは、別のＭＯＳトランジスタＴ
Ｘと、それに直列に接続された測定用抵抗器Ｒｍとを通
って流れる。測定用抵抗器Ｒｍの両端の測定用電圧Ｕｍ
が、電圧測定装置１８により測定される。
【００１９】この回路の場合、ソース端子Ａがソース端
子Ｂと事実上同じ電位にあるように演算増幅器１２がフ
ィードバックされ、その結果、式（１）が常に満たされ
る。そして、式ＩＭ＝Ｕｍ・Ｒｍを用いて、測定電圧Ｕ
ｍに基づいて測定電流ＩＭＥＡＳが確認されるとすぐ、
出力電力電流ＩＬを式（２）から計算することができ
る。
【００２０】しかしながら、この従来の回路の場合、制
御回路はオーバシュートを生ずることがあり、かつ、信
号の遅延を生ずることがある。したがって、出力信号に
エラーを生ずることがあるという、欠点を有する。演算
増幅器に対し、電源電圧に事実上等しい比較的大きな同
位相の入力電圧を有することが必要である。着目される
全温度領域に対し、オフセット電圧が小さいままである
ことを確実に得ることが必要である。必要な頻繁な補償
のために、大きなシリコンの領域が必要である。この回
路に備えられる比較器は、また別のオフセットの問題点
を有し、そして、さらに大きな領域を必要とする。
【００２１】図３は、金属・酸化物・半導体の電界効果
トランジスタＴＤのドレイン電流ＩＤＳを監視するため
に、本発明により構成された回路の基本原理を示した図
面である。この場合には、特に、ＨＳＤ（ハイ・サイド
駆動器）形の２重拡散ＭＯＳ（Ｄ−ＭＯＳ）トランジス
タの問題点がある。このＨＳＤ形のＤ−ＭＯＳトランジ
スタでは、このトランジスタがオン状態になる時のゲー
ト電極は、ドレイン電極よりも高い電位を有する。しか
しながら、本発明によるこの回路構造体は、他のＭＯＳ
トランジスタと共に用いることができる、例えば、Ｐチ
ャンネル形のＭＯＳトランジスタと共に、用いることが
できる。
【００２２】基板の上に作成される実効トランジスタ領
域は、測定用電流ＩＭを供給するＭＯＳ測定用トランジ
スタＴＤ′と、ＭＯＳ電力用トランジスタＴＤ″とを構
成するために、分割される。このＭＯＳ電力用トランジ
スタは、出力電力のために、大電流ＩＰＯＷを供給す
る。
【００２３】２個のＭＯＳトランジスタ部分ＴＤ′およ
びＴＤ″は、共通のドレイン電極を有する。この共通ド
レイン電極は、電源電圧ＶＣＣに接続される。さらに、
２個のＭＯＳトランジスタ部分ＴＤ′およびＴＤ″は、
相互に接続される、または、それぞれ、共通のゲート電
極に接続される。
【００２４】実効トランジスタ領域をこのように分割す
ることにより、２個のＭＯＳトランジスタ部分ＴＤ′お
よびＴＤ″は、別々のソース端子ＡおよびＢをそれぞれ
有する。
【００２５】ＭＯＳトランジスタ部分ＴＤ′およびＭＯ
Ｓ電力用トランジスタＴＤ″のドレイン・ソース経路Ｄ
−Ｓは、電流ミラー回路ＳＰ１の異なる電流経路ＳＺａ
およびＳＺｂの中に配置される。このような電流ミラー
回路ＳＰ１の入力電流経路ＳＺａには、例えば、定電流
源ＩＤを用いて、一定の基準電流が供給される。このよ
うな基準電流は、第２電流経路ＳＺｂの中に反映され
る。
【００２６】電流ミラー回路ＳＰ１は、２個のトランジ
スタＴ１およびＴ２を有する。この２個のトランジスタ
Ｔ１およびＴ２は、例示された実施例では、バイポーラ
・トランジスタであり、そして、それらのベースは相互
に接続され、それぞれが電流経路ＳＺａおよびＳＺｂに
接続されたそれらのエミッタ・コレクタ経路は、それぞ
れ、測定用トランジスタＴＤ′および電力用トランジス
タＴＤ″に直列に接続される。トランジスタ・ダイオー
ドを構成するために、トランジスタＴ１のベースはその
コレクタに接続される。
【００２７】本発明の例示された実施例において、バイ
ポーラＰＮＰトランジスタＴ１およびＴ２が用いられ
る。トランジスタＴ１およびＴ２のエミッタは、それぞ
れ、測定用トランジスタＴＤ′および電力用トランジス
タＴＤ″のソース端子ＡおよびＢに接続される。トラン
ジスタＴ１およびＴ２のコレクタは、それぞれ、定電流
源ＩＤおよび定電流源ＩＤ′を介して、アースＭに接続
される。定電流源ＩＤおよび定電流源ＩＤ′はミラー効
果により得られ、そして、同じ電流を供給する。
【００２８】トランジスタＴ２のエミッタとＭＯＳ電力
用トランジスタＴＤ″のソース端子Ｂとの間の接合点
に、電力出力端子Ｌが備えられる。この電力出力端子Ｌ
を通して、出力電力に対する電流ＩＰＯＷが取り出され
る。トランジスタＴ２のコレクタには、監視用信号を供
給する監視用出力端子Ｅが備えられる。この監視用信号
は、２個のＭＯＳトランジスタＴＤ′およびＴＤ″のそ
れぞれのソース端子ＡおよびＢのソース電圧の間の差、
したがって、それらのドレイン・ソース電圧ＵＤＳ′と
ＵＤＳ″との間の差に依存して変化する。
【００２９】本発明による回路の動作方法は、下記の通
りである。
【００３０】電流ミラー回路ＳＰ１により、電流経路Ｓ
Ｚｂの中のトランジスタＴ２は、電流経路ＳＺａの中の
トランジスタＴ１と同じコレクタ電流を有し、これら２
つの電流は予め定められた基準電流Ｉｒｅｆに常に等し
い。この基準電流Ｉｒｅｆは、その部分において、ＭＯ
Ｓ測定用トランジスタＴＤ′を流れる測定用電流ＩＭに
等しい。もし２つのＭＯＳトランジスタ部分ＴＤ′およ
びＴＤ″は、比Ｑ（式１を参照）に従って、実効トラン
ジスタ領域の分割により生ずると仮定されるならば、そ
の場合には、ＭＯＳトランジスタＴＤがオンになる時、
ＭＯＳ測定用トランジスタＴＤ′に対する等価体として
測定用抵抗器ＲＭが存在するであろう。この測定用抵抗
器ＲＭの抵抗値は、ＭＯＳ電力用トランジスタＴＤ″の
ドレイン・ソース抵抗器ＲＤＳオンの抵抗値に比例し、
その比例係数は再びＱである。ＭＯＳ電力用トランジス
タＴＤ″は、電圧ＵＤＳ″＝ＩＬ×（ＲＤＳオンに等し
い内部抵抗器Ｒ１の抵抗値）に等しい電圧源として作用
する。
【００３１】もし出力電力の電流ＩＬが下記の式を満た
すならば、
【００３２】
【数３】
【００３３】その場合には、２つの端子ＡおよびＢにそ
れぞれ生ずる電圧ＵＡおよびＵＢは、同じ大きさである
であろう。もしこの条件、すなわち、
【００３４】
【数４】
【００３５】が満たされるならば、要求された過度に低
い電流限界、すなわち電流閾値、に到達するであろう。
このことは、監視用出力端子Ｅに、対応する監視信号と
して送られるであろう。この場合の監視用出力端子Ｅの
電位は、もし２個のトランジスタＴ１およびＴ２が適切
に整合しているならば、トランジスタＴ１のコレクタ電
位に事実上等しいであろう。
【００３６】２つのソース電位が、相互に等しく保たれ
る必要はない。このことが何時起こるかを識別すること
だけが必要である。
【００３７】もし出力電力に対する電流ＩＬが値Ｑ・Ｉ
ｒｅｆ以下であるならば、下記の式が得られるであろ
う。
【００３８】
【数５】
【００３９】すなわち
【００４０】
【数６】
【００４１】このことは、トランジスタＴ１のコレクタ
電位に関して監視用出力端子Ｅの電位が増大するのは、
同時であることを意味する。したがって、出力端子Ｅに
高いレベルの監視信号が存在することは、過度に低い電
流が存在する、すなわち、故障状態が存在することを意
味する。したがって、この故障状態は、本発明による回
路構造体を有する装置により、直接に、かつ、信頼性を
もって、検出することができる。
【００４２】他方、もし出力電力の電流ＩＬがＱ・Ｉ
ｒｅｆより大きい値であると仮定されるならば、このこ
とは、ＭＯＳ電力用トランジスタＴＤ″のソース端子Ｂ
に存在する電圧がＭＯＳ測定用トランジスタのソース端
子Ａに存在する電圧よりも小さいことを意味する。すな
わち、下記の式が存在することを意味する。
【００４３】
【数７】
【００４４】このことは、同時に、トランジスタＴ２の
ベース・エミッタ電圧は、トランジスタＴ１のベース・
エミッタ電圧よりも小さいことを意味する。すなわち、
下記の式を意味する。
【００４５】
【数８】
【００４６】いまの場合、トランジスタＴ１およびトラ
ンジスタＴ２はＰＮＰトランジスタであるから、式
（５）および式（８）の電圧値は、それぞれ、絶対値と
して考えるべきである。
【００４７】もしトランジスタＴ２のベース・エミッタ
電圧の大きさがさらに小さくなるならば、監視用出力端
子Ｅの電位は対応する低い値に降下するであろう。した
がって、監視用出力端子Ｅのさらに小さな電圧レベル
は、過度に低い電流に対するそれぞれの限界が越えられ
たことを示す信号を送り、過度に低い電流が存在するこ
とについて疑問はない。
【００４８】図４は、便利にかつ実際的に変更された、
本発明の実施例の図面である。この実施例は、図３に示
された簡略化された回路構造体と同じ原理で動作するこ
とが分かるであろう。
【００４９】この場合、ＭＯＳ測定用トランジスタ
ＴＤ′およびＭＯＳ電力用トランジスタＴＤ″は、電流
ミラー回路のそれぞれの電流ミラー回路ループＳＺａお
よびＳＺｂの中に配置される。これらの電流ミラー回路
ループのおのおのにおいて、それらのコレクタが相互に
接続された、相互に相補形である、２個のトランジスタ
Ｔ１およびＴ４が直列に接続される。それらのコレクタ
が相互に接続された、相互に相補形である、２個のトラ
ンジスタＴ２およびＴ５が、直列に接続される。ＮＰＮ
トランジスタＴ１およびＴ２は、それらのエミッタを通
して、それぞれ、ＭＯＳ測定用トランジスタＴＤ′のソ
ース端子およびＭＯＳ電力用トランジスタＴＤ″のソー
ス端子に接続されるが、ＰＮＰトランジスタＴ４および
Ｔ５は、それぞれ、エミッタ抵抗器Ｒ２およびＲ３を通
して、アースに接続される。２つのトランジスタＴ４お
よびＴ５のベースはまた、２つのトランジスタＴ１およ
びＴ２のベースと同様に、相互に接続される。また別の
ＰＮＰトランジスタＴ８のベース端子は、トランジスタ
Ｔ１およびＴ４のそれぞれのコレクタに接続され、ＰＮ
ＰトランジスタＴ８のエミッタは、トランジスタＴ１お
よびＴ２のベースに接続される。このトランジスタＴ８
のコレクタは、アースＭに直接に接続される。
【００５０】２個のＭＯＳ電界効果トランジスタＴＤ′
およびＴＤ″を有する電流ミラー回路ＳＰ１は、別の電
流ミラー回路ＳＰ２を通して、予め定めることが可能な
基準電流Ｉｒｅｆから電流の供給を受ける。電流ミラー
ＳＰ２は、安定化された入力定電圧Ｖｓｔａｂに接続さ
れた出力電流路ＳＺｅを有する。出力電流路ＳＺｅに
は、ダイオード接続されたトランジスタＴ３と直列接続
された基準抵抗器Ｒｒｅｆが備えられる。ダイオード接
続されたトランジスタＴ３は、エミッタ抵抗器Ｒ１を通
して、アースＭに接続される。トランジスタ・ダイオー
ドを構成するＮＰＮトランジスタＴ３のベースは、トラ
ンジスタＴ４のベースに接続される。
【００５１】２個のトランジスタＴ１およびＴ２を有す
る電流ミラー路ＳＺａおよびＳＺｂにおいて、同じ一定
の基準電流Ｉｒｅｆが常に流れることが確実に得られ
る。この一定の基準電流Ｉｒｅｆは、安定化された電圧
Ｖｓｔａｂと基準抵抗器Ｒｒｅｆとに依存する方式で、
入力路ＳＺｅの中に生ずる。
【００５２】図４に示された実施例の場合、電流ミラー
回路ＳＰ１の監視用出力端子Ｅは、電流ミラー回路ＳＺ
ｂの２つの相補形トランジスタＴ１およびＴ５の相互に
接続された２個のコレクタにより構成される。
【００５３】電流ミラー回路ＳＰ１のこの監視用出力端
子Ｅの後に、出力段階１４がある。出力段階１４は、２
個の相互に相補形であるトランジスタＴ６およびＴ７を
有する。トランジスタＴ６のベースは、電流ミラー回路
ＳＰ１の監視用出力端子Ｅに接続されるが、トランジス
タＴ７のベースは、トランジスタＴ３およびＴ５のベー
スに接続される。トランジスタＴ６のエミッタは、ダイ
オードＤを通して、電力出力Ｌに接続されるが、トラン
ジスタＴ７は、エミッタ抵抗器Ｒ４を通して、アースＭ
に接続される。この出力段階１４の出力信号は、２個の
トランジスタＴ６およびＴ７の２個のコレクタの接続点
Ｃで、タップ接続で取り出される。
【００５４】最後に、出力段階１４の出力端子Ｃの後段
にさらに、ＴＴＬレベル整合段階１６を接続することが
可能である。このＴＴＬレベル整合段階１６を通して、
後段のＴＴＬ回路のために、ＴＴＬレベルを調整するこ
とができる。
【００５５】この実施例の場合、このＴＴＬレベル調整
段階１６は、ＰＮＰトランジスタＴ９を有する。トラン
ジスタＴ９のベースは段階１４の出力端子Ｃに接続さ
れ、トランジスタＴ９のエミッタは安定化された電源の
正電位Ｖｓｔａｂに接続される。一方、トランジスタＴ
９のコレクタは、抵抗器Ｒ５を通して、アースＭに接続
される。このＴＴＬレベル調整段階１６の出力信号は、
トランジスタＴ９のコレクタに接続された接続点Ｆから
取り出される。
【００５６】この回路構造体の動作方式は、図３で説明
した回路の動作方式と事実上同じである。電圧ミラー回
路ＳＰ１の監視用出力端子Ｅが過度に低い電流限界に到
達すると、すなわち、スイッチ限界に到達すると、トラ
ンジスタＴ１およびＴ４のコレクタを相互に接続する接
続点Ｄに、事実上同じ電位が現れるであろう。過度に低
い電流限界を下回って進む限り、端子Ｅは高レベルを有
するであろう。したがって、出力段階１４およびトラン
ジスタＴ９を通して、レベル調整段階１６の電位Ｔ９は
また、出力端子Ｆにおいて、対応して高くなるであろ
う。出力端子Ｆの高い出力レベルは、再び過度に低い電
流を示す、すなわち、故障状態を指示するであろう。
【００５７】エミッタ抵抗器Ｒ１ないしＲ３は、電圧ミ
ラー回路ＳＰ１およびＳＰ２の選定されたトランジスタ
Ｔ３ないしＴ８の不整合を補償する役割を果たす。さら
に、このような抵抗器により、大幅に大きな利得が得ら
れ、前記トランジスタの初期電圧の効果が最小限にまで
小さくなる。スイッチ限界に到達する場合、すなわち、
過度に低い電流限界に到達する場合、ＤおよびＥの電位
の大きさは事実上等しいから、トランジスタＴ１および
Ｔ２の初期電流の効果は、事実上、完全に処理される。
トランジスタＴ１およびＴ２のベース・エミッタ電圧の
不整合に関連して生ずるすべてのオフセット電圧の効果
は、適切な配置設計技術により、小さくすることができ
る。本発明の例示されたこの実際的な実施例では、この
オフセット電圧は０．５ｍＶ以下である。
【００５８】本発明による回路構造体は、２重拡散ＭＯ
Ｓ（Ｄ−ＭＯＳ）電界効果トランジスタのドレイン電流
の監視に、利点をもって用いることができる。この電界
効果トランジスタは、特に、ＨＳＤ（ハイ・サイド駆動
器）形であることができる。このようなＤ−ＭＯＳ電界
効果トランジスタは、例えば、電動機または他の電気的
負荷の電源のために、Ｈブリッジに備えることができ
る。
【００５９】本発明による回路構造体の例示された実施
例の場合、したがって、基準電流を用いて、ＭＯＳ電界
効果トランジスタＴＤ′のソース端子Ａに基準電圧が発
生される。この基準電圧が、ＭＯＳ電力用トランジスタ
ＴＤ″のソース端子Ｂの電圧と比較される。この比較の
間、過度に低い電流値、すなわちスイッチ限界、以下の
電流値から、このような限界以上の電流値への、非常に
正確な遷移を精密に検出することができ、このスイッチ
ング点を精密に設定することができる。本発明による回
路構造体のさらに特徴とする点は、簡単でかつ廉価な回
路であり、かつ、電源電圧の変動に対して敏感ではな
く、かつ、温度係数が小さく、かつ、最適の応答特性が
得られることである。
【００６０】以上の説明に関し更に以下の項を開示す
る。 （１） 測定用電流（ＩＭ）を供給するＭＯＳ測定用ト
ランジスタ（ＴＤ′）と電力出力を供給するＭＯＳ電力
用トランジスタ（ＴＤ″）とを提供するために、基板の
上に形成された実効トランジスタ領域が分割された、金
属・酸化物・半導体（ＭＯＳ）電界効果トランジスタ
（ＴＤ）のドレイン電流（ＩＤＳ）を監視するための回
路構造体であって、前記ＭＯＳ測定用トランジスタ（Ｔ
Ｄ′）と前記ＭＯＳ電力用トランジスタ（ＴＤ″）との
ドレイン・ソース経路（Ｄ−Ｓ）が電流ミラー回路（Ｓ
Ｐ１）の異なる電流ループ（ＳＺａ、ＳＺｂ）の中に配
置され、前記電流ミラー回路（ＳＰ１）は、予め定める
ことが可能な基準電流（Ｕｒｅｆ）により作動し、２個
の前記ＭＯＳ電界効果トランジスタ（ＴＤ′、ＴＤ″）
のソース・ドレイン電圧（ＵＤＳ）の間の差に依存する
監視信号を供給する出力端子（Ｅ）を有することとを特
徴とする、金属・酸化物・半導体（ＭＯＳ）電界効果ト
ランジスタ（ＴＤ）のドレイン電流（ＩＤＳ）を監視す
るための前記回路構造体。
【００６１】（２） 第１項記載の回路構造体におい
て、予め定めることが可能な前記基準電流（Ｉｒｅｆ）
が２個の前記ＭＯＳ電界効果トランジスタ（ＴＤ′、Ｔ
Ｄ″）を有する前記電流ミラー回路（ＳＰ１）に供給さ
れることを特徴とする、前記回路構造体。 （３） 第１項または第２項記載の回路構造体におい
て、それぞれの電流ミラー回路ループ（ＳＺａ、Ｓ
Ｚｂ）の中の前記ＭＯＳ測定用トランジスタ（ＴＤ′）
および前記ＭＯＳ電力用トランジスタ（ＴＤ″）のおの
おのがそれぞれトランジスタ（Ｔ４、Ｔ５）と直列に接
続され、かつ、前記トランジスタ（Ｔ４、Ｔ５）がそれ
ぞれミラー抵抗器（Ｒ２、Ｒ３）を通してアースに接続
されることを特徴とする、前記回路構造体。 （４） 第１項乃至第３項のいずれかに記載の回路構造
体において、それぞれの電流ミラー回路ループ（Ｓ
Ｚａ、ＳＺｂ）の中で前記ＭＯＳ測定用トランジスタ
（ＴＤ′）および前記ＭＯＳ電力用トランジスタ
（ＴＤ″）のおのおのがそれぞれ２個の相互に相補的な
トランジスタ（Ｔ１、Ｔ４；Ｔ２、Ｔ５）と直列に接続
されることを特徴とする、前記回路構造体。 （５） 第４項記載の回路構造体において、前記電流ミ
ラー回路（ＳＰ１）の監視用出力端子（Ｅ）が、前記Ｍ
ＯＳ電力用トランジスタ（ＴＤ″）を有する前記電流ミ
ラー回路ループ（ＳＺｂ）の中の前記２個の相補的トラ
ンジスタ（Ｔ２、Ｔ５）の相互に接続された２個のコレ
クタにより構成されることを特徴とする、前記回路構造
体。
【００６２】（６） 第５項記載の回路構造体におい
て、２個の相互に相補的なトランジスタ（Ｔ６、Ｔ７）
を有する出力段階（１４）が前記電流ミラー回路（ＳＰ
１）の監視用出力端子（Ｅ）の入力に接続されることを
特徴とする、前記回路構造体。 （７） 第１項乃至第６項のいずれかに記載の回路構造
体において、前記監視用出力端子（Ｅ）または前記出力
段階（１４）を有する前記電流ミラー回路（ＳＰ１）が
後段のＴＴＬレベル調整段階（１６）に接続されること
を特徴とする、前記回路構造体。
【００６３】（８） 第２項記載の回路構造体におい
て、また別の電流ミラー回路（ＳＰ２）が定電圧（Ｖ
ｓｔａｂ）に接続された入力電流ループ（ＳＺｅ）を有
することと、基準抵抗器（Ｒｒｅｆ）がトランジスタ・
ダイオード（Ｔ３）に直列に接続されることと、前記ト
ランジスタ・ダイオード（Ｔ３）がエミッタ抵抗器（Ｒ
１）を通してアース（Ｍ）に接続されることとを特徴と
する、前記回路構造体。 （９） 第１項乃至第８項のいずれかに記載の回路構造
体において、前記金属・酸化物・半導体（ＭＯＳ）電界
効果トランジスタ（ＴＤ）が２重拡散ＭＯＳ（Ｄ−ＭＯ
Ｓ）トランジスタであることを特徴とする、前記回路構
造体。 （１０） 第９項記載の回路構造体において、前記金属
・酸化物・半導体（ＭＯＳ）電界効果トランジスタ（Ｔ
Ｄ）がＨＳＤ（ハイ・サイド駆動器）形のＤ−ＭＯＳト
ランジスタであることと、かつ、前記トランジスタがオ
ン状態になる場合、ゲート電極の電位がドレイン電極の
電位よりも高いこととを特徴とする、前記回路構造体。
【００６４】（１１） ＭＯＳ測定用トランジスタ
ＴＤ′とＭＯＳ電力用トランジスタＴＤ″とを得るため
に実効トランジスタ領域が分割され、かつ、前記２つの
ＭＯＳトランジスタ部分ＴＤ′、ＴＤ″のドレイン・ソ
ース経路が電流ミラーＳＰ１の異なる電流ループＳ
Ｚａ、ＳＺｂの中に配置され、かつ、前記電流ミラーＳ
Ｐ１が予め定めることが可能な基準電流Ｕｒｅｆにより
作動する、金属・酸化物・半導体電界効果トランジス
タ、すなわちＴＤ、のドレイン電流を監視するための回
路構造体が得られる。前記電流ミラーＳＰ１は出力端子
Ｅを有し、そして、前記出力端子Ｅは、２個のＭＯＳ電
界効果トランジスタＴＤ′、ＴＤ″のソース・ドレイン
電圧の間の差に依存する監視信号を供給する。
【図面の簡単な説明】
【図１】本発明の原理により、２個のトランジスタ部分
に分割された金属・酸化物・半導体電界効果トランジス
タを用いた回路図。
【図２】１つのトランジスタ部分を通して流れる測定用
電流を測定するための通常の回路構造体図。
【図３】金属・酸化物・半導体電界効果トランジスタの
ドレイン電流を監視するための回路構造体の原理を示す
回路図。
【図４】本発明による回路構造体の１つの可能な変更実
施例図。
【符号の説明】
ＴＤ′ ＭＯＳ測定用トランジスタ ＴＤ″ ＭＯＳ電力用トランジスタ ＳＺａ、ＳＺｂ 電流ループ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 測定用電流（ＩＭ）を供給するＭＯＳ測
    定用トランジスタ（ＴＤ′）と電力出力を供給するＭＯ
    Ｓ電力用トランジスタ（ＴＤ″）とを提供するために、
    基板の上に形成された実効トランジスタ領域が分割され
    た、金属・酸化物・半導体（ＭＯＳ）電界効果トランジ
    スタ（ＴＤ）のドレイン電流（ＩＤＳ）を監視するため
    の回路構造体であって、前記ＭＯＳ測定用トランジスタ
    （ＴＤ′）と前記ＭＯＳ電力用トランジスタ（ＴＤ″）
    とのドレイン・ソース経路（Ｄ−Ｓ）が電流ミラー回路
    （ＳＰ１）の異なる電流ループ（ＳＺａ、ＳＺｂ）の中
    に配置され、前記電流ミラー回路（ＳＰ１）は、予め定
    めることが可能な基準電流（Ｉｒｅｆ）により作動し、
    ２個の前記ＭＯＳ電界効果トランジスタ（ＴＤ′、
    ＴＤ″）のソース・ドレイン電圧（ＵＤＳ）の間の差に
    依存する監視信号を供給する出力端子（Ｅ）を有するこ
    ととを特徴とする、金属・酸化物・半導体（ＭＯＳ）電
    界効果トランジスタ（ＴＤ）のドレイン電流（ＩＤＳ）
    を監視するための前記回路構造体。
JP5308531A 1992-11-03 1993-11-02 金属・酸化物・半導体電界効果トランジスタのドレイン電流を監視する回路構造体 Pending JPH075225A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4237122.8 1992-11-03
DE4237122A DE4237122C2 (de) 1992-11-03 1992-11-03 Schaltungsanordnung zur Überwachung des Drainstromes eines Metall-Oxid-Halbleiter-Feldeffekttransistors

Publications (1)

Publication Number Publication Date
JPH075225A true JPH075225A (ja) 1995-01-10

Family

ID=6472008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5308531A Pending JPH075225A (ja) 1992-11-03 1993-11-02 金属・酸化物・半導体電界効果トランジスタのドレイン電流を監視する回路構造体

Country Status (5)

Country Link
US (1) US5436581A (ja)
EP (1) EP0596473A1 (ja)
JP (1) JPH075225A (ja)
KR (1) KR100277452B1 (ja)
DE (1) DE4237122C2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006075739A1 (ja) * 2005-01-17 2006-07-20 Rohm Co., Ltd 電流検出回路
JP2008206238A (ja) * 2007-02-17 2008-09-04 Seiko Instruments Inc カレント検出回路及び電流モード型スイッチングレギュレータ
JP2020525782A (ja) * 2017-06-28 2020-08-27 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 電流検出回路及び集積回路

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631527A (en) * 1994-09-06 1997-05-20 Sgs-Thomson Microelectronics, Inc. Voice coil motor feedback control circuit
FR2728744B1 (fr) * 1994-12-21 1997-03-14 Sgs Thomson Microelectronics Circuit de fourniture de tension extremum
JP3909865B2 (ja) * 1996-02-01 2007-04-25 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 容量的に負荷状態とされたホロワ回路に対するひずみ補償
JP3858332B2 (ja) * 1997-04-09 2006-12-13 ソニー株式会社 電界効果トランジスタのピンチオフ電圧の測定回路、測定用トランジスタ、測定方法および製造方法
DE10057486A1 (de) * 2000-06-15 2016-10-13 Continental Teves Ag & Co. Ohg Verfahren und Schaltungsanordnung zur Erkennung eines Defekts von Halbleiterschaftelementen und dessen/deren Verwendung in Kraftfahrzeugen, insbesondere Bremskraft- und Fahrdynamikreglern
DE10154763A1 (de) * 2001-11-09 2003-05-22 Continental Teves Ag & Co Ohg Verfahren und Schaltungsanordnung zur Erkennung eines Defekts von Halbleiterschaltelementen und deren Verwendung in elektronischen Bremskraft- und Fahrdynamikreglern
DE10314842A1 (de) * 2003-04-01 2004-10-21 Siemens Ag Stromerfassungsschaltung für einen DC/DC-Wandler
US7118273B1 (en) * 2003-04-10 2006-10-10 Transmeta Corporation System for on-chip temperature measurement in integrated circuits
US6859075B1 (en) * 2003-07-02 2005-02-22 Inphi Corporation High-speed output buffer
KR100869592B1 (ko) * 2004-06-02 2008-11-21 인터내쇼널 렉티파이어 코포레이션 하프 또는 풀 브리지 회로 내의 ｖｓ 전압을모니터링함으로써 양방향 전류 감지
DE112005001308T5 (de) * 2004-06-02 2007-05-03 International Rectifier Corp., El Segundo Bi-direktionale Stromerkennung durch Überwachen der VS Spannung in einer Halb- oder Vollbrückenschaltung
CN102692543B (zh) * 2012-06-01 2015-03-18 西安邮电大学 一种基于栅控漏极产生电流提取mosfet平带电压和阈值电压的方法
CN102879627B (zh) * 2012-10-19 2015-11-18 联合汽车电子有限公司 Dc/dc变换电路的输出电压检测电路
US9152163B1 (en) * 2014-05-15 2015-10-06 Infineon Technologies Austria Ag Regulation of a load current-to-sensing current ratio in a current sensing power metal-oxide-semiconductor field-effect transistor (MOSFET)
US9494957B2 (en) 2014-09-10 2016-11-15 Qualcomm Incorporated Distributed voltage network circuits employing voltage averaging, and related systems and methods
KR102452596B1 (ko) * 2018-06-01 2022-10-06 주식회사 엘지에너지솔루션 모스펫 진단 장치 및 방법
US10942220B2 (en) 2019-04-25 2021-03-09 Teradyne, Inc. Voltage driver with supply current stabilization
US11283436B2 (en) 2019-04-25 2022-03-22 Teradyne, Inc. Parallel path delay line
US10761130B1 (en) 2019-04-25 2020-09-01 Teradyne, Inc. Voltage driver circuit calibration
US11119155B2 (en) 2019-04-25 2021-09-14 Teradyne, Inc. Voltage driver circuit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4580070A (en) * 1983-03-21 1986-04-01 Honeywell Inc. Low power signal detector
US4587442A (en) * 1983-12-01 1986-05-06 Motorola, Inc. Current threshold detector
US4577125A (en) * 1983-12-22 1986-03-18 Advanced Micro Devices, Inc. Output voltage driver with transient active pull-down
NL8503394A (nl) * 1985-12-10 1987-07-01 Philips Nv Stroomaftastschakeling voor een vermogenshalfgeleiderinrichting, in het bijzonder geintegreerde intelligente vermogenshalfgeleiderschakelaar voor met name automobieltoepassingen.
NL8900050A (nl) * 1989-01-10 1990-08-01 Philips Nv Inrichting voor het meten van een ruststroom van een geintegreerde monolitische digitale schakeling, geintegreerde monolitische digitale schakeling voorzien van een dergelijke inrichting en testapparaat voorzien van een dergelijke inrichting.
US5032745A (en) * 1989-02-22 1991-07-16 National Semiconductor Corporation Current sensing of DC or a stepper motor
DE69033248T2 (de) * 1989-05-09 2000-03-16 Ut Automotive Dearborn Inc Schaltung zur Leistungsabgabe mit Stromerfassung
JPH03128526A (ja) * 1989-10-13 1991-05-31 Nec Corp エミッタフォロワ回路
IT1238305B (it) * 1989-11-30 1993-07-12 Sgs Thomson Microelectronics "circuito di rilevamento della corrente in un transistore di potenza di tipo mos"
US5272392A (en) * 1992-12-04 1993-12-21 North American Philips Corporation Current limited power semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006075739A1 (ja) * 2005-01-17 2006-07-20 Rohm Co., Ltd 電流検出回路
US7723975B2 (en) 2005-01-17 2010-05-25 Rohm Co., Ltd. Current detecting circuit
JP2008206238A (ja) * 2007-02-17 2008-09-04 Seiko Instruments Inc カレント検出回路及び電流モード型スイッチングレギュレータ
JP2020525782A (ja) * 2017-06-28 2020-08-27 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 電流検出回路及び集積回路

Also Published As

Publication number Publication date
KR940012562A (ko) 1994-06-23
DE4237122A1 (de) 1994-05-05
EP0596473A1 (en) 1994-05-11
DE4237122C2 (de) 1996-12-12
KR100277452B1 (ko) 2001-01-15
US5436581A (en) 1995-07-25

Similar Documents

Publication Publication Date Title
JPH075225A (ja) 金属・酸化物・半導体電界効果トランジスタのドレイン電流を監視する回路構造体
US5061863A (en) Transistor provided with a current detecting function
US4910455A (en) Non-intrusive current measuring circuit
KR101829416B1 (ko) 보상된 밴드갭
JP2760594B2 (ja) 温度閾値検知回路
US6956727B1 (en) High side current monitor with extended voltage range
JP4012472B2 (ja) 電界効果トランジスタ内の電流を並列検知する回路
JP2540753B2 (ja) 過熱検出回路
US6316967B1 (en) Current detector
JPH08334534A (ja) 電力用半導体構成要素の負荷電流検出用回路装置
JPH02183126A (ja) 温度閾値検知回路
US4763028A (en) Circuit and method for semiconductor leakage current compensation
US20070200546A1 (en) Reference voltage generating circuit for generating low reference voltages
JPH0595255A (ja) 比較回路装置
US5585746A (en) Current sensing circuit
KR20000075637A (ko) 전류 리미터 회로
JP2017198537A (ja) 過電流検出回路
US5485123A (en) Circuit configuration for adjusting the quadrature-axis current component of a push-pull output stage
US20120153997A1 (en) Circuit for Generating a Reference Voltage Under a Low Power Supply Voltage
EP3926437A1 (en) A high accuracy zener based voltage reference circuit
JP3959924B2 (ja) 負荷駆動回路
JP3680513B2 (ja) 電流検出回路
US6496052B1 (en) Very low temperature coefficient for current limit in switching regulator and driver
US6724598B2 (en) Solid state switch with temperature compensated current limit
JP3644156B2 (ja) 電流制限回路