DE3634168C2 - - Google Patents

Info

Publication number
DE3634168C2
DE3634168C2 DE3634168A DE3634168A DE3634168C2 DE 3634168 C2 DE3634168 C2 DE 3634168C2 DE 3634168 A DE3634168 A DE 3634168A DE 3634168 A DE3634168 A DE 3634168A DE 3634168 C2 DE3634168 C2 DE 3634168C2
Authority
DE
Germany
Prior art keywords
layer
aluminum
metal layer
hardness
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3634168A
Other languages
English (en)
Other versions
DE3634168A1 (de
Inventor
Yoshihiro Hirata
Reiji Tamaki
Takeshi Noguchi
Junichi Arima
Kenji Saitoh
Shigeru Itami Hyogo Jp Harada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3634168A1 publication Critical patent/DE3634168A1/de
Application granted granted Critical
Publication of DE3634168C2 publication Critical patent/DE3634168C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleitereinrichtung nach dem Oberbegriff des Patent­ anspruches 1. Insbesondere bezieht sie sich auf ein Verfah­ ren zur Herstellung einer Halbleitereinrichtung mit einem Öffnungsbereich in einer Isolierschicht für einen elektri­ schen Kontakt.
Aluminium und Aluminiumlegierungen werden konventioneller­ weise als Materialien für Elektroden und Verbindungen von Halbleitern wie Silizium benutzt. Nach dem Trend der letzten Zeit zu hohen Integrationsgraden von Halbleitereinrichtungen wird es jedoch zunehmend schwieriger, einen Stufenabschnitt eines Kontaktloches in einer Halbleitereinrichtung zuverläs­ sig abzudecken.
Fig. 1 ist eine Ansicht, die einen Abschnitt der Struktur einer konventionellen Halbleitereinrichtung zeigt. In Fig. 1 ist gezeigt, daß eine dünne Basisoxidschicht auf einem Sili­ ziumsubstrat 1 gebildet ist. Eine glatte Schutzschicht 3 aus Phosphorsilikatglas ist auf der Basisoxidschicht 2 gebildet. Diese Halbleitereinrichtung ist mit einem Kontaktloch 9 zum Kontaktieren der Einrichtung versehen. Weiterhin ist eine dünne Elektroden- und Verbindungsschicht 4 aus Aluminium oder einer Aluminiumlegierung zum Abdecken des Kontaktloches 9 gebildet.
Als nächstes wird das Verfahren zur Herstellung der in Fig. 1 gezeigten konventionellen Halbleitereinrichtung beschrieben. Eine dünne Schicht aus Al-Si wird durch ein Zerstäubungsver­ fahren auf der gesamten Oberfläche einschließlich des Kon­ taktloches 9 auf dem Siliziumsubstrat 1 und der glatten Schutzschicht 3 gebildet. Zu diesem Zeitpunkt wird die Scheibe allgemein erwärmt, damit ein guter Zustand der Be­ deckung des Stufenbereiches 5 mit einer Höhendifferenz er­ reicht wird.
Dann wird das Mustern eines Abdecklackes durch ein photo­ lithographisches Verfahren durchgeführt. Darauf folgend werden unnötige Bereiche der Al-Si-Schicht durch Ätzen ent­ fernt, so daß die Elektroden- und Verbindungsschicht 4 mit einem äußeren Elektrodenanschlußbereich (nicht abgebildet) erzielt wird. Dann wird eine Wärmebehandlung von ungefähr 450°C angewandt, so daß ein elektrischer Kontakt zwischen der Elektrodenschicht und dem Siliziumsubstrat 1 hergestellt wird.
Aus der EP 01 47 247 A2, aus der ein Verfahren der eingangs beschriebenen Art bekannt ist, ist es bekannt, daß es bei einem konventionellen Herstellungsverfahren, wie es oben im Zusammenhang mit der Fig. 1 beschrieben wurde, aufgrund der Bildung von Hillocks in Verbindungsschichten zu Ausfällen kommt. Zur Lösung dieses Problems wird vorgeschlagen, zwei aufeinanderfolgende metallische Verbindungsschichten, ge­ folgt von einer SiO2-Isolierungsschicht vorzusehen. Wesent­ lich ist es hierbei, daß die zweite Metallschicht eine Schicht großer Härte aus einem Passivmetall ist, das selbst nicht anfällig für die Bildung von Hillocks und Elektro­ migrationserscheinungen ist. Das Aufbringen der ersten Metallschicht bei erhöhter Temperatur in der Größenordnung von 350°C wird hierin als Stand der Technik genannt.
Aus "Planar Multi-Layer Interconnect Structure" von H. Tsunemitsu et al. in NEC Research and Development Nr. 25, April 1972, Seite 74-80, ist es bekannt, zur Vermeidung der Hillockbildung und zur Verbesserung der Elektromigrationsbe­ ständigkeit auf einer Elektroden- und Verbindungsschicht aus Aluminium eine anodische Aluminiumoxidschicht, gefolgt von einer SiO2-Schicht vorzusehen.
Aus der US-PS 38 66 311 ist es bekannt, zur Herstellung eines Kontaktes eine Wärmebehandlung durchzuführen und im Anschluß daran eine Deckschicht aus Aluminiumhydrat auf der Metalli­ sierungsschicht auszubilden; nachfolgende Prozesse werden bei Temperaturen, die unter der zur Kontaktherstellung liegenden Temperatur liegen, durchgeführt.
Die Änderung der Schicht­ härten von Al-Si-Schichten und von Al-Si-Ti-Schichten mit unterschiedlich hohen Ti-Konzentrationen infolge einer Wärme­ behandlung ist in "Al-Si and Al-Ti-Si Thin Alloy Films" von Albertus G. Dirks et al. in J. Appl. Phys., Band 59, Nr. 6, S. 2010-2014, 15. März 1986, dargestellt und beschrieben.
Fig. 2 zeigt die Härte unterschiedlicher Arten von Verbin­ dungsschichten. Wenn nach dem Bilden einer Al-Si-Verbindungs­ schicht 4 von ungefähr 1 µm Dicke in einer konventionellen Halbleitereinrichtung, die nach dem in Verbindung mit Fig. 1 beschriebenen Herstellungsverfahren hergestellt wurde , eine Wärmebehandlung angewandt wird, nimmt die Knoop-Härte HK, wie in (a) in Fig. 2 gezeigt, auf eine Knoop-Härte HK von ungefähr 30 ab.
Insbesondere wegen der Tendenz der letzten Zeit, die Chipgröße eines LSI zu vergrößern, besteht die Gefahr, daß sich beim Vergießen von Chips Kontaktbereiche aufgrund der Schrumpfungsspannung des gegossenen Materials verändern.
Zusätzlich zeigt "Stress Analysis of Passivation Film Crack for Plastic Molded LSI Caused by Thermal Stresses" von Okikawa et al. in International Symposium for Testing and Failure Analysis 1983, S. 275-280, die Druckverteilung einer Gußmasse und die dieser Druckverteilung entsprechende Breite einer Aluminiumverbindungsschicht in einem Chip, bei der die Passivierung noch nicht beschädigt wird.
Aus der EP 00 79 459 A2 ist es bekannt, zur Verbesserung der Stromtragfähigkeit von Leiterbahnen eine erste Metallisierung bei mehr als 250°C und eine zweite Metallisierung bei höch­ stens 150°C durchzuführen. Die Stabilität der Leiterbahnen im Stufenbereich von Öffnungen bleibt dabei erhalten. Eine an­ schließende Wärmebehandlung ist nicht vorgesehen.
Aufgabe der Erfindung ist es, ein Verfahren der eingangs beschriebenen Art zu schaffen, bei dem die Bedeckung des Öffnungsbereiches besonders haltbar ausgeführt wird, damit eine gute elektrische Verbindung der Elektroden- und Verbindungsschicht auch in dem Stufenbereich der Öffnung erreicht wird.
Diese Aufgabe wird gelöst bei einem Verfahren mit den Merk­ malen des Oberbegriffs des Patentanspruchs 1 in Verbindung mit den kennzeichnenden Merkmal des Patentanspruchs 1.
Die Isolierschicht 8 aus einem Gemisch aue Aluminiumhydrat und Aluminiumoxid, die auf der Aluminium- bzw. Aluminium­ legierungsschicht 6 mit der darauf angeordneten Aluminium­ legierungsschicht höherer Härte 7 gebildet ist, hat einen extrem hohen Grad von Härte, und als Resultat treten nur geringe Umwandlungen der dünnen Elektroden- und Verbindungs­ schicht zu dem Zeitpunkt der Wärmebehandlung auf.
Es folgt die Beschreibung eines Ausführungsbeispieles anhand von Figuren. Von den Figuren zeigen:
Fig. 1 eine Querschnittsansicht einer konventio­ nellen Halbleitereinrichtung;
Fig. 2 ein Diagramm, das die Härte von unterschied­ lichen Arten von Verbindungsschichten dar­ stellt;
Fig. 3A bis 3D Querschnittsansichten von Halbleitereinrich­ tungen zum Darstellen der aufeinanderfol­ genden Verfahrensschritte bei der Herstel­ lung.
Die Fig. 3A bis 3D sind Querschnittsansichten zum Darstellen des erfindungsgemäßen Verfahrens anhand eines Ausführungsbei­ spieles.
Wie in Fig. 3A gezeigt ist, ist eine dünne Basisoxidschicht 2 auf einem Siliziumsubstrat 1 gebildet und eine glatte Schutz­ schicht 3 auf der Basisoxidschicht 2 gebildet. Weiterhin ist ein Kontaktloch 9 zum Verbinden bei dieser Halbleitereinrich­ tung vorgesehen. Die erste Metallschicht 6 aus Aluminium oder einer Aluminiumlegierung wird in dem Kontaktloch 9 und auf der glatten Schutzschicht 3 durch z. B. ein Zerstäubungsverfahren gebildet. Währenddessen wird das ganze Substrat zum Zwecke der Verbesserung der Bedeckung des Stufenbereiches des Kontaktloches 9 erwärmt. Für die erste Metallschicht 6 wird Aluminium oder Aluminium-Silizium benutzt; diese erste Metallschicht 6 wird mit einer Dicke von ungefähr 0,5 µm ge­ bildet.
Dann wird, wie in Fig. 3B gezeigt ist, die zweite Metall­ schicht 7 aus einer Aluminiumlegierung mit einem höheren Grad von Härte als die der ersten Metallschicht 6 aus Aluminium oder einer Aluminiumlegierung auf der ersten Metallschicht 6 ebenfalls durch ein Zerstäubungsverfahren gebildet, so daß die Härte des Verbindungsbereiches verbessert werden kann. Die Scheibe (wafer) wird zu diesem Zeitpunkt nicht erwärmt. Für die zweite Metallschicht 7 wird z. B. Aluminium-Silizium- Titan benutzt, und diese zweite Metallschicht 7 wird mit einer Dicke von ungefähr 0,5 µm gebildet. Unmittelbar nachdem die zweite Metallschicht 7 gebildet ist, wird eine Knoop Härte HK von ungefähr 90, wie bei (b) in Fig. 2 gezeigt ist, erzielt. Wenn in diesem Zustand eine Wärmebehandlung von ungefähr 450°C zum Zwecke der Herstellung eines elektrischen Kontaktes zwischen der ersten Metallschicht 6, der zweiten Metallschicht 7 und dem Siliziumsubstrat 1 angewandt würde, sänke die Knoop-HK Härter der ersten Metallschicht 6 und der zweiten Metallschicht 7 rasch auf ungeföhr 40. Um dies zu vermei­ den, wird zusätzlich ein in Fig. 3D gezeigter Schritt einge­ führt. Dieser Schritt wird weiter unten im einzelnen be­ schrieben werden.
Zunächst werden die erste und zweite Metallschicht, wie es in Fig. 3C gezeigt ist, durch ein photolithographisches Verfah­ ren mit einem Muster versehen, so daß die Schicht der Elek­ trode und der Verbindung gebildet werden. Zu diesem Zeitpunkt wird auch der externe Elektrodenausgang 10 gebildet.
Nachdem die Musterbildung beendet ist, wird die Schicht 8 aus dem Gemisch von Aluminiumhydrat und Aluminiumoxid, wie in Fig. 3D gezeigt ist, unter Anwendung einer Heißwasserbehand­ lung oder durch ein anodisches Oxidationsverfahren auf der gesamten Fläche der zweiten Metallschicht 7 gebildet, so daß die Härte des Vielschichtfilmes der Elektrode und Verbindung weiterhin erhöht wird wie oben beschrieben wurde. Diese Gemischschicht aus Aluminiumhydrat und Aluminiumoxid hat einen extrem hohen Grad von Härte, und diese Schicht 8 dient zusammen mit der oben beschriebenen zweiten Metallschicht 7 weiter zur Erhöhung der Härte des Vielschichtfilmes der Elektrode und Verbindung.
Anschließend wird eine Wärmebehandlung bei 450°C, wie oben beschrieben wurde, angewandt. Infolge des Bildens der Ge­ mischschicht 8 aus Aluminiumhydrat und Aluminiumoxid wird die Knoop-Härte HK der Elektroden- und Verbindungsschicht nur auf ungefähr 50 verringert, wie bei (c) in Fig. 2 gezeigt ist.
Ein äußerer Elektrodenanschlußbereich 10 ist für einen Anschluß einer äußeren Verbindung vorgesehen.
Der Grund für die geringe Verringerung der Härte ist, daß das Wachstum von Kristallkernen aus dem Aluminium oder der Aluminium­ legierung unterdrückt wird, da die Schicht aus Aluminium­ oder einer Aluminiumlegierung mit einer Aluminiumlegierungs­ schicht größerer Härte und der Gemischschicht aus Aluminium­ hydrat und Aluminiumoxid mit einem hohen Grad von Härte be­ deckt ist.
Wie oben beschrieben wurde, wird die Gemischschicht aus Alu­ miniumhydrat und Aluminiumoxid mit einem hohen Grad von Härte auf der Oberfläche der Schicht der Elektroden- und Verbin­ dungsschicht gebildet, die sich über das Kontaktloch der Halbleitereinrichtung erstreckt. Als Resultat wird der Viel­ schichtfilm der Elektroden- und Verbindungsschicht mit der vorgeschriebenen Härte aufrechterhalten und wird nicht wäh­ rend des Wärmebehandlungsverfahrens umgewandelt.
Zusätzlich kann die Bedeckung des Stufenbereiches des Kon­ taktloches in einem guten Zustand durchgeführt werden, da die erste Metallschicht während des Erwärmens des gesamten Sub­ strates gebildet wird.
Obwohl die Ausführung beschrieben wurde anhand der Struktur eines Filmes von Elektrode und Verbindung, der auf einem Öffnungsbereich in einem isolierenden Film auf einem Halblei­ tersubstrat gebildet ist, kann die Erfindung ebenfalls auf eine Struktur eines Filmes für eine Elektrode und eine Verbindung an­ gewandt werden, der auf einem Öffnungsbereich in einem iso­ lierenden Film auf irgendeinem leitenden Film einschließlich einer Halbleitereinrichtung gebildet ist, so daß ähnliche Effekte wie bei der oben beschriebenen Ausführungeform erzielt werden.

Claims (4)

1. Verfahren zur Herstellung einer Halbleitereinrichtung mit einem Substrat (1), einer darauf angeordneten Isolierschicht (2, 3) mit einem Öffnungsbereich (9) und mit einer dünnen Elektroden- und Verbindungsschicht (11), die den Öffnungsbe­ reich (9) zur Herstellung eines elektrischen Kontaktes in dem Substrat abdeckt, mit den Schritten
  • - Bilden einer ersten Metallschicht (6) auf dem Öffnungsbe­ reich (9) und der Isolierschicht (2, 3),
  • - Bilden einer zweiten Metallschicht (7), deren Härte einen höheren Wert aufweist als die der ersten Metallschicht (6), auf der ersten Metallschicht (6), und
  • - Bilden einer weiteren Isolierschicht (8) auf der zweiten Metallschicht (7),
dadurch gekennzeichnet, daß
die erste Metallschicht (6) aus Aluminium oder einer Alumi­ niumlegierung besteht und zur verbesserten Bedeckung des Stu­ fenbereiches des Öffnungsbereiches (9) auf das erwärmte Sub­ strat (1) aufgebracht wird, daß
die zweite Metallschicht (7) aus einer Aluminiumlegierung besteht und auf das nicht erwärmte Substrat (1) aufgebracht wird, daß
die weitere Isolierschicht (8) aus einem Gemisch von Alumi­ niumhydrat und Aluminiumoxid besteht und daß nach dem Bilden der weiteren Isolierschicht (8) eine Wärmebehandlung zur Her­ stellung des elektrischen Kontaktes zwischen der Elektrode- und Verbindungsschicht (11) und dem Substrat durchgeführt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Metallschicht (6) aus Aluminium und die zweite Metallschicht (7) aus Aluminium- Silizium-Titan gebildet ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Metallschicht (6) aus Aluminium-Silizium und die zweite Metallschicht (7) aus Aluminium-Silizium-Titan gebildet ist.
DE19863634168 1985-10-08 1986-10-07 Halbleitereinrichtung und herstellungsverfahren dafuer Granted DE3634168A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60224284A JPH0611076B2 (ja) 1985-10-08 1985-10-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE3634168A1 DE3634168A1 (de) 1987-04-16
DE3634168C2 true DE3634168C2 (de) 1991-12-05

Family

ID=16811357

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863634168 Granted DE3634168A1 (de) 1985-10-08 1986-10-07 Halbleitereinrichtung und herstellungsverfahren dafuer

Country Status (5)

Country Link
US (1) US4896204A (de)
JP (1) JPH0611076B2 (de)
KR (1) KR900001652B1 (de)
DE (1) DE3634168A1 (de)
GB (1) GB2181893B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2624304B1 (fr) * 1987-12-04 1990-05-04 Philips Nv Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium
DE3815512C2 (de) * 1988-05-06 1994-07-28 Deutsche Aerospace Solarzelle und Verfahren zu ihrer Herstellung
KR940008936B1 (ko) * 1990-02-15 1994-09-28 가부시끼가이샤 도시바 고순도 금속재와 그 성질을 이용한 반도체 장치 및 그 제조방법
US5126283A (en) * 1990-05-21 1992-06-30 Motorola, Inc. Process for the selective encapsulation of an electrically conductive structure in a semiconductor device
JPH07123101B2 (ja) * 1990-09-14 1995-12-25 株式会社東芝 半導体装置
US5175125A (en) * 1991-04-03 1992-12-29 Chartered Semiconductor Manufacturing Ltd. Pte Method for making electrical contacts
US5679982A (en) * 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
US5382447A (en) * 1993-12-02 1995-01-17 International Business Machines Corporation Process for fabricating improved multilayer interconnect systems
US5913146A (en) * 1997-03-18 1999-06-15 Lucent Technologies Inc. Semiconductor device having aluminum contacts or vias and method of manufacture therefor
US6906421B1 (en) * 1998-01-14 2005-06-14 Cypress Semiconductor Corporation Method of forming a low resistivity Ti-containing interconnect and semiconductor device comprising the same
DE69937953D1 (de) * 1999-11-22 2008-02-21 St Microelectronics Srl Korrosion durch Feuchtigkeit inhibierende Schicht für Metallisierungsschichten aus Al für elektronische Vorrichtungen und Verfahren zur Herstellung
JP6191587B2 (ja) * 2014-12-08 2017-09-06 トヨタ自動車株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3866311A (en) * 1971-06-14 1975-02-18 Nat Semiconductor Corp Method of providing electrically isolated overlapping metallic conductors
JPS52147988A (en) * 1976-06-03 1977-12-08 Toshiba Corp Manufacture of semiconductor device
US4433004A (en) * 1979-07-11 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and a method for manufacturing the same
JPS56105660A (en) * 1980-01-28 1981-08-22 Nec Corp Semiconductor device
US4471376A (en) * 1981-01-14 1984-09-11 Harris Corporation Amorphous devices and interconnect system and method of fabrication
DE3140669A1 (de) * 1981-10-13 1983-04-28 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von halbleitervorrichtungen
JPS58103168A (ja) * 1981-12-16 1983-06-20 Fujitsu Ltd 半導体装置
JPS58137231A (ja) * 1982-02-09 1983-08-15 Nec Corp 集積回路装置
JPS58201367A (ja) * 1982-05-20 1983-11-24 Nec Corp Ｍｏｓ型半導体装置の製造方法
JPS59501845A (ja) * 1982-09-30 1984-11-01 アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド 集積回路のためのアルミニウム−金属シリサイドの相互接続構造及びその製造方法
DE3244461A1 (de) * 1982-12-01 1984-06-07 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus einer aluminium/silizium-legierung bestehenden kontaktleiterbahnebene
JPS60136337A (ja) * 1983-12-22 1985-07-19 モノリシツク・メモリ−ズ・インコ−ポレイテツド ２重層処理においてヒロツク抑制層を形成する方法及びその構造物

Also Published As

Publication number Publication date
KR870004504A (ko) 1987-05-09
GB8623528D0 (en) 1986-11-05
GB2181893A (en) 1987-04-29
US4896204A (en) 1990-01-23
JPH0611076B2 (ja) 1994-02-09
GB2181893B (en) 1989-03-30
DE3634168A1 (de) 1987-04-16
KR900001652B1 (ko) 1990-03-17
JPS6284534A (ja) 1987-04-18

Similar Documents

Publication Publication Date Title
DE69126934T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit Mehrlagen-Verbindungsleitungen
DE69721411T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE2355567C3 (de) Verfahren zur Herstellung metallischer Leitungssysteme auf Halbleiteranordnungen
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE3634168C2 (de)
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE69209970T2 (de) Höckerelektrodenstruktur und Halbleiterchip mit dieser Struktur
DE69115082T2 (de) Halbleitervorrichtung mit vielschichtiger Verdrahtungsstruktur und Verfahren zu ihrer Herstellung.
EP0002185A1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE68916165T2 (de) Verfahren zum Herstellen von selbstjustierenden Metallhalbleiterkontakten in integrierten MISFET-Strukturen.
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2709933C2 (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE112017007238T5 (de) Halbleiteranordnung
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE3689971T2 (de) Herstellung einer halbleiteranordnung.
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE3888511T2 (de) Verfahren zum Herstellen von elektrischen Kontakten in integrierten Schaltungen.
DE4408564C2 (de) Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung
DE3209666A1 (de) Halbleitervorrichtung und verfahren zum herstellen eines aufbaumetallkontaktes derselben
DE2900747C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE4329260B4 (de) Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement
DE10023834A1 (de) Verfahren zur Schichtbildung und -strukturierung
DE4316266C2 (de) Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur und Verfahren zum Herstellen einer solchen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee