DE4133199A1 - Halbleiterbauelement mit isolationsbeschichtetem metallsubstrat - Google Patents
Halbleiterbauelement mit isolationsbeschichtetem metallsubstratInfo
- Publication number
- DE4133199A1 DE4133199A1 DE4133199A DE4133199A DE4133199A1 DE 4133199 A1 DE4133199 A1 DE 4133199A1 DE 4133199 A DE4133199 A DE 4133199A DE 4133199 A DE4133199 A DE 4133199A DE 4133199 A1 DE4133199 A1 DE 4133199A1
- Authority
- DE
- Germany
- Prior art keywords
- insulation
- wiring
- metal substrate
- sealing material
- coated metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1305—Moulding and encapsulation
- H05K2203/1316—Moulded encapsulation of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1305—Moulding and encapsulation
- H05K2203/1322—Encapsulation comprising more than one layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
Die vorliegende Erfindung betrifft ein
Halbleiterbauelement mit einem isolationsbeschichteten
Metallsubstrat, bei dem Halbleiterbauteile von dem
isolationsbeschichteten Metallsubstrat getragen sind und
die Halbleiterbauteile mit einer Verdrahtung aus einer
Metallkaschierung auf dem Substrat verbunden sind.
In letzter Zeit sind erhebliche Fortschritte für
elektronische Ausrüstungen erzielt worden und
Integrationsgrade mit höherer Dichte und
Miniaturisierung mit geringem Gewicht sind schnell
vorangetrieben worden. Als ein führendes
Halbleiterbauelement in der Entwicklung sind
Leistungsmodule bekannt, die verbreitet in
Wechselrichtern und anderen Bauteilen der Motorsteuerung
und von Klimaanlagen verwendet werden.
In Fig. 6 ist ein bekannter
3-Phasen-Wechselrichterschaltkreis für eine
Motorsteuerung dargestellt. IGBT′s (Insulated Gate
Bipolar Transistors, Bipolartransistoren mit isoliertem
Gate) sind die Hauptschaltkreisschaltelemente. In diesem
Ausführungsbeispiel sind sechs IGBT zwischen einer
Gleichspannungshauptstromversorgung V durch eine
3-Phasen-Brückenschaltung verschaltet. Ein Motor 9 wird
durch einen 3-Phasen-Wechselstrom des Wechselrichters
angetrieben. Eine Hochgeschwindigkeitsdiode 8 zur
Stromübertragung ist umgekehrt parallel mit jedem IGBT 7
verschaltet. Ein Treiberschaltkreis 6 zur Ansteuerung
der IGBT 7 ist für jeden IGBT vorgesehen. Ein
elektrisches Treibernetzteil 10 ist die elektrische
Gleichspannungsquelle für den Treiberschaltkreis 6. Ein
solcher Schaltkreis ist gemäß Fig. 7 zusammengesetzt.
Fig. 7 zeigt eine konventionelle Bausteinstruktur für
ein solches Halbleiterbauelement. Eine Metallgrundplatte
13 zur Wärmeabstrahlung, ein Kunststoffgehäuse 15,
welches mit einem Kleber an der Grundplatte 13 befestigt
ist und diese umgibt, und eine Gehäuseabdeckung 16 zur
Abdeckung einer oberen Öffnung des Gehäuses 15 bilden
zusammen einen Behälter für das Bauteil. In diesem ist
eine Gerätegruppe von Modulschaltkreisen, die aus
Halbleiterelementen 12 gebildet sind, auf dem
isolierbeschichteten Metallsubstrat 11 angeordnet.
Außerdem ist ein Versiegelungsharz 4 zur Versiegelung
des Inneren des Behälters eingefüllt. Von der
Schaltkreisanordnung sind externe Anschlüsse 14
herausgeführt.
Das Leistungsmodul ist durch eine Vielzahl der
Halbleiterelemente gebildet, die von dem Substrat
getragen und mit einer auf dem Substrat ausgebildeten
Verdrahtung verbunden sind. Seit kurzem wird das
isolierte Substrat aus einem keramischen Material wie
zum Beispiel Al2O3 hergestellt und eine relativ dicke
Kupferbasis wird zur thermischen Abstrahlung mit dem
Substrat verlötet, wobei die Halbleiterbauteile auf dem
Kupferträgermaterial befestigt werden. Um allerdings
eine Integration mit höherer Dichte und eine
Miniaturisierung mit geringem Gewicht zu erzielen, ist
häufig ein isolationsbeschichtetes Metallsubstrat
verwendet worden, mit einer Aluminiumplatte als
Substrat, die eine ausgezeichnete
Wärmeübertragungseffektivität aufweist, eine auf der
Aluminiumplatte gebildeten Isolationsschicht aus einem
organischen Isolationsmaterial, einer auf der
Isolationsschicht abgelagerten Kupferkaschierung von
mehreren zehn µm Dicke und einer entsprechend eines
vorgegebenen Musters gebildeten Verdrahtung.
Bei einem isolationsbeschichteten Metallsubstrat eines
solchen Leistungsmoduls nützt sich das die
Isolationsschicht bildende organische Material durch
Sprühentladungen ab, falls eine hohe, den montierten
Elementen und Schaltkreisstrukturen nicht entsprechende
Spannung angelegt wird. Wird die Spannung stetig
angelegt, führt dies letztendlich zu einem
dielektrischen Durchbruch. Aus Messungen ist bekannt,
daß die Anfangsspannung einer solchen Sprühentladung für
das Substrat allein 400 bis 600 V beträgt. Aus weiteren
Untersuchungen ist bekannt, daß der Abschnitt in dem die
Sprühentladung erzeugt wird, ein Kantenabschnitt des
Verdrahtungsmusters ist, welches die Kupferkaschierung
enthält (siehe die geschlossene gepunktete Linie E in
Fig. 2 oder 3). Dies scheint dadurch verursacht zu
werden, daß das elektrische Feld an den Kanten des
Kupfermusters konzentriert und damit vergrößert ist.
Wird zum Beispiel eine Spannung von 200 V an das
Metallsubstrat bei einer Isolationsschicht mit 100 µm
Dicke angelegt, ist das am Substrat angelegte
elektrische Feld 2 kV/mm groß und das elektrische Feld
konzentriert sich in den Kanten des Kupfermusters. Als
Ausweg ist zum Beispiel nach Fig. 2 möglich, den
Kantenabschnitt A des Musters der auf dem
Aluminiumsubstrat 1 über der aus einem organischen
Material gebildeten Isolationsschicht 2 gebildeten
Kupferkaschierung 3 mit einem Versiegelungsmaterial 4 zu
bedecken. Dieses ist beispielsweise ein Gießharz. In
diesem Fall sind die Kantenabschnitte nicht länger der
Luft ausgesetzt und die Startspannung für die
Sprühentladung kann erhöht werden. Allerdings ist die
Unterdrückung der Abnützung der Isolation bei diesem
Versiegelungsmaterial unzureichend.
Es ist daher Aufgabe der Erfindung ein
Halbleiterbauelement mit einem isolationsbeschichteten
Metallsubstrat bereitzustellen, welches die vorstehend
genannten Nachteile ausschließt und eine Abnützung
aufgrund der Sprühentladung auch bei hohen angelegten
Spannungen verhindert.
Zur Lösung der Aufgabe wird erfindungsgemäß ein
Halbleiterbauelement bereitgestellt, bei dem
Halbleiterbauteile von einem isolationsbeschichteten
Metallsubstrat getragen werden, welches durch Auftragen
einer Isolationsschicht auf einem Metallsubstrat
gebildet ist und bei dem eine Verdrahtung durch eine
Metallkaschierung der Isolationsschicht gebildet wird,
wobei die Halbleiterbauteile mit der Verdrahtung aus der
Metallkaschierung verbunden sind, die
Halbleiterbauelemente und die Verdrahtung durch ein
isolierendes Versiegelungsmaterial bedeckt sind, und
eine feste Isolierung mit einer größeren
Dielektrizitätskonstante als der des
Versiegelungsmaterials zwischen dem Kantenabschnitt des
Verdrahtungsmusters der aus der Metallkaschierung
gebildeten Verdrahtung und dem Versiegelungsmaterial
angeordnet ist.
Bei dem erfindungsgemäßen Halbleiterbauteil ist das
Versiegelungsmaterial aus einem Epoxydharz und die feste
Isolierung aus einem Epoxy-Melaminharz oder das
Versiegelungsmaterial ist aus einem Epoxyharz und die
feste Isolierung ist aus Ferriten gebildet.
Im folgenden sind vorteilhafte Ausführungsbeispiele der
Erfindung anhand der in der Zeichnung dargestellten
Figuren näher erläutert und beschrieben.
Es zeigen:
Fig. 1 eine Querschnittsansicht eines Kantenab
schnitts der Verdrahtung eines Halblei
terbauelements gemäß einer Ausführungs
form der Erfindung;
Fig. 2 eine Querschnittsansicht des Kantenab
schnitts der Verdrahtung bei einem
konventionellen Halbleiterbauelement;
Fig. 3 ein Äquivalent-Schaltkreisdiagramm
des Halbleiterbauelements aus Fig. 2;
Fig. 4 ein Äquivalent-Schaltkreisdiagramm
des Halbleiterbauelements aus Fig. 1;
Fig. 5 eine Querschnittsansicht eines Kantenab
schnitts der Verdrahtung eines Halblei
terbauelements gemäß einer weiteren
Ausführungsform der Erfindung;
Fig. 6 ein Schaltkreisdiagramm eines bekannten
3-Phasen-Wechselrichters zur Motor
steuerung, und
Fig. 7 eine Ansicht einer bekannten Baustein
struktur eines Halbleiterbauelements.
Das Prinzip der vorliegenden Erfindung wird im folgenden
anhand der Fig. 1 bis 4 beschrieben. In Fig. 2 ist
ein Punkt an der Schnittstelle des
Versiegelungsmaterials 4 und der Isolationsschicht 2 mit
B bezeichnet. Ein Punkt genau unterhalb eines Punktes A
und ein Punkt genau unterhalb des Punktes B auf der
Schnittstelle der Isolationsschicht 2 und dem
Metallsubstrat 1 ist mit C beziehungsweise D bezeichnet.
Der Kondensator C1 ist zwischen den Punkten A und C
gebildet. Der Kondensator C2 zwischen den Punkten A und
B, der Kondensator C1a zwischen den Punkten B und D, wie
es in dem äquivalenten Schaltkreis gemäß Fig. 3
dargestellt ist. Wird ein Abschnitt des Kantenteils des
Verdrahtungsmusters 3 in Richtung der freigelegten
Oberfläche der Isolationsschicht 2 andererseits
erfindungsgemäß durch die feste Isolierung 5 gemäß Fig.
1 bedeckt, ergibt sich ein Äquivalent-Schaltkreis nach
Fig. 4. Unter der Annahme, daß eine Spannung V2 an dem
Kondensator C2, eine Spannung V1a am Kondensator C1a in
Fig. 3, eine Spannung V3 am Kondensator C3 und eine
Spannung V1b am Kondensator C1b in Fig. 4 anliegt,
ergibt sich die an der Verdrahtung 3 anliegende Spannung
VEmax folgendermaßen:
VEmax = V₂+V1a
= V₃+V1b
= V₃+V1b
Das an den Kondensatoren C2 und C3 gebildete Potential,
wenn die Spannung VEmax wie oben gezeigt angelegt wird,
beträgt:
Für Kondensator C₂; E₂ = VEmax-V₂ (1)
Für Kondensator C₃; E₃ = VEmax-V₃ (2)
Die Entladung wird bei einem bestimmten Pegel des
erzeugten Potentials eingeleitet. Folglich sollte in dem
Fall, wenn die feste Isolierung 5 ausgebildet ist, die
Beziehung E3 < E2 erfüllt werden, um eine Entladung bei
einem größeren Potential als im Falle nur der
Versiegelungsschicht 4 zu gestatten. Um diese Beziehung
zu erfüllen, muß die spezifische
Dielektrizitätskonstante ε₃ der festen Isolierung
größer sein als die spezifische Dielektrizitätskonstante
ε2 des Versiegelungsmaterials 4, da nach den Gleichungen
(1) und (2) die Beziehung V2 < V3 erfüllt werden muß,
weiterhin C2 < C3, da V umgekehrt proportional zu C ist,
und C proportional zur spezifischen
Dielektrizitätskonstanten ε ist.
Im folgenden werden bevorzugte Ausführungsformen der
Erfindung im Detail anhand der Fig. 1 und 5
beschrieben.
Nach Fig. 1 ist eine Kupferkaschierung 3 mit einer
Dicke von 30 bis 100 µm auf einem isolierbeschichteten
Metallsubstrat aufgetragen. Dieses ist aus einem
Aluminiumsubstrat 1 von 1 bis 3 mm Dicke mit einer
Isolierschicht 2 von 80 bis 150 µm Dicke aus einem
organischen Isolationsmaterial gebildet. Ein
Verdrahtungsmuster ist durch Ätzen gebildet.
Halbleiterbauteile sind auf der Verdrahtung 3 oder der
Isolationsschicht 2 befestigt und deren Elektroden über
Leiter mit der Verdrahtung 3 verbunden. Eine feste
Isolierung 5, wie zum Beispiel Epoxy-Melaminharz mit
einer spezifischen Dielektrizitätskonstante ε = 4.8 mit
einer Dicke von 10 bis 50 µm ist über der gesamten
freigelegten Oberfläche der Isolationsschicht 2 durch
Drücken oder ähnliches gebildet, um den Kantenteil A der
gesamten Verdrahtung 3 aus der Kupferkaschierung zu
bedecken. Zusätzlich ist ein Versiegelungsmaterial 4 auf
der festen Isolierung und der Verdrahtung durch
Spritzgußauftragung eines Epoxyharzes mit ε < 4.2 in
einer Dicke von mehreren hundert µm aufgetragen. Die
anderen Strukturen sind die gleichen wie bei einem
konventionellen Bauelement und daher wird deren
Beschreibung ausgelassen.
Außerdem kann das Halbleiterbauelement mit einer aus
Ferriten mit ε = 9.5 gebildeten festen Isolierung 5
hergestellt werden. Als Ergebnis in beiden Fällen ist
die Startspannung für die Sprühentladung bis auf 1,2 kV
oder darüber verbessert worden, während diese 0,4 bis
1,0 kV für das aufgegossene Versiegelungsmaterial ist.
In Fig. 5 ist eine weitere Ausführungsform der
Erfindung dargestellt. In diesem Fall wird nur der
Kantenteil A der gesamten Verdrahtung 3 durch eine feste
Isolierung 5 bedeckt. Die Erhöhung der Startspannung der
Sprühentladung ist ähnlich wie bei der ersten
Ausführungsform der Erfindung.
Gemäß der Erfindung wird die Startspannung der
Sprühentladung einer Isolationsschicht von einem
isolationsbeschichteten Metallsubstrat durch Bedecken
der Kantenteile des Verdrahtungsmusters mit einer festen
Isolierung mit höherer spezifischer
Dielektrizitätskonstante als der des
Versiegelungsmaterials oberhalb des Kantenteils erhöht.
Epoxy-Melaminharze oder Ferrite könnten effektiv für
solche Festisolierungen verwendet werden, welche eine
hohe spezifische Dielektrizitätskonstante aufweisen,
wenn das Versiegelungsmaterial aus Epoxyharz gebildet
ist.
Claims (3)
1. Ein Halbleiterbauelement mit einem
isolationsbeschichteten Metallsubstrat umfaßt:
ein aus einem Metallsubstrat (1) und einer auf diesem aufgetragenen Isolationsschicht (2) gebildetes isolationsbeschichtetes Metallsubstrat,
eine aus einer metallischen Kaschierung auf der Isolationsschicht (2) gebildeten Verdrahtung (3);
Halbleiterbauteile, die von dem isolationsbeschichteten Metallsubstrat getragen und mit der aus der metallischen Kaschierung gebildeten Verdrahtung verbunden sind, und
ein isolierendes Versiegelungsmaterial (4), welches die Halbleiterbauteile und die Verdrahtung bedeckt,
dadurch gekennzeichnet, daß eine feste Isolierung (5) mit einer größeren spezifischen Dielektrizitätskonstante als der des Versiegelungsmaterials (4) zwischen einem Kantenteil des Verdrahtungsmusters der Verdrahtung (3) aus der Metallkaschierung und dem Versiegelungsmaterial (4) angeordnet ist.
ein aus einem Metallsubstrat (1) und einer auf diesem aufgetragenen Isolationsschicht (2) gebildetes isolationsbeschichtetes Metallsubstrat,
eine aus einer metallischen Kaschierung auf der Isolationsschicht (2) gebildeten Verdrahtung (3);
Halbleiterbauteile, die von dem isolationsbeschichteten Metallsubstrat getragen und mit der aus der metallischen Kaschierung gebildeten Verdrahtung verbunden sind, und
ein isolierendes Versiegelungsmaterial (4), welches die Halbleiterbauteile und die Verdrahtung bedeckt,
dadurch gekennzeichnet, daß eine feste Isolierung (5) mit einer größeren spezifischen Dielektrizitätskonstante als der des Versiegelungsmaterials (4) zwischen einem Kantenteil des Verdrahtungsmusters der Verdrahtung (3) aus der Metallkaschierung und dem Versiegelungsmaterial (4) angeordnet ist.
2. Das Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet,
daß das Versiegelungsmaterial (4) ein Epoxyharz und die
feste Isolierung (5) ein Epoxy-Melaminharz ist.
3. Das Halbleiterbauelement nach Anspruch 2,
dadurch gekennzeichnet,
daß das Versiegelungsmaterial (4) ein Epoxyharz und die
feste Isolierung (5) ein Ferrit ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26796190 | 1990-10-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4133199A1 true DE4133199A1 (de) | 1992-05-14 |
DE4133199C2 DE4133199C2 (de) | 2002-01-31 |
Family
ID=17451999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4133199A Expired - Fee Related DE4133199C2 (de) | 1990-10-05 | 1991-10-07 | Halbleiterbauelement mit isolationsbeschichtetem Metallsubstrat |
Country Status (3)
Country | Link |
---|---|
US (1) | US5194933A (de) |
DE (1) | DE4133199C2 (de) |
GB (1) | GB2249670B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4430047A1 (de) * | 1993-09-15 | 1995-03-23 | Int Rectifier Corp | Hochleistungs-Halbleiterbauteil-Modul mit niedrigem thermischen Widerstand |
DE19648308A1 (de) * | 1995-11-21 | 1997-05-22 | Murata Manufacturing Co | Funkkommunikationsmodul |
WO2018141813A1 (en) | 2017-02-03 | 2018-08-09 | Abb Schweiz Ag | Power semiconductor module |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5847467A (en) * | 1990-08-31 | 1998-12-08 | Texas Instruments Incorporated | Device packaging using heat spreaders and assisted deposition of wire bonds |
US5605863A (en) * | 1990-08-31 | 1997-02-25 | Texas Instruments Incorporated | Device packaging using heat spreaders and assisted deposition of wire bonds |
DE4340847A1 (de) * | 1993-11-26 | 1995-06-01 | Optosys Gmbh Berlin | Chipmodul und Verfahren zur Herstellung eines Chipmoduls |
US6150716A (en) * | 1995-01-25 | 2000-11-21 | International Business Machines Corporation | Metal substrate having an IC chip and carrier mounting |
JPH09322559A (ja) * | 1996-05-31 | 1997-12-12 | Aisin Aw Co Ltd | モータ駆動装置 |
US6323435B1 (en) * | 1998-07-31 | 2001-11-27 | Kulicke & Soffa Holdings, Inc. | Low-impedance high-density deposited-on-laminate structures having reduced stress |
US6227723B1 (en) * | 1999-06-30 | 2001-05-08 | Kyocera Corporation | Substrate for mounting an optical component and optical module provided with the same |
US6166411A (en) * | 1999-10-25 | 2000-12-26 | Advanced Micro Devices, Inc. | Heat removal from SOI devices by using metal substrates |
DE10125697B4 (de) * | 2001-05-25 | 2019-01-03 | Infineon Technologies Ag | Leistungshalbleitermodul und Verfahren zum Herstellen eines Leistungshalbleitermoduls |
DE10135348A1 (de) * | 2001-07-20 | 2003-01-30 | Abb Research Ltd | Halbleitermodule, Aufbauten für Halbleiterelemente bzw. Halbleitermodule mit erhöhter Spannungsfestigkeit sowie ein Verfahren zur Herstellung derselben |
WO2005096374A1 (de) * | 2004-03-15 | 2005-10-13 | Siemens Aktiengesellschaft | Elektrotechnisches erzeugnis mit einem elektrischen bauelement und einer vergussmasse zur elektrischen isolierung des bauelements sowie verfahren zum herstellen des erzeugnisses |
US7009786B2 (en) * | 2004-04-22 | 2006-03-07 | Eastman Kodak Company | Adjustable mount for cylindrical lens |
EP2302676A1 (de) * | 2009-09-29 | 2011-03-30 | ABB Technology AG | Hochleistungshalbleiterbauelement |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3137480A1 (de) * | 1980-09-22 | 1982-04-15 | Hitachi, Ltd., Tokyo | In harz eingekapselte elektronische vorrichtung |
US4443655A (en) * | 1981-11-27 | 1984-04-17 | Unitrode Corporation | Extruded semiconductor package and fabrication method |
US4528064A (en) * | 1980-12-08 | 1985-07-09 | Sony Corporation | Method of making multilayer circuit board |
US4677252A (en) * | 1983-03-26 | 1987-06-30 | Sony Corporation | Circuit board |
EP0270067A2 (de) * | 1986-12-03 | 1988-06-08 | Sharp Kabushiki Kaisha | Verfahren zum Herstellen einer Halbleiteranordnung mit mindestens zwei Halbleiterchips |
US4849803A (en) * | 1983-04-25 | 1989-07-18 | Mitsubishi Denki Kabushiki Kaisha | Molded resin semiconductor device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4920405A (en) * | 1986-11-28 | 1990-04-24 | Fuji Electric Co., Ltd. | Overcurrent limiting semiconductor device |
JP2607906B2 (ja) * | 1988-03-11 | 1997-05-07 | 三菱電線工業株式会社 | 回路基板 |
-
1991
- 1991-09-20 US US07/767,801 patent/US5194933A/en not_active Expired - Fee Related
- 1991-10-03 GB GB9121080A patent/GB2249670B/en not_active Expired - Fee Related
- 1991-10-07 DE DE4133199A patent/DE4133199C2/de not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3137480A1 (de) * | 1980-09-22 | 1982-04-15 | Hitachi, Ltd., Tokyo | In harz eingekapselte elektronische vorrichtung |
US4528064A (en) * | 1980-12-08 | 1985-07-09 | Sony Corporation | Method of making multilayer circuit board |
US4443655A (en) * | 1981-11-27 | 1984-04-17 | Unitrode Corporation | Extruded semiconductor package and fabrication method |
US4677252A (en) * | 1983-03-26 | 1987-06-30 | Sony Corporation | Circuit board |
US4849803A (en) * | 1983-04-25 | 1989-07-18 | Mitsubishi Denki Kabushiki Kaisha | Molded resin semiconductor device |
EP0270067A2 (de) * | 1986-12-03 | 1988-06-08 | Sharp Kabushiki Kaisha | Verfahren zum Herstellen einer Halbleiteranordnung mit mindestens zwei Halbleiterchips |
Non-Patent Citations (1)
Title |
---|
Siemens Components, Bd. 28 (1990) H. 1, S. 21-23 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4430047A1 (de) * | 1993-09-15 | 1995-03-23 | Int Rectifier Corp | Hochleistungs-Halbleiterbauteil-Modul mit niedrigem thermischen Widerstand |
DE19648308A1 (de) * | 1995-11-21 | 1997-05-22 | Murata Manufacturing Co | Funkkommunikationsmodul |
WO2018141813A1 (en) | 2017-02-03 | 2018-08-09 | Abb Schweiz Ag | Power semiconductor module |
US10854524B2 (en) | 2017-02-03 | 2020-12-01 | Abb Schweiz Ag | Power semiconductor module |
Also Published As
Publication number | Publication date |
---|---|
GB2249670A (en) | 1992-05-13 |
GB2249670B (en) | 1994-06-22 |
GB9121080D0 (en) | 1991-11-13 |
DE4133199C2 (de) | 2002-01-31 |
US5194933A (en) | 1993-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10054962B4 (de) | Leistungsmodul | |
DE19617055C1 (de) | Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise | |
DE19601372B4 (de) | Halbleitermodul | |
DE4133199A1 (de) | Halbleiterbauelement mit isolationsbeschichtetem metallsubstrat | |
EP0688053B1 (de) | Niederinduktives Leistungshalbleitermodul | |
EP0920055B1 (de) | Kühlvorrichtung für ein auf einer Leiterplatte angeordnetes, wärmeerzeugendes Bauelement | |
DE19634202C2 (de) | Halbleitervorrichtung | |
DE19854180A1 (de) | Modulgehäuse für Halbleiterbauteile | |
DE212018000087U1 (de) | Halbleitervorrichtung | |
DE69923374T2 (de) | Halbleitervorrichtung | |
DE102013226544A1 (de) | Halbleitervorrichtung | |
EP0338447A2 (de) | Vorrichtung zur Wärmeabfuhr von Bauelementen auf einer Leiterplatte | |
EP1445799A2 (de) | Kühleinrichtung für Halbleiter auf Leiterplatte | |
WO1987001007A1 (en) | Electric switchgear | |
EP0535414A2 (de) | Elektronische Schaltungsanordnung | |
EP0243637B1 (de) | Leistungshalbleitermodul | |
DE3930858C2 (de) | Modulaufbau | |
EP1107310A2 (de) | Isolationsverbesserung bei Hochleistungs-Halbleitermodulen | |
DE69634816T2 (de) | Methode zur herstellung eines halbleiterbauteils für oberflächenmontage, geeignet für vergleichsweise hohe spannungen und ein solches halbleiterbauteil | |
DE102019135271A1 (de) | Leistungsmodul, Stromrichter und Kraftfahrzeugkomponente | |
DE102016101652A1 (de) | Optoelektronisches Bauelement mit Seitenkontakten | |
DE102019116021A1 (de) | Flexible Leiterplatte mit thermisch leitender Verbindung zu einer Wärmesenke | |
DE2214163A1 (de) | Elektrische schaltungsanordnung | |
WO2024033302A1 (de) | Leiterplattenanordnung | |
DE3731624A1 (de) | Ausgleichsronde fuer leistungshalbleitermodule |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8101 | Request for examination as to novelty | ||
8105 | Search report available | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |