DE4130826C2

DE4130826C2 - Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal

Info

Publication number: DE4130826C2
Application number: DE4130826A
Authority: DE
Inventors: Wilhelm Dipl Ing Florin; Detlev Dipl Ing Ludwig
Original assignee: Krohne Messtechnik GmbH and Co KG
Current assignee: Krohne Messtechnik GmbH and Co KG
Priority date: 1991-09-02
Filing date: 1991-09-17
Publication date: 1995-04-06
Anticipated expiration: 2011-09-18
Also published as: DE4130826C1; DE59208993D1

Description

Die Erfindung betrifft ein Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal, nämlich einer analogen Eingangsspannung (in Form einer vorzugs weise niederfrequenten Rechteckspannung) in ein der Eingangsspannung propor tionales digitales Ausgangssignal, bei dem die Eingangsspannung während einer vorgegebenen Aufintegrationszeit auf eine Integratorspannung aufintegriert wird, nach Ablauf der Aufintegrationszeit die Integratorspannung während einer Abintegrationszeit durch eine Referenzspannung auf Null abintegriert wird, aus dem Verhältnis von Abintegrationszeit zu Aufintegrationszeit, multipliziert mit der Referenzspannung die Eingangsspannung bestimmt wird und während der Aufintegrationszeit der Eingangsspannung - vorzugsweise aus der Referenzspannung abgeleitete - Aussteuerimpulse überlagert werden.

Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal sind vielfach bekannt; insbesondere sind das Parallelverfahren, das Wägeverfahren und das Zählverfahren bekannt.

Beim Parallelverfahren wird die Eingangsspannung gleichzeitig mit n Referenz spannungen verglichen; man stellt fest, zwischen welchen beiden Referenz spannungen die Eingangsspannung liegt. Auf diese Weise erhält man das der Eingangsspannung proportionale digitale Ausgangssignal, also eine bestimmte Zahl, in einem Schritt. Allerdings ist der Aufwand sehr hoch, da man für jede mögliche Zahl einen Komparator benötigt. Für einen Meßbereich von 0 bis 100 in Schritten von Eins benötigt man also n = 100 Komparatoren.

Beim Wägeverfahren wird nicht das ganze Ergebnis in einem Schritt gebildet, vielmehr wird jeweils nur eine Stelle der Zahl (als Dualzahl) ermittelt. Dabei beginnt man mit der höchsten Stelle und stellt fest, ob die Eingangs spannung größer oder kleiner ist als die Referenzspannung für die höchste Stelle. Ist die größer, setzt man die höchste Stelle auf Eins und substra hiert die Referenzspannung. Den Rest vergleicht man mit der nächstniedrigeren Stelle usw. Man benötigt also so viele Schritte, wie die Zahl Stellen besitzt, und ebenso viele Referenzspannungen.

Das einfachste Verfahren ist das Zählverfahren. Dabei zählt man ab, wie oft man die Referenzspannung der niedrigsten Stelle addieren muß, um die Eingangs spannung zu halten. Die Zahl der Schritte ist das Ergebnis.

Das eingangs beschriebene Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal ist eine besondere Art des Zählverfahrens, nämlich das soge nannte Multiple-Slow-Verfahren (vgl. die US-A- 4,268,820 und Technisches Messen, 49. Jahrgang, 1982, Heft 10, Seiten 363-370, "Klassifizierung der integrierenden Analog-Digital-Umsätze"). Hierbei handelt es sich um eine Weiterentwicklung des noch näher erläuterten Zwei-Rampen-Verfahrens. Bei dem Multiple-Slow-Verfahren wird die Referenzspannung während der Aufintegrations zeit mehrmals einem Integrator zugeführt und abgeschaltet. Nach der Aufinte grationszeit wird nur die Referenzspannung allein solange zugeführt, bis die Integratorspannung auf Null abintegriert ist. Das Multiple-Slow-Verfahren ermöglicht es, die Aufintegrationszeit unabhängig von der Aussteuerbarkeit des Integrators festzulegen.

Eine zweite Weiterbildung des Zwei-Rampen-Verfahrens ist aus der DE-C- 38 14 813 bekannt. Dieses bekannte Verfahren arbeitet in drei Stufen, näm lich Aufintegration der Eingangsspannung, Aufintegration der Eingangs spannung und der Referenzspannung und Abintegration durch die Referenzspan nung. Der Zeitpunkt, zu dem während der Aufintegration der Eingangsspannung die Referenzspannung zugeschaltet wird, wird dabei derart geregelt, daß der Nulldurchgang der Integratorspannung eine vorgegebene Zeit nach dem Beginn der Aufintegration der Eingangsspannung erfolgt.

Weiter ist aus der GB-A-1 434 414 ein Verfahren zur Wandlung eines Analog signals in ein Digitalsignal bekannt, bei dem der Eingangsspannung Aussteuer impulse im weitesten Sinne überlagert werden.

Im folgenden wird anhand einer Zeichnung das bekannte grundlegende Zwei- Rampen-Verfahren und eine entsprechende Schaltungsanordnung beschrieben; es zeigt

Fig. 1 eine Schaltungsanordnung für das Zwei-Rampen-Verfahren,

Fig. 2 eine grafische Darstellung einer in ein digitales Ausgangssignal zu wandelnden Eingangsspannung und

Fig. 3 bei der Schaltungsanordnung nach Fig. 1 auftretende Integrator spannungen.

Die in Fig. 1 dargestellte Schaltungsanordnung zur Durchführung des Zwei- Rampen-Verfahrens weist zunächst funktionsnotwendig einen Integrator 1 und einen Komparator 2 auf. Zusätzlich sind vorgesehen ein Summationsverstärker 3 mit einem D/A-Wandler 4, der, durch einen nicht dargestellten Mikroprozessor gesteuert, die Referenzspannung ersetzt, ein 10 : 1-Teiler 5 zur Vergröße rung der Dynamik und ein ±-Verstärker 6, damit der Komparator 2 immer ein seitig angesteuert wird und damit der Einfluß von Offset und von Reaktions zeiten als additiver Anteil möglichst konstant gehalten werden kann.

Im Ruhezustand ist der Schalter S₁ offen, der Schalter S₃ geschlossen, der D/A-Wandler 4 nicht angesteuert; die Integratorspannung U_int ist Null. Beim Meßbeginn wird ein ausgangsseitig vorhandener, nicht dargestellter Zähler, der Teil eines Mikroprozessors sein kann, gelöscht, der Schalter S₃ geöff net und der Schalter S₁ geschlossen. Dadurch wird die Eingangsspannung U_e während einer vorgegebenen Aufintegrationszeit t_auf, die mit Hilfe des nicht dargestellten Zählers gemessen wird, auf eine bestimmte Integrator spannung U_int aufintegriert. Am Ende der Aufintegrationszeit t_auf gilt für die Integratorspannung U_int:

Anschließend wird die Integratorspannung U_int während einer Abintegrationszeit t_ab durch den D/A-Wandler 4, der eine Referenzspannung U_ref ersetzt, also prak tisch durch eine Referenzspannung U_ref auf Null abintegriert. Mit Hilfe des Komparators 2 und des nicht dargestellten Zählers wird die Abintegrationszeit t_ab festgestellt. Es gilt

Damit bestimmt sich dann die Eingangsspannung U_e wie folgt:

Der Vorteil des Zwei-Rampen-Verfahrens besteht darin, daß weder die Takt frequenz, die allerdings stabil sein muß, noch die Integrationszeitkonstante in das Ergebnis eingehen. Im übrigen geht nicht der Momentanwert der Eingangs spannung in das Ergebnis ein, sondern nur ihr Mittelwert über die Aufintegra tionszeit. Daher werden Wechselspannungen umso stärker abgeschwächt, je höher ihre Frequenz ist. Wechselspannungen, deren Frequenz gleich einem ganzzahli gen Vielfachen des Kehrwerts der Aufintegrationszeit ist, werden vollständig unterdrückt. So kann der Einfluß der Brummspannung der Netzfrequenz durch die Wahl der Aufintegrationszeit beseitigt werden.

Für das bisher beschriebene Zwei-Rampen-Verfahren gilt folgendes:

a) Unterschiedliche Eingangsspannungen führen zu unterschiedlicher Aus steuerung des Integrators (siehe die Kurven 1 und 2 in Fig. 3).
b) Bei kleiner Aussteuerung des Integrators ist die Übersteuerungsfestig keit des Integrators klein.
c) Kleine Aussteuerungen des Integrators führen automatisch zu dem Pro blem, eine Gleichspannungskompensation so durchzuführen, daß der In tegrator immer um Null herum angesteuert wird.
d) Der D/A-Wandler erzeugt unterschiedliche Referenzspannungen. Lineare Abweichungen des D/A-Wandlers gehen somit direkt in das Ergebnis ein. Es muß ein D/A-Wandler mit hoher Auflösung und guter Linearität ein gesetzt werden.
e) Zur Erweiterung der Dynamik ist ein hochgenauer 10 : 1 Teiler er forderlich.
f) Der ±-Verstärker ist nötig, damit der Komparator immer einseitig an gesteuert wird und damit man den Einfluß von Offset und von Reaktions zeiten möglichst als additiven Anteil konstanthalten kann.

Der Erfindung liegt nun die Aufgabe zugrunde, das zuvor im einzelnen beschrie bene Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal, also das Zwei-Rampen-Verfahren als eine Art des Zählverfahrens, über die bekannten Ausgestaltungen hinaus so auszugestalten und weiterzubilden, daß es mit einer einfacheren Schaltungsanordnung und besserem Ergebnis durchgeführt werden kann.

Das erfindungsgemäße Verfahren ist nun zunächst und im wesentlichen dadurch gekennzeichnet, daß die Integratorspannung von den der Eingangsspannung über lagerten Aussteuerimpulsen so beeinflußt wird, daß auch bei unterschiedlichen Eingangsspannungen stets eine gleiche - oder nahezu gleiche - Aussteuerung des Integrators erreicht wird. Damit entfallen die weiter oben beschriebenen, mit unterschiedlichen Aussteuerungen des Integrators verbundenen Nachteile des im Stand der Technik bekannten Zwei-Rampen-Verfahrens. Der wesentliche Vorteil des erfindungsgemäßen Verfahrens gegenüber den bekannten Ausgestal tungen des Zwei-Rampen-Verfahrens besteht darin, daß unabhängig von der Größe oder Polarität der Eingangsspannungen stets eine in Polarität und Größe gleiche - oder nahezu gleiche - Aussteuerung des Integrators gewährleistet wird.

Im einzelnen gibt es nun verschiedene Möglichkeiten, das erfindungsgemäße Verfahren auszugestalten und weiterzubilden, was im folgenden nur beispiel haft angesprochen werden soll.

Zunächst empfiehlt es sich, bei dem erfindungsgemäßen Verfahren der Eingangs spannung je nach Bedarf positive und/oder negative Aussteuerimpulse zu über lagern. Um stets - mehr oder weniger - zu der gleichen Integratorspannung zu kommen, kann es nötig sein, nur mit positiven Aussteuerimpulsen, nur mit negativen Aussteuerimpulsen oder mit positiven und mit negativen Aussteuer impulsen zu arbeiten.

Damit erfindungsgemäß besonders "feinfühlig" gearbeitet werden kann, wird man mit Aussteuerimpulsen arbeiten, deren Impulsbreite klein ist gegenüber der Aufintegrationszeit. Wählt man Aussteuerimpulse mit einer - relativ zur Auf integrationszeit - besonders geringen Impulsbreite, so können alle Aussteuer impulse die gleiche Impulsbreite haben. Man benötigt dann jedoch unter Um ständen eine große Anzahl von Aussteuerimpulsen. Deshalb geht eine weitere Lehre der Erfindung dahin, mit Aussteuerimpulsen zu arbeiten, deren Impuls breite gesteuert wird. Die Steuerung der Impulsbreite kann insbesondere nach der Puls-Width-Modulation (PWM) erfolgen.

Insgesamt kann man dann, wenn man bei dem erfindungsgemäßen Verfahren die Anzahl und/oder die Polarität und/oder die Impulsbreite der Aussteuerimpulse steuert, das erfindungsgemäße Ziel, unabhängig von der Eingangsspannung zu einer vorgegebenen Integratorspannung zu kommen, nahezu beliebig genau er reichen.

Nach einer weiteren Lehre der Erfindung, der besondere Bedeutung zukommt, erfolgt bei der m-ten Wandlung das Steuern der Anzahl und/oder der Polari tät und/oder der Impulsbreite der Aussteuerimpulse in Abhängigkeit davon, welche Integratorspannung bei der (m-1)-ten Wandlung erzielt worden ist; dies ist also ein iteratives Arbeiten.

Im folgenden wird nun das erfindungsgemäße Verfahren, wie das Verfahren im Stand der Technik, von dem die Erfindung ausgeht, ein Zwei-Rampen-Verfahren, und eine erfindungsgemäße Schaltungsanordnung anhand einer Zeichnung noch mals und ergänzend beschrieben; es zeigt

Fig. 4 eine bevorzugte Ausführungsform einer erfindungsgemäßen Schaltungs anordnung zur Durchführung des erfindungsgemäßen Verfahrens,

Fig. 5 eine - der Fig. 2 entsprechende - grafische Darstellung einer in ein digitales Ausgangssignal zu wandelnden Eingangsspannung.

Fig. 6 entsprechend Fig. 3, die bei der Schaltungsanordnung nach Fig. 4 auftretende Integratorspannung und

Fig. 7 eine ergänzte Ausführungsform einer erfindungsgemäßen Schaltungsan ordnung zur Durchführung des erfindungsgemäßen Verfahrens.

Die in den Fig. 4 und 7 dargestellten Schaltungsanordnungen zur Durchführung des Zwei-Rampen-Verfahrens weisen zunächst wiederum, funktionsnotwendig, einen Integrator 1 und einen Komparator 2 auf. Zusätzlich ist ein Aussteuerungsnetz werk 7 vorgesehen, zu dem zwei Widerstände R_ab und R_k und drei Schalter S_4a und S_4b gehören und das einerseits an der Referenzspannung U_ref liegt, andererseits an den Integrationseingang des Integrators 1 angeschlossen ist.

Im Ausführungsbeispiel nach Fig. 7 sind zusätzlich noch, wie im Stand der Tech nik, ein Summationsverstärker 3, zusätzlich außerdem ein A/D-Wandler 8 vorge sehen. Mit Hilfe des Summationsverstärkers 3 kann auch hier zur weiteren Er höhung der Dynamik eine Gleichspannungskompensation durchgeführt werden. Da der eingestellte Wert über mehrere Messungen konstantgehalten und nur die Differenz von zwei Messungen bewertet wird, spielen Nichtlinearitäten des D/A-Wandlers 4 keine Rolle. Hier kann also ein sehr preiswerter D/A-Wandler 4 mit acht Bit eingesetzt werden. Der beim Ausführungsbeispiel nach Fig. 7 zu sätzlich vorgesehene A/D-Wandler 8 dient der zusätzlichen Steigerung der Über steuerungsfestigkeit des Integrators 1. Dazu wird die Integratorspannung wäh rend der Aufintegrationszeit ständig mit dem A/D-Wandler 8 gemessen. Weicht sie während der Aufintegrationszeit stark von Vorgabewerten ab, so werden die Aussteuerimpulse so beeinflußt, daß ein gültiges Spannungsfenster er reicht wird. Auch der A/D-Wandler 8 kann preiswert mit acht Bit gewählt wer den.

Zur Funktionsweise des erfindungsgemäßen Verfahrens und der erfindungsgemäßen Schaltungsanordnung folgendes:

Im Ruhezustand sind die Schalter S₁, S₂, S_4a und S_4b geöffnet, der Schalter S₃ geschlossen; die Integratorspannung U_int ist Null. Beim Meßbeginn wird ein ausgangsseitig vorhandener, nicht dargestellter Zähler, der Teil eines Mikro prozessors sein kann, gelöscht, der Schalter S₃ geöffnet und der Schalter S₁ geschlossen. Während der jetzt beginnenden Aufintegrationszeit werden der Eingangsspannung U_e - aus der Referenzspannung U_ref abgeleitete - Aussteuer impulse überlagert, und zwar dadurch, daß die Schalter S_4a und S_4b gesteuert geöffnet bzw. geschlossen werden. Am Ende der Aufintegrationszeit t auf wird der Schalter S₁ geöffnet. Danach werden die Schalter S₂ und S_4b geschlossen, während der Abintegrationszeit t_ab die Integratorspannung U_int auf Null ab integriert. Danach gilt für die Eingangsspannung U_e:

Claims

1. Verfahren zur Wandlung eines Analogsignals in ein Digitalsignal, nämlich einer analogen Eingangsspannung (in Form einer vorzugsweise niederfrequen ten Rechteckspannung) in ein der Eingangsspannung proportionales digitales Ausgangssignal, bei dem die Eingangsspannung während einer vorgegebenen Auf integrationszeit auf eine Integratorspannung aufintegriert wird, nach Ablauf der Aufintegrationszeit die Integratorspannung während einer Abintegrations zeit durch eine Referenzspannung auf Null abintegriert wird, aus dem Verhält nis von Abintegrationszeit zu Aufintegrationszeit, multipliziert mit der Re ferenzspannung die Eingangsspannung bestimmt wird und während der Aufinte grationszeit der Eingangsspannung - vorzugsweise aus der Referenzspannung abgeleitete - Aussteuerimpulse überlagert werden, dadurch gekennzeichnet, daß die Integratorspannung von den der Eingangsspannung überlagerten Aus steuerimpulsen so beeinflußt wird, daß auch bei unterschiedlichen Eingangs spannungen stets eine gleiche - oder nahezu gleiche - Aussteuerung des Inte grators erreicht wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Eingangsspan nung positive und/oder negative Aussteuerimpulse überlagert werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Impuls breite der Aussteuerimpulse gesteuert wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Steuerung der Impulsbreite der Aussteuerimpulse nach der Puls-Width-Modulation erfolgt.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Anzahl und/oder Polarität und/oder die Impulsbreite der Aussteuerimpulse gesteuert wird.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß bei der m-ten Wand lung das Steuern der Anzahl und/oder der Polarität und/oder der Impulsbreite der Aussteuerimpulse in Abhängigkeit davon erfolgt, welche Integratorspannung bei der (m-1)-ten Wandlung erzielt worden ist.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Integratorspannung während der Aufintegrationszeit ständig - vorzugs weise mit einem A/D-Wandler - gemessen wird und dann, wenn die Integrator spannung während der Aufintegrationszeit von Vorgabewerten abweicht, die Aussteuerimpulse so beeinflußt werden, daß ein vorgegebenes Spannungsfenster erreicht wird.